JP4810504B2 - 自己整合方式でリセスゲートｍｏｓトランジスタ素子を製作する方法 - Google Patents
自己整合方式でリセスゲートｍｏｓトランジスタ素子を製作する方法 Download PDFInfo
- Publication number
- JP4810504B2 JP4810504B2 JP2007155416A JP2007155416A JP4810504B2 JP 4810504 B2 JP4810504 B2 JP 4810504B2 JP 2007155416 A JP2007155416 A JP 2007155416A JP 2007155416 A JP2007155416 A JP 2007155416A JP 4810504 B2 JP4810504 B2 JP 4810504B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- mos transistor
- gate
- manufacturing
- tto
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 55
- 238000004519 manufacturing process Methods 0.000 title claims description 30
- 125000006850 spacer group Chemical group 0.000 claims description 37
- 239000004065 semiconductor Substances 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 28
- 238000005530 etching Methods 0.000 claims description 22
- 239000003990 capacitor Substances 0.000 claims description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- 229920005591 polysilicon Polymers 0.000 claims description 17
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 9
- 238000005468 ion implantation Methods 0.000 claims description 9
- 238000001312 dry etching Methods 0.000 claims description 8
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 238000009792 diffusion process Methods 0.000 claims description 5
- 239000000463 material Substances 0.000 claims description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 3
- 229910052710 silicon Inorganic materials 0.000 claims 3
- 239000010703 silicon Substances 0.000 claims 3
- 229910021417 amorphous silicon Inorganic materials 0.000 claims 1
- 230000001590 oxidative effect Effects 0.000 claims 1
- 230000000694 effects Effects 0.000 description 6
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 6
- 230000010354 integration Effects 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/03—Making the capacitor or connections thereto
- H10B12/038—Making the capacitor or connections thereto the capacitor being in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
- H01L27/0611—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region
- H01L27/0617—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type
- H01L27/0629—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration integrated circuits having a two-dimensional layout of components without a common active region comprising components of the field-effect type in combination with diodes, or resistors, or capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Description
本発明は半導体素子の製作方法に関し、特に自己整合方式でリセスゲートＭＯＳ（金属酸化膜半導体）トランジスタ素子を製作する方法に関する。
半導体素子の小型化につれ、ゲートチャネルの短縮に起因する短チャネル効果は集積度の向上に支障をきたしている。それを改善するため、ゲート酸化膜を薄くするか、不純物濃度を高めるなどが考えられるが、素子の信頼性とデータ送信速度が低下しかねないため、実用性に乏しい。
リセスゲート構造のＭＯＳトランジスタ素子は、ＤＲＡＭ（ダイナミックランダムアクセスメモリ）などの回路の集積度を向上させるために開発され、ソース、ゲート、ドレインを横方向に並べる従来のＭＯＳトランジスタと比べ、基板に予め形成された溝の中にゲート、ドレイン、ソースが埋め込まれ、溝の底部にゲートチャネル領域（リセスチャンネル）が設けられる構造を有し、ＭＯＳトランジスタの面積を縮小し、集積度を高める効果がある。
しかし、リセスゲートＭＯＳトランジスタはいくつか問題点を抱えている。例えば、リセスゲートＭＯＳトランジスタのゲート溝はフォトリソグラフィー及びドライエッチング法で基板に形成されるものであり、両工法は溝の深さを均一にすることが困難であるため、各トランジスタのチャネル長が均一でなく、閾値電圧の制御に支障をきたすという問題がある。また、溝の微細化によりチャネル長が十分に得られないため、短チャネル効果の弊害は従来の技術と変わりがない。
本発明は上記問題を解決するため、自己整合方式でリセスゲートＭＯＳトランジスタ素子を製作する方法を提供することを課題とする。
本発明はリセスゲートＭＯＳトランジスタ素子の製作方法を提供する。該方法は、主表面と、アレイ領域と、サポート回路領域を有する半導体基板を設け、上記半導体基板の主表面から突き出ているＴＴＯ（トレンチトップ酸化膜）に覆われる複数のトレンチキャパシタを半導体基板に形成し、ＴＴＯの側壁にスペーサ遮蔽部を形成し、スペーサ遮蔽部をエッチングハードマスクとして半導体基板をドライエッチングし、自己整合式の溝を形成し、自己整合式の溝の内面に薄い誘電膜を形成し、ドープソース／ドレイン領域を形成し、上記自己整合式の溝の側壁と底部に誘電ライナー膜を形成し、ドライエッチング工程で上記自己整合式の溝の底部にある誘電ライナー膜と半導体基板をエッチングし、ドープソース／ドレイン領域をソース拡散領域及びドレイン拡散領域と二分するゲート溝を形成し、ゲート溝の表面にゲート酸化膜を形成し、上記ゲート酸化膜の上にゲート材料膜を形成するステップからなる。
本発明によるリセスゲートＭＯＳトランジスタ素子は、側壁と底部を有するゲート溝を備える基板と、ゲート溝の側壁に設けられるドレイン／ソースドープ領域と、ゲート溝の底部に設けられるゲートチャネル領域と、ゲート溝の側壁と底部に設けられ、ゲート溝の側壁における第一膜厚とゲート溝の底部における第二膜厚が相違するゲート酸化膜と、ゲート溝に埋め込まれるゲート導体とを含む。
本発明はトレンチキャパシタ構造の上部に設けられるＴＴＯと、ＴＴＯの側壁に形成されるスペーサをエッチングハードマスクとして、自動整合方式で半導体基板にゲート溝を掘り出す。この方法で製作されたゲート誘電膜は、ゲート溝の側壁にある部分がゲート溝の底部にある部分より厚く、ゲート対ドレイン／ソースドープ領域の容量値を低減させ、ＭＯＳトランジスタ素子の電気的特性を改善する効果がある。
かかる方法の特徴を詳述するために、具体的な実施例を挙げ、図を参照にして以下に説明する。
図１から図１５を参照する。図１から図１５は本発明によるＴＴＯ（トレンチトップ酸化膜）スペーサ自動整合方式で、ゲート溝及びリセスゲートＭＯＳトランジスタを製作する方法を示す断面図である。まずは図１に示すように、半導体基板１０にパッド酸化膜１２とパッド窒化シリコン膜１４を形成し、更に半導体基板１０のメモリアレイ領域１００におけるキャパシタ溝２２ａ、２２ｂに複数のトレンチキャパシタ構造２０ａ、２０ｂを形成する。
トレンチキャパシタ構造２０ａは側壁キャパシタ誘電膜（ｓｉｄｅｗａｌｌ ｃａｐａｃｉｔｏｒ ｄｉｅｌｅｃｔｒｉｃ）２４ａと、ドープポリシリコン膜２６ａを含み、トレンチキャパシタ構造２０ｂは側壁キャパシタ誘電膜２４ｂと、ドープポリシリコン膜２６ｂを含む。ドープポリシリコン膜２６ａ、２６ｂはトレンチキャパシタ構造２０ａ、２０ｂの上電極とされる。
説明を簡素化するため、図面はトレンチキャパシタ構造２０ａ、２０ｂの上部構造のみ示し、トレンチキャパシタ構造２０ａ、２０ｂの埋め込み型の下電極（ｂｕｒｉｅｄ ｐｌａｔｅ）は図示されない。
図２に示すようにＳＳＢＳ（ｓｉｎｇｌｅ−ｓｉｄｅｄ ｂｕｒｉｅｄ ｓｔｒａｐ、片側埋め込み型ストラップ）工程でトレンチキャパシタ構造２０ａ、２０ｂの上部にＳＳＢＳ２８ａ、２８ｂと、ＴＴＯ３０ａ、３０ｂを形成する。ＴＴＯ３０ａ、３０ｂは半導体基板１０の表面１１から突き出ている。
上記ＳＳＢＳ工程は、側壁キャパシタ誘電膜とポリシリコン膜（Ｐｏｌｙ−２）を第一所定深さまでエッチバックし、他のポリシリコン膜（Ｐｏｌｙ−３）を埋め込んで第二所定深さまでエッチバックし、更にＰｏｌｙ−３に非対称なスペーサを形成するステップを含む。その後、スペーサに被覆されないＰｏｌｙ−３とＰｏｌｙ−２をエッチングし、ＴＴＯシリコン酸化絶縁膜を埋め込んでＣＭＰ（化学的機械研磨）法で平坦化させる。
図３に示すように、ＳＳＢＳ２８ａ、２８ｂの完成後、半導体基板１０上のパッド窒化シリコン膜１４を剥ぎ取る。パッド窒化シリコン膜１４は湿式の化学的方法、例えば熱燐酸液で除去することができる。もっとも、本発明はそれに限らない。
その後、ＬＰＣＶＤ（低圧化学気相成長）やＰＥＣＶＤ（プラズマ化学気相成長）などのＣＶＤ工程で、半導体基板１０のメモリアレイ領域１００とサポート回路領域に等厚のエッチングストップ膜４２を堆積する。エッチングストップ膜４２は窒化シリコンを含み、その膜厚は５０〜５００Å、望ましくは１００〜３００Åである。
更に、ＬＰＣＶＤ（低圧化学気相成長）やＰＥＣＶＤ（プラズマ化学気相成長）などのＣＶＤ工程で、エッチングストップ膜４２の上に遮蔽膜４４を堆積する。遮蔽膜４４の膜厚は５０〜５００Å、望ましくは１００〜４００Åである。注意すべきは、非晶質の遮蔽膜４４をポリシリコン膜に取り替えることが可能である。
図４に示すように、異方性ドライエッチング工程で遮蔽膜４４をエッチングし、ＴＴＯ３０ａ、３０ｂを囲むような遮蔽スペーサ４４ａをＴＴＯ３０ａ、３０ｂの側壁に形成する。更に、一回目のチルト角イオン注入工程５０ａで、ＢＦ２などの不純物を片側の遮蔽スペーサ４４ａに注入する。チルト角イオン注入工程は、ＢＦ２、Ｐ＋、Ａｓ＋、Ｉｎ＋、Ａｒ＋またはその他注入領域と非注入領域のエッチングレートを選択的にする不純物を、ＴＴＯ３０ａ、３０ｂの片側の遮蔽スペーサ４４ａに注入する工程である。
図５に示すように、二回目のチルト角イオン注入工程５０ｂで、ＢＦ２などの不純物を他側の遮蔽スペーサ４４ａに注入する。二回目のチルト角イオン注入工程５０ｂは一回目の反対側で行われる。
図６に示すように、選択的ポリシリコンウェットエッチング工程で、ＢＦ２イオン注入を受けていない遮蔽スペーサ４４ａを除去し、ＴＴＯ３０ａ、３０ｂの側壁に相称的な遮蔽スペーサ４４ｂを形成する。
図７に示すように、酸化工程でＴＴＯ３０ａ、３０ｂの側壁に形成された遮蔽スペーサ４４ｂを酸化シリコンスペーサ５４に変える。そうすると遮蔽スペーサ４４ｂは１．４〜１．８倍に膨張する。
図８に示すように、ウェットエッチングや異方性ドライエッチングなどのエッチング工程を行い、酸化シリコンスペーサ５４をハードマスクとして露出したエッチングストップ膜４２をエッチングし、パッド酸化膜１２とＴＴＯ３０ａ、３０ｂの上表面を露出させる。
図９に示すように異方性ドライエッチング工程を行い、酸化シリコンスペーサ５４と、エッチングストップ膜４２と、ＴＴＯ３０ａ、３０ｂをマスクとして、自己整合方式で半導体基板１０にゲート溝６０を掘り出す。
図１０に示すように、熱酸化工程でゲート溝６０の表面に犠牲酸化膜７２を形成し、更にＬＰＣＶＤやＰＥＣＶＤ工程でドープポリシリコン膜７４を形成してゲート溝６０に埋め込む。ドープポリシリコン膜７４はＮ型ドープまたはＰ型ドープであり、本実施例はＮ型ドープを例にする。
図１１に示すようにＣＭＰ工程を行い、エッチングストップ膜４２を研磨ストップ膜として、半導体基板１０の表面を平坦化する。更にＬＰＣＶＤやＰＥＣＶＤ工程で半導体基板１０に窒化シリコンライナー膜８２を堆積する。
次に後記方法でサポート回路の能動領域を定義する。（１）ホウ素シリケートガラス（ＢＳＧ）堆積、（２）能動領域でのポリシリコン堆積、（３）能動領域に対するフォトリソグラフィー及びエッチング、（４）能動領域の酸化、（５）能動領域の絶縁溝埋め込み及びＣＭＰ。
その後、サポート回路をフォトレジスト（図示せず）で被覆し、メモリアレイ領域１００を開き、その中の窒化シリコンライナー膜８２をエッチングして除去する。注意すべきは、本発明はサポート回路の能動領域を製作すると同時に、その製作工程に含まれる熱工程でゲート溝６０に埋め込まれるドープポリシリコン膜７４の不純物を拡散させ、図１２に示すようなドープ領域８８を形成する。
図１３に示すように、ドープポリシリコン膜７４を除去し、ゲート溝６０を空きにする。その後、ゲート溝６０内の犠牲酸化膜７２を除去し、更に半導体基板１０上、ゲート溝６０の内壁と底部に誘電ライナー膜９２を均一に堆積する。
図１４に示すように、異方性ドライエッチング工程でゲート溝６０の底部に形成された誘電ライナー膜９２を貫通し、半導体基板１０の所定深さまでエッチングする。当該所定深さは、ゲート溝６０の底部にあるドープ領域８８の界面より深い。したがって、エッチングはドープ領域８８をドレイン／ソースドープ領域１８０に二分し、新たなゲート溝１６０を形成する。
図１５に示すように、誘電ライナー膜９２とゲート溝１６０の側壁と底部にゲート酸化膜１１０、例えばＩＳＳＧ（ｉｎ−ｓｉｔｕ ｓｔｅａｍ ｇｒｏｗｔｈ）法で製作される高品質ゲート酸化膜やその他のゲート誘電材を形成する。上記誘電ライナー膜９２とゲート酸化膜１１０はＭＯＳトランジスタ素子のゲート誘電膜を構成する。ゲート誘電膜は、誘電ライナー膜９２とゲート酸化膜１１０からなるゲート溝１６０の側壁にある部分は、ゲート溝１６０の底部にある部分より厚いため、ゲート対ドレイン／ソースドープ領域１８０の容量値を低減させ、ＭＯＳトランジスタ素子の電気的特性を改善する効果がある。
本発明はゲート溝１６０の側壁に比較的に厚いゲート誘電膜の設置を必要とするが、ゲート誘電膜はゲート溝１６０の側壁全体を被覆するに限らず、設計上の要求に従って側壁の一部、側壁全体、または側壁全体と底部の一部を被覆することが可能である。
最後に、ゲート溝１６０にゲート材料膜（例えばドープポリシリコン）１２０を埋め込み、ＣＭＰ法で表面を平坦化させ、リセスゲートＭＯＳトランジスタ素子を完成させる。
以上は本発明に好ましい実施例であって、本発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、本発明の精神の下においてなされ、本発明に対して均等の効果を有するものは、いずれも本発明の特許請求の範囲に属するものとする。
本発明は従来の技術を工夫したものであり、実施可能である。
１０ 半導体基板
１１ 表面
１２ パッド酸化膜
１４ パッド窒化シリコン膜
２０ａ、２０ｂ トレンチキャパシタ構造
２２ａ、２２ｂ キャパシタ溝
２４ａ、２４ｂ 側壁キャパシタ誘電膜
２６ａ、２６ｂ、７４ ドープポリシリコン膜
２８ａ、２８ｂ ＳＳＢＳ
３０ａ、３０ｂ ＴＴＯ
４２ エッチングストップ膜
４４ 遮蔽膜
４４ａ、４４ｂ 遮蔽スペーサ
５０ａ、５０ｂ チルト角イオン注入工程
５４ 酸化シリコンスペーサ
６０、１６０ ゲート溝
７２ 犠牲酸化膜
８２ 窒化シリコンライナー膜
８８ ドープ領域
９２ 誘電ライナー膜
１００ メモリアレイ領域
１１０ ゲート酸化膜
１２０ ゲート材料膜
１８０ ドレイン／ゲートドープ領域
１１ 表面
１２ パッド酸化膜
１４ パッド窒化シリコン膜
２０ａ、２０ｂ トレンチキャパシタ構造
２２ａ、２２ｂ キャパシタ溝
２４ａ、２４ｂ 側壁キャパシタ誘電膜
２６ａ、２６ｂ、７４ ドープポリシリコン膜
２８ａ、２８ｂ ＳＳＢＳ
３０ａ、３０ｂ ＴＴＯ
４２ エッチングストップ膜
４４ 遮蔽膜
４４ａ、４４ｂ 遮蔽スペーサ
５０ａ、５０ｂ チルト角イオン注入工程
５４ 酸化シリコンスペーサ
６０、１６０ ゲート溝
７２ 犠牲酸化膜
８２ 窒化シリコンライナー膜
８８ ドープ領域
９２ 誘電ライナー膜
１００ メモリアレイ領域
１１０ ゲート酸化膜
１２０ ゲート材料膜
１８０ ドレイン／ゲートドープ領域
Claims (10)
- リセスゲートＭＯＳトランジスタ素子の製作方法であって、
主表面と、アレイ領域と、サポート回路領域を有する半導体基板を設け、
上記半導体基板の主表面から突き出ているＴＴＯ（トレンチトップ酸化膜）に覆われる複数のトレンチキャパシタを半導体基板に形成し、
ＴＴＯの側壁にスペーサ遮蔽部を形成し、
スペーサ遮蔽部をエッチングハードマスクとして半導体基板をドライエッチングし、自己整合式の溝を形成し、
自己整合式の溝の内面に薄い誘電膜を形成し、
ドープソース／ドレイン領域を形成し、
上記自己整合式の溝の側壁と底部に誘電ライナー膜を形成し、
ドライエッチング工程で上記自己整合式の溝の底部にある誘電ライナー膜と半導体基板をエッチングし、ドープソース／ドレイン領域をソース拡散領域及びドレイン拡散領域と二分するゲート溝を形成し、
ゲート溝の表面にゲート酸化膜を形成し、
上記ゲート酸化膜の上にゲート材料膜を形成するステップからなることを特徴とするＭＯＳトランジスタ素子の製作方法。 - 前記半導体基板は主表面にパッド酸化膜とパッド窒化シリコン膜が形成されることを特徴とする請求項１記載のＭＯＳトランジスタ素子の製作方法。
- 前記ＴＴＯはシリコン酸化膜であることを特徴とする請求項１記載のＭＯＳトランジスタ素子の製作方法。
- 前記ＴＴＯの側壁にスペーサ遮蔽部を形成するステップは更に、
前記パッド膜とＴＴＯを被覆するようにエッチングストップ膜を半導体基板に堆積し、
エッチングストップ膜に遮蔽膜を堆積し、
遮蔽膜を異方性エッチングしてＴＴＯの側壁に遮蔽スペーサを形成し、
チルト角イオン注入工程でＴＴＯの両側にある遮蔽スペーサに不純物を注入し、
選択的エッチング工程でイオン注入を受けていない遮蔽スペーサを除去してポリシリコンハードマスクを形成し、
ポリシリコンハードマスクを酸化させてスペーサ遮蔽部を形成するステップを含むことを特徴とする請求項１記載のＭＯＳトランジスタ素子の製作方法。 - 前記エッチングストップ膜は窒化シリコンを含むことを特徴とする請求項１記載のＭＯＳトランジスタ素子の製作方法。
- 前記エッチングストップ膜は膜厚５０〜５００Åであることを特徴とする請求項１記載のＭＯＳトランジスタ素子の製作方法。
- 前記遮蔽膜はポリシリコンまたは非晶質シリコン膜であることを特徴とする請求項４記載のＭＯＳトランジスタ素子の製作方法。
- 前記遮蔽膜は膜厚５０〜５００Åであることを特徴とする請求項４記載のＭＯＳトランジスタ素子の製作方法。
- 前記チルト角イオン注入工程で利用される不純物は、ＢＦ２、Ｐ ＋ 、Ａｓ ＋ 、Ｉｎ ＋ 、Ａｒ ＋ またはその他注入領域と非注入領域のエッチングレートを選択的にする不純物であることを特徴とする請求項４記載のＭＯＳトランジスタ素子の製作方法。
- 前記ドープソース／ドレイン領域を形成するステップは、
自己整合式の溝にドープシリコン膜を埋め込み、
熱工程でドープシリコン膜の不純物を半導体基板に拡散させて拡散領域を形成し、
ドープシリコン膜を除去するステップを含むことを特徴とする請求項１記載のＭＯＳトランジスタ素子の製作方法。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW095114100A TWI323498B (en) | 2006-04-20 | 2006-04-20 | Recessed gate mos transistor device and method of making the same |
| US11/696,163 US7679137B2 (en) | 2006-04-20 | 2007-04-03 | Method for fabricating recessed gate MOS transistor device |
| US11/696,163 | 2007-04-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2008258556A JP2008258556A (ja) | 2008-10-23 |
| JP4810504B2 true JP4810504B2 (ja) | 2011-11-09 |
Family
ID=38618672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007155416A Active JP4810504B2 (ja) | 2006-04-20 | 2007-06-12 | 自己整合方式でリセスゲートｍｏｓトランジスタ素子を製作する方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7679137B2 (ja) |
| JP (1) | JP4810504B2 (ja) |
| CN (1) | CN101281886B (ja) |
| DE (1) | DE102007018760B4 (ja) |
| TW (1) | TWI323498B (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI302355B (en) * | 2006-04-20 | 2008-10-21 | Promos Technologies Inc | Method of fabricating a recess channel array transistor |
| TWI278043B (en) * | 2006-05-12 | 2007-04-01 | Nanya Technology Corp | Method for fabricating self-aligned recessed-gate MOS transistor device |
| US20080194068A1 (en) * | 2007-02-13 | 2008-08-14 | Qimonda Ag | Method of manufacturing a 3-d channel field-effect transistor and an integrated circuit |
| TWI343631B (en) * | 2007-06-20 | 2011-06-11 | Nanya Technology Corp | Recess channel mos transistor device and fabricating method thereof |
| TWI373101B (en) * | 2007-10-18 | 2012-09-21 | Nanya Technology Corp | Method for fabricating self-aligned recess gate trench |
| TWI368324B (en) * | 2007-11-06 | 2012-07-11 | Nanya Technology Corp | Recessed-gate transistor device and mehtod of making the same |
| TWI368297B (en) * | 2007-11-27 | 2012-07-11 | Nanya Technology Corp | Recessed channel device and method thereof |
| JP5331443B2 (ja) * | 2008-10-29 | 2013-10-30 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
| KR101087792B1 (ko) * | 2009-08-06 | 2011-11-30 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 형성 방법 |
| KR101862345B1 (ko) | 2012-02-27 | 2018-07-05 | 삼성전자주식회사 | 모오스 전계효과 트랜지스터를 포함하는 반도체 장치 및 그 제조 방법 |
| CN103035529A (zh) * | 2012-06-04 | 2013-04-10 | 上海华虹Nec电子有限公司 | Rf ldmos中改善漏电的方法 |
| DE102012109240B4 (de) * | 2012-07-27 | 2016-05-12 | Infineon Technologies Austria Ag | Verfahren zur Herstellung von Kontaktöffnungen in einem Halbleiterkörper und von selbstjustierten Kontaktstrukturen auf einem Halbleiterkörper |
| US9960285B2 (en) * | 2012-10-24 | 2018-05-01 | Taiwan Semiconductor Manufacturing Company Limited | Contact structure |
| KR102274765B1 (ko) * | 2014-12-17 | 2021-07-09 | 에스케이하이닉스 주식회사 | 전자 장치 및 그 제조 방법 |
| KR102212393B1 (ko) | 2014-12-17 | 2021-02-04 | 삼성전자주식회사 | 반도체 소자 및 이의 제조 방법 |
| CN106505039B (zh) * | 2015-09-08 | 2019-09-27 | 中芯国际集成电路制造(上海)有限公司 | 一种半导体器件及其制备方法、电子装置 |
| TWI750375B (zh) * | 2018-05-16 | 2021-12-21 | 力智電子股份有限公司 | 溝槽閘極金氧半場效電晶體及其製造方法 |
| US11257916B2 (en) * | 2019-03-14 | 2022-02-22 | Semiconductor Components Industries, Llc | Electronic device having multi-thickness gate insulator |
| US10991761B2 (en) | 2019-05-13 | 2021-04-27 | Sandisk Technologies Llc | Three-dimensional cross-point memory device containing inter-level connection structures and method of making the same |
| US10879313B2 (en) | 2019-05-13 | 2020-12-29 | Sandisk Technologies Llc | Three-dimensional cross-point memory device containing inter-level connection structures and method of making the same |
| KR20200145974A (ko) * | 2019-06-21 | 2020-12-31 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| CN113841239A (zh) * | 2021-08-26 | 2021-12-24 | 长江存储科技有限责任公司 | 三维nand存储器及其制造方法 |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4272302A (en) | 1979-09-05 | 1981-06-09 | The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration | Method of making V-MOS field effect transistors utilizing a two-step anisotropic etching and ion implantation |
| JPS63207169A (ja) | 1987-02-24 | 1988-08-26 | Toshiba Corp | 半導体記憶装置及びその製造方法 |
| US4979004A (en) * | 1988-01-29 | 1990-12-18 | Texas Instruments Incorporated | Floating gate memory cell and device |
| JPH05102436A (ja) | 1991-10-09 | 1993-04-23 | Ricoh Co Ltd | 半導体メモリ装置とその製造方法 |
| KR100282452B1 (ko) * | 1999-03-18 | 2001-02-15 | 김영환 | 반도체 소자 및 그의 제조 방법 |
| GB9916868D0 (en) * | 1999-07-20 | 1999-09-22 | Koninkl Philips Electronics Nv | Trench-gate field-effect transistors and their manufacture |
| TW451425B (en) | 2000-05-16 | 2001-08-21 | Nanya Technology Corp | Manufacturing method for memory cell transistor |
| US6391720B1 (en) | 2000-09-27 | 2002-05-21 | Chartered Semiconductor Manufacturing Ltd. | Process flow for a performance enhanced MOSFET with self-aligned, recessed channel |
| JP4655351B2 (ja) * | 2000-11-01 | 2011-03-23 | 富士電機システムズ株式会社 | トレンチ型半導体装置の製造方法 |
| KR100400079B1 (ko) * | 2001-10-10 | 2003-09-29 | 한국전자통신연구원 | 트랜치 게이트 구조를 갖는 전력용 반도체 소자의 제조 방법 |
| EP1514300A1 (en) | 2002-05-31 | 2005-03-16 | Koninklijke Philips Electronics N.V. | Trench-gate semiconductor device and method of manufacturing |
| TWI223385B (en) * | 2003-09-04 | 2004-11-01 | Nanya Technology Corp | Trench device structure with single side buried strap and method for fabricating the same |
| US7316952B2 (en) | 2005-05-31 | 2008-01-08 | Nanya Technology Corporation | Method for forming a memory device with a recessed gate |
| US8338887B2 (en) * | 2005-07-06 | 2012-12-25 | Infineon Technologies Ag | Buried gate transistor |
| TWI309066B (en) * | 2005-12-19 | 2009-04-21 | Nanya Technology Corp | Semiconductor device having a trench gate the fabricating method of the same |
-
2006
- 2006-04-20 TW TW095114100A patent/TWI323498B/zh active
-
2007
- 2007-04-03 US US11/696,163 patent/US7679137B2/en active Active
- 2007-04-20 DE DE102007018760A patent/DE102007018760B4/de active Active
- 2007-06-11 CN CN2007101099813A patent/CN101281886B/zh active Active
- 2007-06-12 JP JP2007155416A patent/JP4810504B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2008258556A (ja) | 2008-10-23 |
| DE102007018760A1 (de) | 2008-11-06 |
| TW200741981A (en) | 2007-11-01 |
| CN101281886A (zh) | 2008-10-08 |
| US7679137B2 (en) | 2010-03-16 |
| DE102007018760B4 (de) | 2011-03-03 |
| CN101281886B (zh) | 2010-04-07 |
| TWI323498B (en) | 2010-04-11 |
| US20070246755A1 (en) | 2007-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4810504B2 (ja) | 自己整合方式でリセスゲートｍｏｓトランジスタ素子を製作する方法 | |
| US8343829B2 (en) | Recessed-gate transistor device having a dielectric layer with multi thicknesses and method of making the same | |
| KR100720642B1 (ko) | 반도체 집적 회로 장치의 제조 방법 및 반도체 집적 회로장치 | |
| US7271056B2 (en) | Method of fabricating a trench capacitor DRAM device | |
| JP4857307B2 (ja) | Ｄｒａｍ素子 | |
| US7504296B2 (en) | Semiconductor memory device and method for fabricating the same | |
| KR20090026633A (ko) | 국부적으로 두꺼운 유전막을 갖는 리세스 채널트랜지스터의 제조방법 및 관련된 소자 | |
| US8580633B2 (en) | Method for manufacturing a semiconductor device with gate spacer | |
| US7795090B2 (en) | Electrical device and method for fabricating the same | |
| US7553737B2 (en) | Method for fabricating recessed-gate MOS transistor device | |
| KR101160036B1 (ko) | 반도체 소자의 형성 방법 | |
| US7510930B2 (en) | Method for fabricating recessed gate MOS transistor device | |
| US20110298040A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2012004562A (ja) | 垂直型トランジスタの不純物領域の形成方法及びこれを利用する垂直型トランジスタの製造方法 | |
| US20030207531A1 (en) | Method for forming polysilicon connected deep trench dram cell | |
| US20070218612A1 (en) | Method for fabricating a recessed-gate mos transistor device | |
| KR20060042460A (ko) | 반도체소자의 리세스 채널을 갖는 트랜지스터 제조방법 | |
| US20210398985A1 (en) | Semiconductor structure and method for forming the same | |
| US7696075B2 (en) | Method of fabricating semiconductor device having a recess channel structure therein | |
| JP2011103436A (ja) | 半導体素子及びその製造方法 | |
| US7393750B2 (en) | Method for manufacturing a semiconductor device | |
| US20090104748A1 (en) | Method for fabricating self-aligned recess gate trench | |
| KR20060062525A (ko) | 리세스 게이트를 갖는 반도체소자 제조 방법 | |
| KR20060024689A (ko) | 반도체소자의 리세스 채널을 갖는 트랜지스터 제조방법 및그에 의해 제조된 트랜지스터 | |
| KR20120030872A (ko) | 반도체 소자의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091102 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110607 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110720 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110809 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110822 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140826 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4810504 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |