JP4857307B2 - Ｄｒａｍ素子 - Google Patents

Ｄｒａｍ素子 Download PDF

Info

Publication number
JP4857307B2
JP4857307B2 JP2008115410A JP2008115410A JP4857307B2 JP 4857307 B2 JP4857307 B2 JP 4857307B2 JP 2008115410 A JP2008115410 A JP 2008115410A JP 2008115410 A JP2008115410 A JP 2008115410A JP 4857307 B2 JP4857307 B2 JP 4857307B2
Authority
JP
Japan
Prior art keywords
gate
recess gate
recess
oxide film
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008115410A
Other languages
English (en)
Other versions
JP2009117793A (ja
Inventor
任興華
Original Assignee
南亜科技股▲ふん▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南亜科技股▲ふん▼有限公司 filed Critical 南亜科技股▲ふん▼有限公司
Publication of JP2009117793A publication Critical patent/JP2009117793A/ja
Application granted granted Critical
Publication of JP4857307B2 publication Critical patent/JP4857307B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/82385—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes gate conductors with different shapes, lengths or dimensions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823857—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate insulating layers, e.g. different gate insulating layer thicknesses, particular gate insulator materials or particular gate insulator implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823885—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/092—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate complementary MIS field-effect transistors
    • H01L27/0922—Combination of complementary transistors having a different structure, e.g. stacked CMOS, high-voltage and low-voltage CMOS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Description

本発明はディープトレンチキャパシタＤＲＡＭ（動的ランダムアクセスメモリ）に関し、特にＤＲＡＭの周辺回路のトランジスタ素子に関する。
当業者に周知のとおり、ＤＲＡＭのメモリセルは高電圧で動作するため、その周辺回路の高電圧ＭＯＳ（金属酸化膜半導体）トランジスタ素子のゲート酸化膜の信頼性は重要である。
Ｐ＋ゲートＭＯＳトランジスタ素子のホウ素突き抜け現象を抑制するため、現在ではＤＰＮ（デカップルドプラズマ窒化）という技術で窒素をＤＲＡＭ周辺回路のゲート酸化膜に注入することが一般的である。しかし、ゲート酸化膜に高濃度窒素を注入する方法では、高電圧ＭＯＳトランジスタ素子のゲート酸化膜の信頼性が低下する欠点がある。
したがって、従来の技術の問題は、ＤＲＡＭ周辺回路のＰ＋ゲートＭＯＳトランジスタ素子の性能と、高電圧Ｎ＋ゲートＭＯＳトランジスタ素子の信頼性とが両立できないというところにある。
本発明は上記従来の問題を解決するため、改良されたＤＲＡＭ周辺回路のＮＭＯＳトランジスタ素子を提供することを課題とする。
本発明はＤＲＡＭ（動的ランダムアクセスメモリ）素子を提供する。該ＤＲＡＭ素子は、第一リセスゲートが設けられたメモリアレイ領域、及び第二リセスゲートが設けられた周辺回路領域を有しており、前記第一リセスゲート及び第二リセスゲートがはめ込まれている半導体基板と、前記第一リセスゲートと前記半導体基板との間に設けられた、均一な厚さの第一ゲート酸化膜と、前記第二リセスゲートと前記半導体基板との間に設けられた、不均一な厚さの第二ゲート酸化膜とを含む。
本発明は、ＤＲＡＭ周辺回路の低電圧Ｐ＋ゲートＭＯＳトランジスタ素子の性能と、高電圧Ｎ＋ゲートＭＯＳトランジスタ素子のゲート酸化膜の信頼性とを兼ね備えたＮＭＯＳトランジスタ素子を提供する。
かかる装置の特徴を詳述するために、具体的な実施例を挙げ、図示を参照して以下に説明する。
図１を参照する。図１は本発明におけるＤＲＡＭ素子の一部領域を表す断面図である。図１に示すように、ＤＲＡＭ素子１には、少なくともメモリアレイ領域１００と周辺回路領域２００とが設けられている。メモリアレイ領域１００には複数のメモリセル１０が設けられ、各メモリセル１０はそれぞれＥＵＤ（拡張Ｕ字型装置）１２とディープトレンチ容量１４とを含む。
説明を簡素化するため、図１には１個のメモリセル１０のみが描かれている。上記ＥＵＤ１２は、ＲＣＡＴ（リセスチャネルアレイ装置）、またはリセスゲートＭＯＳトランジスタ素子とも呼ばれる。
ＥＵＤ１２は、リセスゲート１２１と、ソースドープ領域１２３と、ドレインドープ領域１２４と、ゲート酸化膜１２５とを含む。リセスゲート１２１は、所定の深さまでエッチングされたゲートトレンチ１２２にはめ込まれた素子であり、ポリシリコン、金属、またはその組み合わせでつくられる。
ゲートトレンチ１２２には垂直側壁部分１２２ａ及びＵ字型底部１２２ｂがある。ＥＵＤ１２のＵ字型チャネル１２６はこのＵ字型底部１２２ｂにある。
本発明の好ましい実施例では、ディープトレンチ容量構造１４に、ドープポリシリコン層１４１と、ＯＮＯ（酸化珪素−窒化珪素−酸化珪素からなる誘電層）などの側壁容量誘電層１４２とが含まれる。ドープシリコン構造１４１はディープトレンチ容量構造１４の上電極として利用される。
説明を簡素化するため、図１ではディープトレンチ容量構造１４の埋め込みプレートを示さず、ディープトレンチ容量構造１４の上部構造のみ描くとする。
また、ディープトレンチ容量構造１４の上部にはＳＳＢＳ（単側埋め込みストラップ）プロセスによりＳＳＢＳ１４３が形成されるとともに、トレントトップ酸化物（ＴＴＯ）１４４が形成されている。ＴＴＯ１４４は、ＨＤＣＶＤ（高密度化学的気相成長）法などで酸化珪素を堆積して作成するものである。
上記ＳＳＢＳプロセスは以下のプロセスを含む。まず側壁容量誘電層１４２及びポリシリコン層（Poly-2）１４１を第一所定深さまでエッチバックし、他のポリシリコン層（Poly-3）を埋め込んで第二所定深さまでエッチバックした後、Poly-3に不対称のスペーサーを形成し、このスペーサーに覆われないPoly-3及びPoly-2をエッチングする。最後にＴＴＯ酸化珪素絶縁層を埋め込んでＣＭＰ（化学的機械的研磨）法で平坦化する。
ＥＵＤ１２は、ドレインドープ領域１２４を通してディープトレンチ容量構造１４のＳＳＢＳ１４３から拡散した拡散領域１４５と接続される。電子または電流は、ビット線（図示せず）からコンタクトプラグ１３０、ＥＵＤ１２のソースドープ領域１２３、開かれたＵ字型チャネル１２６、ドレインドープ領域１２４、及び拡散領域１４５からなる経路を通ってディープトレンチ容量構造１４の上電極に運ばれ、データにアクセスする。
本発明の好ましい実施例では、ＥＵＤ１２でリセスゲート１２１を収容するゲートトレンチ１２２は、深さｄ１が1500〜2000Åであって、幅ｗ１が200〜600Åである。
また、周辺回路領域２００内の半導体基板１０２には少なくとも高電圧ＭＯＳトランジスタ素子２０と低電圧ＭＯＳトランジスタ素子３０とが設けられ、高電圧ＭＯＳトランジスタ素子２０と低電圧ＭＯＳトランジスタ素子３０との間には、両者を分離するＳＴＩ（シャロートレンチ分離）１０４が設けられている。
上記高電圧ＭＯＳトランジスタ素子２０は、リセスゲート２２１と、ソースドープ領域２２３と、ドレインドープ領域２２４と、ゲート酸化膜２２５とを含む。リセスゲート２２１は、所定の深さまでエッチングされたゲートトレンチ２２２にはめ込まれた素子であり、ポリシリコン、金属、またはその組み合わせでつくられる。
本発明の好ましい実施例では、高電圧ＭＯＳトランジスタ素子２０はＮＭＯＳトランジスタであって、そのリセスゲート２２１はＮ＋型ドープポリシリコンゲートである。また、ソースドープ領域２２３に更に濃度が高いＮ＋ドープ領域２２３ａを設け、ドレインドープ領域２２４に更に濃度が高いＮ＋ドープ領域２２４ａを設けることができる。
ゲートトレンチ２２２は垂直側壁部２２２ａ及びＵ字型底部２２２ｂを有し、高電圧ＭＯＳトランジスタ素子２０のＵ字型チャネル２２６はＵ字型底部２２２ｂに設けられている。本発明の好ましい実施例では、リセスゲート２２１を収容するゲートトレンチ２２２の深さｄ２は、ゲートトレンチ１２２の深さｄ１と同じく1500〜2000Åであるが、ゲートトレンチ２２２の幅ｗ２はゲートトレンチ１２２の幅ｗ１よりも広く、1300〜1600Åとなる。
本発明では、周辺回路領域２２０内の高電圧ＭＯＳトランジスタ素子２０のゲート構造と、メモリアレイ領域１００内のＥＵＤ１２のゲート構造とがいずれも半導体基板１０２にはめ込まれているので、製作工程が同一である。
また、高電圧ＭＯＳトランジスタ素子２０のゲート酸化膜２２５は少なくとも２種類の厚さを有し、独特な非対称構造を呈している。その厚い部分２２５ａは高電圧ＭＯＳトランジスタ素子２０のリセスゲート２２１とドレインドープ領域２２４との間に位置し、薄い部分２２５ｂはリセスゲート２２１とドレインドープ領域２２３との間に位置する。
ゲート酸化膜２２５ｂは、ゲートトレンチ２２２のドレインドープ領域２２３に近い側の垂直側壁部分２２２ａからＵ字型底部２２２ｂに延びる。本発明の好ましい実施例では、ゲート酸化膜２２５ａは厚さが150〜300Åであって、ゲート酸化膜２２５ｂは厚さが20〜60Åである。
本発明の好ましい実施例では、低電圧ＭＯＳトランジスタ素子３０は平面チャネルＰＭＯＳトランジスタであり、ゲート３２１と、Ｐ＋ソースドープ領域３２３と、Ｐ＋ドレインドープ領域３２４と、ゲート酸化膜３２５とを含み、そのゲート３２１はＰ＋ドープポリシリコンゲートである。ゲート３２１の側壁にはスペーサー３３０が形成されている。ソースドープ領域３２３は低濃度ドープドレイン（ＬＤＤ）３２３ａを含み、ドレインドープ領域３２４はＬＤＤ３２４ａを含み、ＬＤＤ３２３ａとＬＤＤ３２４ａとの間は平面Ｐ型チャネル３２６である。
図２及び図３を参照する。図２及び図３は、本発明における高電圧ＭＯＳトランジスタ素子２０の非対称ゲート酸化膜２２５を形成する方法を表す説明図である。上記素子と同一の素子には同じ番号がつけられている。まず、図２に示すように、半導体基板１０２に酸化珪素層４０２と窒化珪素層４０４とを形成し、フォトリソグラフィー工程でメモリアレイ領域１００及び周辺回路領域２００内の半導体基板１０２にゲートトレンチ１２２、２２２を形成する。ゲートトレンチ１２２は垂直側壁部分１２２ａ及びＵ字型底部１２２ｂを有し、ゲートトレンチ２２２は垂直側壁部分２２２ａ及びＵ字型底部２２２ｂを有する。
ゲートトレンチ１２２の深さとゲートトレンチ２２２の深さとは実質的に同じであるが、ゲートトレンチ２２２の幅ｗ２はゲートトレンチ１２２の幅ｗ１よりもはるかに広い。本発明の好ましい実施例では、ゲートトレンチ２２２の幅ｗ２は約1300〜1600Åであり、ゲートトレンチ１２２の幅ｗ１は約200〜600Åである。
続いて、チルト角イオン注入工程で、フッ素などの不純物を、所定の入射角θでゲートトレンチ２２２の片側の垂直側壁部分２２２ａに注入する。本発明の好ましい実施例では、この不純物をＵ字型底部２２２ｂの一部に注入することができる。
上記チルト角イオン注入の入射角θは０〜３０度であって、望ましくは１０〜１５度である。また、上記不純物はゲート酸化膜の成長速度を異にするものでなければならない。
メモリアレイ領域１００内のゲートトレンチ１２２の幅は、周辺回路領域２００内のゲートトレンチ２２２の幅よりもはるかに狭いので、上記チルト角イオン注入工程ではゲートトレンチ１２２の垂直側壁部分１２２ａ及びＵ字型底部１２２ｂ、特にゲートトレンチ１２２のＵ字型底部１２２ｂに不純物を注入しない。
図３に示すように、チルト角イオン注入工程の完了後に、熱酸化工程（例えば酸化炉工程）で、ゲートトレンチ１２２とゲートトレンチ２２２とにそれぞれゲート酸化膜１２５とゲート酸化膜２２５とを形成する。ゲートトレンチ２２２の片側の垂直側壁部分２２２ａにはフッ素が注入されているため、その酸化速度はフッ素が注入されていないゲートトレンチ２２２の他の部分よりも早く、それによって生成したゲート酸化膜２２５ａは比較的に厚い。
最終的に生成したゲート酸化膜２２５は２種類の厚さを有し、非対称の構造となる。本発明の好ましい実施例では、ゲート酸化膜２２５ａの厚さは約150〜300Åであり、ゲート酸化膜２２５ｂの厚さは約20〜60Åである。
前記チルト角イオン注入工程では、ゲートトレンチ１２２の垂直側壁部分１２２ａ及びＵ字型底部１２２ｂ、特にゲートトレンチ１２２のＵ字型底部１２２ｂに不純物を注入しないので、メモリアレイ領域１００内のトランジスタの製作工程には影響しない。
以上は本発明の好ましい実施例であり、本発明の実施の範囲を限定するものではない。よって、当業者のなし得る修正、もしくは変更であって、本発明の精神の下においてなされ、本発明に対して均等の効果を有するものは、いずれも本発明の特許請求の範囲に属するものとする。
本発明は従来の技術を変更したもので、実施可能である。
本発明におけるＤＲＡＭ素子の一部領域を表す断面図である。 本発明における高電圧ＭＯＳトランジスタ素子の非対称ゲート酸化膜を形成する方法を表す第一説明図である。 本発明における高電圧ＭＯＳトランジスタ素子の非対称ゲート酸化膜を形成する方法を表す第二説明図である。
符号の説明
１ ＤＲＡＭ素子
１０ メモリセル
１２ ＥＵＤ
１４ ディープトレンチ容量
２０ 高電圧ＭＯＳトランジスタ素子
３０ 低電圧ＭＯＳトランジスタ素子
１００ メモリアレイ領域
１０２ 半導体基板
１０４ ＳＴＩ
１２１、２２１ リセスゲート
１２２、２２２ ゲートトレンチ
１２２ａ、２２２ａ 垂直側壁部分
１２２ｂ、２２２ｂ Ｕ字型底部
１２３、２２３ ソースドープ領域
１２４、２２４ ドレインドープ領域
１２５、２２５ ゲート酸化膜
２２５ａ〜ｂ、３２５ ゲート酸化膜
１２６、２２６ Ｕ字型チャネル
１３０ コンタクトプラグ
１４１ ドープポリシリコン層
１４２ 側壁容量誘電層
１４３ ＳＳＢＳ
１４４ ＴＴＯ
１４５ 拡散領域
２２３ａ、２２４ａ Ｎ＋ドープ領域
３２１ ゲート
３２３ Ｐ＋ソースドープ領域
３２３ａ、３２４ａ ＬＤＤ
３２４ Ｐ＋ドレインドープ領域
３２６ 平面Ｐ型チャネル
３３０ スペーサー
４０２ 酸化珪素層
４０４ 窒化珪素層

Claims (4)

  1. ＤＲＡＭ（動的ランダムアクセスメモリ）素子であって、
    第一リセスゲートが設けられたメモリアレイ領域、及び第二リセスゲートが設けられた周辺回路領域を有しており、前記第一リセスゲート及び第二リセスゲートがはめ込まれている半導体基板と、
    前記第一リセスゲートと前記半導体基板との間に設けられた第一ゲート酸化膜と、
    前記第二リセスゲートと前記半導体基板との間に設けられた第二ゲート酸化膜とを含み、
    前記第一リセスゲートは、前記半導体基板に形成された第一垂直側壁部分及び第一Ｕ字型底部を有する第一ゲートトレンチにはめ込まれ、
    前記第二リセスゲートは、前記半導体基板に形成された第二垂直側壁部分及び第二Ｕ字型底部を有する第二ゲートトレンチにはめ込まれており、
    前記第一ゲート酸化膜は、第一厚さを有し、
    前記第二ゲート酸化膜は、前記第二リセスゲートと該第二リセスゲートに隣接するドレインドープ領域との間に位置する前記第二垂直側壁部分に設けられた第一部分が、前記第一厚さよりも厚い第二厚さを有し、前記第一部分以外の部分である第二部分が、前記第一厚さを有していることを特徴とするＤＲＡＭ素子。
  2. 前記第一リセスゲートの幅は前記第二リセスゲートの幅よりも狭いことを特徴とする請求項１記載のＤＲＡＭ素子。
  3. 前記第一リセスゲート及び第二リセスゲートは、ポリシリコン、金属、またはその組み合わせによりつくられることを特徴とする請求項１記載のＤＲＡＭ素子。
  4. 前記第二リセスゲート及び前記ドレインドープ領域は、ＮＭＯＳトランジスタを構成していることを特徴とする請求項１に記載のＤＲＡＭ素子。
JP2008115410A 2007-11-06 2008-04-25 Ｄｒａｍ素子 Active JP4857307B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW096141857A TWI355069B (en) 2007-11-06 2007-11-06 Dram device
TW096141857 2007-11-06

Publications (2)

Publication Number Publication Date
JP2009117793A JP2009117793A (ja) 2009-05-28
JP4857307B2 true JP4857307B2 (ja) 2012-01-18

Family

ID=40530736

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008115410A Active JP4857307B2 (ja) 2007-11-06 2008-04-25 Ｄｒａｍ素子

Country Status (4)

Country Link
US (1) US7948028B2 (ja)
JP (1) JP4857307B2 (ja)
DE (1) DE102008023622B4 (ja)
TW (1) TWI355069B (ja)

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP2555241A1 (en) * 2011-08-02 2013-02-06 Nxp B.V. IC die, semiconductor package, printed circuit board and IC die manufacturing method
KR101862345B1 (ko) 2012-02-27 2018-07-05 삼성전자주식회사 모오스 전계효과 트랜지스터를 포함하는 반도체 장치 및 그 제조 방법
FR3018139B1 (fr) 2014-02-28 2018-04-27 Stmicroelectronics (Rousset) Sas Circuit integre a composants, par exemple transistors nmos, a regions actives a contraintes en compression relachees
FR3021457B1 (fr) * 2014-05-21 2017-10-13 St Microelectronics Rousset Composant, par exemple transistor nmos, a region active a contraintes en compression relachees, et condensateur de decouplage associe
FR3025335B1 (fr) 2014-08-29 2016-09-23 Stmicroelectronics Rousset Procede de fabrication d'un circuit integre rendant plus difficile une retro-conception du circuit integre et circuit integre correspondant
US9412667B2 (en) 2014-11-25 2016-08-09 International Business Machines Corporation Asymmetric high-k dielectric for reducing gate induced drain leakage
JP6711642B2 (ja) 2015-02-25 2020-06-17 株式会社半導体エネルギー研究所 半導体装置
US9379197B1 (en) * 2015-10-07 2016-06-28 Inotera Memories, Inc. Recess array device
US10224407B2 (en) 2017-02-28 2019-03-05 Sandisk Technologies Llc High voltage field effect transistor with laterally extended gate dielectric and method of making thereof
US11569371B2 (en) 2017-05-25 2023-01-31 Dynex Semiconductor Limited Semiconductor device
TWI680570B (zh) * 2018-12-04 2019-12-21 南亞科技股份有限公司 記憶體裝置及其形成方法
US11257916B2 (en) * 2019-03-14 2022-02-22 Semiconductor Components Industries, Llc Electronic device having multi-thickness gate insulator
US11690216B2 (en) * 2019-12-13 2023-06-27 Micron Technology, Inc. Structure to reduce bending in semiconductor devices
US11569245B2 (en) 2020-10-22 2023-01-31 Applied Materials, Inc. Growth of thin oxide layer with amorphous silicon and oxidation
KR20220075859A (ko) 2020-11-30 2022-06-08 삼성전자주식회사 반도체 메모리 장치
CN113678253A (zh) * 2021-06-30 2021-11-19 长江存储科技有限责任公司 具有凹陷栅极晶体管的外围电路及其形成方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5640034A (en) 1992-05-18 1997-06-17 Texas Instruments Incorporated Top-drain trench based resurf DMOS transistor structure
GB9917099D0 (en) * 1999-07-22 1999-09-22 Koninkl Philips Electronics Nv Cellular trench-gate field-effect transistors
JP4860022B2 (ja) 2000-01-25 2012-01-25 エルピーダメモリ株式会社 半導体集積回路装置の製造方法
TW591756B (en) 2003-06-05 2004-06-11 Nanya Technology Corp Method of fabricating a memory cell with a single sided buried strap
KR100511045B1 (ko) * 2003-07-14 2005-08-30 삼성전자주식회사 리세스된 게이트 전극을 갖는 반도체 소자의 집적방법
US7294879B2 (en) * 2003-07-18 2007-11-13 International Business Machines Corporation Vertical MOSFET with dual work function materials
JP4552603B2 (ja) * 2004-11-08 2010-09-29 エルピーダメモリ株式会社 半導体装置の製造方法
US8188551B2 (en) * 2005-09-30 2012-05-29 Infineon Technologies Ag Semiconductor devices and methods of manufacture thereof
KR100675281B1 (ko) * 2005-09-05 2007-01-29 삼성전자주식회사 디커플링 캐패시터를 갖는 반도체 소자 및 그 제조방법
US20070132016A1 (en) 2005-12-12 2007-06-14 Elwin Matthew P Trench ld structure
TWI309066B (en) 2005-12-19 2009-04-21 Nanya Technology Corp Semiconductor device having a trench gate the fabricating method of the same
KR100704475B1 (ko) * 2005-12-28 2007-04-09 주식회사 하이닉스반도체 듀얼 폴리 리세스 게이트를 갖는 반도체 소자의 제조방법
US8159035B2 (en) * 2007-07-09 2012-04-17 Taiwan Semiconductor Manufacturing Co., Ltd. Metal gates of PMOS devices having high work functions

Also Published As

Publication number Publication date
JP2009117793A (ja) 2009-05-28
US7948028B2 (en) 2011-05-24
DE102008023622B4 (de) 2014-08-28
US20090114966A1 (en) 2009-05-07
DE102008023622A1 (de) 2009-05-14
TWI355069B (en) 2011-12-21
TW200921902A (en) 2009-05-16

Similar Documents

Publication Publication Date Title
JP4857307B2 (ja) Ｄｒａｍ素子
JP4738745B2 (ja) リセスゲートトランジスタ構造及びその形成方法
US7994559B2 (en) Recessed-gate transistor device having a dielectric layer with multi thicknesses and method of making the same
KR100720642B1 (ko) 반도체 집적 회로 장치의 제조 방법 및 반도체 집적 회로장치
JP4810504B2 (ja) 自己整合方式でリセスゲートｍｏｓトランジスタ素子を製作する方法
JP4773169B2 (ja) 半導体装置の製造方法
US8530962B2 (en) Transistor of semiconductor device and method for manufacturing the same
JP2008135458A (ja) 半導体装置及びその製造方法
US7019349B2 (en) Semiconductor memory device with cap structure and method of manufacturing the same
US9236439B2 (en) Semiconductor device and method for forming the same
US20050196947A1 (en) Recess type MOS transistor and method of manufacturing same
US20070128805A1 (en) Semiconductor memory device and method for fabricating the same
US6902982B2 (en) Trench capacitor and process for preventing parasitic leakage
US20110298040A1 (en) Semiconductor device and method of manufacturing the same
US20170263617A1 (en) Low cost high performance eeprom device
US7265039B2 (en) Method for fabricating semiconductor device with improved refresh time
US20040129965A1 (en) Trench capacitor process for preventing parasitic leakage
US7056832B2 (en) Deep trench self-alignment process for an active area of a partial vertical cell
US7279741B2 (en) Semiconductor device with increased effective channel length and method of manufacturing the same
CN101447487B (zh) 动态随机存取存储器元件
JPH06104399A (ja) 半導体記憶装置
KR100593597B1 (ko) 비휘발성 메모리 소자의 제조 방법
KR100526477B1 (ko) 비휘발성 메모리 소자의 제조 방법
KR100604532B1 (ko) 비휘발성 메모리 소자의 제조 방법
KR101099562B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111031

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141104

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4857307

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250