JP2008135458A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2008135458A JP2008135458A JP2006318726A JP2006318726A JP2008135458A JP 2008135458 A JP2008135458 A JP 2008135458A JP 2006318726 A JP2006318726 A JP 2006318726A JP 2006318726 A JP2006318726 A JP 2006318726A JP 2008135458 A JP2008135458 A JP 2008135458A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- groove
- drain
- semiconductor device
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 103
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 238000000034 method Methods 0.000 title claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 71
- 239000010408 film Substances 0.000 claims description 164
- 230000003647 oxidation Effects 0.000 claims description 25
- 238000007254 oxidation reaction Methods 0.000 claims description 25
- 238000002955 isolation Methods 0.000 claims description 22
- 150000002500 ions Chemical class 0.000 claims description 20
- 238000005468 ion implantation Methods 0.000 claims description 12
- 230000001737 promoting effect Effects 0.000 claims description 11
- 239000002344 surface layer Substances 0.000 claims description 10
- 238000002513 implantation Methods 0.000 claims description 9
- 150000004767 nitrides Chemical class 0.000 claims description 9
- 239000010409 thin film Substances 0.000 claims description 6
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 5
- 230000001590 oxidative effect Effects 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 description 30
- 239000010703 silicon Substances 0.000 description 30
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 28
- 239000010410 layer Substances 0.000 description 20
- 238000010586 diagram Methods 0.000 description 17
- 239000012535 impurity Substances 0.000 description 17
- 238000009792 diffusion process Methods 0.000 description 14
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- -1 for example Substances 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 238000009279 wet oxidation reaction Methods 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 238000009751 slip forming Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
- H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
【課題】トレンチゲート構造の半導体装置及びその製造方法の提供を課題とする。
【解決手段】本発明の半導体装置は、半導体基板に形成された溝と、前記溝の内部側にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の近傍の半導体基板に前記ゲート絶縁膜を介して配置されたソース及びドレインとを具備してなるトレンチゲートトランジスタを備えるとともに、前記ゲート絶縁膜において、前記ソース及びまたはドレインに接する領域のゲート絶縁膜の厚さが、前記溝の内部側に形成されているゲート絶縁膜の厚さよりも厚くされたことを特徴とする。
【選択図】図１
【解決手段】本発明の半導体装置は、半導体基板に形成された溝と、前記溝の内部側にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の近傍の半導体基板に前記ゲート絶縁膜を介して配置されたソース及びドレインとを具備してなるトレンチゲートトランジスタを備えるとともに、前記ゲート絶縁膜において、前記ソース及びまたはドレインに接する領域のゲート絶縁膜の厚さが、前記溝の内部側に形成されているゲート絶縁膜の厚さよりも厚くされたことを特徴とする。
【選択図】図１
Description
本発明は、トレンチゲート構造を備えた半導体装置及びその製造方法に関するものである。
ＤＲＡＭ（Dynamic Random Access Memory）などのメモリセルは、選択用のトランジスタとキャパシタとから構成されているが、半導体素子の微細化に伴い、ＭＯＳ（Metal-Oxide-Semiconductor）トランジスタの寸法も縮小化され、この寸法縮小によりＭＯＳトランジスタのショートチャネル効果が顕著になってきている。大容量のＤＲＡＭではメモリセル寸法の縮小とともにトランスファーゲートトランジスタのチャネル長も縮小されるが、このためトランスファーゲートトランジスタのパフォーマンスが低下し、ＤＲＡＭメモリセルのリテンションや書き込み特性の悪化が問題となってきている。なお、以下の説明ではトランスファーゲートトランジスタをメモリセルトランジスタと記載する。
トランジスタのショートチャネル対策の１つとして、チャネルを３次元構造としたトレンチゲートトランジスタが開発されている。このトレンチゲートトランジスタとは、半導体基板に溝を形成し、３次元の溝界面をチャネルとして有効利用することでチャネル長を長くしたものである。このトレンチゲートトランジスタ（ＲＣＡＴ＝Recess Channel Access Transistorとも呼ばれている）を用いたＤＲＡＭの一例構造について、図１５、図１６を参照して以下に説明する。図１５はメモリセルの平面構造を示す概念図、図１６は図１５のラインＡ-Ａ'に沿うメモリセルの断面の概念図である。
図１５に示すメモリセル部１０１は、１つの活性領域に２ビットのメモリセルが配置された構造の一例である。
この例のメモリセル部１０１においてその領域の半導体基板に図１５に示す平面視若干斜めに傾斜した細長い活性領域１０２が複数、所定の間隔で横(Ｘ)方向及び縦(Ｙ)方向に整列形成され、各活性領域１０２の中央部にビット線コンタクトを有し、その左右にメモリセルトランジスタと基板コンタクト１０５に接続された図示略のキャパシタが設けられてメモリセル部１０１が大略構成される。この図の構成では横(Ｘ)方向に折れ線状に複数配線されたビット線１０６、縦(Ｙ)方向に複数配線されたワード線(ゲート電極を含む)１０７を共通配線とし、多数のメモリセルが行列状に繰り返し配列されている。また、ソース、ドレインとなる半導体基板表面には選択エピタキシャル層１０３が形成され、ワード線１０７の側壁にはＬＤＤサイドウォール１０８が形成されている。
図１６に示すメモリセル部の断面構造は、トレンチ分離絶縁膜１１０、溝１１１、ゲート酸化膜１１２、ゲート電極１１３、第１の基板コンタクト内導電膜層１１４、低濃度不純物拡散層１１５、高濃度不純物拡散層１１６、ゲート電極上絶縁層マスク１１７、第２の基板コンタクト内導電膜層１１９、ゲート電極側壁酸化膜１２０、ＬＤＤサイドウオール１０８を備えて構成されている。
この例のメモリセル部１０１においてその領域の半導体基板に図１５に示す平面視若干斜めに傾斜した細長い活性領域１０２が複数、所定の間隔で横(Ｘ)方向及び縦(Ｙ)方向に整列形成され、各活性領域１０２の中央部にビット線コンタクトを有し、その左右にメモリセルトランジスタと基板コンタクト１０５に接続された図示略のキャパシタが設けられてメモリセル部１０１が大略構成される。この図の構成では横(Ｘ)方向に折れ線状に複数配線されたビット線１０６、縦(Ｙ)方向に複数配線されたワード線(ゲート電極を含む)１０７を共通配線とし、多数のメモリセルが行列状に繰り返し配列されている。また、ソース、ドレインとなる半導体基板表面には選択エピタキシャル層１０３が形成され、ワード線１０７の側壁にはＬＤＤサイドウォール１０８が形成されている。
図１６に示すメモリセル部の断面構造は、トレンチ分離絶縁膜１１０、溝１１１、ゲート酸化膜１１２、ゲート電極１１３、第１の基板コンタクト内導電膜層１１４、低濃度不純物拡散層１１５、高濃度不純物拡散層１１６、ゲート電極上絶縁層マスク１１７、第２の基板コンタクト内導電膜層１１９、ゲート電極側壁酸化膜１２０、ＬＤＤサイドウオール１０８を備えて構成されている。
このようなトレンチゲートトランジスタに関する先行文献として下記特許文献が知られている。
特許文献１（特開平６−１３６２１号公報）には、トレンチゲート型ＭＯＳＦＥＴにおいて、Ｎ-ドリフト層２のゲート電極５近傍部分での電界集中を緩和して、耐圧を向上することを目的として、ゲート電極５とＮ-ドリフト層２との間に介在する第１ゲート絶縁膜６ａを、該ゲート電極５とウェル領域３の、チャネルが形成される部分との間に介在する第２のゲート絶縁膜６ｂより薄くし、上記ゲート電極５に逆バイアスを印加した時、上記Ｎ-ドリフト層２のゲート電極に近接する部分がＰ型に反転するようにした構成が開示されている。
特開平６−１３６２１号公報
特許文献１（特開平６−１３６２１号公報）には、トレンチゲート型ＭＯＳＦＥＴにおいて、Ｎ-ドリフト層２のゲート電極５近傍部分での電界集中を緩和して、耐圧を向上することを目的として、ゲート電極５とＮ-ドリフト層２との間に介在する第１ゲート絶縁膜６ａを、該ゲート電極５とウェル領域３の、チャネルが形成される部分との間に介在する第２のゲート絶縁膜６ｂより薄くし、上記ゲート電極５に逆バイアスを印加した時、上記Ｎ-ドリフト層２のゲート電極に近接する部分がＰ型に反転するようにした構成が開示されている。
図１５、図１６に代表的に示す構造のトレンチゲート型のトランジスタは、プレーナー型のトランジスタに比べ、短いゲートピッチでゲート長を長くできる利点を有するものの、ゲート容量が大きくなってしまうという問題を有している。
また、プレーナトランジスタでは、ゲート電極が半導体基板上にのみ位置しておりソース、ドレインを形成する拡散層と対向する面は、半導体基板表面で平面的に重なった領域に限られていたが、トレンチゲート構造のトランジスタでは、基板表面のみならず、トレンチ内上部側壁にも拡散層が接触しており、ゲート電極と拡散層の重なり面積が増大するため、ゲート容量が大きくなってしまう。この重なり領域はゲート電極、即ち、ＤＲＡＭにおいてはワード線に寄生する容量となるため、動作遅延の原因となり、高速動作の障害となる問題を有していた。
また、プレーナトランジスタでは、ゲート電極が半導体基板上にのみ位置しておりソース、ドレインを形成する拡散層と対向する面は、半導体基板表面で平面的に重なった領域に限られていたが、トレンチゲート構造のトランジスタでは、基板表面のみならず、トレンチ内上部側壁にも拡散層が接触しており、ゲート電極と拡散層の重なり面積が増大するため、ゲート容量が大きくなってしまう。この重なり領域はゲート電極、即ち、ＤＲＡＭにおいてはワード線に寄生する容量となるため、動作遅延の原因となり、高速動作の障害となる問題を有していた。
従って従来のトレンチゲート型のトランジスタにあっては、ゲート容量を低減できる構造が望まれている。
例えば、ゲート長を縮小することによりメモリセル部の回路を微細化できるトレンチゲートトランジスタを有するＤＲＡＭは、リフレッシュ特性の向上効果を得られる反面、ゲート容量の増大により、情報の書き込み時に必要な電流値が増加し、消費電力が上昇してしまう、という問題を有していた。
例えば、ゲート長を縮小することによりメモリセル部の回路を微細化できるトレンチゲートトランジスタを有するＤＲＡＭは、リフレッシュ特性の向上効果を得られる反面、ゲート容量の増大により、情報の書き込み時に必要な電流値が増加し、消費電力が上昇してしまう、という問題を有していた。
本発明は、以上のような事情に鑑みてなされたもので、ワード線を備えたＤＲＡＭに好適であって、トレンチゲートトランジスタを備えた構造において、トランジスタ特性に影響を与えることなく、ワード線の容量の増加を抑制した構成の半導体装置およびその製造方法の提供を目的とする。
（１）本発明の半導体装置は、半導体基板に形成された側面が垂直な溝と、前記溝の内部側にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の近傍の半導体基板に前記ゲート絶縁膜を介して配置されたソース及びドレインとを具備してなるトレンチゲートトランジスタを備えるとともに、前記ゲート絶縁膜において、前記ソース及びまたはドレインに接する領域のゲート絶縁膜の厚さが、前記溝の内部側に形成されているゲート絶縁膜の厚さよりも厚く形成されたことを特徴とする。
（２）本発明の半導体装置は、前記半導体基板の表面領域に前記溝を挟んで対峙する位置に前記ソース及びドレインが形成され、前記溝の内面側において前記ソース及びドレインに接する領域から前記溝の内面に沿ってゲート絶縁膜が形成され、該ゲート絶縁膜の内側の溝内部を埋めるようにゲート電極が形成され、該ゲート電極の両側に位置し前記ソース及びドレインに接する領域のゲート絶縁膜の厚さが、前記溝の内部側に形成されているゲート絶縁膜の厚さよりも厚く形成されたことを特徴とする。
（３）本発明の半導体装置は、前記ソース及びドレインと前記ゲート電極との間に位置する前記ゲート絶縁膜に厚膜部が形成され、前記ソース及びドレインと離間して前記溝の内面側に形成されているゲート絶縁膜が均等厚の薄膜部とされたことを特徴とする。
（４）本発明の半導体装置は、前記半導体基板の表面側のソース及びドレインを覆うように表面絶縁膜が形成され、該表面絶縁膜が前記溝の内面側のゲート絶縁膜と前記厚く形成されたゲート絶縁膜の厚膜部に接続形成されてなることを特徴とする。
（３）本発明の半導体装置は、前記ソース及びドレインと前記ゲート電極との間に位置する前記ゲート絶縁膜に厚膜部が形成され、前記ソース及びドレインと離間して前記溝の内面側に形成されているゲート絶縁膜が均等厚の薄膜部とされたことを特徴とする。
（４）本発明の半導体装置は、前記半導体基板の表面側のソース及びドレインを覆うように表面絶縁膜が形成され、該表面絶縁膜が前記溝の内面側のゲート絶縁膜と前記厚く形成されたゲート絶縁膜の厚膜部に接続形成されてなることを特徴とする。
（５）本発明の半導体装置の製造方法は、半導体基板に素子分離絶縁膜を形成する工程と、前記素子分離膜を形成した半導体基板上に絶縁膜と窒化膜を形成する工程と、前記窒化膜をマスクとして前記半導体基板に側面が垂直な溝を形成する工程と、前記溝の周縁の半導体基板表層部にイオンを注入して酸化促進部を形成する工程と、酸化法により前記溝の内面側の半導体基板領域を酸化し、前記溝の内面側にゲート酸化膜を形成するとともに、前記酸化促進部に前記溝の内面側のゲート酸化膜よりも厚い厚膜部を形成する工程と、前記ゲート酸化膜の内側の溝内にゲート電極を形成する工程と、前記ゲート電極に隣接する半導体基板にイオン注入によりソース及びドレインを形成する工程とを具備することを特徴とする。
（６）本発明の半導体装置の製造方法は、前記溝の周縁の半導体基板表層部にイオンを注入する際、溝の深さ方向に対してイオンを傾斜注入し、前記溝の入口部周縁に相当する半導体基板表層部に前記酸化促進部を形成することを特徴とする。
（７）本発明の半導体装置の製造方法は、前記（５）または（６）に記載の酸化促進部は、前記ソース及びドレインの一部の領域であることを特徴とする。
（８）本発明の半導体装置の製造方法は、前記溝の周縁の半導体基板表層部に対するイオンの注入により、注入部分をアモルファスシリコンとすることを特徴とする。
（９）本発明の半導体装置の製造方法において、前記（５）〜（８）の何れかに記載の酸化促進部を形成するために注入するイオンは、前記ソース及びドレインを形成するイオンと同一導電型を有するイオンであることを特徴とする。
（１０）本発明の半導体装置の製造方法は、前記（５）〜（８）のいずれかに記載の溝の周縁の半導体基板表層部にイオンを注入する際の注入量を５×１０15〜５×１０16atoms/cm2の範囲とすることを特徴とする。
（１１）本発明の半導体装置の製造方法は、前記イオンを注入する際のイオン注入角度を前記溝の深さ方向に対する傾斜角θと定義し、ソースドレイン領域となるべき領域の深さをａ、窒化膜の膜厚をｂ、溝の幅をｃと定義し、前記傾斜角θをｔａｎ-1｛ｃ／（ａ＋ｂ）｝＜θ＜ｔａｎ-1｛ｃ／ｂ｝の式の範囲とすることを特徴とする。
（６）本発明の半導体装置の製造方法は、前記溝の周縁の半導体基板表層部にイオンを注入する際、溝の深さ方向に対してイオンを傾斜注入し、前記溝の入口部周縁に相当する半導体基板表層部に前記酸化促進部を形成することを特徴とする。
（７）本発明の半導体装置の製造方法は、前記（５）または（６）に記載の酸化促進部は、前記ソース及びドレインの一部の領域であることを特徴とする。
（８）本発明の半導体装置の製造方法は、前記溝の周縁の半導体基板表層部に対するイオンの注入により、注入部分をアモルファスシリコンとすることを特徴とする。
（９）本発明の半導体装置の製造方法において、前記（５）〜（８）の何れかに記載の酸化促進部を形成するために注入するイオンは、前記ソース及びドレインを形成するイオンと同一導電型を有するイオンであることを特徴とする。
（１０）本発明の半導体装置の製造方法は、前記（５）〜（８）のいずれかに記載の溝の周縁の半導体基板表層部にイオンを注入する際の注入量を５×１０15〜５×１０16atoms/cm2の範囲とすることを特徴とする。
（１１）本発明の半導体装置の製造方法は、前記イオンを注入する際のイオン注入角度を前記溝の深さ方向に対する傾斜角θと定義し、ソースドレイン領域となるべき領域の深さをａ、窒化膜の膜厚をｂ、溝の幅をｃと定義し、前記傾斜角θをｔａｎ-1｛ｃ／（ａ＋ｂ）｝＜θ＜ｔａｎ-1｛ｃ／ｂ｝の式の範囲とすることを特徴とする。
以上説明したように、本発明構造であるならば、ドレインとソースとの距離を短くして微細化を図ったトレンチゲートトランジスタの構造において、従来構造のトレンチゲートトランジスタの容量、即ち、ＤＲＡＭに適用した場合におけるワード線の寄生容量が必然的に増加していた問題を解消し、信号遅延の問題、信号遅延に伴う動作速度遅延の問題を解消することができる。
しかも本発明によれば、ゲート電極とソース及びドレインとの間の部分にゲート絶縁膜の厚膜部をゲート及びドレインから離れる側の溝の内面側のゲート絶縁膜を薄膜部としているので、トランジスタの特性には特に影響を与えることなく、容量増大を抑制できる効果がある。
しかも本発明によれば、ゲート電極とソース及びドレインとの間の部分にゲート絶縁膜の厚膜部をゲート及びドレインから離れる側の溝の内面側のゲート絶縁膜を薄膜部としているので、トランジスタの特性には特に影響を与えることなく、容量増大を抑制できる効果がある。
以下、本発明の一実施形態による半導体装置を図面を参照して説明するが、本発明は以下に説明する実施形態に制限されるものでないことは勿論である。
図１は本発明に係る半導体装置の第１実施形態の平面構造を示す概念図、図２は図１のＢ−Ｂ’線に沿う断面構造を示す概念図である。
これらの図において、本発明の半導体装置Ｈに適用される半導体基板１は所定濃度の不純物を含有する半導体、例えばシリコンにて形成されている。
トレンチ分離絶縁膜（素子分離絶縁膜）２は、上記半導体基板１の表面にＳＴＩ（Shallow Trench Isolation）法により、活性領域Ｋ以外の部分に形成され、隣接する活性領域Ｋを絶縁分離する。この実施形態では１つの活性領域Ｋに２ビットのメモリセルが配置されるセル構造に本発明を適用した場合の一例構造を示す。
図１は本発明に係る半導体装置の第１実施形態の平面構造を示す概念図、図２は図１のＢ−Ｂ’線に沿う断面構造を示す概念図である。
これらの図において、本発明の半導体装置Ｈに適用される半導体基板１は所定濃度の不純物を含有する半導体、例えばシリコンにて形成されている。
トレンチ分離絶縁膜（素子分離絶縁膜）２は、上記半導体基板１の表面にＳＴＩ（Shallow Trench Isolation）法により、活性領域Ｋ以外の部分に形成され、隣接する活性領域Ｋを絶縁分離する。この実施形態では１つの活性領域Ｋに２ビットのメモリセルが配置されるセル構造に本発明を適用した場合の一例構造を示す。
本実施形態の構造では図１に示す平面構造の如く、細長い短冊状の活性領域Ｋが複数、個々に所定間隔をあけて整列形成され、各活性領域Ｋの両端部と中央部に個々に不純物拡散層が配置され、この形態では中央部にドレイン３、その両端部側にソース４ａ、４ｂが形成され、それらの真上に配置される形で基板コンタクト部５ｃ、５ａ、５ｂが規定される。
なお、この図のような平面形状の活性領域Ｋが規定されているのは、本実施形態に特有の形状であるが、活性領域Ｋの形状や方向は特に規定されるべきものではないので図１に示す活性領域Ｋの形状はその他一般的なトレンチゲートトランジスタに適用される活性領域の形状で良いのは勿論であり、本発明の形状に規定されるものではない。
なお、この図のような平面形状の活性領域Ｋが規定されているのは、本実施形態に特有の形状であるが、活性領域Ｋの形状や方向は特に規定されるべきものではないので図１に示す活性領域Ｋの形状はその他一般的なトレンチゲートトランジスタに適用される活性領域の形状で良いのは勿論であり、本発明の形状に規定されるものではない。
次に、図１の横（Ｘ）方向に折れ線状にビット配線６が延設され、このビット配線６が図１の縦（Ｙ）方向に所定の間隔で複数配置されている。また、図１の縦（Ｙ）方向に直線状のワード配線７が延出配線され、これらのワード配線７が図１の横（Ｘ）方向に所定の間隔で複数配置され、ワード線７は各活性領域Ｋと交差する部分において、図２に示されるゲート電極８を含むように構成されている。
図２に示す断面構造に示す如く、半導体基板１においてトレンチ分離絶縁膜２に区画された活性領域Ｋにソース４ａ、ドレイン３、ソース４ｂが離間して形成され、ソース４ａとドレイン３との間に半導体基板１を掘り下げて形成した溝１１が形成され、ドレイン３とソース４ｂとの間の位置に半導体基板１を掘り下げて形成した溝１２が形成され、これら溝１１、１２の両側に位置するトレンチ分離絶縁膜２の上にも溝１３が形成されている。
これらの溝１１、１２はワード配線７に沿って連続形成されている。前記溝１１はソース４ａとドレイン３との間に位置するように形成され、前記溝１２はドレイン３とソース４ｂとの間に位置するように形成されている。
この形態のトレンチゲート型のトランジスタ構造においては、ドレイン３、ソース４ａおよび４ｂとの対比位置関係やチャネル形状に応じて溝の内壁部の形状を形成するので、図に示す形状には限るものではない。
これらの溝１１、１２はワード配線７に沿って連続形成されている。前記溝１１はソース４ａとドレイン３との間に位置するように形成され、前記溝１２はドレイン３とソース４ｂとの間に位置するように形成されている。
この形態のトレンチゲート型のトランジスタ構造においては、ドレイン３、ソース４ａおよび４ｂとの対比位置関係やチャネル形状に応じて溝の内壁部の形状を形成するので、図に示す形状には限るものではない。
前記溝１１、１２の内周面と各溝周縁部の基板上面位置までゲート絶縁膜１７が形成され、溝１１、１２の各ゲート絶縁膜１７の内側には、各ゲート絶縁膜１７に接するようにゲート電極８が各溝から若干上方にまで突出するように形成され、各ゲート電極８上にはワード配線７と絶縁膜ハードマスク１５が積層形成され、半導体基板１から上方に突出されているゲート電極８の上部側とその上に位置するワード配線７の一部とその上に位置する絶縁膜ハードマスク１５の両側に位置するようにＬＤＤサイドウォール１６が形成されている。なお、トレンチ分離絶縁膜２に形成された溝１３の内部にもゲート電極材料８ａが形成され、その上にワード配線７と絶縁膜ハードマスク１５が積層形成されている。
図３は溝部を拡大した断面模式図である。溝１１、１２に形成されているゲート絶縁膜１７は、溝１１、１２の内面側にほぼ均一の厚さに形成された薄膜部１７ａと、前記薄膜部１７ａに連続するように溝１１、１２の開口部内周縁に形成された厚膜部１７ｂと、前記厚膜部１７ｂに連続するように溝１１、１２の開口部外周縁の半導体基板１の表面側にまで形成された被覆部１７ｃとから構成されている。なお、この被覆部１７ｃの厚さは先の薄膜部１７ａの厚さと同等に形成されている。
本実施形態の構造においてゲート絶縁膜１７は例えば半導体基板１のシリコンを熱酸化して形成されたものである。また、厚膜部１７ｂについては、半導体基板１に対して後述するシリコンイオン注入を行い、注入部分をアモルファス化して酸化レートを上げ、更に熱酸化することにより他の部分より厚膜状に形成したものである。
図３は溝部を拡大した断面模式図である。溝１１、１２に形成されているゲート絶縁膜１７は、溝１１、１２の内面側にほぼ均一の厚さに形成された薄膜部１７ａと、前記薄膜部１７ａに連続するように溝１１、１２の開口部内周縁に形成された厚膜部１７ｂと、前記厚膜部１７ｂに連続するように溝１１、１２の開口部外周縁の半導体基板１の表面側にまで形成された被覆部１７ｃとから構成されている。なお、この被覆部１７ｃの厚さは先の薄膜部１７ａの厚さと同等に形成されている。
本実施形態の構造においてゲート絶縁膜１７は例えば半導体基板１のシリコンを熱酸化して形成されたものである。また、厚膜部１７ｂについては、半導体基板１に対して後述するシリコンイオン注入を行い、注入部分をアモルファス化して酸化レートを上げ、更に熱酸化することにより他の部分より厚膜状に形成したものである。
なお、図２において、前記ドレイン３、ソース４ａおよび４ｂの各々の上方側には基板コンタクト用の導体部１８ａ、１８ｂ、１８ｃが積層形成され、これらの導体部により図１に示す基板コンタクト５ａ、５ｂ、５ｃが構成されて、本願構造の半導体装置を後述するＤＲＡＭに適用した場合のＤＲＡＭのキャパシタ構造に接続できるように構成されている。
本実施形態の構造においては、前記溝１１に形成されたゲート絶縁膜１７とゲート電極８とその両側に配置されているソース４ａ、ドレイン３により１つのトレンチゲートトランジスタが構成され、前記溝１２に形成されたゲート絶縁膜１７とゲート電極８とその両側に配置されているドレイン３、ソース４ｂにより他の１つのトレンチゲートトランジスタが構成されている。そしてそれらのトレンチゲートトランジスタが図１の横（Ｘ）方向と縦（Ｙ）方向に複数整列形成されることによりＤＲＡＭメモリセル用の選択トランジスタ部が構成される。
前記トレンチゲートトランジスタの構造において、一例として、ゲート絶縁膜１７は熱酸化によりシリコン酸化膜として形成され、ゲート電極８は多結晶シリコン膜から、ワード配線７は金属膜から形成され、サイドウオール２１は窒化シリコンなどの絶縁膜から形成されている。
前記トレンチゲートトランジスタの構造において、一例として、ゲート絶縁膜１７は熱酸化によりシリコン酸化膜として形成され、ゲート電極８は多結晶シリコン膜から、ワード配線７は金属膜から形成され、サイドウオール２１は窒化シリコンなどの絶縁膜から形成されている。
以上説明した本実施形態のトレンチゲートトランジスタ構造であるならば、ドレイン３とソース４ａもしくは４ｂとの距離を短くして微細化を図ったトレンチゲートトランジスタの構造においても、ゲート絶縁膜１７の一部に厚膜部１７ｂを設けることによりゲート容量を低減できる効果を奏する。また、ドレイン３、ソース４ａおよび４ｂとゲート電極８との間に存在する厚膜部１７ｂはトレンチゲート型のトランジスタの特性に影響を及ぼすことはないので、微細化したトレンチゲート型のトランジスタでありながら、トランジスタ特性に影響を与えることなく低容量化できる特徴を有する。
次に、本発明構造に係るトレンチゲート型のトランジスタの製造方法の一例について、図４〜図１１を参照して工程順に説明する。
図４に示すように、シリコン基板４０にＳＴＩ法によりトレンチ分離絶縁膜（素子分離絶縁膜）４１を形成し、各々の活性領域を絶縁分離する。シリコン基板全面に熱酸化法により７５０〜１１００℃程度の温度で熱酸化膜を形成し、更にその上にＣＶＤ（Chemical Vapor Deposition）法でシリコン窒化膜（ＳｉＮ膜）を積層し、これらをパターニングして所望の領域に熱酸化膜の絶縁膜４２とＳｉＮ膜（窒化膜）４３の積層パターンを残す。
図４に示すように、シリコン基板４０にＳＴＩ法によりトレンチ分離絶縁膜（素子分離絶縁膜）４１を形成し、各々の活性領域を絶縁分離する。シリコン基板全面に熱酸化法により７５０〜１１００℃程度の温度で熱酸化膜を形成し、更にその上にＣＶＤ（Chemical Vapor Deposition）法でシリコン窒化膜（ＳｉＮ膜）を積層し、これらをパターニングして所望の領域に熱酸化膜の絶縁膜４２とＳｉＮ膜（窒化膜）４３の積層パターンを残す。
次に、図５に示すようにメモリセル内の熱酸化膜４２とＳｉＮ膜４３により覆われていないシリコン基板４０を異方性ドライエッチングすることでトレンチゲートトランジスタのチャネル領域となる溝４６を形成する。また、溝４６、４６の両側においてトレンチ分離絶縁膜４１の上にも溝４７が形成される。
先の溝４６は先に説明した如く、間欠的に配列形成された活性領域内のトランジスタのチャネル領域に対応し、ソースとドレインとの間に位置するように形成する。
また、これらの溝形成後、必要に応じて水素雰囲気中において高温のベークを行うことが好ましい。
先の溝４６は先に説明した如く、間欠的に配列形成された活性領域内のトランジスタのチャネル領域に対応し、ソースとドレインとの間に位置するように形成する。
また、これらの溝形成後、必要に応じて水素雰囲気中において高温のベークを行うことが好ましい。
この状態における溝４６の断面を図１０に示す。図１０において、基板４０におけるソースドレイン領域となるべき領域の深さをａ、マスク用のＳｉＮ膜４３の膜厚をｂ、トレンチゲートとなる溝４６の幅をｃと定義する。
次に、先の溝４６に対してシリコンをイオン注入法により５×１０15〜５×１０16atoms/cm2の範囲で注入する。この時、シリコン基板４０に対してイオン注入角度θ（溝４６の深さ方向、あるいはシリコン基板４０の厚さ方向に対する入射角度）を以下の式を満足するようにして注入する。ｔan-1(ｃ／（ａ＋b）)＜θ＜tan-1（ｃ／ｂ）
このシリコンをイオン注入する処理により、溝４６の開口内周縁部には図１１に示すアモルファスシリコン部５１が形成される。この種の半導体の製造に用いるシリコン基板４０は単結晶体から切り出してなるウエハを用いて製造されるので、基本的にシリコン基板４０は単結晶体の部分からなるが、シリコンイオンを前述の範囲で注入した領域はアモルファス化された領域となる。
通常、単結晶シリコンをイオン注入法よりアモルファスシリコン化するためには、垂直注入で１×１０15ａｔｏｍｓ／ｃｍ2必要であるが、ここでは斜め注入であることを考慮して上記の注入量を選択している。
次に、先の溝４６に対してシリコンをイオン注入法により５×１０15〜５×１０16atoms/cm2の範囲で注入する。この時、シリコン基板４０に対してイオン注入角度θ（溝４６の深さ方向、あるいはシリコン基板４０の厚さ方向に対する入射角度）を以下の式を満足するようにして注入する。ｔan-1(ｃ／（ａ＋b）)＜θ＜tan-1（ｃ／ｂ）
このシリコンをイオン注入する処理により、溝４６の開口内周縁部には図１１に示すアモルファスシリコン部５１が形成される。この種の半導体の製造に用いるシリコン基板４０は単結晶体から切り出してなるウエハを用いて製造されるので、基本的にシリコン基板４０は単結晶体の部分からなるが、シリコンイオンを前述の範囲で注入した領域はアモルファス化された領域となる。
通常、単結晶シリコンをイオン注入法よりアモルファスシリコン化するためには、垂直注入で１×１０15ａｔｏｍｓ／ｃｍ2必要であるが、ここでは斜め注入であることを考慮して上記の注入量を選択している。
酸及びフッ酸溶液での前処理を行った後、７００〜１１００℃で熱酸化し、図６に示すように溝４６、４７の内側にゲート酸化膜（絶縁膜）４８を半導体基板１上に絶縁膜４８を形成する。この熱酸化膜形成工程において、先のシリコンのイオン注入によりアモルファス化された領域は、他の部分のシリコンよりも酸化レートが早いために、酸化膜が厚く成長する。このため、図１２に拡大して示すように、溝４６の内面側に薄膜状のゲート酸化膜４８が形成され、溝４６の開口部内周縁部にゲート酸化膜の厚膜部５２が形成される。また、この厚膜部５２の外側のシリコン基板４０の表面側にも絶縁膜４９が形成される。
また、この時、７５０℃Ｈ2／Ｏ2雰囲気の低温のウエット酸化を用いると、アモルファスシリコンとシリコン結晶の酸化レートの差が大きくなるので、厚膜部５２を形成する上で有利となる。この条件では、トレンチ内ゲート酸化膜を６ｎｍで形成する場合、シリコン注入したアモルファス領域には９ｎｍの厚さの酸化膜を形成することができる。
さらに連続して不純物をドーピングしたシリコン膜からなるゲート導電膜４４を５００から６００℃程度の温度でＣＶＤ法にて堆積する。
次に、ソースドレイン形成用の所望の領域に１×１０12〜５×１０14ｃｍ-2程度のＰなどの不純物をイオン注入し、９００〜１１００℃の温度でアニールを行い、不純物拡散層を活性化する。これによりソース、ドレインとなる不純物拡散層５０を図７に示すように形成することができる。なお、不純物拡散層５０の底面は、前記酸化促進部の底部に位置整合するように条件制御することができる。
次いで、図８に示すようにゲート導電膜４４上に配線膜４５と絶縁膜ハードマスク５０を形成し、その上にレジストパターンを形成し、レジストパターンをマスクとして絶縁膜ハードマスク５０および配線膜４５及びゲート導電膜４４を順次異方性ドライエッチングする。
また、この時、７５０℃Ｈ2／Ｏ2雰囲気の低温のウエット酸化を用いると、アモルファスシリコンとシリコン結晶の酸化レートの差が大きくなるので、厚膜部５２を形成する上で有利となる。この条件では、トレンチ内ゲート酸化膜を６ｎｍで形成する場合、シリコン注入したアモルファス領域には９ｎｍの厚さの酸化膜を形成することができる。
さらに連続して不純物をドーピングしたシリコン膜からなるゲート導電膜４４を５００から６００℃程度の温度でＣＶＤ法にて堆積する。
次に、ソースドレイン形成用の所望の領域に１×１０12〜５×１０14ｃｍ-2程度のＰなどの不純物をイオン注入し、９００〜１１００℃の温度でアニールを行い、不純物拡散層を活性化する。これによりソース、ドレインとなる不純物拡散層５０を図７に示すように形成することができる。なお、不純物拡散層５０の底面は、前記酸化促進部の底部に位置整合するように条件制御することができる。
次いで、図８に示すようにゲート導電膜４４上に配線膜４５と絶縁膜ハードマスク５０を形成し、その上にレジストパターンを形成し、レジストパターンをマスクとして絶縁膜ハードマスク５０および配線膜４５及びゲート導電膜４４を順次異方性ドライエッチングする。
続いて、図９に示す如くＳｉＮ膜からなるＬＤＤサイドウォール５２をゲート電極側面側に形成する。さらにその後、このＬＤＤサイドウォール５２とトレンチ分離絶縁膜４１に囲まれたシリコン基板表面の絶縁膜４９を部分的に除去してシリコン基板表面を露出させた後、シリコン基板表面の露出部分に相当する不純物拡散層に接続するようにコンタクト用の導体部を形成することにより図２に示す半導体装置Ｈを形成することができる。
ところで先に説明した実施形態の製造方法に対比し、図１３に示す如くシリコン基板４０にＳＴＩ法によりトレンチ分離絶縁膜４１を形成した後、必要な領域にソース、ドレインとなる低濃度不純物拡散層６０を形成した後、図５以下の工程に従って半導体装置Ｈを製造しても良い。
また、図５に示す如く溝４６、４６を形成した後、図１４に示す如く必要な領域にソース、ドレインとなる低濃度不純物拡散層６０を形成した後、図６以下の工程に従って半導体装置Ｈを製造しても良い。
また、図５に示す如く溝４６、４６を形成した後、図１４に示す如く必要な領域にソース、ドレインとなる低濃度不純物拡散層６０を形成した後、図６以下の工程に従って半導体装置Ｈを製造しても良い。
以上、シリコンの斜め注入を用いてソース、ドレイン拡散層が形成される領域のトレンチ側壁部をアモルファスシリコン化することにより酸化膜の厚膜部を形成する方法について説明したが、他の方法として、ソースおよびドレインを形成する不純物と同一導電型の不純物を注入して選択酸化を行なって、酸化膜の厚膜部を形成することもできる。
上述の実施例では、シリコンをイオン種に用いたが、シリコンに代えて、ソース、ドレインを形成するリンを、例えば、５×１０15〜５×１０16atoms/cm2の範囲で注入する。 注入角度の条件は同じとする。注入領域の単位体積当たりのリン濃度が５×１０20〜１×１０21atoms/cm3なるようにする。ゲート酸化は、シリコン注入の場合と同様に、７５０℃、Ｈ2／Ｏ2ウエット酸化を用いる。リンは増速酸化特性を有するので、リンを注入していない領域のシリコンに比べて２〜２．５倍酸化速度を増加させることができる。したがってトレンチ内ゲート酸化膜を６ｎｍで形成する場合、ソース、ドレインに接する、リン注入領域には、１２〜１５ｎｍの厚さを有する酸化膜を形成することができる。
リンは、ソース、ドレインを形成する不純物と同一不純物であり、ソース、ドレインの形成に何ら悪影響を与えることがない。
上述の実施例では、シリコンをイオン種に用いたが、シリコンに代えて、ソース、ドレインを形成するリンを、例えば、５×１０15〜５×１０16atoms/cm2の範囲で注入する。 注入角度の条件は同じとする。注入領域の単位体積当たりのリン濃度が５×１０20〜１×１０21atoms/cm3なるようにする。ゲート酸化は、シリコン注入の場合と同様に、７５０℃、Ｈ2／Ｏ2ウエット酸化を用いる。リンは増速酸化特性を有するので、リンを注入していない領域のシリコンに比べて２〜２．５倍酸化速度を増加させることができる。したがってトレンチ内ゲート酸化膜を６ｎｍで形成する場合、ソース、ドレインに接する、リン注入領域には、１２〜１５ｎｍの厚さを有する酸化膜を形成することができる。
リンは、ソース、ドレインを形成する不純物と同一不純物であり、ソース、ドレインの形成に何ら悪影響を与えることがない。
Ｋ 活性領域、
１ 半導体基板、
２ トレンチ分離絶縁膜（素子分離絶縁膜）、
３ ドレイン、
４ａ ソース、
４ｂ ソース、
６ ビット配線、
７ ワード配線、
８ ゲート電極、
１１、１２、１３ 溝、
１６ サイドウォール、
１７ ゲート絶縁膜、
１８ａ、１８ｂ、１８ｃ 導体部、
４０ 半導体基板、
４１ トレンチ分離絶縁膜（素子分離絶縁膜）、
４２ 絶縁膜、
４３ ＳｉＮ膜（窒化膜）、
４８ ゲート酸化膜、
５０ 不純物拡散層、
１ 半導体基板、
２ トレンチ分離絶縁膜（素子分離絶縁膜）、
３ ドレイン、
４ａ ソース、
４ｂ ソース、
６ ビット配線、
７ ワード配線、
８ ゲート電極、
１１、１２、１３ 溝、
１６ サイドウォール、
１７ ゲート絶縁膜、
１８ａ、１８ｂ、１８ｃ 導体部、
４０ 半導体基板、
４１ トレンチ分離絶縁膜（素子分離絶縁膜）、
４２ 絶縁膜、
４３ ＳｉＮ膜（窒化膜）、
４８ ゲート酸化膜、
５０ 不純物拡散層、
Claims (11)
- 半導体基板に形成された側面が垂直な溝と、前記溝の内部側にゲート絶縁膜を介して形成されたゲート電極と、前記ゲート電極の近傍の半導体基板に前記ゲート絶縁膜を介して配置されたソース及びドレインとを具備してなるトレンチゲートトランジスタを備えるとともに、前記ゲート絶縁膜において、前記ソース及びまたはドレインに接する領域のゲート絶縁膜の厚さが、前記溝の内部側に形成されているゲート絶縁膜の厚さよりも厚く形成されたことを特徴とする半導体装置。
- 前記半導体基板の表面領域に前記溝を挟んで対峙する位置に前記ソース及びドレインが形成され、前記溝の内面側において前記ソース及びドレインに接する領域から前記溝の内面に沿ってゲート絶縁膜が形成され、該ゲート絶縁膜の内側の溝内部を埋めるようにゲート電極が形成され、該ゲート電極の両側に位置し前記ソース及びドレインに接する領域のゲート絶縁膜の厚さが、前記溝の内部側に形成されているゲート絶縁膜の厚さよりも厚く形成されたことを特徴とする請求項１に記載の半導体装置。
- 前記ソース及びドレインと前記ゲート電極との間に位置する前記ゲート絶縁膜に厚膜部が形成され、前記ソース及びドレインと離間して前記溝の内面側に形成されているゲート絶縁膜が均等厚の薄膜部とされたことを特徴とする請求項２に記載の半導体装置。
- 前記半導体基板の表面側のソース及びドレインを覆うように表面絶縁膜が形成され、該表面絶縁膜が前記溝の内面側のゲート絶縁膜と前記厚く形成されたゲート絶縁膜の厚膜部に接続形成されてなることを特徴とする請求項１または２に記載の半導体装置。
- 半導体基板に素子分離絶縁膜を形成する工程と、前記素子分離膜を形成した半導体基板上に絶縁膜と窒化膜を形成する工程と、前記窒化膜をマスクとして前記半導体基板に側面が垂直な溝を形成する工程と、前記溝の周縁の半導体基板表層部にイオンを注入して酸化促進部を形成する工程と、酸化法により前記溝の内面側の半導体基板領域を酸化し、前記溝の内面側にゲート酸化膜を形成するとともに、前記酸化促進部に前記溝の内面側のゲート酸化膜よりも厚い厚膜部を形成する工程と、前記ゲート酸化膜の内側の溝内にゲート電極を形成する工程と、前記ゲート電極に隣接する半導体基板にイオン注入によりソース及びドレインを形成する工程とを具備することを特徴とする半導体装置の製造方法。
- 前記溝の周縁の半導体基板表層部にイオンを注入する際、溝の深さ方向に対してイオンを傾斜注入し、前記溝の入口部周縁に相当する半導体基板表層部に前記酸化促進部を形成することを特徴とする請求項５に記載の半導体装置の製造方法。
- 前記酸化促進部は、前記ソース及びドレインの一部の領域であることを特徴とする請求項５または６記載の半導体装置の製造方法。
- 前記溝の周縁の半導体基板表層部に対するイオンの注入により、注入部分をアモルファスシリコンとすることを特徴とする請求項５または６に記載の半導体装置の製造方法。
- 前記酸化促進部を形成するために注入するイオンは、前記ソース及びドレインを形成するイオンと同一導電型を有するイオンであることを特徴とする請求項５乃至７のいずれかに記載の半導体装置の製造方法。
- 前記溝の周縁の半導体基板表層部にイオンを注入する際の注入量を５×１０15〜５×１０16atoms/cm2の範囲とすることを特徴とする請求項５〜７のいずれかに記載の半導体装置の製造方法。
- 前記イオンを注入する際のイオン注入角度を前記溝の深さ方向に対する傾斜角θと定義し、ソースドレイン領域となるべき領域の深さをａ、窒化膜の膜厚をｂ、溝の幅をｃと定義し、前記傾斜角θをｔａｎ-1｛ｃ／（ａ＋ｂ）｝＜θ＜ｔａｎ-1｛ｃ／ｂ｝の式の範囲とすることを特徴とする請求項１０に記載の半導体装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006318726A JP2008135458A (ja) | 2006-11-27 | 2006-11-27 | 半導体装置及びその製造方法 |
| US11/984,794 US7723184B2 (en) | 2006-11-27 | 2007-11-21 | Semiconductor device and manufacture method therefor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006318726A JP2008135458A (ja) | 2006-11-27 | 2006-11-27 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008135458A true JP2008135458A (ja) | 2008-06-12 |
Family
ID=39462771
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006318726A Pending JP2008135458A (ja) | 2006-11-27 | 2006-11-27 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7723184B2 (ja) |
| JP (1) | JP2008135458A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011014867A (ja) * | 2009-07-03 | 2011-01-20 | Hynix Semiconductor Inc | 半導体装置の製造方法 |
| JP2013069734A (ja) * | 2011-09-21 | 2013-04-18 | Toshiba Corp | 半導体装置 |
| KR101619826B1 (ko) | 2010-06-07 | 2016-05-24 | 삼성전자주식회사 | 리세스 채널 트랜지스터 및 그 형성 방법, 이를 포함하는 반도체 소자 및 그 제조 방법 |
| KR20180087425A (ko) * | 2015-12-22 | 2018-08-01 | 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크. | Ｄｒａｍ 디바이스에 대한 비-균일 게이트 산화물 두께 |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090152663A1 (en) * | 2007-12-18 | 2009-06-18 | Xiang Zheng Tu | Perforated silicon plate assembly for forming and transferring of silicon thin film solar cells |
| KR20090075064A (ko) * | 2008-01-03 | 2009-07-08 | 삼성전자주식회사 | 차등 게이트 유전막을 갖는 반도체소자의 제조방법 및관련된 소자 |
| KR20100033918A (ko) * | 2008-09-22 | 2010-03-31 | 삼성전자주식회사 | 리세스 채널 트랜지스터 및 그 형성 방법, 이를 포함하는 반도체 소자 및 그 제조 방법 |
| US9190495B2 (en) * | 2008-09-22 | 2015-11-17 | Samsung Electronics Co., Ltd. | Recessed channel array transistors, and semiconductor devices including a recessed channel array transistor |
| US8691649B2 (en) * | 2008-09-22 | 2014-04-08 | Samsung Electronics Co., Ltd. | Methods of forming recessed channel array transistors and methods of manufacturing semiconductor devices |
| KR101061296B1 (ko) * | 2010-07-01 | 2011-08-31 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 형성 방법 |
| CN102354660B (zh) * | 2011-09-28 | 2016-09-28 | 上海华虹宏力半导体制造有限公司 | 一种tmos栅极结构及其形成方法 |
| TWI462275B (zh) * | 2011-11-14 | 2014-11-21 | Inotera Memories Inc | 記憶體結構 |
| KR101854609B1 (ko) * | 2011-12-27 | 2018-05-08 | 삼성전자주식회사 | 게이트 절연층의 형성 방법 |
| KR101975859B1 (ko) * | 2013-06-13 | 2019-05-08 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그 제조 방법 |
| KR102178535B1 (ko) * | 2014-02-19 | 2020-11-13 | 삼성전자주식회사 | 반도체 소자의 제조 방법 |
| US10068772B2 (en) * | 2015-07-31 | 2018-09-04 | Flashsilicon Incorporation | Recess channel semiconductor non-volatile memory device and fabricating the same |
| US10164074B2 (en) * | 2016-11-25 | 2018-12-25 | Taiwan Semiconductor Manufacturing Co., Ltd. | Semiconductor device with gate electrode embedded in substrate |
| CN108461449B (zh) * | 2017-02-20 | 2019-09-17 | 联华电子股份有限公司 | 半导体元件及其制作方法 |
| CN116153863A (zh) * | 2018-03-08 | 2023-05-23 | 蓝枪半导体有限责任公司 | 半导体元件及其制作方法 |
| CN113892176A (zh) * | 2021-08-31 | 2022-01-04 | 长江存储科技有限责任公司 | 半导体结构、制作方法及三维存储器 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63133664A (ja) * | 1986-11-26 | 1988-06-06 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPH0223670A (ja) * | 1988-07-12 | 1990-01-25 | Seiko Epson Corp | 半導体装置 |
| JPH05206459A (ja) * | 1992-01-29 | 1993-08-13 | Nec Corp | 半導体装置およびその製造方法 |
| JPH0974132A (ja) * | 1995-09-01 | 1997-03-18 | Toyota Motor Corp | 半導体装置の製造方法 |
| JPH09283535A (ja) * | 1996-04-18 | 1997-10-31 | Toyota Motor Corp | 半導体装置の製造方法 |
| JPH10290005A (ja) * | 1997-04-11 | 1998-10-27 | Sony Corp | 半導体装置及びその製造方法 |
| JP2000114512A (ja) * | 1998-09-30 | 2000-04-21 | Siemens Ag | バ―チカルｆｅｔトランジスタ及び該バ―チカルｆｅｔトランジスタの作製方法 |
| JP2000208606A (ja) * | 1999-01-11 | 2000-07-28 | Nec Corp | 半導体装置及びその製造方法 |
| JP2005045198A (ja) * | 2003-07-23 | 2005-02-17 | Samsung Electronics Co Ltd | リセスゲートトランジスタ構造及びその形成方法 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0173111B1 (ko) * | 1988-06-02 | 1999-02-01 | 야마무라 가쯔미 | 트렌치 게이트 mos fet |
| JP2983110B2 (ja) | 1992-06-24 | 1999-11-29 | 三菱電機株式会社 | 半導体装置及びその製造方法 |
| KR100282452B1 (ko) * | 1999-03-18 | 2001-02-15 | 김영환 | 반도체 소자 및 그의 제조 방법 |
| KR100400079B1 (ko) * | 2001-10-10 | 2003-09-29 | 한국전자통신연구원 | 트랜치 게이트 구조를 갖는 전력용 반도체 소자의 제조 방법 |
| DE10306318B4 (de) * | 2003-02-14 | 2010-07-22 | Infineon Technologies Ag | Halbleiter-Schaltungsanordnung mit Grabenisolation und Herstellungsverfahren |
| TWI236053B (en) * | 2003-11-25 | 2005-07-11 | Promos Technologies Inc | Method of selectively etching HSG layer in deep trench capacitor fabrication |
| KR100668862B1 (ko) * | 2005-10-25 | 2007-01-16 | 주식회사 하이닉스반도체 | 리세스 채널 트랜지스터 및 그 형성방법 |
| TWI309066B (en) * | 2005-12-19 | 2009-04-21 | Nanya Technology Corp | Semiconductor device having a trench gate the fabricating method of the same |
| JP2008053274A (ja) * | 2006-08-22 | 2008-03-06 | Elpida Memory Inc | 半導体装置及びその製造方法 |
-
2006
- 2006-11-27 JP JP2006318726A patent/JP2008135458A/ja active Pending
-
2007
- 2007-11-21 US US11/984,794 patent/US7723184B2/en not_active Expired - Fee Related
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63133664A (ja) * | 1986-11-26 | 1988-06-06 | Matsushita Electronics Corp | 半導体装置の製造方法 |
| JPH0223670A (ja) * | 1988-07-12 | 1990-01-25 | Seiko Epson Corp | 半導体装置 |
| JPH05206459A (ja) * | 1992-01-29 | 1993-08-13 | Nec Corp | 半導体装置およびその製造方法 |
| JPH0974132A (ja) * | 1995-09-01 | 1997-03-18 | Toyota Motor Corp | 半導体装置の製造方法 |
| JPH09283535A (ja) * | 1996-04-18 | 1997-10-31 | Toyota Motor Corp | 半導体装置の製造方法 |
| JPH10290005A (ja) * | 1997-04-11 | 1998-10-27 | Sony Corp | 半導体装置及びその製造方法 |
| JP2000114512A (ja) * | 1998-09-30 | 2000-04-21 | Siemens Ag | バ―チカルｆｅｔトランジスタ及び該バ―チカルｆｅｔトランジスタの作製方法 |
| JP2000208606A (ja) * | 1999-01-11 | 2000-07-28 | Nec Corp | 半導体装置及びその製造方法 |
| JP2005045198A (ja) * | 2003-07-23 | 2005-02-17 | Samsung Electronics Co Ltd | リセスゲートトランジスタ構造及びその形成方法 |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011014867A (ja) * | 2009-07-03 | 2011-01-20 | Hynix Semiconductor Inc | 半導体装置の製造方法 |
| KR101619826B1 (ko) | 2010-06-07 | 2016-05-24 | 삼성전자주식회사 | 리세스 채널 트랜지스터 및 그 형성 방법, 이를 포함하는 반도체 소자 및 그 제조 방법 |
| JP2013069734A (ja) * | 2011-09-21 | 2013-04-18 | Toshiba Corp | 半導体装置 |
| KR20180087425A (ko) * | 2015-12-22 | 2018-08-01 | 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크. | Ｄｒａｍ 디바이스에 대한 비-균일 게이트 산화물 두께 |
| JP2019504489A (ja) * | 2015-12-22 | 2019-02-14 | ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド | Ｄｒａｍ装置用の不均一ゲート酸化物厚さ |
| JP7176951B2 (ja) | 2015-12-22 | 2022-11-22 | ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド | Ｄｒａｍデバイス、ｄｒａｍデバイスを形成する方法及びゲート酸化物層を形成する方法 |
| KR102635849B1 (ko) * | 2015-12-22 | 2024-02-13 | 베리안 세미콘덕터 이큅먼트 어소시에이츠, 인크. | Dram 디바이스 및 이를 형성하는 방법, 및 게이트 산화물 층을 형성하는 방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20080121990A1 (en) | 2008-05-29 |
| US7723184B2 (en) | 2010-05-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2008135458A (ja) | 半導体装置及びその製造方法 | |
| US7718493B2 (en) | Method for forming semiconductor device | |
| US7247541B2 (en) | Method of manufacturing a semiconductor memory device including a transistor | |
| KR100843711B1 (ko) | 리세스 채널 영역을 갖는 트랜지스터를 채택하는반도체소자 및 그 제조방법 | |
| US20070296031A1 (en) | Semiconductor device and manufacture method thereof | |
| US20160233218A1 (en) | Semiconductor device | |
| KR20010083145A (ko) | 반도체 집적 회로 장치의 제조 방법 및 반도체 집적 회로장치 | |
| JP2008258556A (ja) | 自己整合方式でリセスゲートｍｏｓトランジスタ素子を製作する方法 | |
| JP2009117793A (ja) | Ｄｒａｍ素子 | |
| JP2013026382A (ja) | 半導体装置の製造方法 | |
| JP2008124189A (ja) | 半導体装置及びその製造方法 | |
| US6940129B2 (en) | Double gate MOS transistors | |
| JP2011129565A (ja) | 半導体装置およびその製造方法 | |
| JP2010147392A (ja) | 半導体装置およびその製造方法 | |
| US6872629B2 (en) | Method of forming a memory cell with a single sided buried strap | |
| JP4524562B2 (ja) | 縦型ｍｉｓｆｅｔの製造方法、縦型ｍｉｓｆｅｔ、半導体記憶装置の製造方法および半導体記憶装置 | |
| JP2011192800A (ja) | 半導体装置及びその製造方法 | |
| US20080048230A1 (en) | Semiconductor device and method for manufacturing the same | |
| JP2008085121A (ja) | 半導体装置及びその製造方法 | |
| JP2009009988A (ja) | 半導体装置及びその製造方法 | |
| JP2008171863A (ja) | トレンチゲートの形成方法 | |
| JP2007281199A (ja) | 半導体装置 | |
| KR20090111046A (ko) | 반도체 소자 및 그의 제조방법 | |
| JP4564467B2 (ja) | Ｍｉｓ型トランジスタおよびその製造方法 | |
| JP2006269760A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090324 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090525 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100601 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101019 |