JP2019504489A - Ｄｒａｍ装置用の不均一ゲート酸化物厚さ - Google Patents

Ｄｒａｍ装置用の不均一ゲート酸化物厚さ Download PDF

Info

Publication number
JP2019504489A
JP2019504489A JP2018531245A JP2018531245A JP2019504489A JP 2019504489 A JP2019504489 A JP 2019504489A JP 2018531245 A JP2018531245 A JP 2018531245A JP 2018531245 A JP2018531245 A JP 2018531245A JP 2019504489 A JP2019504489 A JP 2019504489A
Authority
JP
Japan
Prior art keywords
gate oxide
sidewall surface
oxide layer
ion
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018531245A
Other languages
English (en)
Other versions
JP7176951B2 (ja
JP2019504489A5 (ja
Inventor
ラッフェル サイモン
ラッフェル サイモン
クマール アーヴィンド
クマール アーヴィンド
マ トリスタン
マ トリスタン
シム キュー−ハ
シム キュー−ハ
ホータラ ジョン
ホータラ ジョン
シャーマン スティーブン
シャーマン スティーブン
Original Assignee
ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド
ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド, ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド filed Critical ヴァリアン セミコンダクター イクイップメント アソシエイツ インコーポレイテッド
Publication of JP2019504489A publication Critical patent/JP2019504489A/ja
Publication of JP2019504489A5 publication Critical patent/JP2019504489A5/ja
Application granted granted Critical
Publication of JP7176951B2 publication Critical patent/JP7176951B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/36—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being a FinFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02252—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by plasma treatment, e.g. plasma oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/2633—Bombardment with radiation with high-energy radiation for etching, e.g. sputteretching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/28167—Making the insulator on single crystalline silicon, e.g. using a liquid, i.e. chemical oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76859—After-treatment introducing at least one additional element into the layer by ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/66803—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with a step of doping the vertical sidewall, e.g. using tilted or multi-angled implants
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7856—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with an non-uniform gate, e.g. varying doping structure, shape or composition on different sides of the fin, or different gate insulator thickness or composition on opposing fin sides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/056—Making the transistor the transistor being a FinFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

ＤＲＡＭデバイス用のゲート酸化物層を形成する方法を提供し、この方法は、基板に形成された窪みを有するフィン付き基板を設けるステップと、及び前記窪みの側壁表面にイオン注入を実施して、不均一厚さのゲート酸化物層を形成する酸化物層形成ステップであって、側壁表面の頂部区域におけるゲート酸化物層の厚さが側壁表面の底部区域におけるゲート酸化物層の厚さよりも大きくなるように形成する、該酸化物層形成ステップと、を備える。幾つかの方法において、イオン注入は、イオン注入エネルギー及び／又はイオン線量とともに変化する複数の異なる注入角度における一連のイオン注入として実施し、側壁表面の頂部区域におけるゲート酸化物の厚さを増加させる。幾つかの方法において、フィン付き基板は、イオンの注入中又は注入後のいずれかでプラズマを照射する。

Description

本発明は、基板スパッタリングに関し、またより具体的には、不均一な厚さを有するゲート酸化物を形成するよう基板にイオン注入する技術に関する。
プラズマ浸漬イオン注入は、半導体ウェハ又はワークピース（加工材）に注入すべき種のイオンを含むプラズマを発生することによって実施する。このプラズマは、プラズマ源、例えばトロイダルプラズマ源を反応炉チャンバの天井に用いて発生することができる。ウェハ表面下側の意図したイオン注入深さプロファイルを達成するのに十分なイオンエネルギーは、ウェハ支持台内の絶縁陰極電極により超高ＲＦバイアス電圧（例えば、１０ｋＶ〜２０ｋＶ）を介して半導体ウェハに結合することによって供給される。高い注入線量率は、低チャンバ圧力で動作するトロイダルプラズマ源を用いて達成される高いプラズマイオン密度を必要とする。必須イオン注入深さプロファイルは、ウェハ表面におけるプラズマシースに対して超高ＲＦバイアス電圧を印加することにより達成される超高イオンエネルギーを必要とする。プラズマ浸漬イオン注入に採用されるプロセスガスは、注入すべきドーパント種のフッ化物又は水素化物とすることができる。
ＤＲＡＭ／フラッシュメモリの作製において、半導体ドーパント種を多結晶シリコン（ポリシリコン）ゲート電極に注入することは、有益なことに導電率を増加させる。ゲート電極は、薄いゲート酸化物層上に非晶質シリコンを堆積させ、次にウェハをアニーリングして、堆積したシリコンを非晶質状態から多結晶状態に十分に転換させる。このようにして形成された多結晶シリコンゲート層の厚さは約５０ｎｍ〜８０ｎｍである。注入される種は、シリコンのｐ型導電率を向上させる種、例えばボロン、又はｎ型導電率を向上させる種、例えばヒ素、リン又はアンチモンである。ゲート電極は、さらに、ＴｉＮ又はＷのような若干の金属によって形成することもできる。
ＤＲＡＭの長いリフレッシュ時間はデバイスの機能に大きな影響を及ぼす。リフレッシュ時間は、電荷をＤＲＡＭセル内に保持できる時間量に直接比例する。したがって、セル接合部における漏洩を最小限にすることは電荷保持時間を増大する。ゲート誘導ドレイン漏洩（ＧＩＤＬ：Gate induced drain leakage）は接合部漏洩に関する主要メカニズムである。最大ＧＩＤＬの位置でゲート酸化物層を厚くすることは、総接合部漏洩を減少し、また電荷保持時間を増大させるであろう。
他方、サブスレッショルド（閾値以下）領域にわたり適正なゲート制御を行うためには、ゲート酸化物の層厚は減少させ続ける。さらに、チャネル及びソース／ドレインの領域におけるドーピング密度を増加することは、有利にもパンチスルー特性及び増加駆動（increase drives）を改善する。したがって、高い電流駆動能力と低いＧＩＤＬ電流との間で適正なバランスがとれた小型化された半導体デバイスを提供するのは困難性が存在する。
上述の点を考慮すると、必要となるものは、厚さが増大する面域を有する不均一厚さのゲート酸化物を設けることによりＤＲＡＭのＧＩＤＬを改善する方法である。１つの手法において、ＧＩＤＬを減少するプロセスは、基板に形成された窪みを有するフィン付き基板を設けるステップと、及び前記窪みの側壁表面にイオン注入を実施して、不均一厚さのゲート酸化物層を形成する酸化物層形成ステップであって、前記側壁表面の頂部区域におけるゲート酸化物層の厚さが前記側壁表面の底部区域におけるゲート酸化物層の厚さよりも大きくなるように形成する、該酸化物層形成ステップと、を備える。幾つかの実施形態において、手法は、さらに、一連のイオン注入を複数の異なる注入角度で実施し、前記一連のイオン注入の実施中に、イオン注入エネルギー及び／又はイオン線量を変化させ、前記側壁表面の前記頂部区域における前記ゲート酸化物の厚さを増大させるステップを備える。幾つかの実施形態において、前記イオン注入中又はイオン注入後のいずれかで、前記フィン付きの基板にプラズマを照射する。
幾つかの実施形態において、ダイナミック・ランダムアクセス・メモリ（ＤＲＡＭ）デバイスを形成する方法は、基板に形成された窪みを有するフィン付き基板を設けるステップと、及び前記窪みの側壁表面にイオン注入を実施して、不均一厚さのゲート酸化物層を形成する酸化物層形成ステップであって、前記側壁表面の頂部区域におけるゲート酸化物層の厚さが前記側壁表面の底部区域におけるゲート酸化物層の厚さよりも大きくなるように形成する、該酸化物層形成ステップと、を備える。
幾つかの実施形態において、ダイナミック・ランダムアクセス・メモリ（ＤＲＡＭ）デバイス用のゲート酸化物層を形成する方法は、基板に形成された窪みを有するフィン付き基板を設けるステップと、及び前記窪みの側壁表面に一連のイオン注入を実施して、不均一厚さのゲート酸化物層を形成するステップとを備える。前記一連のイオン注入は、複数の異なる注入角度で前記側壁表面に衝突させて、側壁表面の頂部区域における厚さが側壁表面の底部区域におけるゲート酸化物層の厚さよりも大きい前記ゲート酸化物層を形成する。
幾つかの実施形態において、ダイナミック・ランダムアクセス・メモリ（ＤＲＡＭ）デバイスは、基板に窪みを画定するフィンのセットであって、前記窪みは側壁表面及び底面を有する、該フィンのセットと、及び前記窪みの前記側壁表面及び前記底面に沿って形成されたゲート酸化物とを備える。前記側壁表面の頂部区域に沿う前記ゲート酸化物の厚さは前記側壁表面の底部区域に沿う前記ゲート酸化物の厚さよりも大きい。
本発明実施形態による、フィン付き基板を処理するための手法の縦断側面図を示す。 本発明実施形態による、フィン付き基板の窪みの側壁表面にイオン注入するための手法の縦断側面図を示す。 本発明実施形態による、フィン付き基板の側壁表面に沿って不均一なゲート酸化物を形成するための手法の縦断側面図を示す。 本発明実施形態による、角度を変化させて実施する一連の側壁イオン注入の縦断側面図を示す。 本発明実施形態による、フィン付き基板の側壁表面に沿って形成される不均一なゲート酸化物の縦断側面図を示す。 本発明実施形態による、イオンビーム照射の下におけるスパッタ収率を表すグラフを示す。 本発明実施形態によるイオン注入後における酸化物層の成長を示す。 本発明実施形態によるイオン注入後における酸化物層の成長を示す。 本発明実施形態による例示的方法を示すフローチャートである。
図面は必ずしも縮尺通りではない。図面は単なる説明目的であって、本発明の特定パラメータを表現することは意図しない。図面は、本発明の例示的実施形態を描写することを意図し、またしたがって、発明範囲を限定するものとして見なされない。図面中、同様の参照符号付けは同類要素を表す。
さらに、幾つかの図面における若干の要素は、説明を分かり易くするため、省略し、また縮尺通りには描いていない場合がある。断面図は、「スライス」又は「近視眼的」な断面図の形式であり、説明を分かり易くするため、「真の」断面図では可視である若干の背景ラインを省略する場合がある。さらに、説明を分かり易くするため、幾つかの参照符号は若干の図面で省略する場合がある。
以下に本発明方法の実施形態を示す添付図面につき、本発明による方法をより十分に説明する。本発明方法は、多くの異なる形式で実現することができ、また本明細書に記載の実施形態に限定されるものと解すべきではない。その代わり、これら実施形態は、本明細書が徹底的かつ完全なものとなるよう、また本発明システム及び方法を当業者に伝えるよう提示されるものである。
便宜及び明瞭を期すために、「頂部（top）」、「底部（bottom）」、「上方（upper）」、「下方（lower）」、「垂直方向（vertical）」、「水平方向（horizontal）」及び「長手方向（longitudinal）」のような用語は、本明細書においては、図面で現れる半導体製造装置コンポーネントにおけるジオメトリ及び向きに対するこれらコンポーネント及びそれらの構成部分の相対的な配置及び向きを説明するのに使用される。用語は、特別に言及される言葉、及び同様の趣旨を有する言葉を含む。
本明細書に使用されるように、単数形で「a」又は「an」の不定冠詞が前置される記述される要素又は操作は、このような排他を明示しない限り、複数の要素又は操作を含むものと理解すべきである。さらに、本発明の「一実施形態（one embodiment）」は、限定的であるものとしては意図しない。他の実施形態も、記載された特徴を組み入れることができる。
さらに、本明細書に記載するように、半導体デバイス（例えば、ＤＲＡＭ）用のゲート酸化物層を形成する方法を提供し、この方法は、基板に形成された窪みを有するフィン付き基板を設けるステップと、及び前記窪みの側壁表面にイオン注入を実施して、不均一厚さのゲート酸化物層を形成する酸化物層形成ステップであって、側壁表面の頂部区域におけるゲート酸化物層の厚さが側壁表面の底部区域におけるゲート酸化物層の厚さよりも大きくなるようにする、該酸化物層形成ステップと、を備える。幾つかの実施形態において、本発明方法は、さらに、イオン注入エネルギー及び／又はイオン線量とともに変化する複数の異なる注入角度における一連のイオン注入を実施し、側壁表面の頂部区域におけるゲート酸化物の厚さを増加させるステップを備える。幾つかの実施形態において、フィン付き基板には、イオン注入の最中又はイオン注入後のいずれかでプラズマを照射する。この結果、ウェハを８００℃よりも高い（＞８００℃）温度に加熱することを必要とする従来技術の熱に基づくＤＲＡＭゲート酸化物プロセスとは異なって、本発明によるイオンビームに基づく注入は、厚さに局所的変化がある酸化物を形成し、より低い温度で達成することができる。
次に図１につき説明すると、これは本発明実施形態によりデバイス１００（例えば、ＤＲＡＭデバイス）を形成する手法の断面図を示す。デバイス１００は、基板１０４（例えば、バルクシリコン）と、基板１０４からパターン形成（例えば、エッチング処理）した複数個のフィン１０２とを備える。このフィン１０２は、１つ又はそれ以上のフォトリソグラフィ及びエッチングプロセスを含む任意の適切なプロセスを用いて作製することができる。さらに図示するように、１組のフィン１０２のセットは、フィン相互間に形成される窪み１１０を画定し、この窪み１１０は、底面１１２と、１組の側壁表面１２０のセットとを含む。
フィン１０２のセットを形成するフォトリソグラフィプロセスは、基板１０４（例えば、シリコン層）にオーバーレイするフォトレジスト層（図示せず）を形成するステップと、レジストをパターンに露光するステップと、露光後ベイクプロセスを実施するステップと、及びレジストを現像して、マスキング要素を形成するステップとを備えることができる。次にこのマスキング要素を使用してフィン１０２をシリコン層にエッチングすることができ、このエッチングは、例えば反応性イオン・エッチング（ＲＩＥ）及び／又は他の適当なプロセスを用いて行うことができる。一実施形態において、フィン１０２は側壁画像転写技術を用いて形成される。他の実施形態において、フィン１０２は２重パターン形成リソグラフィ（ＤＰＬ：double patterning lithography）プロセスによって形成される。ＤＰＬは、パターンを２つの交互配置（インターリーブ）されるパターンに分割することによりパターンを基板上に構成する方法である。ＤＰＬは、向上した形体（例えば、フィン）密度を可能にする。限定しないが、ダブル露光（例えば、２つのマスクセットを用いる）様々なＤＰＬ方法を使用することができ、ＤＰＬ方法としては、限定しないが、ダブル露光（例えば、２つのマスクセットを用いる）、形体に隣接してスペーサを形成し、また形体を除去してスペーサのパターンを設けるやり方、レジストフリージング、及び／又は他の適当なプロセスがある。
本明細書で使用する用語「基板（substrate）」は、半導体基板、半導体基板上に堆積した又は他のやり方で形成した半導体エピタキシャル層、及び／又は任意な他タイプの半導体本体を包含することを意図し、このような構体すべては本発明の範囲内にあるものとして考えられる。例えば、半導体基板は、半導体ウェハ（例えば、シリコン、ＳｉＧｅ、若しくはＳＯＩのウェハ）又は１つ若しくはそれ以上のウェハ上のダイ、及び任意なエピタキシャル層若しくはそのエピタキシャル層上に若しくはそれに関連して形成される他タイプの半導体層があり得る。半導体基板の一部又は全体は、非晶質、多結晶質又は単結晶質とすることができる。上述のタイプの半導体基板に加えて、本発明実施形態で使用される半導体基板は、さらに、異なる結晶方位の表面領域を有するハイブリッド配向性（ＨＯＴ）半導体基板もあり得る。半導体基板は、ドーピングした領域、ドーピングしない領域、又はドーピングした領域及びドーピングしない領域を有することができる。半導体基板は、歪みがある領域及び歪みがない領域を含むことができ、又は引っ張り歪み及び圧縮歪みの領域を有することができる。
幾つかの実施形態において、フィン１０２のセットは、ウェハにわたり均一な高さ「Ｈ」、並びに隣接フィン間の均一距離「Ｄ」を有することができる。フィン１０２のセットにおけるジオメトリは、ウェハにわたりほぼ一定であるため、フィン１０２のセットを使用してフィン１０２間の空間を遮蔽することができる。一実施形態において、イオン注入１１８の注入入射角「α」は、フィン１０２の側壁表面１２０の意図した部分のみ注入されるように選択することができる。一方、窪み１１０の底面１１２はほぼ影響を受けない。
さらに、図１に示すように、フィン１０２のセットにおける側壁表面１２０に対するイオン注入１１８は酸化物層１２４（例えば、ＳｉＯ２）を形成する。例示的実施形態において、イオン注入１１８は、側壁表面１２０に平行でない注入角「α」で実施する。例えば、イオン注入１１８は、側壁表面１２０に対して約３０゜（又は側壁表面１２０に直交する平面に対して約６０゜）の入射角でイオンを付与し、側壁表面１２０の一部のみに沿って酸化物層１２４を形成することができる。注入角は、他の実施形態では±１５゜で変動することができる。
動作中、イオン注入１１８は、デバイス１００が、例えば図１に示すような第１位置にある間に実施することができる。側壁表面１２０に沿う酸化物層１２４の形成に続いて、デバイス１００を回転し（例えば、３０゜、４５゜、６０゜又は９０゜の角度だけ）、また他のイオン注入をデバイス１００に適用し、フィン１０２のセットにおける１つ又はそれ以上の側壁表面に沿って酸化物層１２４を形成することができる。例示的実施形態において、酸化物層１２４を再びフィン１２０における側壁表面１２０の一部分に沿ってのみ形成する。このイオン注入は、側壁表面１２０に対して約６０゜（又は側壁表面１２０に直交する平面に対して約３０゜）の注入入射角で同様に実施することができる。
様々な実施形態において、イオン注入１１８は、プラズマ照射１３０の前又は同時に実施することができる。例えば、表面活性化のためのＡｒ注入後にＯ２プラズマ照射を行う場合、ウェハはイオンビーム発生器とＯ２プラズマ源（図示せず）との間で循環させる。表面活性化及びプラズマ照射を同時に行う場合、酸化物層１２４を形成する成長プロセスは、側壁表面１２０に対してＯプラズマを照射させつつ、側壁表面１２０に低エネルギー（例えば、約１０〜１００ｅＶ）のＡｒイオンを照射することによって活性化される。Ａｒイオン照射注入は、Ｓｉ酸化の活性化エネルギーを減少し、これによって酸化は低い温度で容易に生ずる。一方、イオン注入１１８のＡｒビームは、ちょうどＳｉ表面が側壁表面１２０の所定部分でビームを照射される箇所、例えば、図１に示す酸化物層１２４に対応する面域でのみ酸化を生ずる角度で指向させることができる。
幾つかの実施形態において、イオンエネルギーは、基板１０４の結晶質Ｓｉに対するダメージを排除しかつ酸化物の良好な構造的完全性を維持するに十分低いものとする。例えば、下層のＳｉに対するエンド・オブ・レンジのダメージがない高品質化学量論的なＳｉ酸化物は、４５０℃で形成される。非限定的一実施形態において、イオン注入は、ビームラインイオン注入装置、遠隔Ｏプラズマ源を含む変更した最終ステーションを含むビームライン注入装置、又は１０倍のｅＶエネルギーのビームを送給する変更したビームライン注入装置によって行うことができる。
次に図２〜３を参照して、デバイス２００の窪み２１０内でのゲート酸化物層形成をより詳細に説明する。図示のように、ゲート酸化物層２４０の形成は、窪み２１０内で側壁表面２２０及び底面２１２に沿って基礎酸化物層２４２を形成するステップを備えることができる。様々な実施形態において、基礎酸化物層２４２は窪み２１０内に共形的に堆積させることができ、ここで「堆積（depositing）」は、堆積すべき材料に適切な任意の未知な又は後に開発される技術も含むことができ、限定するものではないが、例えば化学蒸着（ＣＶＣ：chemical vapor deposition）、低圧ＣＶＤ（LPCVD）、プラズマ助長ＣＶＤ（PECVD）、半気圧（semi-atmosphere ）ＣＶＤ（SACVD）及び高密度プラズマＣＶＤ（HDPCVD）、高速熱ＣＶＤ（RTCVD）、超高真空ＣＶＤ（UHVCVD）、限定反応処理ＣＶＤ（LRPCVD：limited reaction processing CVD）、有機金属ＣＶＤ（MOCVD）、スパッタリング堆積、イオンビーム堆積、電子ビーム堆積、レーザー支援堆積、熱酸化、熱窒化、スピンオン法、物理蒸着（ＰＶＤ）、原子層堆積（ＡＬＤ）、化学酸化、分子線エピタキシー（ＭＢＥ）、メッキ、蒸着を包含し得る。
さらに図示のように、イオン注入２１８を、フィン２０２のセットの側壁表面２２０に対して実施することができる。例示的実施形態において、イオン注入２１８は、側壁表面２２０の一部分にのみ衝突するよう側壁表面２２０に対して平行でない注入角度「α」で実施する。この結果として、図３に示すように、イオン注入３１８が衝突する側壁表面３２０の面域に不均一な厚さを有するゲート酸化物層３４０を生ずることとなる。例えば、窪み３１０の頂部区域３４５におけるゲート酸化物層３４０の厚さＴ１は、窪み３１０の底部区域３４８におけるゲート酸化物層３４０の厚さＴ２よりも大きい。ゲート酸化物層３４０におけるこの局在化した比較的厚さのある頂部区域３４５は、有利にもＧＩＤＬを減少する。
次に図４〜５を参照して、注入角度を変化させて一連のイオン注入を実施する実施形態を詳細に説明する。この実施形態において、イオン注入エネルギー及び／又はイオン線量は、側壁表面４２０に対する一連のイオン注入４１８Ａ〜Ｃの実施中に変化させて、窪み４１０における頂部区域４４５の高さ「Ｈ１」に沿って変化する線量勾配を有する酸化物層４４０を形成することができる。この結果、酸化物成長率の差に起因して可変厚さの熱酸化物層を得ることができる。一連のイオン注入４１８Ａ〜Ｃのエネルギーは、損傷したＳｉのすべてが酸化中に消尽し、これによりエンド・オブ・レンジのダメージ部分からの漏洩を最小限にするよう選択することができる。
例えば、図４に示すように、一連のイオン注入４１８Ａ〜Ｃは、種々の注入角度α１〜３でフィン４０２のセットにおける側壁表面４２０に対して実施することができる。例示的実施形態において、第１イオン注入４１８-Ａは、注入角度α１、及び第１注入エネルギー／イオン線量で実施し、第２イオン注入４１８-Ｂは、他の注入角度α２、及び注入エネルギー／イオン線量で実施し、また第３イオン注入４１８-Ｃは、さらに他の注入角度α３、及び注入エネルギー／イオン線量で実施する。各注入角度α１〜３は、側壁表面４２０の頂部区域４４５に沿う様々なポイントに衝突するよう側壁表面４２０に対して平行ではない。図示のように、側壁表面４２０の底部区域４４８（本明細書の他の部分では窪みの底部部分と称する場合があり、どちらも選択する）は、一連のイオン注入４１８Ａ〜Ｃによってはほぼ影響を受けないままである。
図５に示すように、変化するイオン注入の結果、不均一な厚さを有するゲート酸化物層５４０を生じ、この場合、頂部区域５４５におけるゲート酸化物層５４０の厚さＴ１は、底部区域５４８におけるゲート酸化物層５４０の厚さＴ２よりも大きい。より具体的には、酸化物の厚さは頂部区域５４５に沿って変化し、したがって、ゲート酸化物層５４０は、フィン５０２の頂面５５０の近傍で最も厚い。図示のように、頂部区域５４５近傍における窪み５１０の直径Ｄ１は、底部区域５４８近傍における窪み５１０の直径Ｄ２よりも小さい。この酸化物プロファイル（輪郭）を達成するためには、イオン注入エネルギー及びイオン線量は、注入角度（例えば、α１〜３）が一連のイオン注入４１８Ａ〜Ｃにわたり減少するにつれて（図４参照）、増加させることができる。例えば、イオン注入４１８-Ｃのイオン注入エネルギー及び／又はイオン線量は、イオン注入４１８-Ａのイオン注入エネルギー及び／又はイオン線量よりも大きくすることができる。
図６につき説明すると、これは図１〜５に示すイオン注入におけるイオンビームのようなＯイオンビーム照射の下で、Ｓｉのスパッタ収率を表すグラフ６５８を示す。この非限定的実施形態において、最大Ｓｉ除去速度は１０ｋｅＶにセットする。さらに、Ｏ注入では、ＳｉＯ２の形成に起因する体積膨張があり、このことはスパッタリングに起因するＳｉ損失に対抗することができる。図７Ａ〜Ｂの透過電子顕微鏡法（ＴＥＭ）画像は、１ｋｅＶでのＯ注入後における頂面７６０が界面７６２の上方に３.５ｎｍ成長し、例えば、スパッタリングでの損失による凹みを生ずる代わりに成長することを示す。
図８につき説明すると、これは、本発明による半導体デバイスをパターン形成する例示的方法８００を表すフローチャートを示す。方法８００は、図１〜７に示す実施形態に関連して説明する。
方法８００は、ブロック８０１に示すように、フィン付きの基板であって、基板に形成した窪みを有するフィン付きの基板を設けるステップを備える。幾つかの実施形態において、このフィン付きの基板はシリコンである。
方法８００は、さらに、ブロック８０３に示すように、窪みの側壁表面にイオン注入を実施して、不均一厚さのゲート酸化物層を形成する酸化物層形成ステップを備える。幾つかの実施形態において、窪みの頂部区域におけるゲート酸化物層の厚さが窪みの底部区域におけるゲート酸化物層の厚さよりも大きくなるようにする。幾つかの実施形態において、イオン注入は、複数の異なる注入角度における一連のイオン注入として実施する。幾つかの実施形態において、方法８００は、一連のイオン注入の実施中にイオン注入エネルギー及びイオン線量のうち少なくとも一方を変化させるステップを備える。幾つかの実施形態において、イオン注入エネルギー及びイオン線量は、一連のイオン注入にわたり、注入角度が減少するにつれて増加させ、この場合、注入角度は側壁表面に対して測ったものである。
方法８００は、さらに、ブロック８０５に示すように、フィン付きの基板にプラズマを照射するステップを備える。幾つかの実施形態において、プラズマ照射及びイオン注入を同時に行うことができる。他の実施形態において、イオン注入はプラズマ照射の前に実施する。
方法８００は、さらに、ブロック８０７に示すに示すように、側壁表面の頂部区域に沿ってゲート酸化物の厚さを増加させて、不均一厚さのゲート酸化物層を形成するステップを備える。幾つかの実施形態において、ゲート酸化物の厚さはフィン付きの基板の頂面近傍で最大となるようにする。
上述したことに鑑みて、本明細書に記載の実施形態によって少なくとも以下の利点が得られる。第１の利点としては、フィンの側壁表面に指向させるイオン注入を角度付けしてゲート酸化物層を局所的に成長させ、これによりＧＩＤＬを減少できる点がある。第２の利点としては、基板の結晶質Ｓｉに対するダメージを排除するのに十分低いイオンエネルギーでデバイスに注入を施し、依然として酸化物の良好な構造的完全性を維持することができる点である。
本発明の若干の実施形態を本明細書で説明してきたが、本発明は技術が可能である限り十分広い範囲のものであり、明細書は同様に読めるものであるため、本発明はこれら実施形態に限定するものではない。したがって、上述の記載は限定的なものと解すべきではない。その代わり、上述の記載は、特別な実施形態の単なる例示としてのものである。当業者であれば、特許請求の範囲及び精神の範囲内で他の変更を想定できるであろう。

Claims (15)

  1. ダイナミック・ランダムアクセス・メモリ（ＤＲＡＭ）デバイスを形成する方法において、
    基板に形成された窪みを有するフィン付き基板を設けるステップと、及び
    前記窪みの側壁表面にイオン注入を実施して、不均一厚さのゲート酸化物層を形成する酸化物層形成ステップであって、前記側壁表面の頂部区域におけるゲート酸化物層の厚さが前記側壁表面の底部区域におけるゲート酸化物層の厚さよりも大きくなるように形成する、該酸化物層形成ステップと、を備える、方法。
  2. 請求項１記載の方法において、さらに、一連のイオン注入を複数の異なる注入角度で実施するステップを備える、方法。
  3. 請求項２記載の方法において、さらに、前記一連のイオン注入の実施中に、イオン注入エネルギー及びイオン線量のうち少なくとも一方を変化させるステップを備える、方法。
  4. 請求項３記載の方法において、さらに、前記注入角度は前記側壁表面に対して測ったものとして、注入角度が減少するにつれて、前記イオン注入エネルギー及びイオン線量を前記一連のイオン注入にわたり増加させるステップを備える、方法。
  5. 請求項３記載の方法において、さらに、前記側壁表面の前記頂部区域に沿って前記ゲート酸化物の厚さを増加させ、前記ゲート酸化物の厚さが前記フィン付きの基板の頂面近傍で最大となるようにするステップを備える、方法。
  6. 請求項２記載の方法において、さらに、前記窪みの前記側壁表面に対して前記一連のイオン注入を実施する前に、前記窪み内に基礎酸化物層を形成するステップを備える、方法。
  7. 請求項２記載の方法において、さらに、前記フィン付きの基板にプラズマを照射するステップを備える、方法。
  8. 請求項７記載の方法において、さらに、前記フィン付きの基板に対するプラズマ照射、及び前記窪みの前記側壁表面に対する前記一連のイオン注入を同時に実施するステップを備える、方法。
  9. 請求項７記載の方法において、さらに、前記フィン付きの基板に対するプラズマを照射する前に、前記一連のイオン注入のうち少なくとも１つのイオン注入を実施するステップを備える、方法。
  10. メモリデバイス用のゲート酸化物層を形成する方法において、
    基板に形成された窪みを有するフィン付き基板を設けるステップと、及び
    前記窪みの側壁表面に一連のイオン注入を実施して、不均一厚さのゲート酸化物層を形成する酸化物層形成ステップであって、複数の異なる注入角度で一連のイオン注入を前記側壁表面に衝突させて、側壁表面の頂部区域における厚さが側壁表面の底部区域における前記ゲート酸化物層の厚さよりも大きい前記ゲート酸化物層を形成する、該酸化物層形成ステップと、を備える、方法。
  11. 請求項１０記載の方法において、さらに、前記一連のイオン注入の実施中に、イオン注入エネルギー及びイオン線量のうち少なくとも一方を変化させるステップを備える、方法。
  12. 請求項１１記載の方法において、さらに、前記注入角度は前記側壁表面に対して測ったものとして、注入角度が減少するにつれて、前記イオン注入エネルギー及びイオン線量を前記一連のイオン注入にわたり増加させるステップを備える、方法。
  13. ダイナミック・ランダムアクセス・メモリ（ＤＲＡＭ）デバイスにおいて、
    基板に窪みを画定するフィンのセットであって、前記窪みは側壁表面及び底面を有する、該フィンのセットと、及び
    前記窪みの前記側壁表面及び前記底面に沿って形成されたゲート酸化物であって、前記側壁表面の頂部区域に沿う前記ゲート酸化物の厚さが前記側壁表面の底部区域に沿う前記ゲート酸化物の厚さよりも大きい、該ゲート酸化物と
    を備える、ＤＲＡＭデバイス。
  14. 請求項１３記載のＤＲＡＭデバイスにおいて、前記フィン付きの基板はＳｉであり、前記ゲート酸化物はＳｉＯ２である、ＤＲＡＭデバイス。
  15. 請求項１３記載のＤＲＡＭデバイスにおいて、前記側壁表面の頂部区域に沿う前記ゲート酸化物の厚さは、前記フィン付きの基板の頂面に向かって増大する、ＤＲＡＭデバイス。
JP2018531245A 2015-12-22 2016-11-23 Ｄｒａｍデバイス、ｄｒａｍデバイスを形成する方法及びゲート酸化物層を形成する方法 Active JP7176951B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/978,305 US10204909B2 (en) 2015-12-22 2015-12-22 Non-uniform gate oxide thickness for DRAM device
US14/978,305 2015-12-22
PCT/US2016/063458 WO2017112276A1 (en) 2015-12-22 2016-11-23 Non-uniform gate oxide thickness for dram device

Publications (3)

Publication Number Publication Date
JP2019504489A true JP2019504489A (ja) 2019-02-14
JP2019504489A5 JP2019504489A5 (ja) 2019-12-26
JP7176951B2 JP7176951B2 (ja) 2022-11-22

Family

ID=59066395

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018531245A Active JP7176951B2 (ja) 2015-12-22 2016-11-23 Ｄｒａｍデバイス、ｄｒａｍデバイスを形成する方法及びゲート酸化物層を形成する方法

Country Status (6)

Country Link
US (1) US10204909B2 (ja)
JP (1) JP7176951B2 (ja)
KR (1) KR102635849B1 (ja)
CN (1) CN108475679A (ja)
TW (1) TWI726012B (ja)
WO (1) WO2017112276A1 (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10522549B2 (en) * 2018-02-17 2019-12-31 Varian Semiconductor Equipment Associates, Inc. Uniform gate dielectric for DRAM device
US10535522B1 (en) * 2018-08-21 2020-01-14 Varian Semiconductor Equipment Associates, Inc. Angular control of ion beam for vertical surface treatment
CN111063722B (zh) * 2018-10-17 2024-05-14 长鑫存储技术有限公司 半导体结构及其制造方法
TWI680570B (zh) * 2018-12-04 2019-12-21 南亞科技股份有限公司 記憶體裝置及其形成方法
US20200176452A1 (en) * 2018-12-04 2020-06-04 Nanya Technology Corporation Memory device and method of forming the same
KR102132646B1 (ko) * 2018-12-31 2020-07-10 포항공과대학교 산학협력단 표면 개질을 통하여 균일한 두께의 게이트 산화막을 형성하는 SiC MOSFET의 제조 방법 및 이를 이용하여 제조한 SiC MOSFET
US11031281B2 (en) * 2019-06-04 2021-06-08 Globalfoundries Singapore Pte. Ltd. Semiconductor devices and methods of fabricating a deep trench isolation structure
CN111463205B (zh) * 2020-04-08 2022-07-19 福建省晋华集成电路有限公司 存储器及其形成方法
US11152373B1 (en) * 2020-05-07 2021-10-19 Applied Materials, Inc. Structures and methods for forming dynamic random-access devices
CN112185963B (zh) * 2020-09-30 2022-06-03 福建省晋华集成电路有限公司 存储器及其形成方法
CN112713152B (zh) * 2021-02-07 2023-07-11 长江存储科技有限责任公司 一种三维存储器的制作方法及三维存储器
EP4120360A1 (en) 2021-07-16 2023-01-18 Hitachi Energy Switzerland AG Power semiconductor device
CN115881637A (zh) * 2021-09-27 2023-03-31 长鑫存储技术有限公司 半导体结构及其制造方法
CN117096183A (zh) * 2022-05-10 2023-11-21 长鑫存储技术有限公司 半导体结构及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070249123A1 (en) * 2006-04-20 2007-10-25 Promos Technologies Inc. Method of fabricating a recess channel transistor
US20070259498A1 (en) * 2006-05-05 2007-11-08 San-Jung Chang Method of fabricating metal-oxide-semiconductor transistor
JP2008047714A (ja) * 2006-08-17 2008-02-28 Elpida Memory Inc 半導体装置及びその製造方法
JP2008135458A (ja) * 2006-11-27 2008-06-12 Elpida Memory Inc 半導体装置及びその製造方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6599810B1 (en) * 1998-11-05 2003-07-29 Advanced Micro Devices, Inc. Shallow trench isolation formation with ion implantation
US6737332B1 (en) * 2002-03-28 2004-05-18 Advanced Micro Devices, Inc. Semiconductor device formed over a multiple thickness buried oxide layer, and methods of making same
US7012005B2 (en) * 2002-06-25 2006-03-14 Siliconix Incorporated Self-aligned differential oxidation in trenches by ion implantation
US6713385B1 (en) * 2002-10-31 2004-03-30 Intel Corporation Implanting ions in shallow trench isolation structures
JP2008160078A (ja) * 2006-12-01 2008-07-10 Matsushita Electric Ind Co Ltd 樹脂膜の評価方法および半導体装置の製造方法
KR20090039203A (ko) * 2007-10-17 2009-04-22 주식회사 하이닉스반도체 반도체 소자의 제조 방법
TWI368324B (en) * 2007-11-06 2012-07-11 Nanya Technology Corp Recessed-gate transistor device and mehtod of making the same
CN101452957B (zh) * 2007-11-30 2011-05-04 南亚科技股份有限公司 凹入式栅极晶体管元件结构及制作方法
US8008160B2 (en) * 2008-01-21 2011-08-30 International Business Machines Corporation Method and structure for forming trench DRAM with asymmetric strap
US8022487B2 (en) 2008-04-29 2011-09-20 Intel Corporation Increasing body dopant uniformity in multi-gate transistor devices
US7829401B2 (en) 2008-05-15 2010-11-09 Advanced Micro Devices, Inc. MOSFET with asymmetrical extension implant
TW201017771A (en) 2008-10-29 2010-05-01 Nanya Technology Corp Vertical transistor and fabricating method thereof and vertical transistor array
KR20110085179A (ko) * 2010-01-19 2011-07-27 주식회사 하이닉스반도체 반도체 메모리 소자 및 그 제조방법
JP2012049286A (ja) 2010-08-26 2012-03-08 Sen Corp 半導体装置の製造方法
US8664027B2 (en) 2011-02-11 2014-03-04 Varian Semiconductor Associates, Inc. LED mesa sidewall isolation by ion implantation
KR20120123943A (ko) * 2011-05-02 2012-11-12 에스케이하이닉스 주식회사 반도체 소자, 반도체 모듈, 반도체 시스템 및 반도체 소자의 제조 방법
US8546226B2 (en) * 2011-07-25 2013-10-01 United Microelectronics Corp. SONOS non-volatile memory cell and fabricating method thereof
US9634134B2 (en) * 2011-10-13 2017-04-25 Taiwan Semiconductor Manufacturing Company, Ltd. Embedded transistor
US9159810B2 (en) * 2012-08-22 2015-10-13 Advanced Ion Beam Technology, Inc. Doping a non-planar semiconductor device
JP6271235B2 (ja) 2013-01-24 2018-01-31 キヤノンアネルバ株式会社 フィンｆｅｔの製造方法およびデバイスの製造方法
US9153444B2 (en) * 2013-06-19 2015-10-06 Varian Semiconductor Equipment Associates, Inc. Process flow for replacement metal gate transistors
US9431523B2 (en) * 2014-01-16 2016-08-30 Globalfoundries Inc. Local thinning of semiconductor fins
US20160002784A1 (en) * 2014-07-07 2016-01-07 Varian Semiconductor Equipment Associates, Inc. Method and apparatus for depositing a monolayer on a three dimensional structure
CN105826257B (zh) * 2015-01-06 2019-03-12 中芯国际集成电路制造(上海)有限公司 鳍式场效应晶体管及其形成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070249123A1 (en) * 2006-04-20 2007-10-25 Promos Technologies Inc. Method of fabricating a recess channel transistor
US20070259498A1 (en) * 2006-05-05 2007-11-08 San-Jung Chang Method of fabricating metal-oxide-semiconductor transistor
JP2008047714A (ja) * 2006-08-17 2008-02-28 Elpida Memory Inc 半導体装置及びその製造方法
JP2008135458A (ja) * 2006-11-27 2008-06-12 Elpida Memory Inc 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US10204909B2 (en) 2019-02-12
US20170179133A1 (en) 2017-06-22
JP7176951B2 (ja) 2022-11-22
CN108475679A (zh) 2018-08-31
WO2017112276A1 (en) 2017-06-29
KR102635849B1 (ko) 2024-02-13
TW201725664A (zh) 2017-07-16
KR20180087425A (ko) 2018-08-01
TWI726012B (zh) 2021-05-01

Similar Documents

Publication Publication Date Title
JP7176951B2 (ja) Ｄｒａｍデバイス、ｄｒａｍデバイスを形成する方法及びゲート酸化物層を形成する方法
TWI721033B (zh) 對基底進行摻雜與對半導體裝置進行摻雜的方法以及對基底進行摻雜的系統
TWI493630B (zh) 用於在相同晶片上形成具有各種摻雜之鰭式場效電晶體之方法及結構
US7501332B2 (en) Doping method and manufacturing method for a semiconductor device
US8598025B2 (en) Doping of planar or three-dimensional structures at elevated temperatures
TW201637081A (zh) 在鰭式場效電晶體中形成擊穿中止區域的方法
JP2014063897A (ja) 半導体装置の製造方法、アニール装置及びアニール方法
CN110034067B (zh) 半导体器件及其形成方法
TW201530622A (zh) 處理半導體裝置的方法以及形成鰭式場效應電晶體的方法
CN102054872A (zh) 半导体器件及其方法
US20110121388A1 (en) Semiconductor device and method for fabricating the same
JP2005322893A (ja) 不純物添加方法及び半導体装置の製造方法
KR102108175B1 (ko) 반도체 장치의 제조 방법
US11205593B2 (en) Asymmetric fin trimming for fins of FinFET device
CN107170704B (zh) 半导体结构及其形成方法
US10522549B2 (en) Uniform gate dielectric for DRAM device
TWI285411B (en) Method for fabricating semiconductor device with improved refresh time
US9337314B2 (en) Technique for selectively processing three dimensional device
CN108630535B (zh) 半导体结构及其形成方法
CN105845569B (zh) 鳍式场效应晶体管及其形成方法
JP3578345B2 (ja) 半導体装置の製造方法および半導体装置
CN112750835B (zh) 反熔丝结构及其制作方法
CN110571154B (zh) 半导体器件的制造方法
CN113921377A (zh) 调节晶圆翘曲度的方法及半导体器件
US20050014344A1 (en) Method of forming well in semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191114

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191114

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201208

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210922

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20210922

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20211006

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20211012

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20211105

C211 Notice of termination of reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C211

Effective date: 20211109

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220308

C22 Notice of designation (change) of administrative judge

Free format text: JAPANESE INTERMEDIATE CODE: C22

Effective date: 20220412

C13 Notice of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: C13

Effective date: 20220607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220829

C302 Record of communication

Free format text: JAPANESE INTERMEDIATE CODE: C302

Effective date: 20220908

C23 Notice of termination of proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C23

Effective date: 20220920

C03 Trial/appeal decision taken

Free format text: JAPANESE INTERMEDIATE CODE: C03

Effective date: 20221018

C30A Notification sent

Free format text: JAPANESE INTERMEDIATE CODE: C3012

Effective date: 20221018

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221110

R150 Certificate of patent or registration of utility model

Ref document number: 7176951

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150