CN111463205B - 存储器及其形成方法 - Google Patents

存储器及其形成方法 Download PDF

Info

Publication number
CN111463205B
CN111463205B CN202010271935.9A CN202010271935A CN111463205B CN 111463205 B CN111463205 B CN 111463205B CN 202010271935 A CN202010271935 A CN 202010271935A CN 111463205 B CN111463205 B CN 111463205B
Authority
CN
China
Prior art keywords
word line
layer
bit line
substrate
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010271935.9A
Other languages
English (en)
Other versions
CN111463205A (zh
Inventor
冯立伟
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujian Jinhua Integrated Circuit Co Ltd
Original Assignee
Fujian Jinhua Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujian Jinhua Integrated Circuit Co Ltd filed Critical Fujian Jinhua Integrated Circuit Co Ltd
Priority to CN202010271935.9A priority Critical patent/CN111463205B/zh
Publication of CN111463205A publication Critical patent/CN111463205A/zh
Application granted granted Critical
Publication of CN111463205B publication Critical patent/CN111463205B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H10B12/315DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor with the capacitor higher than a bit line
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48Data lines or contacts therefor
    • H10B12/482Bit lines
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48Data lines or contacts therefor
    • H10B12/485Bit line contacts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10BELECTRONIC MEMORY DEVICES
    • H10B12/00Dynamic random access memory [DRAM] devices
    • H10B12/30DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/48Data lines or contacts therefor
    • H10B12/488Word lines

Landscapes

  • Semiconductor Memories (AREA)

Abstract

本发明提供了一种存储器及其形成方法,包括衬底、多条字线结构、多条位线结构、多个节点接触结构及介质层,介质层位于所述有源区的字线结构,且至少覆盖所述字线结构靠近所述节点接触结构的至少部分侧壁,所以在位线结构和节点接触结构之间具有介质层的隔离,降低了位线结构伸入有源区的部分和节点接触结构之间短路的风险,改善了存储器的性能,即使位线沟槽发生位置偏移,位线结构和节点接触结构也可以通过介质层增加隔离的效果,增加光刻工艺的制程窗口;并且介质层是在字线沟槽中形成的且形成在字线结构之前,由于形成字线结构时需要先形成最外层介质,所以介质层和字线结构的最外层介质可在同一机台中先后形成,工艺制程简单且成本低。

Description

存储器及其形成方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种存储器及其形成方法。
背景技术
存储器,例如动态随机存储器(Dynamic Random Access Memory,DRAM),其通常具有存储单元阵列,所述存储单元阵列中包括多个呈阵列式排布的存储单元。所述存储器还具有多条位线结构,每一位线结构分别与相应的存储单元电性连接,并且所述存储器还包括存储电容器,所述存储电容器用于存储代表存储信息的电荷,以及所述存储单元可通过一节点接触结构电性连接所述存储电容器,从而实现各个存储单元的存储功能。
图1a为现有的一种存储器的简化版图,图1b为图1a中的存储器沿a-a’方向的剖面示意图。结合图1a和图1b所示,现有存储器的字线结构WL’形成在有源区AA’内,在有源区AA’上通常会形成多条位线结构BL’,并利用所述位线结构BL’界定出节点接触窗d1,进而可以填充导电材料在所述节点接触窗d1中,以形成节点接触结构SC’。在形成位线结构BL’时,一般是利用光刻工艺直接定义出位线沟槽d2。即,利用光刻工艺直接界定出需要形成的位线结构BL’的尺寸和位置。然而,在利用上述方法形成位线结构时,由于在光刻工艺中存在对准精度的问题,从而不可避免的会产生位置偏移或者CD变化的问题,使所定义出的位线沟槽d2的位置产生偏差(如图1b所示,位线沟槽d2的中心线与相邻的字线结构WL’的对称轴之间产生了向左的位置偏差),导致在位线沟槽d2中形成位线结构BL’以及在节点接触窗d1中形成节点接触结构SC’之后,位线结构BL’伸入所述有源区AA’中的部分与其相邻的节点接触结构SC’之间短路的风险增大,这将对存储器的性能产生不利的影响。并且,随着器件尺寸的微缩,相邻的字线结构WL’之间的横向尺寸进一步缩短,为了增大位线结构BL’,通常会将位线结构BL’横向延伸至字线结构WL’的栅导电层上方,当位线沟槽d2产生偏差时,位线结构BL’伸入所述所述有源区AA’中的部分产生位置偏移并且可能会导致有源区AA’由于刻蚀不完全导致的有源区残留gg’,从而导致位线结构BL’与附近的节点接触结构SC’之间短路的风险将进一步增大,从而导致对光刻工艺的制程窗口的限制非常大。
发明内容
本发明的目的在于提供一种存储器及其形成方法,以增加光刻工艺的制程窗口,改善所形成的存储器的性能。
为了达到上述目的,本发明提供了一种存储器,包括:
一衬底,所述衬底中形成有多个呈阵列式排布且沿第一预定方向延伸的有源区;
多条字线结构,位于所述衬底中,且沿着第二预定方向延伸以穿过相应的有源区;
多条位线结构,位于所述衬底上,且沿着第三预定方向延伸以穿过相应的有源区,所述位线结构至少部分延伸至所述有源区中,且所述有源区中的所述位线结构排布在相邻的所述字线结构之间,相邻的位线结构界定出位于所述有源区上的节点接触窗;
多个节点接触结构,填充在所述节点接触窗中并和对应的所述有源区电性连接;以及
介质层,位于所述有源区的字线结构,且至少覆盖所述字线结构靠近所述节点接触结构的至少部分侧壁。
可选的,所述介质层还覆盖所述字线结构靠近所述位线结构的至少部分侧壁,其中,所述介质层中覆盖所述字线结构靠近所述节点接触结构的侧壁的部分构成第一侧墙,所述介质层覆盖所述字线结构靠近所述位线结构的侧壁的部分构成第二侧墙,所述第一侧墙的顶部位于所述衬底中的第一深度位置,所述第二侧墙的顶部位于所述衬底中的第二深度位置,所述第一深度位置高于所述第二深度位置。
可选的,相邻的字线结构的第二侧墙的顶部位于所述衬底的不同深度位置。
可选的,所述字线结构至少包括栅导电层及位于所述栅导电层上的栅绝缘层,所述第一侧墙及所述第二侧墙均位于所述栅绝缘层的侧壁上。
可选的,所述节点接触窗的底部延伸至所述衬底中的第一深度位置,所述第一侧墙从所述节点接触窗的底部延伸至所述衬底中的第三深度位置;所述位线结构底部延伸至所述衬底中的第二深度位置,所述第二侧墙从所述位线结构的底部延伸至所述第三深度位置,所述第一深度位置及所述第二深度位置均高于所述第三深度位置。
可选的,所述介质层的材料为氧化硅和/或氮化硅。
可选的,所述衬底中还形成有分隔相邻的有源区的沟槽隔离结构,所述字线结构中位于所述有源区中的部分构成第一字线结构,所述字线结构中位于所述沟槽隔离结构中的部分构成第二字线结构;所述位线结构中对应所述有源区中的部分构成第一位线结构,所述位线结构中对应所述沟槽隔离结构中的部分构成第二位线结构,所述第一位线结构从所述衬底上延伸至所述有源区中相邻的第二字线结构之间,所述第二位线结构位于所述衬底上。
可选的,所述第二预定方向与所述第三预定方向垂直,所述第一预定方向与所述第二预定方向与所述第三预定方向相交。
本发明还提供了一种存储器的形成方法,包括:
提供衬底,所述衬底中形成有多个呈阵列式排布且沿第一预定方向延伸的有源区;
形成多个字线沟槽在所述衬底中,所述字线沟槽沿着第二预定方向延伸以穿过相应的有源区,以及至少在所述有源区中的字线沟槽的侧壁上形成介质材料层,并在所述字线沟槽中形成字线结构;
形成掩模层在所述衬底上并进行图形化,以形成多个沿着第三预定方向延伸并穿过相应的有源区的位线沟槽,所述位线沟槽的至少部分延伸至所述有源区中,且延伸至所述有源区的位线沟槽的两侧分别横向延伸至相邻的所述字线沟槽内;
形成位线结构在所述位线沟槽中,剩余的介质材料层构成介质层,所述介质层位于所述有源区的字线结构且至少覆盖所述字线结构靠近所述节点接触结构的至少部分侧壁;以及
去除所述掩模层以使相邻的位线结构界定出位于所述有源区上的节点接触窗,形成节点接触结构在所述节点接触窗中并将所述节点接触结构和对应的所述有源区电性连接。
可选的,在形成所述字线沟槽时形成所述介质材料层,其中所述字线沟槽和所述介质材料层的形成方法包括:
形成上沟槽在所述衬底中;
至少在所述有源区中的上沟槽的侧壁上形成介质材料层;以及
继续刻蚀所述上沟槽的底部,以形成下沟槽,所述下沟槽与所述上沟槽上下连通构成所述字线沟槽。
可选的,所述介质材料层的形成方法包括沉积工艺和热氧化工艺。
可选的,在所述字线沟槽中形成字线结构的步骤包括:
形成栅导电层于所述下沟槽中,所述栅导电层的顶面不高于所述下沟槽的顶面;以及
形成栅绝缘层于所述栅导电层上,所述栅绝缘层填充剩余的所述下沟槽以及所述上沟槽,所述栅绝缘层与所述栅导电层构成所述字线结构。
可选的,相邻的字线沟槽均具有相对的第一侧壁和第二侧壁,相邻的所述字线沟槽的所述第二侧壁相邻,所述介质材料层位于所述第一侧壁上的部分构成第一介质材料层,所述介质材料层位于所述第二侧壁上的部分构成第二介质材料层;以及
在形成所述位线沟槽时,所述第二介质材料层部分被去除,所述第一介质材料层与剩余的所述第二介质材料层构成所述介质层;或者,所述第二介质材料层完全被去除,所述第一介质材料层构成所述介质层。
可选的,相邻的字线沟槽的第二介质材料层被去除的程度不同,使得相邻的字线沟槽上剩余的所述第二介质材料层的顶部位于所述衬底中的不同深度位置。
可选的,去除所述掩模层之后,形成所述节点接触结构之前,还包括:
沿着所述节点接触窗继续刻蚀所述衬底并去除部分所述第一介质材料层,剩余的所述第一介质材料层构成所述介质层;或者,剩余的所述第一介质材料层及剩余的所述第二介质材料层构成所述介质层,且剩余的所述第一介质材料层的顶部位于所述衬底中的第一深度位置,剩余的所述第二介质材料层的顶部位于所述衬底中的第二深度位置,所述第一深度位置高于所述第二深度位置。
在本发明提供的存储器及其形成方法具有如下有益效果:
1)介质层位于所述有源区的字线结构,且至少覆盖所述字线结构靠近所述节点接触结构的至少部分侧壁,所以位线结构伸入有源区中的部分和节点接触结构之间具有介质层的隔离,降低了位线结构伸入有源区中的部分和节点接触结构之间短路的风险,改善了存储器的性能;
2)即使位线沟槽发生位置偏移,位线结构伸入有源区中的部分和节点接触结构也可以通过介质层增加隔离的效果,增加光刻工艺的制程窗口;
3)由于位线结构和字线结构的外层均是介质,增加位于字线结构的介质层不会对字线结构和位线结构造成任何影响;
4)介质层是在字线沟槽中形成的,且介质层形成在字线结构之前,由于形成字线结构时也需要先形成字线结构的最外层介质,所以介质层和字线结构的最外层介质可以在同样的机台中先后形成,工艺制程简单,成本也比较低。
附图说明
图1a为现有的一种存储器的简化版图,图1b为图1a中的存储器沿a-a’方向的剖面示意图;
图2为本发明实施例一中的存储器的形成方法的流程图;
图3a~图4e为本发明实施例一中的存储器的形成方法在其制备过程中的结构示意图;
图4f为本发明实施例一中的存储器的部分结构示意图,图4g为图4f中的存储器的简化版图,其中图4f是图4g中的存储器沿a-a’方向上的剖面示意图;
图5a为本发明实施例二中的存储器的部分结构示意图,图5b为图5a中的存储器的简化版图,其中图5a是图5b中的存储器沿a-a’方向上的剖面示意图;
其中,附图标记为:
AA’-有源区;WL’-字线结构;BL’-位线结构;SC’-节点接触结构;d1-节点接触窗;d2-位线沟槽;gg’-有源区残留;
100-衬底;AA-有源区;SIT-沟槽隔离结构;110a-上沟槽;300-掩模层;500-隔离材料层;510-隔离层;600-节点接触窗;800-图形化的掩模层;900-间隔绝缘层;gg-介质区域;
WL-字线结构;200a-栅介质层;200b-栅导电层;200c-栅绝缘层;
WL1-第一字线结构;WL2-第二字线结构;Tr1-第一字线沟槽;Tr2-第二字线沟槽;
BL-位线结构;400a-第一位线导电层;400b-第二位线导电层;400c-第三位线导电层;400d-位线遮蔽层;400e-隔离侧墙;
BL1-第一位线结构;BL2-第二位线结构;Br1-第一位线沟槽;Br2-第二位线沟槽;
SC-节点接触结构;700a-第一导电材料层;700b-第二导电材料层;700c-导电接触层;
S/D1-第一源/漏区;S/D2-第二源/漏区;
DL-介质材料层;DL1-第一介质材料层;DL2-第二介质材料层;SP1-第一侧墙;SP2-第二侧墙;
D1-位于有源区中的上沟槽的开口尺寸;
D2-位于沟槽隔离结构中的上沟槽的开口尺寸;
H1、H1’-第一深度位置;
H2-第二深度位置;
H3、H3’-第三深度位置。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述,本发明的优点和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
图4f为本发明实施例一中的存储器的部分结构示意图,图4g为图4f中的存储器的简化版图,其中图4f为图4g中的存储器在a-a’方向上的剖面示意图。如图4f以及图4g所示,所述存储器包括:衬底100以及形成在所述衬底100内的字线结构WL。
其中,所述衬底100中形成有多个沿第一预定方向(Z方向)延伸的有源区AA和沟槽隔离结构STI,沟槽隔离结构STI分隔相邻的有源区AA。其中,多个所述有源区AA呈阵列式排布,并通过所述沟槽隔离结构STI使各个有源区AA之间相互独立,避免有源区AA之间相互干扰。
进一步的,所述衬底100中还形成有字线沟槽,所述字线沟槽即用于容纳所述字线结构WL。具体的,所述字线沟槽沿着第二预定方向(X方向)延伸,以穿过相应的有源区AA和沟槽隔离结构STI,以及所述字线沟槽中位于所述沟槽隔离结构STI中的部分构成第一字线沟槽Tr1,所述字线沟槽中位于所述有源区AA中的部分构成第二字线沟槽Tr2。
本实施例中,所述第一字线沟槽Tr1的开口尺寸大于所述第二字线沟槽Tr2的开口尺寸。进一步的,所述第一字线沟槽Tr1的底部位置也更低于所述第二字线沟槽Tr2的底部位置。
如上所述,所述字线沟槽穿过对应的有源区AA和沟槽隔离结构STI,因此所述字线结构WL也相应的穿过有源区AA和沟槽隔离结构STI。本实施例中,所述字线结构WL在沟槽隔离结构STI中的底部位置低于所述字线结构WL在有源区AA中的底部位置,以及所述字线结构WL的顶部位置位于同一高度位置。所述字线结构WL形成在字线沟槽中,所以可以形成埋入在有源区AA中以具有弯曲结构的沟道区域。因而,与线形沟道区域相比,弯曲的沟道区域能够具有相对增大的长度,因此可以改善晶体管的短沟道效应。
继续参考图4f和图4g所示,所述字线结构WL包括栅介质层200a、栅导电层200b及栅绝缘层200c,其中,所述栅介质层200a覆盖所述字线沟槽的内壁,所述栅导电层200b位于所述栅介质层200a上并填充部分深度的所述字线沟槽,所述栅绝缘层200c位于所述栅导电层200b上并填充所述字线沟槽的剩余深度。
为了便于描述,以下将所述字线结构WL位于所述沟槽隔离结构STI中的部分称为第一字线结构WL1,所述字线结构WL位于有源区AA中的部分称为第二字线结构WL2。将穿过同一有源区中的第二字线结构WL2认定为相邻的第二字线结构WL2,穿过不同有源区中的第二字线结构WL2即使物理相邻也不认为是相邻的第二字线结构WL2。
进一步的,所述有源区AA例如用于构成存储晶体管,在所述有源区AA中还可形成有源漏区,所述源漏区包括第一源/漏区和第二源/漏区,所述第一源/漏区和所述第二源/漏区分别位于所述字线结构WL的两侧,以共同构成所述存储晶体管。可以理解的是,所述第一源/漏区和第二源/漏区的底部更低于所述栅导电层200b的顶部,使得所述第一源/漏区和第二源/漏区与所述栅导电层200b之间具有交叠的区域。
继续参考图4f以及图4g所示,多条位线结构BL形成在所述衬底100上,且沿着第三预定方向(Y)延伸以穿过相应的有源区AA,继续参考图4f所示,所述位线结构BL中包括依次堆叠设置的第一位线导电层400a、第二位线导电层400b和第三位线导电层400c。其中,第一位线导电层400a的材质例如包括掺杂的多晶硅,所述第二位线导电层400b的材质例如包括氮化钛,所述第三位线导电层200c的材质例如包括钨。
进一步的,所述位线结构BL还可包括位线遮蔽层400d和隔离侧墙400e。其中,所述位线遮蔽层400d形成在依次堆叠的位线导电层的上方,以及所述隔离侧墙400e至少覆盖所述依次堆叠的位线导电层的侧壁和所述位线遮蔽层400d的侧壁。
所述位线结构BL具有位于所述沟槽隔离结构STI上的部分以及位于有源区AA中的部分。为了便于描述,将所述位线结构BL位于所述沟槽隔离结构STI上的部分称为第一位线结构BL1,将所述位线结构BL位于所述有源区AA中的部分称为第二位线结构BL2。所述第一位线结构BL1位于所述衬底100上,且位于所述沟槽隔离结构STI的正上方;所述第二位线结构BL2从所述衬底100上延伸至所述有源区AA中的第二深度位置H2,并且所述第二位线结构BL2位于相邻的第二字线结构WL2之间。
继续参考图4e所示,相邻的位线结构BL可进一步界定出节点接触窗,所述节点接触窗用于容纳节点接触结构SC。其中,至少部分所述节点接触窗的底部还可以进一步延伸至衬底100的第一深度位置H1。具体的实施例中,所述衬底100上例如还形成有多条分隔线(图中未示出),所述分隔线沿所述第二预定方向延伸,所述分隔线和所述位线结构BL的延伸方向相互垂直,以使所述分隔线和所述位线结构BL相交以围绕出所述节点接触窗。
如上所述,相邻的位线结构BL可进一步界定出节点接触窗,此时基于多条所述位线结构BL即可以界定出多个节点接触窗,所述多个节点接触窗例如呈阵列式排布以构成节点接触窗阵列。
接着参考图4f所示,所述存储器还包括隔离层,所述隔离层510覆盖所述位线结构BL的顶表面,本实施例中,所述隔离层510即相应的覆盖在所述位线结构BL的位线遮蔽层400d上。如上所述,相邻的位线结构BL用于界定出节点接触窗,此时可以认为,利用位线结构BL上方的所述隔离层510可进一步增大节点接触窗的高度。
继续参考图4f所示,所述节点接触结构SC填充所述节点接触窗,本实施例中,所述多个节点接触结构SC可相应的呈现为阵列式排布以构成节点接触结构阵列。进一步的,各个节点接触结构SC的顶部位置还进一步高出于所述节点接触窗的顶部位置。
继续参考图4f所示,所述节点接触结构SC包括导电接触层700c,所述导电接触层700c填充所述节点接触窗,以和所述有源区AA电性连接。进一步的,所述节点接触结构SC还包括电性传导层,所述电性传导层即填充所述节点接触窗,并形成在所述导电接触层700c上,以和所述导电接触层700c电性连接。本实施例中,电性传导材料层包括第一导电材料层700a和第二导电材料层700b。
继续参考图4f及图4g所示,将所述第二字线结构WL2靠近所述节点接触结构SC的侧壁称为第一侧壁,将所述第二字线结构WL2远离所述节点接触结构SC且与所述第一侧壁相对的侧壁称为第二侧壁,介质层位于所述第二字线结构WL2的第一侧壁和第二侧壁上,且均覆盖所述第一侧壁和第二侧壁的部分。
具体的,将所述介质层覆盖所述第一侧壁的部分称为第一侧墙SP1,将所述介质层覆盖所述第二侧壁的部分称为第二侧墙SP2。其中,所述第一侧墙SP1和第二侧墙SP2可以采用相同的材料形成,例如均包括氧化硅和/或氮化硅。当然,也可以采用不同的材料形成,或者,所述第一侧墙SP1还可以采用具有较好的阻挡性能的材料形成。
本实施例中,所述第一侧墙SP1从所述节点接触结构SC的底部延伸至衬底100中的第三深度位置H3,所述第二侧墙SP2从所述第二位线结构BL2的底部延伸至衬底100中的第三深度位置H3。也即,所述第一侧墙SP1的顶部位于所述第一深度位置H1,所述第二侧墙SP2的顶部位于所述第二深度位置H2。所述第一侧墙SP1从所述第一深度位置H1处沿着所述第二字线结构WL2的第一侧壁延伸至第三深度位置,所述第二侧墙SP2从所述第一深度位置H2处沿着所述第二字线结构WL2的第二侧壁延伸至第三深度位置,所述第一深度位置H1高于所述第二深度位置H2。
应理解,所述第一深度位置H1、第二深度位置H2和第三深度位置H3均位于源/漏区中,且所述第三深度位置H3不低于所述字线结构的栅导电层200b的顶部,从而不会对沟道产生影响。或者也可以理解为,字线沟槽中高于第三高度位置H3的部分构成上沟槽,所述字线沟槽中低于第三高度位置H3的部分构成下沟槽。此时,所述第一侧墙SP1和所述第二侧墙SP2覆盖所述上沟槽的部分侧壁,所述栅导电层200b是形成于下沟槽中的。
进一步的,所述字线沟槽中,所述上沟槽的开口尺寸大于所述下沟槽的开口尺寸,并且所述上沟槽和所述下沟槽中相互连接的沟槽内壁形成台阶状结构。可以理解为,本实施例中,所述上沟槽的侧壁相对于所述下沟槽的侧壁朝向侧壁方向凹陷,进而使得所述上沟槽和所述下沟槽在连接处形成台阶状结构。
其中,所述第一侧墙SP1和所述第二侧墙SP2即形成在所述台阶状结构的台阶上。进一步的,所述第一侧墙SP1和所述第二侧墙SP2的外侧壁和所述下沟槽的沟槽侧壁平滑连接。以及,填充在所述字线沟槽中的字线结构WL其侧壁边界也相应的顺应所述第一侧墙SP1和所述第二侧墙SP2的外侧壁,呈现为平滑侧壁。
进一步地,本实施例中,相邻的第二字线结构WL2的第二侧墙SP2的顶部位于所述衬底100的相同深度位置,也即所述相邻的第二字线结构WL2的第二侧墙SP2的顶部均位于同一第二深度位置。作为可选实施例,相邻的第二字线结构WL2的第二侧墙SP2的顶部也可以位于所述衬底的不同深度位置,也即所述相邻的第二字线结构WL2的第二侧墙SP2的顶部位于不同的第二深度位置,但两个第二深度位置均高于第三深度位置且低于第一深度位置。
进一步地,本实施例中,相邻的第二字线结构WL2的第一侧墙SP1的顶部位于所述衬底100的相同深度位置,也即所述相邻的第二字线结构WL2的第一侧墙SP1的顶部均位于同一第一深度位置。作为可选实施例,相邻的第二字线结构WL2的第一侧墙SP1的顶部也可以位于所述衬底的不同深度位置,也即所述相邻的第二字线结构WL2的第一侧墙SP1的顶部位于不同的第一深度位置,但两个第一深度位置均高于第二深度位置及第三深度位置。
请继续参阅图4g,第二位线结构BL2上下相邻的两个节点接触结构SC与所述第二位线结构BL2之间具有第一侧墙SP1的隔离,进一步,所述第二位线结构BL2左右相邻的两个节点接触结构SC与所述第二位线结构BL2之间还具有第二侧墙SP2的隔离,从而可以防止刻蚀位线沟槽时产生有源区残留,也就是说,图4g中的介质区域gg(由第二侧墙SP2构成)替代了图1a中的有源区残留gg’,从而进一步降低了第二位线结构BL2和节点接触结构SC之间短路的风险,改善了存储器的性能。
其次,即使位线沟槽发生位置偏移,相邻的第二位线结构BL2的第二侧墙SP2的顶部位于所述衬底100的不同深度位置,所述第二位线结构BL2和节点接触结构SC也可以通过所述第一侧墙SP1增加隔离的效果,增加了形成位线沟槽的光刻工艺的制程窗口。
并且,由于所述第二位线结构BL2的外层是隔离侧墙,而第二字线结构WL2的外层是栅介质层,隔离侧墙和栅介质层均是介质材料,所述第一侧墙SP1和第二侧墙SP2不会对第二字线结构WL2和第二位线结构BL2造成任何影响。
下面结合附图2和图3a~图4g对本实施例中形成如上所述的存储器的方法进行详细说明。其中,图3为本发明实施例一中的存储器的形成方法的流程示意图,图3a~图4g为本发明实施例一中的存储器在其制备过程中形成的半导体结构的结构示意图。
如图2所示,所述存储器的形成方法包括:
步骤S100:提供衬底,所述衬底中形成有多个呈阵列式排布且沿第一预定方向延伸的有源区;
步骤S200:形成多个字线沟槽在所述衬底中,所述字线沟槽沿着第二预定方向延伸以穿过相应的有源区,以及形成介质材料层在所述字线沟槽的侧壁上,并在所述字线沟槽中形成字线结构;
步骤S300:形成掩模层在所述衬底上并进行图形化,以形成多个沿着第三预定方向延伸并穿过相应的有源区的位线沟槽,所述位线沟槽的至少部分延伸至所述有源区中,且延伸至所述有源区的位线沟槽的两侧分别横向延伸至相邻的所述字线沟槽内;
步骤S400:形成位线结构在所述位线沟槽中,剩余的介质材料层构成介质层,所述介质层位于伸入所述衬底中的位线结构两侧的字线结构且至少覆盖所述字线结构靠近所述节点接触结构的至少部分侧壁;以及
步骤S500:去除所述掩模层以使相邻的位线结构界定出位于所述有源区上的节点接触窗,形成节点接触结构在所述节点接触窗中并将所述节点接触结构和对应的所述有源区电性连接。
具体的,首先参考图3a所示,执行步骤S100,提供一衬底100,所述衬底100中形成有沟槽隔离结构STI,并由所述沟槽隔离结构SIT界定出多个沿第一预定方向延伸的有源区AA。
接着参考图3b所示,执行步骤S200,形成上沟槽110a在所述衬底100中,所述上沟槽110a的底部位置位于衬底100中的第三深度位置H3。
其中,所述上沟槽110a在后续步骤中一步形成字线沟槽,因此所述上沟槽110a相应的沿着第二预定方向延伸,并穿过相应的有进源区AA和沟槽隔离结构STI。进一步的,位于所述有源区AA中的上沟槽110a的开口尺寸D1小于位于所述沟槽隔离结构STI中的上沟槽110a的开口尺寸D2。
接着参考图3c所示,形成介质材料层DL在所述有源区AA内的上沟槽110a的侧壁上。为了便于描述,这里将所述有源区AA中相邻的上沟槽110a在横向上的两个侧壁上形成的介质材料层DL分别称为第一介质材料层DL1和第二介质材料层DL2,即,所述介质材料层DL包括第一介质材料层DL1和第二介质材料层DL2,所述第一介质材料层DL1和第二介质材料层DL2分别位于所述上沟槽110a横向的两个侧壁上。从图3c中可见,相邻的上沟槽110a的第二介质材料层DL2也是相邻的,并且,所述第一介质材料层DL1和所述第二介质材料层DL2均从所述衬底100的表面延伸至所述衬底100中的第三深度位置H3。
本实施例中,所述介质材料层DL采用热氧化(Thermal Oxidation)的工艺形成。具体的,将所述衬底100放入热氧化设备中,在高温作用下,所述衬底100表面的硅被氧化从而生成氧化硅作为所述介质材料层DL。由于浅沟槽隔离结构STI的材料通常为介质材料,所以所述介质材料层DL只位于所述有源区AA内的上沟槽110a,而所述浅沟槽隔离结构STI中的上沟槽110a上则不会形成所述介质材料层DL。本实施例中,所述介质材料层DL的材料为氧化硅。
当然,作为可选实施例,所述介质材料层DL也可以采用沉积工艺形成,具体可采用原子层沉积工艺(Atomic Layer Deposition,ALD)形成,此时,所述浅沟槽隔离结构STI中的上沟槽110a中的上沟槽110a中也会形成所述介质材料层DL,但此方案并不影响本发明的实施。具体的,首先,执行沉积工艺(例如,原子层沉积工艺等),将介质材料沉积在所述上沟槽110a中;接着,执行热氧化工艺(例如,原位水蒸汽氧化方法ISSG等),如此,以提高介质材料的致密性。
需要说明的是,通过执行热氧化工艺(例如,ISSG),在沟槽隔离结构STI中,不仅可以提高所沉积的介质材料的致密性,同时还可以进一步提高沟槽隔离结构STI其本身的绝缘材料的致密性,以及缓解沟槽隔离结构STI的内应力,从而能够提高所述沟槽隔离结构STI的隔离性能,改善漏电流现象。以及,在有源区AA中,通过所述热氧化工艺可以提高有源区AA中的介质材料的致密性,提高所述介质材料的介电常数。
采用沉积的方式制备所述介质材料层DL时,所述介质材料层DL的材料可以是氧化硅和/或氮化硅。进一步地,也可以去除形成在所述沟槽隔离结构STI中的上沟槽110a侧壁上的介质材料层DL,使得所述介质材料层DL仅位于有源区AA中的上沟槽110a侧壁上。
接着参考图3d所示,继续沿着所述上沟槽110a的底部向下刻蚀,以形成下沟槽,所述下沟槽与所述上沟槽110a上下连通。即,所述下沟槽从所述第三深度位置H3)进一步向下延伸,并且所述有源区AA中的下沟槽的沟槽侧壁和所述第一介质材料层DL1及所述第二介质材料层DL2的外侧壁平滑连接,进而使下沟槽和上沟槽110a在连接处呈现为台阶状结构(图中未示出台阶),并使下沟槽的开口尺寸小于上沟槽110a的开口尺寸。本实施例中,所述下沟槽的开口尺寸可以与需要形成的字线结构的尺寸对应,而所述上沟槽110a的开口尺寸可以大于需要形成的字线结构的尺寸,使得所述字线结构形成后,所述第一介质材料层DL1及所述第二介质材料层DL2可以排布在所述字线结构的两侧,同时也不会改变字线结构的各项参数。
进一步,位于沟槽隔离结构STI中的下沟槽其底部低于位于有源区AA中的下沟槽的底部,也即,所述沟槽隔离结构STI中的下沟槽更下沉于所述有源区AA中的下沟槽。
应理解,在所述上沟槽110a中形成所述介质材料层DL时,由于所述有源区AA中的上沟槽110a的开口尺寸D1较小,所述介质材料层DL可能是形成在所述上沟槽110a的内壁上的,也即,所述介质材料层DL除了包括分别位于所述上沟槽110a两个侧壁上的所述第一介质材料层DL1及所述第二介质材料层DL2,还包括位于所述上沟槽110a底壁的第三介质材料层,但在继续沿着所述上沟槽110a的底部向下刻蚀以形成下沟槽的过程中,所述第三介质材料层会同时被去除。
本实施例中,由所述下沟槽和所述上沟槽110a构成所述字线沟槽,以及所述字线沟槽中位于所述沟槽隔离结构STI中的部分构成第一字线沟槽Tr1,所述字线沟槽中位于有源区AA中的部分构成第二字线沟槽Tr2,并且所述第一字线沟槽Tr1的底部位置更低于所述第二字线沟槽Tr2的底部位置。参阅图3d所示,所述第一介质材料层DL1和所述第二介质材料层DL2仅位于所述第二字线沟槽Tr2的部分侧壁上。
需要说明的是,虽然本实施例的附图中未示出衬底顶表面上的掩模层,然而应当认识到,在刻蚀所述衬底100以形成上沟槽110a和下沟槽的过程中,所述衬底100的顶表面上通常都会形成有掩模层,以避免衬底中非对应沟槽的区域被刻蚀。
接着参考图3e所示,形成字线结构WL在所述字线沟槽中。具体的,首先在所述字线沟槽中形成栅介质层200a,所述栅介质层200a覆盖所述字线沟槽的内壁,所述第二字线沟槽Tr2中的栅介质层200a部分与所述介质材料层DL贴合。然后,形成栅导电层200b于所述字线沟槽中,所述栅导电层200b填充部分深度的所述字线沟槽,本实施例中,所述栅导电层200b的顶部位置不高于所述第三深度位置H3,使得所述第一介质材料层DL1和所述第二介质材料层DL2与所述栅导电层200b之间在深度方向上没有重叠区域。具体的,例如可通过回刻蚀工艺降低所述栅导电层200b在字线沟槽中的高度,以使栅导电层200b的顶表面低于所述第三深度位置H3。接下来,继续参考图3e所示,填充栅绝缘层200c在所述字线沟槽中,所述栅绝缘层200c位于所述栅导电层200b上以覆盖所述栅导电层200b,所述栅介质层200a、栅导电层200b及栅绝缘层200c共同填满所述字线沟槽并构成所述字线结构WL。
这里将所述字线结构WL位于第一字线沟槽Tr1中的部分称为第一字线结构WL1,将所述字线结构WL位于第二字线沟槽Tr2中的部分称为第二字线结构WL2。可见,所述第一介质材料层DL1和所述第二介质材料层DL2位于所述第二字线结构WL2且覆盖所述第二字线结构WL2的侧壁。
其中,所述栅导电层200b的材质例如包括多晶硅或者钨等,所述栅绝缘层200c的材质例如包括氮化硅。
继续参考图3e所示,所述存储器的形成方法还包括:形成源漏区在所述衬底100中,所述源漏区的侧缘边界延伸至字线沟槽靠近顶部开口的侧壁,并且所述源漏区的底部边界低于所述栅导电层200b的顶部位置,以使所述源漏区和所述栅导电层200b之间具有相互正对的交叠区域,并且在所述交叠区域中,所述栅导电层200b和所述源漏区之间利用所述栅介质层200a相互分隔。
具体的,所述源漏区包括第一源/漏区S/D1和第二源/漏区S/D2,所述第一源/漏区S/D1和所述第二源/漏区S/D2分别位于所述字线结构WL的两侧。本实施例中,所述第一源/漏区S/D1的侧缘边界还延伸至所述沟槽隔离结构STI的侧壁。
需要说明的是,本实施例中,是在形成所述字线沟槽并形成字线结构WL之后,再制备所述源漏区。然而,在其他实施例中,也可以优先形成所述源漏区,接着再依次制备字线沟槽和字线结构WL,此处不做限制。
图3f为图3e中的半导体结构的俯视图。参考图3e及图3f,在形成所述字线结构WL之后,所述有源区AA内的字线结构WL(第二字线结构WL2)两侧分别具有所述第一介质材料层DL1和所述第二介质材料层DL2,使得用于形成位线结构的区域及用于形成节点接触结构的区域此时被所述第一介质材料层DL1和所述第二介质材料层DL2隔离。进一步,所述介质材料层是在字线沟槽中形成的,且形成介质材料层之后再在字线沟槽中形成字线结构,而形成字线结构需要先形成字线结构的栅介质层,所以介质材料层和字线结构的栅介质层可以在同样的机台中先后形成,工艺制程简单,成本也比较低。
参考图4a所示,执行步骤S300,在所述衬底100上形成掩模层300,然后图形化所述掩模层300以形成位线沟槽,由于所述位线沟槽在后续步骤中形成位线结构,所以所述位线沟槽需要沿着第三预定方向延伸。所述位线沟槽的一部分部分延伸至所述衬底100的有源区中并位于所述有源区中相邻的第二字线结构WL2之间,另一部分位于所述浅沟槽隔离结构STI上方。具体的,将所述位线沟槽位于所述浅沟槽隔离结构STI上方的部分称为第一位线沟槽Br1,将所述位线沟槽延伸至所述衬底100的有源区中并位于所述有源区中相邻的第二字线结构WL2之间的部分称为第二位线沟槽Br2。
结合图3e和图4a所示,可以理解的是,所述第一位线沟槽Br1通过刻蚀所述掩模层300即可形成;而所述第二位线沟槽Br2需要由上至下顺次刻蚀所述掩模层300以及所述衬底100的部分有源区形成。由于器件尺寸的微缩,相邻的第二字线结构WL2之间的横向尺寸进一步缩短,为了增大位线结构,通常会将所述第二位线沟槽Br2横向延伸至第二字线结构WL2的栅导电层200b的上方。也即,在形成所述第二位线沟槽Br2时,还会刻蚀去除所述第二字线结构WL2的栅绝缘层200c的侧壁以及所述第二介质材料层DL2的部分高度,使得所述第二位线沟槽Br2横向拓宽。而所述第二介质材料层DL2剩余的部分构成第二侧墙SP2。继续参考图4a所示,所述第二位线沟槽Br2从所述衬底100上延伸至所述衬底100的第二深度位置H2,所述第二侧墙SP2从所述第二深度位置H2延伸至所述第三深度位置H3,所述第二深度位置H2高于所述第三深度位置H3。
进一步地,所述第二字线沟槽Tr2的底部需要高于所述第二字线结构WL2中的栅导电层的顶部,从而防止损坏所述第二字线结构WL2中的栅导电层。
继续参考图4b所示,执行步骤S400,本实施例中,在所述位线沟槽中形成位线结构BL。所述位线结构BL包括依次堆叠设置的三层导电材料层。基于此,即可使所形成的位线结构BL包括第一位线导电层400a、第二位线导电层400b和第三位线导电层400c。
进一步的,所述位线结构BL还包括位线遮蔽层400d,所述位线遮蔽层400d可以为图形化的膜层并形成在所述三层导电材料层的上方。可选的方案中,例如是利用所述图形化的位线遮蔽层400d对其下方的导电材料层依次进行图形化过程。
本实施例中,所述位线结构BL的形成方法还包括:形成隔离侧墙400e在所述第一位线导电层400a、第二位线导电层400b、第三位线导电层400c和位线遮蔽层400d的侧壁上。
具体参考4c所示,步骤S500,去除所述掩模层300并形成隔离材料层500在所述位线结构BL上,所述隔离材料层500和其下方的位线结构BL构成多条分隔线,并利用所述分隔线界定出节点接触窗阵列。具体的实施例中,所述隔离材料层500和其下方的位线结构BL构成第一分隔线,所述第一分隔线顺应所述位线的延伸方向例如沿着第三预定方向延伸,以及在所述衬底100上还形成有第二分隔线,所述第二分隔线例如沿着第二预定方向延伸,以和所述第一分隔线相交,进而界定出所述节点接触窗阵列。
进一步的,在界定出所述节点接触窗阵列之后,还包括进一步刻蚀节点接触窗600的底部的衬底100,以使至少部分节点接触窗600的底部进一步延伸至衬底100的有源区中,以使后续形成的节点接触结构与有源区具有更好的电连接效果。
可以理解的是,在刻蚀节点接触窗600的底部的衬底100时,也可能会刻蚀去除掉所述第二字线结构WL2的栅绝缘层的侧壁以及部分高度的第一介质材料层DL1,剩余的第一介质材料层DL1构成第一侧墙SP1。继续参考图4c所示,所述节点接触窗600从所述衬底100上延伸至所述衬底100的第一深度位置H1,所述第一侧墙SP1从所述第一深度位置H1延伸至所述第三深度位置H3,所述第一深度位置H2高于所述第二深度位置H2。这样一来,所述第一侧墙SP1和所述第二侧墙SP2分别位于所述第二字线结构WL2的两侧,并且,所述第一侧墙SP1的顶部高于所述第二侧墙SP2的顶部,从而保证所述第一侧墙SP1的隔离效果较好。本实施例中,所述第一侧墙SP1和所述第二侧墙SP2构成介质层。
具体参考图4c~4d所示,形成电性传导材料层(本实施例中,电性传导材料层包括第一导电材料层700a和第二导电材料层700b),所述电性传导材料层填充至少部分所述节点接触窗,并且还覆盖所述隔离材料层500的顶表面。其中,所述电性传导材料层用于进一步形成节点接触结构中的电性传导层。
可选的方案中,在形成所述电性传导材料层之前,还包括:形成接触层在所述节点接触窗中。即,本实施例中,在形成电性传导材料层时,电性传导材料层是形成在接触层上,以及所述接触层和所述电性传导材料层用于构成节点接触接触结构。
具体参考图4c所示,形成接触层的方法包括:填充导电接触层700c在至少部分的节点接触窗600中。本实施例中,所述导电接触层700c填充在所述节点接触窗600中,以和暴露于节点接触窗600中的有源区电性连接。
继续参考图4c和图4d所示,在形成所述接触层之后,形成电性传导材料层。本实施例中,所述电性传导材料层的形成方法可具体包括如下步骤。
第一步骤,具体参考图4c所示,形成第一导电材料层700a,所述第一导电材料层700a覆盖所述节点接触窗600的侧壁和所述导电接触层700c的顶表面。
第二步骤,具体参考图4d所示,形成第二导电材料层700b,所述第二导电材料层700b填充所述节点接触窗600,并且还覆盖所述隔离材料层500的顶表面。本实施例中,所述第二导电材料层700b为平坦化膜层。
参考图4d和图4e所示,图形化所述电性传导材料层,以形成节点接触结构阵列,所述节点接触结构阵列包括多个节点接触结构SC。
本实施例中,通过图形化所述电性传导材料层,以进一步形成节点接触结构SC的电性传导层。具体的,通过图形化所述电性传导材料层,其中,图形化所述电性传导材料层的方法具体包括如下步骤。
步骤一,具体参考图4d所示,形成图形化的掩模层在所述电性传导材料层上,本实施例中,所述图形化的掩模层形成在所述第二导电材料层700b上。其中,所述图形化的掩模层800例如为图形化的光阻层。
具体的,所述图形化的掩模层800覆盖在所述节点接触窗600的上方并横向延伸至所述位线结构的上方,以用于定义出节点接触结构中的电性传导层的图形。
步骤二,具体参考图4e所示,以所述图形化的掩模层800为掩模刻蚀所述电性传导材料层,即,以所述图形化的掩模层为掩模依次刻蚀所述第二导电材料层700b和第一导电材料层700a。如此,以使对应于不同节点接触窗600的电性传导材料层相互分断,从而形成相互分隔的电性传导层,进一步构成了相互分割的节点接触结构。
继续参考图4e所示,进一步的方案中,刻蚀所述电性传导材料层以暴露出所述隔离材料层500之后,还包括:刻蚀所述隔离材料层500至预定深度,以形成隔离层510。通过进一步刻蚀相邻的电性传导层之间的隔离材料层500,如此,即可有效去除相邻的电性传导层之间的导电材料,以确保相邻的电性传导层之间相互隔离。
继续参考图4f所示,进一步的,在形成节点接触结构SC之后,还包括形成间隔绝缘层900。所述间隔绝缘层900形成在所述隔离层上方空间并填充相邻两个所述节点接触结构SC之间的间隙。
本实施例中,所述间隔绝缘层900的形成方法例如包括:首先,沉积绝缘材料层,所述绝缘材料层填充相邻的节点接触结构SC之间的间隙,并覆盖所述隔离层;接着,执行回刻蚀工艺,以去除所述绝缘材料层中高出于所述节点接触结构SC的部分。
实施例二
图5a为本发明实施例二中的存储器的部分结构示意图,图5b为图5a中的存储器的简化版图,其中图5a为图5b中的存储器在a-a’方向上的剖面示意图。如图5a以及图5b所示,与实施例一的区别在于,本实施例中,所述介质层只覆盖所述第二字线结构WL2靠近所述节点接触结构SC的至少部分侧壁。也即是说,所述介质层只包括第一侧墙SP1。
具体的,如图5a所示,所述第一侧墙SP1从所述节点接触结构SC的底部延伸至衬底100中的第三深度位置H3’,也即,所述第一侧墙SP1的顶部位于所述第一深度位置H1’,所述第一侧墙SP1从所述第一深度位置H1’处沿着所述第二字线结构WL2的第一侧壁延伸至第三深度位置H3’。
应理解,所述第一深度位置H1’和第三深度位置H3’均位于源/漏区中,且所述第三深度位置H3’不低于所述字线结构的栅导电层200b的顶部,从而不会对沟道产生影响。或者也可以理解为,字线沟槽中高于第三高度位置H3’的部分构成上沟槽,所述字线沟槽中低于第三高度位置H3’的部分构成下沟槽。此时,所述第一侧墙SP1覆盖所述上沟槽的部分侧壁,所述栅导电层200b是形成于下沟槽中的。
进一步的,所述字线沟槽中,所述上沟槽的开口尺寸大于所述下沟槽的开口尺寸,并且所述上沟槽和所述下沟槽中相互连接的沟槽内壁形成台阶状结构。可以理解为,本实施例中,所述上沟槽的侧壁相对于所述下沟槽的侧壁朝向侧壁方向凹陷,进而使得所述上沟槽和所述下沟槽在连接处形成台阶状结构。
其中,所述第一侧墙SP1即形成在所述台阶状结构的台阶上。进一步的,所述第一侧墙SP1的外侧壁和所述下沟槽的沟槽侧壁平滑连接。以及,填充在所述字线沟槽中的字线结构WL其侧壁边界也相应的顺应所述第一侧墙SP1外侧壁,呈现为平滑侧壁。
进一步地,形成本实施例中的存储器的方法可以与实施例一中形成所述存储器的方法相同。区别仅在于,当所述第二位线结构BL2延伸至所述衬底100中的深度不变时,本实施例中的第三深度位置H3’小于实施例一中的第三深度位置H3,同时也小于(也可以等于)实施例一中的第二深度位置H2,使得形成的上沟槽较浅,在所述上沟槽的侧壁上形成的介质材料层也较矮,当刻蚀形成第二位线沟槽时,位于所述第二字线结构WL2第二侧壁上的所有介质材料层完全被刻蚀掉,从而仅剩所述第二字线结构WL2第一侧壁上的介质材料层构成所述第一侧墙SP1。
或者,当本实施例中的第三深度位置H3’与实施例一中的第三深度位置H3相等时,本实施例中的所述第二位线结构BL2延伸至所述衬底100中的深度增加到大于所述第三深度位置H3’,使得刻蚀形成第二位线沟槽时,位于所述第二字线结构WL2第二侧壁上的所有介质材料层也完全被刻蚀掉,从而仅剩所述第二字线结构WL2第一侧壁上的介质材料层构成所述第一侧墙SP1。
应理解,由于所述节点接触结构SC和所述第二位线结构BL2之间具有所述第一侧墙SP1隔离,所以即使没有第二侧墙,也不影响本发明的实施。
综上,在本发明提供的存储器及其形成方法中,介质层位于有源区中的字线结构,且至少覆盖所述字线结构靠近所述节点接触结构的至少部分侧壁,所以在伸入所述衬底中的位线结构和节点接触结构之间具有介质层的隔离,降低了位线结构和节点接触结构之间短路的风险,改善了存储器的性能;即使位线沟槽发生位置偏移,伸入所述衬底中的位线结构和节点接触结构也可以通过介质层增加隔离的效果,增加光刻工艺的制程窗口;并且由于位线结构和字线结构的外层均是介质,增加位于字线结构的介质层不会对字线结构和位线结构造成任何影响;进一步地,介质层是在字线沟槽中形成的,且介质层形成在字线结构之前,由于形成字线结构时也需要先形成字线结构的最外层介质,所以介质层和字线结构的最外层介质可以在同样的机台中先后形成,工艺制程简单,成本也比较低。
需要说明的是,本说明书中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统而言,由于与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
还需要说明的是,虽然本发明已以较佳实施例披露如上,然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言,在不脱离本发明技术方案范围情况下,都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰,或修改为等同变化的等效实施例。因此,凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰,均仍属于本发明技术方案保护的范围。
还应当理解的是,除非特别说明或者指出,否则说明书中的术语“第一”、“第二”、“第三”等描述仅仅用于区分说明书中的各个组件、元素、步骤等,而不是用于表示各个组件、元素、步骤之间的逻辑关系或者顺序关系等。
此外还应该认识到,此处描述的术语仅仅用来描述特定实施例,而不是用来限制本发明的范围。必须注意的是,此处的以及所附权利要求中使用的单数形式“一个”和“一种”包括复数基准,除非上下文明确表示相反意思。例如,对“一个步骤”或“一个装置”的引述意味着对一个或多个步骤或装置的引述,并且可能包括次级步骤以及次级装置。应该以最广义的含义来理解使用的所有连词。以及,词语“或”应该被理解为具有逻辑“或”的定义,而不是逻辑“异或”的定义,除非上下文明确表示相反意思。此外,本发明实施例中的方法和/或设备的实现可包括手动、自动或组合地执行所选任务。

Claims (14)

1.一种存储器,其特征在于,包括:
一衬底,所述衬底中形成有多个呈阵列式排布且沿第一预定方向延伸的有源区;
多条字线结构,位于所述衬底中,且沿着第二预定方向延伸以穿过相应的有源区;
多条位线结构,位于所述衬底上,且沿着第三预定方向延伸以穿过相应的有源区,所述位线结构至少部分延伸至所述有源区中,且所述有源区中的所述位线结构排布在相邻的所述字线结构之间,相邻的位线结构界定出位于所述有源区上的节点接触窗;
多个节点接触结构,填充在所述节点接触窗中并和对应的所述有源区电性连接;以及
介质层,位于伸入所述有源区中的字线结构,且至少覆盖所述字线结构靠近所述节点接触结构的至少部分侧壁;
所述字线结构位于字线沟槽内,至少包括栅介质层及依次位于所述栅介质层上的栅导电层及栅绝缘层,所述栅介质层覆盖字线沟槽的内壁,所述栅介质层与所述栅导电层和所述栅绝缘层的侧壁相接触;
所述介质层还覆盖所述字线结构靠近所述位线结构的至少部分侧壁,其中,所述介质层中覆盖所述字线结构靠近所述节点接触结构的侧壁的部分构成第一侧墙,所述介质层覆盖所述字线结构靠近所述位线结构的侧壁的部分构成第二侧墙,所述第一侧墙的顶部位于所述衬底中的第一深度位置,所述第二侧墙的顶部位于所述衬底中的第二深度位置,所述第一深度位置高于所述第二深度位置。
2.如权利要求1所述的存储器,其特征在于,相邻的字线结构的第二侧墙的顶部位于所述衬底的不同深度位置。
3.如权利要求1或2所述的存储器,其特征在于,所述第一侧墙及所述第二侧墙均位于所述栅绝缘层的侧壁上。
4.如权利要求1或2所述的存储器,其特征在于,所述节点接触窗的底部延伸至所述衬底中的第一深度位置,所述第一侧墙从所述节点接触窗的底部延伸至所述衬底中的第三深度位置;所述位线结构的底部延伸至所述衬底中的第二深度位置,所述第二侧墙从所述位线结构的底部延伸至所述第三深度位置,所述第一深度位置及所述第二深度位置均高于所述第三深度位置。
5.如权利要求1所述的存储器,其特征在于,所述介质层的材料为氧化硅和/或氮化硅。
6.如权利要求1所述的存储器,其特征在于,所述衬底中还形成有分隔相邻的有源区的沟槽隔离结构,所述字线结构中位于所述有源区中的部分构成第一字线结构,所述字线结构中位于所述沟槽隔离结构中的部分构成第二字线结构;所述位线结构中对应所述有源区中的部分构成第一位线结构,所述位线结构中对应所述沟槽隔离结构中的部分构成第二位线结构,所述第一位线结构从所述衬底上延伸至所述有源区中相邻的第二字线结构之间,所述第二位线结构位于所述衬底上。
7.如权利要求1所述的存储器,其特征在于,所述第二预定方向与所述第三预定方向垂直,所述第一预定方向与所述第二预定方向与所述第三预定方向相交。
8.一种存储器的形成方法,其特征在于,包括:
提供衬底,所述衬底中形成有多个呈阵列式排布且沿第一预定方向延伸的有源区;
形成多个字线沟槽在所述衬底中,所述字线沟槽沿着第二预定方向延伸以穿过相应的有源区,以及至少在所述有源区中的字线沟槽的侧壁上形成介质材料层,并在所述字线沟槽中形成字线结构;
形成掩模层在所述衬底上并进行图形化,以形成多个沿着第三预定方向延伸并穿过相应的有源区的位线沟槽,所述位线沟槽的至少部分延伸至所述有源区中,且延伸至所述有源区的位线沟槽的两侧分别横向延伸至相邻的所述字线沟槽内;
形成位线结构在所述位线沟槽中,剩余的介质材料层构成介质层,所述介质层位于所述有源区中的字线结构且至少覆盖所述字线结构靠近节点接触结构的至少部分侧壁;以及
去除所述掩模层以使相邻的位线结构界定出位于所述有源区上的节点接触窗,形成节点接触结构在所述节点接触窗中并将所述节点接触结构和对应的所述有源区电性连接;
所述字线结构位于所述字线沟槽内,至少包括栅介质层及依次位于所述栅介质层上的栅导电层及栅绝缘层,所述栅介质层覆盖字线沟槽的内壁,所述栅介质层与所述栅导电层和所述栅绝缘层的侧壁相接触;
所述介质层还覆盖所述字线结构靠近所述位线结构的至少部分侧壁,其中,所述介质层中覆盖所述字线结构靠近所述节点接触结构的侧壁的部分构成第一侧墙,所述介质层覆盖所述字线结构靠近所述位线结构的侧壁的部分构成第二侧墙,所述第一侧墙的顶部位于所述衬底中的第一深度位置,所述第二侧墙的顶部位于所述衬底中的第二深度位置,所述第一深度位置高于所述第二深度位置。
9.如权利要求8所述的存储器的形成方法,其特征在于,在形成所述字线沟槽时形成所述介质材料层,其中所述字线沟槽和所述介质材料层的形成方法包括:
形成上沟槽在所述衬底中;
至少在所述有源区中的上沟槽的侧壁上形成介质材料层;以及
继续刻蚀所述上沟槽的底部,以形成下沟槽,所述下沟槽与所述上沟槽上下连通构成所述字线沟槽。
10.如权利要求8或9所述的存储器的形成方法,其特征在于,所述介质材料层的形成方法包括沉积工艺和热氧化工艺。
11.如权利要求9所述的存储器的形成方法,其特征在于,在所述字线沟槽中形成字线结构的步骤包括:
形成栅导电层于所述下沟槽中,所述栅导电层的顶面不高于所述下沟槽的顶面;以及
形成栅绝缘层于所述栅导电层上,所述栅绝缘层填充剩余的所述下沟槽以及所述上沟槽,所述栅绝缘层与所述栅导电层构成所述字线结构。
12.如权利要求8所述的存储器的形成方法,其特征在于,相邻的字线沟槽均具有相对的第一侧壁和第二侧壁,相邻的所述字线沟槽的所述第二侧壁相邻,所述介质材料层位于所述第一侧壁上的部分构成第一介质材料层,所述介质材料层位于所述第二侧壁上的部分构成第二介质材料层;以及
在形成所述位线沟槽时,所述第二介质材料层部分被去除,所述第一介质材料层与剩余的所述第二介质材料层构成所述介质层;或者,所述第二介质材料层完全被去除,所述第一介质材料层构成所述介质层。
13.如权利要求12所述的存储器的形成方法,其特征在于,相邻的字线沟槽的第二介质材料层被去除的程度不同,使得相邻的字线沟槽上剩余的所述第二介质材料层的顶部位于所述衬底中的不同深度位置。
14.如权利要求12或13所述的存储器的形成方法,其特征在于,去除所述掩模层之后,形成所述节点接触结构之前,还包括:
沿着所述节点接触窗继续刻蚀所述衬底并去除部分所述第一介质材料层,剩余的所述第一介质材料层构成所述介质层;或者,剩余的所述第一介质材料层及剩余的所述第二介质材料层构成所述介质层,且剩余的所述第一介质材料层的顶部位于所述衬底中的第一深度位置,剩余的所述第二介质材料层的顶部位于所述衬底中的第二深度位置,所述第一深度位置高于所述第二深度位置。
CN202010271935.9A 2020-04-08 2020-04-08 存储器及其形成方法 Active CN111463205B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010271935.9A CN111463205B (zh) 2020-04-08 2020-04-08 存储器及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010271935.9A CN111463205B (zh) 2020-04-08 2020-04-08 存储器及其形成方法

Publications (2)

Publication Number Publication Date
CN111463205A CN111463205A (zh) 2020-07-28
CN111463205B true CN111463205B (zh) 2022-07-19

Family

ID=71678492

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010271935.9A Active CN111463205B (zh) 2020-04-08 2020-04-08 存储器及其形成方法

Country Status (1)

Country Link
CN (1) CN111463205B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7450058B2 (ja) 2020-08-05 2024-03-14 チャンシン メモリー テクノロジーズ インコーポレイテッド 半導体構造及び半導体構造の製造方法
EP3985724B1 (en) 2020-08-21 2023-06-07 Changxin Memory Technologies, Inc. Semiconductor device and method for forming same
CN114078854A (zh) * 2020-08-21 2022-02-22 长鑫存储技术有限公司 半导体器件及其形成方法
US11877440B2 (en) 2020-10-15 2024-01-16 Changxin Memory Technologies, Inc. Bit line structure including ohmic contact and forming method thereof
CN114373753A (zh) * 2020-10-15 2022-04-19 长鑫存储技术有限公司 埋入式位线及其形成方法
CN112331651B (zh) * 2020-11-04 2022-05-03 福建省晋华集成电路有限公司 半导体结构及其制备方法
CN113035871B (zh) * 2021-03-04 2022-04-26 长鑫存储技术有限公司 半导体结构及其制造方法
CN115132664B (zh) * 2021-03-24 2024-05-07 长鑫存储技术有限公司 半导体结构及其形成方法
CN115223943A (zh) * 2021-04-15 2022-10-21 长鑫存储技术有限公司 存储器的制作方法及存储器
CN113345865B (zh) * 2021-05-28 2022-09-09 福建省晋华集成电路有限公司 半导体测试结构及缺陷检测方法
CN116525543A (zh) * 2022-01-19 2023-08-01 长鑫存储技术有限公司 半导体结构及其制备方法
CN116546814B (zh) * 2023-06-13 2023-11-28 长鑫存储技术有限公司 半导体结构及其形成方法、存储器

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9356073B1 (en) * 2015-01-19 2016-05-31 SK Hynix Inc. Semiconductor device including air gaps and method of fabricating the same
CN210110766U (zh) * 2019-07-22 2020-02-21 福建省晋华集成电路有限公司 存储器

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100724575B1 (ko) * 2006-06-28 2007-06-04 삼성전자주식회사 매립 게이트전극을 갖는 반도체소자 및 그 형성방법
KR20090039203A (ko) * 2007-10-17 2009-04-22 주식회사 하이닉스반도체 반도체 소자의 제조 방법
KR102321390B1 (ko) * 2014-12-18 2021-11-04 에스케이하이닉스 주식회사 에어갭을 구비한 반도체장치 및 그 제조 방법
US10204909B2 (en) * 2015-12-22 2019-02-12 Varian Semiconductor Equipment Associates, Inc. Non-uniform gate oxide thickness for DRAM device
CN108511518B (zh) * 2018-03-09 2024-02-06 长鑫存储技术有限公司 晶体管及其形成方法、半导体器件

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9356073B1 (en) * 2015-01-19 2016-05-31 SK Hynix Inc. Semiconductor device including air gaps and method of fabricating the same
CN210110766U (zh) * 2019-07-22 2020-02-21 福建省晋华集成电路有限公司 存储器

Also Published As

Publication number Publication date
CN111463205A (zh) 2020-07-28

Similar Documents

Publication Publication Date Title
CN111463205B (zh) 存储器及其形成方法
CN111463208B (zh) 存储器及其形成方法
KR101645257B1 (ko) 수직 채널 트랜지스터를 구비한 반도체 소자
US9287395B2 (en) Semiconductor device and a bit line and the whole of a bit line contact plug having a vertically uniform profile
CN111430348B (zh) 存储器及其形成方法
US8409955B2 (en) Method of forming a semiconductor device
CN111710679B (zh) 存储器及其形成方法
CN110707085B (zh) 半导体装置及其形成方法
US20120264298A1 (en) Method for manufacturing semiconductor device
US11800702B2 (en) Method of forming a memory device
KR100673673B1 (ko) Dram 셀 장치 및 그 제조 방법
KR20120086637A (ko) 반도체 소자 및 그 제조 방법
CN211555887U (zh) 存储器
TW201322255A (zh) 動態隨機存取記憶體結構及其製作方法
CN212136449U (zh) 存储器
US20110024830A1 (en) Semiconductor device and method for fabricating the same
CN111540738B (zh) 存储器及其形成方法
CN211700282U (zh) 存储器
CN211555886U (zh) 存储器
CN111640705A (zh) 掩模板组合及接触插塞制作方法、半导体器件及其制造方法
CN211700281U (zh) 存储器
US11910595B2 (en) Semiconductor memory device
CN111640753B (zh) 存储器及其形成方法
CN114944359A (zh) 半导体结构及其形成方法
CN111640754B (zh) 存储器及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant