CN108511518B - 晶体管及其形成方法、半导体器件 - Google Patents

晶体管及其形成方法、半导体器件 Download PDF

Info

Publication number
CN108511518B
CN108511518B CN201810196012.4A CN201810196012A CN108511518B CN 108511518 B CN108511518 B CN 108511518B CN 201810196012 A CN201810196012 A CN 201810196012A CN 108511518 B CN108511518 B CN 108511518B
Authority
CN
China
Prior art keywords
region
layer
gate
transistor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810196012.4A
Other languages
English (en)
Other versions
CN108511518A (zh
Inventor
请求不公布姓名
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201810196012.4A priority Critical patent/CN108511518B/zh
Publication of CN108511518A publication Critical patent/CN108511518A/zh
Priority to PCT/CN2019/077501 priority patent/WO2019170144A1/en
Priority to US17/001,212 priority patent/US11404551B2/en
Priority to US17/722,593 priority patent/US20220238675A1/en
Application granted granted Critical
Publication of CN108511518B publication Critical patent/CN108511518B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H01L29/42368—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity the thickness being non-uniform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42356—Disposition, e.g. buried gate electrode
    • H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26533—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically inactive species in silicon to make buried insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28158—Making the insulator
    • H01L21/2822—Making the insulator with substrate doping, e.g. N, Ge, C implantation, before formation of the insulator
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66568—Lateral single gate silicon transistors
    • H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
    • H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/31—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells having a storage electrode stacked over the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
    • H10B12/34—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells the transistor being at least partially in a trench in the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明提供了一种晶体管及其形成方法、半导体器件。由于晶体管的栅极介质层在不同区域具有不同的厚度，即栅极介质层对应栅极导电层和源区/漏区的交叠区域的平均厚度大于栅极介质层对应沟道区域的平均厚度，因此，不仅能够确保晶体管的开关性能，并且还有利于改善晶体管的栅感应漏电电流(GIDL)，从而可进一步提高具有该晶体管的半导体器件的可靠性。

Description

晶体管及其形成方法、半导体器件
技术领域
本发明涉及半导体技术领域，特别涉及一种晶体管及其形成方法，以及一种半导体器件。
背景技术
随着半导体器件尺寸的不断缩减，场效应晶体管的特征尺寸也迅速缩小，对应的栅极介质层的厚度也越来越薄，由于薄的栅极介质层而带来的器件可靠性能的问题也日益突出。
具体的说，由于晶体管器件越来越薄，晶体管在关闭状态下或等待状态下所产生的栅感应漏电电流(gate-induced drain leakage，GIDL)也越来越严重，这会对晶体管的可靠性产生较大的影响，导致晶体管的不稳定性以及会使晶体管的静态功耗增加。同时，由于栅诱导漏极泄露电流(GIDL)，它严重的制约了栅极介质层厚度的缩小，进而也限制了晶体管的尺寸无法进一步缩减。
可见，随着集成电路的集成度的增加，晶体管特征尺寸的不断缩减，如何降低器件的漏电流已经成为了高密度、低功耗的半导体技术的一个关键问题。
发明内容
本发明的目的在于提供一种晶体管的形成方法，使所形成的晶体管具有较小的漏电流。
本发明提供的晶体管的形成方法包括：
提供一衬底，所述衬底中具有一用于形成源区的第一区域和一用于形成漏区的第二区域；
形成一栅极沟槽在所述衬底中，并利用所述栅极沟槽分隔所述第一区域和所述第二区域，所述衬底中沿着所述栅极沟槽底部的部分用于构成晶体管的内埋沟道区域；
形成一栅极介质层在所述衬底的所述栅极沟槽上，以覆盖所述沟道区域，并延伸覆盖所述第一区域和所述第二区域在所述栅极沟槽内的侧面；其中，所述栅极介质层中覆盖所述沟道区域的部分构成第一层部，所述栅极介质层中覆盖所述第一区域和所述第二区域的部分构成第二层部，所述第二层部的平均厚度大于所述第一层部的平均厚度；以及，
形成一栅极导电层在所述衬底的所述栅极介质层上并形成在所述栅极沟槽内，所述栅极导电层从所述栅极介质层的所述第一层部延伸至所述第二层部，以使所述栅极导电层分别与所述第一区域和所述第二区域均具有一交叠区域。
可选的，在形成所述栅极沟槽之前，还包括：对所述衬底执行离子注入工艺，以在所述衬底的所述第一区域和所述第二区域中均形成一掺杂区，所述掺杂区从所述衬底的顶表面向所述衬底的内部延伸；以及，
在形成所述栅极沟槽之后，利用所述栅极沟槽分隔所述第一区域和所述第二区域，并使位于所述第一区域中的掺杂区构成所述源区，位于所述第二区域中的掺杂区构成所述漏区。
可选的，所述栅极介质层的形成方法包括：
执行至少两次倾斜离子注入工艺，以在所述栅极沟槽靠近开口部的侧壁上形成变异区；其中，所述两次倾斜离子注入工艺是在所述第一区域与所述第二区域之间分别以偏向相反的方向执行离子注入，以在所述栅极沟槽靠近所述第一区域的侧壁上和所述栅极沟槽靠近所述第二区域的侧壁上均形成所述变异区；以及，
执行氧化工艺，以形成所述栅极介质层在所述栅极沟槽的底壁和侧壁上；其中，所述栅极介质层中非对应所述变异区的部分具有第一厚度，所述栅极介质层中对应所述变异区的部分具有第二厚度，并且，所述栅极沟槽对应所述变异区的部分的氧化速率大于所述栅极沟槽非对应所述变异区的部分的氧化速率，以使所述第二厚度大于所述第一厚度。
可选的，所述变异区从所述第一区域和所述第二区域延伸至部分所述沟道区域中，以使所述栅极介质层中对应所述沟道区域且靠近所述第一区域和所述第二区域的部分具备所述第二厚度。
可选的，所述倾斜离子注入工艺的注入离子包括含氟离子。
可选的，所述栅极导电层的形成方法包括：
形成一导电材料层在所述衬底上，所述导电材料层覆盖所述衬底并填充所述栅极沟槽；以及，
对所述导电材料层执行回刻蚀工艺，去除所述导电材料中覆盖所述衬底的部分，并保留所述导电材料层中填充所述栅极沟槽的部分以构成所述栅极导电层。
可选的，所述栅极导电层的顶部低于所述栅极沟槽的开口部，以形成一容置空间在所述栅极沟槽中并位于所述栅极导电层的上方；所述晶体管的形成方法还包括：
填充一绝缘层在所述栅极沟槽的所述容置空间中，以覆盖所述栅极导电层。
可选的，所述栅极介质层的所述第一层部的平均厚度小于3nm，所述栅极介质层的所述第二层部的平均厚度大于等于3nm。
可选的，所述栅极介质层的所述第一层部具有第一厚度和第二厚度，所述第一层部在所述交叠区域和所述沟道区域的交界处具有所述第二厚度，并且从所述交叠区域和所述沟道区域的交界处至所述沟道区域的中心，所述第一层部由所述第二厚度缩减至所述第一厚度。
本发明的另一目的在于提供一种晶体管，包括：
一衬底，所述衬底中形成有一源区、一漏区以及在所述源区和所述漏区之间的栅极沟槽，并且所述衬底的所述栅极沟槽的底部更下沉于所述源区和所述漏区，以构成晶体管的内埋沟道区域；
一栅极介质层，覆盖所述衬底中对应所述沟道区域的部分，并延伸覆盖所述源区和所述漏区在所述栅极沟槽内的侧面；其中，所述栅极介质层中覆盖所述沟道区域的部分构成第一层部，所述栅极介质层中覆盖所述源区和所述漏区在所述栅极沟槽内的侧面的部分构成第二层部，所述第二层部的平均厚度大于所述第一层部的平均厚度；以及，
一栅极导电层，形成在所述衬底的所述栅极介质层上并位于所述栅极沟槽内，并且所述栅极导电层从所述栅极介质层的所述第一层部延伸至所述第二层部，以使所述栅极导电层分别与所述源区和所述漏区均具有一交叠区域。
可选的，所述源区和所述漏区均靠近所述栅极沟槽的开口部，以及所述源区和所述漏区的侧缘边界均延伸至所述栅极沟槽靠近所述开口部的侧壁；
所述栅极介质层覆盖所述栅极沟槽的底壁和侧壁，并且所述栅极介质层的所述第二层部覆盖所述栅极沟槽靠近所述开口部的部分，以使所述第二层部覆盖所述源区和所述漏区中延伸至所述栅极沟槽侧壁的部分；以及，
所述栅极导电层填充所述栅极沟槽，以及所述栅极导电层中靠近所述栅极沟槽开口部的部分与所述源区和所述漏区具有所述交叠区域。
可选的，所述源区和所述漏区均从所述衬底的顶表面向所述衬底的内部延伸至第一深度，所述栅极导电层的顶表面不高于所述衬底的顶表面并位于所述衬底的第二深度；并且，所述第一深度大于所述第二深度，以使所述源区和所述漏区分别与所述栅极导电层在所述第一深度至所述第二深度的深度区间内相互交叠。
可选的，所述栅极导电层的顶部低于所述栅极沟槽的开口部，以形成一容置空间在所述栅极沟槽中并位于所述栅极导电层的上方；以及，所述晶体管还包括：
一绝缘层，填充在所述栅极沟槽的所述容置空间中，以覆盖所述栅极导电层。
可选的，所述栅极介质层的所述第一层部的平均厚度小于3nm，所述栅极介质层的所述第二层部的平均厚度大于等于3nm。
可选的，所述衬底上还形成有一隔离层，所述隔离层覆盖所述衬底对应所述源区和所述源区的顶表面。
可选的，所述衬底中还形成有一阱区，所述源区和所述漏区均形成在所述阱区中。
可选的，所述栅极介质层的所述第一层部(110a)具有第一厚度和第二厚度，所述第二层部(110b)具有所述第二厚度，所述第一层部具有所述第二厚度的部分位于所述交叠区域(D)和所述沟道区域(C)的交界处，并且从所述交叠区域和所述沟道区域的交界处至所述沟道区域的中心，所述第一层部由所述第二厚度缩减至所述第一厚度。
本发明的又一目的在于提供一种半导体器件，所述半导体器件包括如上所述的晶体管。
可选的，所述半导体器件为存储器，并利用所述晶体管构成所述存储器的存储晶体管。
可选的，所述存储器具有至少一个有源区，所述存储晶体管形成在所述有源区中。
可选的，所述存储器的一个所述有源区中形成有两个所述存储晶体管，并且两个所述存储晶体管的源区共用。
在本发明提供的晶体管中，栅极介质层在不同区域内具备不同的厚度，即，使栅极介质层在栅极导电层与源区/漏区的交叠区域具备更大的厚度，从而可有效缓解晶体管的栅感应漏电电流(GIDL)现象；并且，在增加栅极介质层对应交叠区域的厚度的情况下，没有明显的改变栅极介质层对应沟道区域的厚度，从而仍能够确保晶体管的开关性能。可见，本发明提供的晶体管，在顺应器件尺寸的不断缩减的趋势下，能够基于不改变其开启电压的情况下，同时有效降低晶体管的漏电流现象，以提供晶体管的整体性能。
附图说明
图1a为本发明实施例一中的晶体管的结构示意图；
图1b为本发明实施例一中的晶体管其栅极介质层的放大示意图；
图2为本发明实施例二中的半导体器件的结构示意图；
图3为本发明实施例三中的晶体管的形成方法的流程示意图；
图4a～图4g为本发明实施例三中的晶体管的形成方法在其制备过程中的结构示意图。
其中，附图标记如下：
100/200-衬底； 200a-掺杂区；
101/201-源区； 201a-第一区域；
102/202-漏区； 202a-第二区域；
103/203-栅极沟槽； 110/210-栅极介质层；
110a/210a-第一层部； 110b/210b-第二层部；
120/220-栅极导电层； 130/230-绝缘层；
140/240-隔离层； 250-隔离结构；
260-变异区；
C-沟道区域； D-交叠区域；
W-阱区； AA-有源区；
+X-第一方向； -X-第二方向；
L1-第一厚度； L2-第二厚度。
具体实施方式
现有的晶体管中为确保其正常的功能，通常需要使其栅极结构延伸至源区和漏区，即栅极结构与源区和漏区之间均具有一交叠区域。然而，正是由于栅极结构与漏区之间存在有所述交叠区域，从而容易引发栅感应漏电电流(GIDL)的现象，使栅感应漏电电流(GIDL)成为器件漏电流的主要因素之一。
为解决上述技术问题，传统的方法是将增加栅极介质层的厚度或者使用漏极轻掺杂(LDD)技术。但是，增加栅极介质层的厚度会进一步导致开启电压和功耗的增加，以及使用漏极轻掺杂(LDD)技术会增加制作工艺流程及成本。
有鉴于此，本发明提供了一种晶体管，所述晶体管能够在不改变晶体管的开启电压和动态功耗的前提下，改善晶体管的栅感应漏电电流(GIDL) 的现象，以提高晶体管的可靠性并可降低晶体管的静态功耗，有利于提升晶体管的整体性能。
以下结合附图和具体实施例对本发明提出的晶体管及其形成方法、半导体器件作进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
实施例一
图1a为本发明实施例一中的晶体管的结构示意图，图1b为本发明实施例一中的晶体管其栅极介质层的放大示意图。如图1a和图1b所示，晶体管包括：
一衬底100，所述衬底100中形成有一源区101和一漏区102，并且所述衬底100中从所述源区101至所述漏区102的部分用于构成所述晶体管的沟道区域C；
一栅极介质层110，覆盖所述衬底100中对应所述沟道区域C的部分，并延伸覆盖所述源区101和所述漏区102；其中，所述栅极介质层100中对应所述沟道区域C的部分构成第一层部110a，所述栅极介质层110中覆盖所述源区101和所述漏区102的部分构成第二层部110b，所述第二层部 110b的平均厚度大于所述第一层部110a的平均厚度；以及，
一栅极导电层120，形成在所述衬底100的所述栅极介质层110上，并且所述栅极导电层120从所述栅极介质层110的所述第一层部110a延伸至所述第二层部110b，以使所述栅极导电层120分别与所述源区101和所述漏区均102具有一交叠区域D。
即，由于晶体管的栅极介质层110在不同区域具有不同的厚度，具体的说，对应沟道区域C具有第一厚度，对应源区101和漏区102具有第二厚度，并且第二厚度大于第一厚度。其中，所述栅极介质层110在对应沟道区域C的第一层部110a的平均厚度可根据其晶体管的实际需求调整，以确保不会对晶体管的导通性能造成影响，从而不会使晶体管的开启电压增大；在此基础上，可相应的增加栅极介质层110中对应源区和漏区的第二层部110b的平均厚度，使第二层部110b的平均厚度大于第一层部110a的平均厚度，如此即可有效缓解栅感应漏电电流(GIDL)，减小晶体管的漏电流，以进一步提高晶体管的整体性能。可见，本发明提供的晶体管能够在保证晶体管的导通性能的基础上，减小晶体管的栅感应漏电电流(GIDL)，进而可对晶体管的整体性能进行改善。具体实施例中，所述栅极介质层110的第二层部110b的第二厚度例如为大于等于3nm，所述栅极介质层110的第一层部110a的第一厚度例如为小于3nm，所述第一层部110a的第一厚度可进一步为2nm。
继续参考图1b所示，优选的方案中，所述栅极介质层110的所述第一层部110a不仅具有第一厚度L1，还具有第二厚度L2，其中第二厚度大于第一厚度。所述第一层部110a具有所述第二厚度L2的部分在所述交叠区域D和所述沟道区域C的交界处，并且从所述交叠区域D和所述沟道区域C的边界处至所述沟道区域C的中心，所述第一层部110a由第二厚度L2 缩减至第一厚度L1。可以理解为，从所述沟道区域C靠近交叠区域D的部分至与所述交叠区域D，所述栅极介质层110的厚度逐渐增加，以使栅极介质层110在沟道区域C的边界处(即，沟道区域C和交叠区域D的交界处)也相应的具备较大的厚度，进一步缓解交叠区域D靠近沟道区域C的边界处的栅感应漏电电流(GIDL)。
应当认识到，具有第二厚度的第二层部110b的平均厚度仍然大于具有第一厚度和第二厚度的第一层部110a的平均厚度。
需说明的是，所述晶体管可以为平面型晶体管，也可以为沟槽型晶体管。本实施例中，以构成型晶体管为例进行解释说明。
继续参考图1a所示，所述衬底100中形成有一栅极沟槽103，所述栅极沟槽103位于所述源区101和所述漏区102之间，并且所述衬底的所述栅极沟槽103的底部更下沉于所述源区101和所述漏区102，以构成晶体管的内埋沟道区域。其中，所述源区101和所述漏区102均靠近所述栅极沟槽103的开口部，以及所述源区101和所述漏区102的侧缘边界均延伸至所述栅极沟槽103靠近开口部的侧壁。所述栅极介质层110覆盖所述栅极沟槽103的底壁和侧壁，并且所述栅极介质层110覆盖所述源区101和所述漏区102在栅极沟槽103内的侧面，其中，所述栅极介质层110的所述第二层部110b覆盖所述栅极沟槽靠近开口部的部分，以使所述第二层部110b覆盖所述源区101和所述漏区102中延伸至所述栅极沟槽103侧壁的部分。以及，所述栅极导电层120填充所述栅极沟槽103，以及所述栅极导电层120中靠近所述栅极沟槽103开口部的部分与所述源区101和所述漏区102具有所述交叠区域D。
如图1a所示，针对沟道型晶体管而言，由栅极导电层120和栅极介质层110构成的栅极结构形成在栅极沟槽103中，所述源区101和所述漏区 102分别设置在栅极构成103的两侧，因此，晶体管的内埋沟道区域C即为沿着栅极沟槽103的沟槽侧壁和沟槽底壁从源区101至所述漏区102之间的区域。即，在晶体管导通时，在衬底100靠近栅极沟槽103的侧壁和底壁的区域(对应沟道区域C)中可反型形成一U型的导电沟道，相当于从源极101至漏极102的电流流通路径呈现U型路径，从而提高了导电沟道的长度。如此一来，随着存储器尺寸的缩减，即使源区101和漏区102 之间的绝对距离缩减，然而，由于所形成的导电沟道为U型导电沟道，从而可有效改善晶体管的短沟道效应。
进一步的，所述源区101和所述漏区102均从所述衬底100的顶表面向所述衬底100的内部延伸至所述衬底的第一深度，所述栅极导电层120 的顶表面不高于所述衬底100的顶表面并位于所述衬底的第二深度。并且，所述第一深度大于所述第二深度，以使所述源区101和所述漏区102分别与所述栅极导电层120在所述第一深度至所述第二深度的深度区间内相互交叠。即，所述第一深度和所述第二深度之间的区域构成所述交叠区域D。
优选的方案中，所述栅极导电层120的顶表面低于所述衬底100的顶表面，即所述栅极导电层120的顶表面低于所述源区101和所述漏区102 的顶部边界。如此，即可减少栅极导电层120覆盖源区和漏区的面积，从而可有效改善电场变化而产生结电流的现象。
承上所述，栅极导电层120的顶表面低于所述衬底100的顶表面，即相当于所述栅极导电层120的顶部低于所述栅极沟槽103的开口部(或者可以认为是栅极沟槽的开口部)，从而可构成一容置空间在所述栅极沟槽 103中并位于所述栅极导电层120的上方。
可选的，所述晶体管还包括一绝缘层130，所述绝缘层130填充在所述栅极沟槽103的所述容置空间中，以覆盖所述栅极导电层120。即，利用所述栅极沟槽103的所述容置空间不仅能够对栅极导电层120进行更好的隔离保护(例如，可避免由于绝缘层130的位移偏差而导致栅极导电层 120部分暴露出的问题)；并且，通过所述容置空间还能够自对准地形成所述绝缘层130，有利于简化制备工艺。
继续参考图1a所示，所述衬底100中还形成有一阱区W，所述源区 101和所述漏区102均形成在所述阱区W中，所述阱区W中的离子掺杂浓度低于所述源区101和所述漏区102中的离子掺杂浓度。以及，所述阱区 W的掺杂深度低于所述栅极沟槽103的深度，以使形成在所述栅极沟槽103 中的栅极导电层120围绕在所述阱区W中。当晶体管导通时，在阱区W中形成导电沟道。进一步的，所述阱区W的掺杂类型可根据所形成的晶体管的类型决定，例如，当所述晶体管为N型晶体管，则所述阱区W可相应的掺杂磷离子(P)；当所述晶体管为P型晶体管，则所述阱区W可相应的掺杂硼离子(B)。
此外，所述衬底100上还形成有一隔离层140，所述隔离层140覆盖所述衬底对应所述源区101和所述源区102的顶表面，以避免所述源区101 和所述漏区102从所述衬底100的顶表面暴露出，从而可对源区和漏区进行隔离保护，防止后续的工艺制程中对所述源区和所述漏区造成损伤。
本实施例中，衬底100中形成有栅极沟槽103，基于此所述隔离层140 可覆盖所述衬底100中未对应所述栅极沟槽103的部分。或者，可以理解为所述隔离层140中形成有一开口，所述开口与所述栅极沟槽103对齐，此时，所述绝缘层130在填充所述栅极沟槽103的同时，填充所述开口，进而可使自对准形成的绝缘层130的顶表面与所述隔离层140的顶表面齐平。
实施例二
基于以上所述的晶体管，本发明还提供了一种半导体器件，所述半导体器件包括如上所述的晶体管。本实施例中，以所述半导体器件为存储器为例，并以利用如上所述的晶体管构成存储器的存储晶体管为例进行解释说明。
图2为本发明实施例二中的半导体器件的结构示意图。如图2所示，所述半导体器件具有至少一个有源区AA，所述存储晶体管形成在所述有源区中所述有源区AA中。本实施例中，所述存储器具有多个有源区AA，相邻的所述有源区AA利用一隔离结构250相互隔离。
具体的，所述存储晶体管包括：
一衬底200，所述衬底200上定义有至少一个有源区AA；以及，在所述有源区AA的衬底200中形成有一源区201和一漏区202，并且从所述源区201至所述漏区202的衬底用于构成存储晶体管的沟道区域C；
一栅极介质层210，覆盖所述衬底200中对应所述沟道区域C的部分，并延伸覆盖所述源区201和所述漏区202；其中，所述栅极介质层210中覆盖所述沟道区域C的部分构成第一层部210a，所述栅极介质层210中覆盖所述源区201和所述漏区202的部分构成第二层部210b，所述第二层部 210b的平均厚度大于所述第一层部210a的平均厚度；以及，
一栅极导电层220，形成在所述衬底200的所述栅极介质层210上，并且所述栅极导电层220从所述栅极介质层210的所述第一层部210a延伸至所述第二层部210b，以使所述栅极导电层220分别与所述源区201和所述漏区202均具有一交叠区域D。
由于存器晶体管中，其栅极介质层在不同位置上具备不同的厚度，从而可在确保存储晶体管的导通性能(例如，不影响晶体管的开启电压)的基础上，改善存储晶体管的栅感应漏电电流(GIDL)，以减小存储晶体管的漏电流，从而可提高存储晶体管的整体性能，进而能够相应的提高半导体器件的性能。其中，所述栅极介质层210的所述第一层部210a的平均厚度例如为小于3nm，所述栅极介质层210的所述第二层部210b的平均厚度例如大于等于3nm。
本实施例中，晶体管用于构成存储器的存储晶体管，因此所述栅极导电层220可相应的连接至存储器的字线，所述源区201可相应的连接至存储器的位线，以及所述漏区202可连接至存储器的电容器上。
继续参考图2所示，本实施例中，在存储器的一个所述有源区AA中形成有两个所述存储晶体管，并且两个所述存储晶体管的源区201共用，以构成一存储晶体管对。
与实施例一类似的，所述存储晶体管为沟槽型晶体管，以提高存储器中存储单元的密集程度。即，在衬底200中形成有栅极沟槽203，所述栅极介质层210和所述栅极导电层220依次形成在所述栅极沟槽203中。
进一步的，所述栅极导电层220的顶部低于所述栅极沟槽203的开口部，从而在栅极构成203中且位于所述栅极导电层220的上方可形成一容置空间。以及，在所述容置空间还填充有绝缘层230，以利用所述绝缘层 230对栅极导电层220进行隔离保护。
继续参考图2所示，所述衬底200中还形成有一阱区W，所述源区201 和所述漏区202均形成在所述阱区W中。此外，所述衬底200上还形成有一隔离层240，所述隔离层240覆盖所述衬底对应所述源区201和所述源区202的顶表面，以避免所述源区201和所述漏区202从所述衬底200的顶表面暴露出，从而可对源区和漏区进行隔离保护，防止后续的工艺制程中对所述源区和所述漏区造成损伤。
实施例三
图3为本发明实施例三中的晶体管的形成方法的流程示意图，图4a～图4g为本发明实施例三中的晶体管的形成方法在其制备过程中的结构示意图。此外，本实施例中结合具有如上所述的晶体管的半导体器件的形成方法进行说明。
本实施例中，具有如上所述的晶体管的半导体器件为存储器，因此下面参考附图，并结合晶体管的形成方法对存储器的形成方法进行说明。
在步骤S100中，参考图4a和图4b所示，提供一衬底200，所述衬底 200中具有一用于形成源区的第一区域201a和一用于形成漏区的第二区域 202a，并且所述衬底200中从所述第一区域201a至所述第二区域202a的部分用于构成晶体管的沟道区域C。
进一步的，所述衬底200中形成有一阱区W，后续所形成的源区和漏区均形成在所述阱区W中。其中，所述源区和所述漏区可在形成栅极介质层之前形成，即可在该步骤中通过离子注入工艺对所述第一区域201a和第二区域202a进行掺杂；也可以在形成栅极导电层之后形，即在形成晶体管的栅极结构之后形成。
本实施例中，所形成的晶体管为沟槽型晶体管，因此后续需要在所述衬底200中形成栅极沟槽。基于此，本实施例中可以将源区、漏区以及栅极沟槽的形成步骤相结合，以简化工艺流程。
具体的，所述源区、漏区以及栅极沟槽的形成步骤包括：
首先，参考图4a所示，对所述衬底200执行离子注入工艺，以在所述衬底200中形成一掺杂区200a，所述掺杂区200a从所述衬底200的顶表面向所述衬底200的内部延伸；需说明的是，此时所述第一区域201a和所述第二区域20a中均掺杂有离子，并且所述掺杂区200a形成在所述阱区W 中，所述掺杂区200a的掺杂浓度大于所述阱区W的掺杂浓度；
接着，参考图4b所示，形成一栅极沟槽203在所述衬底200中，并利用所述栅极沟槽203分隔所述第一区域201a和所述第二区域202a，并且位于所述第一区域201a中的掺杂区构成所述源区201，位于所述第二区域 202a中的掺杂区构成所述漏区202。或者也可以理解为，利用所述栅极沟槽203使所述掺杂区分隔成多段，并且位于所述栅极沟槽203相对的两侧上的掺杂区分别构成了所述源区201和所述漏区202。
如图4b所示，针对沟槽型晶体管，所述衬底200中从所述第一区域 201a(源区201)至所述第二区域202a(漏区202)的部分，即相应的为，所述衬底200中围绕所述栅极沟槽203的边界并从所述源区201至所述漏区202之间的部分。因此，所形成的沟槽型晶体管的沟道区域C即为围绕所述栅极沟槽203边界的区域。
优选的方案中，在执行离子注入工艺之前，还包括在所述衬底200上形成一隔离层240，所述隔离层240覆盖所述衬底200的顶表面。如此，在后续执行离子注入工艺以形成重掺杂区200a时，注入离子穿过所述隔离层240注入到所述衬底200中，避免了注入离子直接从暴露出的衬底顶表面注入，有效改善了因离子注入工艺而对衬底造成损伤的问题。基于此，在后续形成栅极沟槽203时，即同时对所述隔离层240和所述衬底200执行刻蚀工艺，以形成所述栅极沟槽203，并使剩余的隔离层240覆盖衬底 200中对应源区201和漏区202的部分。
此外，本实施例中，所形成的晶体管用于构成存储器的存储晶体管。即，相当于存储器的形成方法，因此，可在所述衬底200上定义有多个用于形成存储晶体管的有源区AA，以及相邻的有源区AA之间利用隔离结构 250相互隔离。进一步的，在一个有源区AA中可形成有两个存储晶体管，并且两个存储晶体管可共用源区201，即所述源区201形成在两个存储晶体管之间。
在步骤S200中，参考图4c～图4e所示，形成一栅极介质层210在所述衬底200上，所述栅极介质层210覆盖所述衬底200中对应所述沟道区域 C的部分，并延伸覆盖所述第一区域201a和所述第二区域202a。本实施例中，在形成所述栅极介质层210之前，已经在第一区域中形成源区以及在第二区域中形成漏区，因此所述栅极介质层210延伸覆盖所述源区201和所述漏区202。
其中，所述栅极介质层210中对应所述沟道区域C的部分构成第一层部210a，所述栅极介质层210中覆盖所述源区和所述漏区的部分构成第二层部210b，并且所述第二层部210b的平均厚度大于所述第一层部210a的平均厚度。
即，所形成的栅极介质层210在不同的位置上具有不同的厚度。以下提供一种栅极介质层210的制备方法，用于控制所形成的栅极介质层210 的厚度。
形成栅极介质层210的第一步骤中，具体参考图4c和图4d所示，执行至少两次的倾斜离子注入工艺，以在所述栅极沟槽203靠近开口部的侧壁上形成变异区260。其中，两次所述倾斜离子注入工艺是在所述第一区域(源区201)与所述第二区域(漏区202)之间分别以偏向相反的方向执行离子注入，以分别在所述栅极沟槽203靠近所述源区201的侧壁上和所述栅极沟槽靠近所述漏区202的侧壁上均形成所述变异区260。例如，两次倾斜离子注入工艺分别以偏向所述第一区域(源区201)的方向和偏向所述第二区域(漏区202)的方向执行离子注入。应当认识到，此处所述的“栅极沟槽203靠近源区201和靠近漏区202的部分”包括：栅极沟槽 203位置对应所述源区201和所述漏区202的部分。
具体的说，通过在栅极沟槽203靠近源区201和靠近漏区202的位置上形成变异区260，所述变异区260在后续的氧化过程中具备较高的氧化效率，从而在变异区260上能够形成厚度更大的氧化层。
进一步的，所述变异区260例如为掺杂有氟离子的掺杂区，由于所述变异区260中掺杂有氟离子，从而具备更快的氧化速率，相应的所述倾斜离子注入工艺的注入离子包括含氟离子，或者可以理解为所述倾斜离子注入工艺的工艺气体为含氟气体，例如可以包括氟化硼(BF3)。
本实施例中，所述晶体管用于构成存储晶体管，并且一个有源区AA中形成有两个共用源区201的存储晶体管，即，一个有源区AA中依次顺序排布了一个漏区202、一个源区201和一个漏区202。因此，在执行倾斜离子注入工艺的过程中，如图4c所示，第一次倾斜离子注入工艺时，在源区201 和漏区202之间以朝向第一方向(+X方向)执行离子注入工艺，其中，所述第一方向(+X方向)相对于图4c中的左边晶体管而言，是以偏向左边晶体管的源区201的方向，而所述第一方向(+X方向)相对于图4c中右边晶体管而言，是以偏向右边晶体管的漏区202的方向。接着参考图4d所示，第二次倾斜离子注入工艺时，在源区201和漏区202之间以朝向第二方向 (-X方向)执行离子注入工艺，其中，所述第二方向(-X方向)与第一方向(+X方向)为相反的方向，以及，所述第二方向(-X方向)相对于图4d 中的左边晶体管而言，是以偏向左边晶体管的漏区202的方向，而所述第二方向(-X方向)相对于图4d中右边晶体管而言，是以偏向右边晶体管的源区2012的方向。即，本实施例中，通过如上两次的倾斜离子注入工艺，以分别在栅极沟槽203靠近源区201和靠近漏区202的侧壁上均形成变异区260。
优选的方案中，所述变异区260从所述源区201和所述漏区202进一步延伸至部分所述沟道区域C中，即靠近源区201和漏区202的部分沟道区域C上也形成有所述变异区260。如图4c和图4d所示，所述变异区260 越过所述源区201和所述漏区202的边界继续往所述沟道区域C的中心延伸预定距离，其中所述沟道区域C的中心即为，在所述衬底200中从所述源区201至所述漏区202的电流流通路径的中心。
需要说明的是，所述变异区260的形成区域可根据栅极沟槽203的开口尺寸，相应的调节倾斜离子注入时的注入角度。例如，倾斜离子注入工艺中，离子束与衬底表面的夹角小于等于80°。
形成栅极介质层210的第二步骤中，具体参考图4e所示，执行氧化工艺，以形成栅极介质层210在所述栅极沟槽的底壁和侧壁上。其中，所述栅极介质层210中对应所述变异区260的部分具有第二厚度，所述栅极介质层210中非对应所述变异区的部分具有第一厚度；并且，所述栅极沟槽 203对应所述变异区260的部分的氧化速率大于所述栅极沟槽203非对应所述变异区的部分的氧化速率，从而可使第二厚度大于第一厚度。
如上所述，所述变异区260形成在栅极沟槽203靠近源区201和靠近漏区202的侧壁上，即相当于对应源区201和对应漏区202的位置上均形成有变异区260，因此栅极介质层210覆盖所述源区201和所述漏区202 的第二层部210b具备第二厚度，而栅极介质层210对应沟道区域C的第一层部210c至少具备第一厚度。
此外，本实施例中，所述变异区260从所述源区201和所述漏区202 还进一步延伸至部分沟道区域C中，因此，对应所述沟道区域C靠近源区 201和漏区202的区域上的第一层部210a也相应的具备第二厚度。即，本实施例中，所述栅极介质层210的所述第一层部210a具有第一厚度和第二厚度，其中所述第一层部210a在沟道区域C的边界处具有第二厚度，并且从所述沟道区域C的边界处至所述沟道区域C的中心，所述第一层部210a 由所述第二厚度缩减至所述第一厚度。
由此，即可使所形成的栅极介质层210中，覆盖所述第一区域(源区 201)和所述第二区域(漏区202)的第二层部210b的平均厚度大于对应所述沟道区域C的第一层部210a的平均厚度。
在步骤S300中，参考图4f和图4g所示，形成一栅极导电层220在所述衬底100的所述栅极介质层210上，所述栅极导电层220从所述栅极介质层210的所述第一层部210a延伸至所述第二层部210b，以使所述栅极导电层220分别与所述第一区域(源区201)和所述第二区域(漏区202) 均具有一交叠区域D。
由于栅极介质层210中覆盖源区201和漏区202的第二层部210b具有较大的厚度，从而使栅极导电层220与源区201和漏区202之间可能够在厚度较大的介质层下相互隔离，从而可缓解所形成的晶体管的栅感应漏电电流(gate-induced drain leakage，GIDL)，进而减小所形成的晶体管的漏电流。并且在增加栅极介质层210的第二层部210b的厚度的基础上，能够避免对第一层部210a的造成影响，因此仍然可确保所形成的晶体管的开关性能。
具体的，所述栅极导电层220的形成步骤例如为：
步骤一，形成一导电材料层在所述衬底200上，所述导电材料层覆盖所述衬底200并填充述栅极沟槽203；
步骤二，对所述导电材料层执行回刻蚀工艺，去除所述导电材料层中覆盖所述衬底200的部分，并保留所述导电材料层中填充所述栅极沟槽203 的部分以构成所述栅极导电层220。
继续参考图4f所示，优选的方案中，在对所述导电材料层的回刻蚀工艺中，在去除导电材料层中覆盖衬底200的部分之后，还可进一步对填充在栅极沟槽203中的导电材料层继续执行回刻蚀工艺，以减小导电材料层的高度。如此，即可使最终所述形成的栅极导电层220的顶部低于所述栅极沟槽203的开口部，从而能够形成一容置空间在所述栅极沟槽203中并位于所述栅极导电层220的上方。
接着参考图4g所示，在填充所述栅极导电层220之后，还可进一步包括：填充一绝缘层230在所述栅极沟槽203的所述容置空间中，以覆盖所述栅极导电层220。即，所述绝缘层230能够自对准地填充在所述容置空间中，从而可利用所述绝缘层230对所述栅极导电层220进行隔离保护。
进一步的，所述绝缘层230可采用平坦化工艺(例如，化学机械研磨工艺)自对准地形成在所述栅极沟槽中，即本实施例中，可利用隔离层240 为有研磨停止层，研磨停止于隔离层240上，从而使所形成的绝缘层230 的顶表面和所述隔离层240的顶表面齐平。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (17)

1.一种晶体管的形成方法，其特征在于，包括：
提供一衬底，所述衬底中具有一用于形成源区的第一区域和一用于形成漏区的第二区域；
形成一栅极沟槽在所述衬底中，并利用所述栅极沟槽分隔所述第一区域和所述第二区域，所述衬底中沿着所述栅极沟槽底部的部分用于构成晶体管的内埋沟道区域；
形成一栅极介质层在所述衬底的所述栅极沟槽上，以覆盖所述沟道区域，并延伸覆盖所述第一区域和所述第二区域在所述栅极沟槽内的侧面；其中，所述栅极介质层中覆盖所述沟道区域的部分构成第一层部，所述栅极介质层中覆盖所述第一区域和所述第二区域的部分构成第二层部，所述第二层部的平均厚度大于所述第一层部的平均厚度；以及，
形成一栅极导电层在所述衬底的所述栅极介质层上并形成在所述栅极沟槽内，所述栅极导电层从所述栅极介质层的所述第一层部延伸至所述第二层部，以使所述栅极导电层分别与所述第一区域和所述第二区域均具有一交叠区域；其中，所述栅极介质层的所述第一层部具有第一厚度和第二厚度，所述第一层部在所述交叠区域和所述沟道区域的交界处具有所述第二厚度，并且从所述交叠区域和所述沟道区域的交界处至所述沟道区域的中心，所述第一层部由所述第二厚度缩减至所述第一厚度；
以及，所述栅极导电层的顶部低于所述栅极沟槽的开口部，以形成一容置空间在所述栅极沟槽中并位于所述栅极导电层的上方，并填充一绝缘层在所述栅极沟槽的所述容置空间中，以覆盖所述栅极导电层。
2.如权利要求1所述的晶体管的形成方法，其特征在于，在形成所述栅极沟槽之前，还包括：对所述衬底执行离子注入工艺，以在所述衬底的所述第一区域和所述第二区域中均形成一掺杂区，所述掺杂区从所述衬底的顶表面向所述衬底的内部延伸；以及，
在形成所述栅极沟槽之后，利用所述栅极沟槽分隔所述第一区域和所述第二区域，并使位于所述第一区域中的掺杂区构成所述源区，位于所述第二区域中的掺杂区构成所述漏区。
3.如权利要求1所述的晶体管的形成方法，其特征在于，所述栅极介质层的形成方法包括：
执行至少两次倾斜离子注入工艺，以在所述栅极沟槽靠近开口部的侧壁上形成变异区；其中，所述两次倾斜离子注入工艺是在所述第一区域与所述第二区域之间分别以偏向相反的方向执行离子注入，以在所述栅极沟槽靠近所述第一区域的侧壁上和所述栅极沟槽靠近所述第二区域的侧壁上均形成所述变异区；以及，
执行氧化工艺，以形成所述栅极介质层在所述栅极沟槽的底壁和侧壁上；其中，所述栅极介质层中非对应所述变异区的部分具有第一厚度，所述栅极介质层中对应所述变异区的部分具有第二厚度，并且，所述栅极沟槽对应所述变异区的部分的氧化速率大于所述栅极沟槽非对应所述变异区的部分的氧化速率，以使所述第二厚度大于所述第一厚度。
4.如权利要求3所述的晶体管的形成方法，其特征在于，所述变异区从所述第一区域和所述第二区域延伸至部分所述沟道区域中，以使所述栅极介质层中对应所述沟道区域且靠近所述第一区域和所述第二区域的部分具备所述第二厚度。
5.如权利要求3所述的晶体管的形成方法，其特征在于，所述倾斜离子注入工艺的注入离子包括含氟离子。
6.如权利要求1所述的晶体管的形成方法，其特征在于，所述栅极导电层的形成方法包括：
形成一导电材料层在所述衬底上，所述导电材料层覆盖所述衬底并填充所述栅极沟槽；以及，
对所述导电材料层执行回刻蚀工艺，去除所述导电材料中覆盖所述衬底的部分，并保留所述导电材料层中填充所述栅极沟槽的部分以构成所述栅极导电层。
7.如权利要求1所述的晶体管的形成方法，其特征在于，所述栅极介质层的所述第一层部的平均厚度小于3nm，所述栅极介质层的所述第二层部的平均厚度大于等于3nm。
8.一种晶体管，其特征在于，包括：
一衬底，所述衬底中形成有一源区、一漏区以及在所述源区和所述漏区之间的栅极沟槽，并且所述衬底的所述栅极沟槽的底部更下沉于所述源区和所述漏区，以构成晶体管的内埋沟道区域；
一栅极介质层，所述栅极介质层为氧化物层且覆盖所述衬底中对应所述沟道区域的部分，并延伸覆盖所述源区和所述漏区在所述栅极沟槽内的侧面；其中，所述栅极介质层中覆盖所述沟道区域的部分构成第一层部，所述栅极介质层中覆盖所述源区和所述漏区在所述栅极沟槽内的侧面的部分构成第二层部，所述第二层部的平均厚度大于所述第一层部的平均厚度；以及，
一栅极导电层，形成在所述衬底的所述栅极介质层上并位于所述栅极沟槽内，并且所述栅极导电层从所述栅极介质层的所述第一层部延伸至所述第二层部，以使所述栅极导电层分别与所述源区和所述漏区均具有一交叠区域；其中，所述栅极介质层的所述第一层部具有第一厚度和第二厚度，所述第二层部具有所述第二厚度，所述第一层部具有所述第二厚度的部分位于所述交叠区域和所述沟道区域的交界处，并且从所述交叠区域和所述沟道区域的交界处至所述沟道区域的中心，所述第一层部由所述第二厚度缩减至所述第一厚度；
以及，所述栅极导电层的顶部低于所述栅极沟槽的开口部，以形成一容置空间在所述栅极沟槽中并位于所述栅极导电层的上方，在所述栅极沟槽的所述容置空间中还填充有绝缘层，以覆盖所述栅极导电层。
9.如权利要求8所述的晶体管，其特征在于：
所述源区和所述漏区均靠近所述栅极沟槽的开口部，以及所述源区和所述漏区的侧缘边界均延伸至所述栅极沟槽靠近所述开口部的侧壁；
所述栅极介质层覆盖所述栅极沟槽的底壁和侧壁，并且所述栅极介质层的所述第二层部覆盖所述栅极沟槽靠近所述开口部的部分，以使所述第二层部覆盖所述源区和所述漏区中延伸至所述栅极沟槽侧壁的部分；以及，
所述栅极导电层填充所述栅极沟槽，以及所述栅极导电层中靠近所述栅极沟槽开口部的部分与所述源区和所述漏区具有所述交叠区域。
10.如权利要求9所述的晶体管，其特征在于，所述源区和所述漏区均从所述衬底的顶表面向所述衬底的内部延伸至第一深度，所述栅极导电层的顶表面不高于所述衬底的顶表面并位于所述衬底的第二深度；并且，所述第一深度大于所述第二深度，以使所述源区和所述漏区分别与所述栅极导电层在所述第一深度至所述第二深度的深度区间内相互交叠。
11.如权利要求8所述的晶体管，其特征在于，所述栅极介质层的所述第一层部的平均厚度小于3nm，所述栅极介质层的所述第二层部的平均厚度大于等于3nm。
12.如权利要求8所述的晶体管，其特征在于，所述衬底上还形成有一隔离层，所述隔离层覆盖所述衬底对应所述源区和所述源区的顶表面。
13.如权利要求8所述的晶体管，其特征在于，所述衬底中还形成有一阱区，所述源区和所述漏区均形成在所述阱区中。
14.一种半导体器件，其特征在于，包括如权利要求8-13任一项所述的晶体管。
15.如权利要求14所述的半导体器件，其特征在于，所述半导体器件为存储器，并利用所述晶体管构成所述存储器的存储晶体管。
16.如权利要求15所述的半导体器件，其特征在于，所述存储器具有至少一个有源区，所述存储晶体管形成在所述有源区中。
17.如权利要求16所述的半导体器件，其特征在于，所述存储器的一个所述有源区中形成有两个所述存储晶体管，并且两个所述存储晶体管的源区共用。
CN201810196012.4A 2018-03-09 2018-03-09 晶体管及其形成方法、半导体器件 Active CN108511518B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201810196012.4A CN108511518B (zh) 2018-03-09 2018-03-09 晶体管及其形成方法、半导体器件
PCT/CN2019/077501 WO2019170144A1 (en) 2018-03-09 2019-03-08 Transistor, forming method thereof, and semiconductor device
US17/001,212 US11404551B2 (en) 2018-03-09 2020-08-24 Trench-gate transistor with gate dielectric having a first thickness between the gate electrode and the channel region and a second greater thickness between the gate electrode and the source/drain regions
US17/722,593 US20220238675A1 (en) 2018-03-09 2022-04-18 Trench-gate transistor with gate dielectric having a first thickness between the gate electrode and the channel region and a second greater thickness between the gate electrode and the source/drain regions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810196012.4A CN108511518B (zh) 2018-03-09 2018-03-09 晶体管及其形成方法、半导体器件

Publications (2)

Publication Number Publication Date
CN108511518A CN108511518A (zh) 2018-09-07
CN108511518B true CN108511518B (zh) 2024-02-06

Family

ID=63377364

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810196012.4A Active CN108511518B (zh) 2018-03-09 2018-03-09 晶体管及其形成方法、半导体器件

Country Status (3)

Country Link
US (2) US11404551B2 (zh)
CN (1) CN108511518B (zh)
WO (1) WO2019170144A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108511518B (zh) 2018-03-09 2024-02-06 长鑫存储技术有限公司 晶体管及其形成方法、半导体器件
CN110911407A (zh) * 2018-09-18 2020-03-24 长鑫存储技术有限公司 半导体器件及其形成方法
US12069851B2 (en) * 2019-08-16 2024-08-20 Fujian Jinhua Integrated Circuit Co., Ltd. Transistor, memory and method of forming same
CN111640793A (zh) * 2019-08-16 2020-09-08 福建省晋华集成电路有限公司 晶体管及其形成方法
CN111463205B (zh) * 2020-04-08 2022-07-19 福建省晋华集成电路有限公司 存储器及其形成方法
CN112151616B (zh) * 2020-08-20 2022-12-16 中国科学院微电子研究所 一种堆叠mos器件及其制备方法
CN114975441A (zh) * 2021-02-23 2022-08-30 长鑫存储技术有限公司 半导体结构及其形成方法
CN113078158B (zh) * 2021-03-10 2022-06-14 长鑫存储技术有限公司 半导体结构及半导体结构的制作方法
CN113054005B (zh) * 2021-03-11 2022-03-22 长鑫存储技术有限公司 半导体结构及其形成方法
US11610972B2 (en) * 2021-05-07 2023-03-21 Applied Materials, Inc. Technique for reducing gate induced drain leakage in DRAM cells
CN115775820A (zh) * 2021-09-06 2023-03-10 长鑫存储技术有限公司 半导体结构及其制造方法
CN115881637A (zh) * 2021-09-27 2023-03-31 长鑫存储技术有限公司 半导体结构及其制造方法
CN115020482A (zh) * 2022-05-26 2022-09-06 长鑫存储技术有限公司 晶体管及其制备方法、以及存储器
CN117334564A (zh) * 2022-06-24 2024-01-02 长鑫存储技术有限公司 半导体结构及其制备方法
CN114975601A (zh) * 2022-07-28 2022-08-30 合肥晶合集成电路股份有限公司 一种半导体器件及其制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090039203A (ko) * 2007-10-17 2009-04-22 주식회사 하이닉스반도체 반도체 소자의 제조 방법
CN106409905A (zh) * 2015-07-08 2017-02-15 意法半导体(鲁塞)公司 制造占地面积减少的高压晶体管的方法和对应集成电路
CN208225884U (zh) * 2018-03-09 2018-12-11 长鑫存储技术有限公司 晶体管及半导体器件

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ITMI20052140A1 (it) * 2005-11-10 2007-05-11 St Microelectronics Srl Metodo di realizzazione di un trasnsitor mos a gate verticale con incavo con incavo di gate svasato
TWI320207B (en) * 2006-05-05 2010-02-01 Method of fabricating metal oxide semiconductor
KR20090075064A (ko) * 2008-01-03 2009-07-08 삼성전자주식회사 차등 게이트 유전막을 갖는 반도체소자의 제조방법 및관련된 소자
US20090321805A1 (en) * 2008-06-30 2009-12-31 Qimonda Ag Insulator material over buried conductive line
US9190495B2 (en) * 2008-09-22 2015-11-17 Samsung Electronics Co., Ltd. Recessed channel array transistors, and semiconductor devices including a recessed channel array transistor
KR101570178B1 (ko) * 2008-11-07 2015-11-18 삼성전자주식회사 커패시터 없는 디램 소자
KR101095686B1 (ko) * 2009-07-24 2011-12-20 주식회사 하이닉스반도체 반도체 기억 소자 및 그 제조방법
KR101662282B1 (ko) * 2010-01-14 2016-10-05 삼성전자주식회사 고유전율의 보호막 패턴을 포함하는 매립 게이트 패턴을 갖는 반도체 장치 및 이의 제조 방법
JP5583077B2 (ja) * 2011-06-03 2014-09-03 株式会社東芝 半導体装置及びその製造方法
CN108257959A (zh) * 2016-12-29 2018-07-06 联华电子股份有限公司 半导体元件及其制作方法
CN109326595B (zh) * 2017-07-31 2021-03-09 联华电子股份有限公司 半导体元件及其制作方法
CN108511518B (zh) * 2018-03-09 2024-02-06 长鑫存储技术有限公司 晶体管及其形成方法、半导体器件

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090039203A (ko) * 2007-10-17 2009-04-22 주식회사 하이닉스반도체 반도체 소자의 제조 방법
CN106409905A (zh) * 2015-07-08 2017-02-15 意法半导体(鲁塞)公司 制造占地面积减少的高压晶体管的方法和对应集成电路
CN208225884U (zh) * 2018-03-09 2018-12-11 长鑫存储技术有限公司 晶体管及半导体器件

Also Published As

Publication number Publication date
WO2019170144A1 (en) 2019-09-12
CN108511518A (zh) 2018-09-07
US20220238675A1 (en) 2022-07-28
US11404551B2 (en) 2022-08-02
US20210050426A1 (en) 2021-02-18

Similar Documents

Publication Publication Date Title
CN108511518B (zh) 晶体管及其形成方法、半导体器件
US5620912A (en) Method of manufacturing a semiconductor device using a spacer
US7741673B2 (en) Floating body memory and method of fabricating the same
US7795670B2 (en) Semiconductor device and method for fabricating the same
KR100398955B1 (ko) 이이피롬 메모리 셀 및 형성 방법
KR100843711B1 (ko) 리세스 채널 영역을 갖는 트랜지스터를 채택하는반도체소자 및 그 제조방법
US7518198B2 (en) Transistor and method for manufacturing the same
CN113054005B (zh) 半导体结构及其形成方法
KR100593739B1 (ko) 바디-소스 접속을 갖는 모스 전계효과 트랜지스터 및 그제조방법
KR100596800B1 (ko) 트랜지스터 및 그 제조방법
KR101062862B1 (ko) 측벽접합을 구비한 반도체장치 제조 방법
US20130210225A1 (en) Method for fabricating semiconductor device
KR20080104779A (ko) 리세스 채널 영역을 갖는 트랜지스터를 채택하는 반도체소자 및 그 제조 방법
CN208225884U (zh) 晶体管及半导体器件
US6569750B2 (en) Method for forming device isolation film for semiconductor device
US12041764B2 (en) Method for manufacturing buried word line transistor, transistor and memory
CN114267641B (zh) 埋入式字线晶体管的制作方法、晶体管及存储器
US8349719B2 (en) Semiconductor device and method for fabricating the same
KR100951573B1 (ko) 반도체 소자 및 그 제조 방법
KR20100097987A (ko) 반도체 소자의 제조 방법
KR100835472B1 (ko) 반도체소자의 소자분리막 형성방법
CN113394272A (zh) 半导体结构及其形成方法
KR100743656B1 (ko) 모스펫 소자의 제조방법
CN118538766A (zh) 晶体管及其制作方法
KR20050010250A (ko) 반도체소자의 형성방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20181015

Address after: 230000 room 630, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Applicant after: CHANGXIN MEMORY TECHNOLOGIES, Inc.

Address before: 230000 room 526, Hai Heng mansion 6, Cui Wei Road, Hefei economic and Technological Development Zone, Anhui

Applicant before: INNOTRON MEMORY CO.,Ltd.

GR01 Patent grant
GR01 Patent grant