CN113394272A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN113394272A
CN113394272A CN202010177727.2A CN202010177727A CN113394272A CN 113394272 A CN113394272 A CN 113394272A CN 202010177727 A CN202010177727 A CN 202010177727A CN 113394272 A CN113394272 A CN 113394272A
Authority
CN
China
Prior art keywords
forming
layer
opening
fin
side wall
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010177727.2A
Other languages
English (en)
Inventor
王楠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010177727.2A priority Critical patent/CN113394272A/zh
Publication of CN113394272A publication Critical patent/CN113394272A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B10/00—Static random access memory [SRAM] devices
    • H10B10/12—Static random access memory [SRAM] devices comprising a MOSFET load element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/401—Multistep manufacturing processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构及其形成方法，其中方法包括：提供基底，基底包括无效区和有效区，无效区上具有第一鳍部结构，有效区上具有第二鳍部结构；在无效区上形成横跨第一鳍部结构的第一伪栅极结构，且第一伪栅极结构位于第一鳍部结构的部分顶部表面和侧壁表面；在基底上形成覆盖第一鳍部结构和第二鳍部结构表面的介质层，且介质层暴露出第一伪栅极结构顶部表面；去除第一伪栅极结构，在无效区上的介质层内形成第一开口，第一开口底部暴露出第一鳍部结构的部分顶部表面和侧壁表面；去除所述第一开口底部暴露出的第一鳍部结构，在所述第一鳍部结构内形成第二开口，且所述第二开口暴露出基底表面。所述方法形成的半导体结构的性能较好。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着信息技术的发展，存储信息量急剧增加。存储信息量的增加促进了存储器的飞速发展，同时也对存储器的稳定性提出了更高的要求。
基本的静态存储器(Static Random Access Memory，SRAM)依赖于六个晶体管，这六个晶体管构成两个交叉耦合的反相器。每个反相器包括：一个上拉晶体管、一个下拉晶体管和一个存取晶体管。
为了获得更强的抗干扰能力和更高的读取稳定性，用于形成存储器的晶体管可以为沟道栅极环绕(Gate-All-Around，简称GAA)结构晶体管。其中，对于给定的沟道长度以及栅氧厚度，GAA器件能表现出最佳的亚阈值特性以及对于短沟道效应的控制作用。另外，沟道栅极环绕结构晶体管用于作为沟道区的体积增加，可以进一步增大沟道栅极环绕结构晶体管的工作电流，使得沟道栅极环绕结构晶体管在存储器中的应用可以提高存储器的数据存储稳定性和集成度。
然而，现有的静态存储器构成的半导体器件的性能还有待提高。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，从而提高形成的半导体结构的性能。
为解决上述技术问题，本发明技术方案提供一种半导体结构，包括：基底，所述基底包括无效区和有效区，所述无效区上具有第一鳍部结构，所述有效区上具有第二鳍部结构；位于所述基底上覆盖所述第一鳍部结构和第二鳍部结构的介质层，所述无效区上的介质层内具有第一开口，且所述第一开口暴露出所述第一鳍部结构的部分顶部表面和侧壁表面；位于所述第一鳍部结构内的第二开口，所述第二开口位于部分所述第一开口底部，且所述第二开口底部暴露出基底表面。
可选的，还包括：位于所述有效区上介质层内的第三开口，且所述第三开口暴露出所述第二鳍部结构的部分顶部表面和侧壁表面。
可选的，所述第二鳍部结构包括沿基底表面法线方向排列的若干层沟道层，且第三开口暴露出的相邻沟道层之间具有第四开口。
可选的，还包括：位于第一开口侧壁表面的第一侧墙，且所述介质层覆盖所述第一侧墙的侧壁表面。
可选的，还包括：位于所述第三开口侧壁表面的第二侧墙，且所述介质层覆盖所述第二侧墙的侧壁表面。
可选的，还包括：位于第一开口和第二开口内的第一栅极结构。
可选的，还包括：位于所述第三开口和第四开口内的第二栅极结构，且所述第二栅极结构环绕各沟道层。
可选的，还包括：位于第二栅极结构两侧的第二鳍部结构内的源漏掺杂层，所述源漏掺杂层位于介质层底部，且所述源漏掺杂层覆盖所述第二鳍部结构层侧壁表面。
可选的，还包括：位于第二开口侧壁表面的第一隔离层，且所述第一隔离层的侧壁齐平于所述无效区上第一侧墙的侧壁。
可选的，还包括：位于所述第四开口侧壁表面的第二隔离层，且所述第二隔离层的侧壁齐平于所述有效区上第二侧墙的侧壁。
可选的，还包括：位于基底表面的隔离结构，所述介质层位于所述隔离结构表面，且所述隔离结构的顶部表面低于所述第一鳍部结构和第二鳍部结构的顶部表面。
相应的，本发明技术方案还提供一种半导体结构的形成方法，包括：提供基底，所述基底包括无效区和有效区，所述无效区上具有第一鳍部结构，所述有效区上具有第二鳍部结构；在所述无效区上形成横跨所述第一鳍部结构的第一伪栅极结构，且所述第一伪栅极结构位于所述第一鳍部结构的部分顶部表面和侧壁表面；在所述基底上形成覆盖所述第一鳍部结构和第二鳍部结构表面的介质层，且所述介质层暴露出所述第一伪栅极结构顶部表面；去除所述第一伪栅极结构，在所述无效区上的介质层内形成第一开口，所述第一开口底部暴露出所述第一鳍部结构的部分顶部表面和侧壁表面；去除所述第一开口底部暴露出的第一鳍部结构，在所述第一鳍部结构内形成第二开口，且所述第二开口暴露出基底表面。
可选的，所述第一鳍部结构和第二鳍部结构的形成方法包括：在所述基底上形成初始鳍部结构，所述初始鳍部结构包括若干沿基底表面法线方向重叠的沟道层和位于沟道层表面的牺牲层；去除所述无效区上的沟道层，在无效区上相邻牺牲层之间、以及最底层的牺牲层和基底之间形成凹槽，位于所述有效区上的沟道层和牺牲层形成所述第二鳍部结构；在所述凹槽内形成填充层，位于无效区上的填充层和牺牲层形成所述第一鳍部结构。
可选的，去除所述无效区上的沟道层的方法包括：在所述初始鳍部结构上形成第一掩膜层，所述第一掩膜层暴露出无效区上的初始鳍部结构表面；以所述第一掩膜层为掩膜，刻蚀无效区上的沟道层，在无效区上的相邻牺牲层之间、以及最底层的牺牲层和基底之间形成凹槽；形成所述凹槽之后，去除所述第一掩膜层。
可选的，所述初始鳍部结构顶部表面具有第二掩膜层。
可选的，所述填充层的形成方法包括：在所述凹槽内形成填充膜；以所述第二掩膜层为掩膜，刻蚀所述填充膜，形成所述填充层。
可选的，还包括：在所述第一开口和第二开口内形成第一栅极结构；所述第一栅极结构的形成方法包括：在所述第一开口和第二开口表面、以及介质层表面形成栅介质膜；在所述栅介质膜表面形成栅电极膜，所述栅电极膜填充满所述第一开口和第二开口；平坦化所述栅电极膜和栅介质膜，直至暴露出介质层表面，使栅介质膜形成栅介质层，使栅电极膜形成栅电极层，在所述第一开口和第二开口内形成所述第一栅极结构。
可选的，还包括：形成所述介质层之前，在所述第一伪栅极结构侧壁表面形成第一侧墙。
可选的，还包括：形成所述介质层之前，在所述有效区上形成横跨所述第二鳍部结构的第二伪栅极结构，且所述第二伪栅极结构位于所述第二鳍部结构的部分顶部表面和侧壁表面，所述介质层暴露出所述第二伪栅极结构顶部表面；在所述第二伪栅极结构侧壁表面形成第二侧墙。
可选的，还包括：形成所述介质层之后，形成第二开口之前，去除所述第二伪栅极结构，在所述有效区上的介质层内形成第三开口，所述第三开口暴露出所述第二鳍部结构的部分顶部表面和侧壁表面。
可选的，还包括：形成所述第三开口之后，去除所述第三开口暴露出的牺牲层，在相邻沟道层之间形成第四开口。
可选的，还包括：在所述第三开口和第四开口内形成第二栅极结构，所述第二栅极结构环绕各所述沟道层。
可选的，还包括：形成第二伪栅极结构之后，形成所述介质层之前，去除所述第二伪栅极结构两侧的第二鳍部结构，在所述第二伪栅极结构两侧的第二鳍部结构内形成源漏开口；在所述源漏开口内形成源漏掺杂层；形成所述源漏掺杂层之后，在所述基底上形成所述介质层，所述介质层位于所述源漏掺杂层表面。
可选的，形成所述源漏开口之后，形成源漏掺杂层之前，去除所述源漏开口侧壁暴露出的部分牺牲层，在相邻沟道层之间形成第二鳍部凹槽；在所述第二鳍部凹槽内形成第二隔离层。
可选的，所述源漏开口的形成方法还包括：去除所述第一伪栅极结构两侧的第一鳍部结构，所述源漏开口还位于第一伪栅极结构两侧的第一鳍部结构内；所述半导体结构的形成方法还包括：去除所述源漏开口侧壁暴露的部分第一鳍部结构，在所述第一伪栅极结构底部形成第一鳍部凹槽；在所述第一鳍部凹槽内形成第一隔离层。
可选的，所述第一隔离层和第二隔离层在同一过程中形成。
可选的，所述第一隔离层和第二隔离层的形成方法包括：在所述基底表面、第一鳍部凹槽内、第一伪栅极结构的顶部表面和侧壁表面、第二鳍部凹槽、以及第二伪栅极结构的顶部表面和侧壁表面形成隔离材料膜；回刻蚀所述隔离材料膜，直至暴露出基底表面和沟道层侧壁表面，形成所述第一隔离层和第二隔离层，所述第一隔离层位于第一伪栅极结构底部的第一鳍部凹槽内，所述第二隔离层位于第二鳍部凹槽内。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构的形成方法中，通过去除第一伪栅极结构，在所述无效区上的介质层内形成第一开口，所述第一开口底部暴露出第一鳍部结构的部分顶部表面；去除所述第一开口底部暴露出的第一鳍部结构，在第一鳍部结构内形成第二开口，且所述第二开口位于所述第一开口底部，所述第二开口暴露出基底表面，使得后续在所述第一开口和第二开口内形成的第一栅极结构位于基底表面，因此，在所述无效区上形成的器件为无效器件。同时，去除所述第一开口底部暴露出的第一鳍部结构之前，所述第一鳍部结构有利于和有效区上的第二鳍部结构保持形貌的一致性，从而所述第一鳍部结构能够降低工艺偏差，有利于在后续工艺制程中能够在第一区和第二区的基底上形成形貌较好的器件。综上，所述方法有利于提高形成的半导体结构性能。
进一步，在所述有效区上形成第二栅极结构，且所述第二栅极结构环绕各沟道层。并且，所述第二栅极结构两侧的第二鳍部结构内具有源漏掺杂层，且所述源漏掺杂层与沟道层相连，使得所述沟道层能够用于提供沟道。因此，在有效区上形成了有效器件。
进一步，由于所述第二隔离层位于第二鳍部凹槽内，所述第二鳍部凹槽由刻蚀部分第二伪栅极结构底部的部分牺牲层而形成，同时，部分所述第二栅极结构位于第四开口内，所述第四开口由去除第二伪栅极结构底部的第二鳍部结构中的牺牲层而形成，因此，所述第二栅极结构位于所述第二隔离层的侧壁表面。并且，所述源漏掺杂层位于第二隔离层侧壁表面，因此，所述第二隔离层位于源漏掺杂层和第二栅极结构之间，所述第二隔离层有利于增加后续形成的源漏掺杂层和第二栅极结构之间的隔离性能，有利于降低第二栅极结构和源漏掺杂之间的寄生电容，从而能够提高形成的半导体结构的性能。
进一步，由于所述第一隔离层位于第一鳍部凹槽内，所述第一鳍部凹槽由刻蚀部分第一伪栅极结构底部的部分第一鳍部结构而形成，同时，部分所述第一栅极结构位于第二开口，所述第二开口由去除第一伪栅极结构底部的第一鳍部结构而形成，因此，所述第一栅极结构位于所述第一隔离层的侧壁表面。并且，所述源漏掺杂层位于第一隔离层侧壁表面，因此，所述第一隔离层位于源漏掺杂层和第一栅极结构之间，所述第一隔离层有利于增加后续形成的源漏掺杂层和第一栅极结构之间的隔离性能，有利于降低第一栅极结构和源漏掺杂之间的寄生电容，从而能够提高形成的半导体结构的性能。
附图说明
图1至图3是一种半导体结构的形成方法各步骤的结构示意图；
图4至图21是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
具体实施方式
正如背景技术所述，现有半导体结构的性能较差。
以下结合附图进行详细说明，半导体结构的性能较差的原因，图1至图3是一种半导体结构形成方法各步骤的结构示意图。
请参考图1，提供基底100，所述基底100包括相邻的无效区I和有效区II，所述无效区I和有效区II上具有初始鳍部结构110。
请参考图2，去除所述无效区I上的初始鳍部结构110，在所述有效区I上形成鳍部结构111。
请参考图3，在所述无效区I上形成第一栅极结构120，在所述有效区II上形成横跨所述鳍部结构111的第二栅极结构130，所述第二栅极结构130覆盖鳍部结构111的部分顶部表面和侧壁表面。
上述方法中，所述第一栅极结构120用于形成第一上拉晶体管，所述第二栅极结构130用于形成第二上拉晶体管。通过去除无效区I上的初始鳍部结构110，使得第一栅极结构120和第二栅极结构130之间无电性连接，从而满足工艺要求。
然而，由于需要去除所述无效区I上的初始鳍部结构110，保留有效区II上的初始鳍部结构从而形成鳍部结构111，使无效区I上的初始鳍部结构110的空缺，降低了基底100上的器件密度的均一性，导致后续的工艺制程在无效区I和有效区II上容易产生偏差，例如，在无效区I和有效区II上形成的器件形貌不一致等，使得形成的半导体结构的性能较差。
为解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：去除所述第一伪栅极结构，在所述无效区上的介质层内形成第一开口，所述第一开口底部暴露出所述第一鳍部结构的部分顶部表面和基底表面；去除所述第一开口底部暴露出的第一鳍部结构，在所述第一鳍部结构内形成第二开口，且所述第二开口暴露出基底表面。所述方法有利于提高形成的半导体结构的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图4至图21是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
提供基底，所述基底包括无效区和有效区，所述无效区上具有第一鳍部结构，所述有效区上具有第二鳍部结构。
在本实施例中，所述基底表面具有隔离结构，所述隔离结构覆盖所述第一鳍部结构的部分侧壁表面和第二鳍部结构的部分侧壁表面，且所述隔离结构的顶部表面低于所述第一鳍部结构和第二鳍部结构的顶部表面。具体形成所述第一鳍部结构和第二鳍部结构的过程请参考图4至图7。
请参考图4和图5，图5为图4沿A-A1切线和A2-A3的截面示意图，提供基底200，所述基底包200括无效区I和有效区II。
所述基底200的材料为硅；在其他实施例中，所述基底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟；在其他实施例中，所述基底还可以为绝缘体上的硅衬底或者绝缘体上的锗衬底。
请继续参考图4和图5，在所述基底200上形成初始鳍部结构210，所述初始鳍部结构210包括若干沿基底表面法线方向重叠的沟道层211和位于沟道层211表面的牺牲层212，所述沟道层211和牺牲层212的材料不同。
所述沟道层211的材料包括：单晶硅或者单晶硅锗。在本实施例中，所述沟道层211的材料为硅。
所述牺牲层212的材料包括：单晶硅或者单晶硅锗。在本实施例中，所述牺牲层212的材料为硅锗。
在本实施例中，所述初始鳍部结构210的顶部表面还具有第二掩膜层213。
所述第二掩膜层213的作用在于，一方面，保护初始鳍部结构210的表面，避免其受到后续工艺的影响；另一方面，用于后续作为刻蚀填充膜，在凹槽内形成填充层的掩膜层。
所述第二掩膜层213的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。
在本实施例中，所述第二掩膜层213的材料为氮化硅。
所述初始鳍部结构210的形成方法包括：在所述基底200上形成鳍部材料膜(图中未示出)，所述鳍部材料膜包括若干沿基底200表面法线方向重叠的沟道材料膜(图中未示出)、以及位于沟道材料膜表面的牺牲材料膜(图中未示出)；在所述鳍部材料膜表面形成第二掩膜材料膜(图中未示出)；在所述第二掩膜材料膜表面形成图形化层；以所述图形化层为掩膜，刻蚀所述鳍部材料膜以形成初始鳍部结构，且使沟道材料膜形成沟道层211，使牺牲材料膜形成牺牲层212，使第二掩膜材料膜形成第二掩膜层213。
请参考图6和图7，图6为在图4基础上的示意图，图7为在图5基础上的示意图，去除所述无效区I上的沟道层211，在无效区I上相邻牺牲层212之间、以及最底层的牺牲层211和基底200之间形成凹槽205，位于所述有效区II上的沟道层211和牺牲层212形成所述第二鳍部结构222。
所述凹槽205用于后续填充材料形成填充层，所述填充层和牺牲层212共同形成第一鳍部结构。
去除所述无效区I上的沟道层211的方法包括：在所述初始鳍部结构210上形成第一掩膜层225，所述第一掩膜层225暴露出无效区I上的初始鳍部结构210表面；以所述第一掩膜层225为掩膜，刻蚀无效区I上的沟道层211，在无效区I上的相邻牺牲层211之间、以及最底层的牺牲层211和基底200之间形成凹槽205；形成所述凹槽205之后，去除所述第一掩膜层225。
具体的，在本实施例中，所述第一掩膜层225位于第二掩膜层213表面。
具体的，所述第一掩膜层225覆盖所述有效区II上的初始鳍部结构210的顶部表面和侧壁表面。
刻蚀无效区I上的沟道层211的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，刻蚀无效区I上的沟道层211的工艺为湿法刻蚀工艺，所述湿法刻蚀的工艺参数包括：采用的刻蚀溶液为四甲基氢氧化铵溶液，所述四甲基氢氧化铵溶液的浓度为3％～20％。采用湿法刻蚀工艺容易刻蚀所述沟道层211。
请参考图8和图9，图8为在图6基础上的示意图，图9为在图7基础上的示意图，在所述凹槽205内形成填充层215，位于无效区I上的填充层215和牺牲层212形成所述第一鳍部结构221。
所述填充层215的形成方法包括：在所述凹槽205内形成填充膜(图中未示出)；以所述第二掩膜层213为掩膜，刻蚀所述填充膜，形成所述填充层215。
所述填充膜的材料和沟道层211的材料不同。
在本实施例中，所述填充膜的材料和牺牲层212的材料相同，为硅锗。在其他实施例中，所述填充膜的材料还可以和牺牲层的材料不同。相应的，在本实施例中，所述填充层215的材料为硅锗。
所述填充膜的形成工艺包括：化学气相沉积工艺或者外延生长工艺。在本实施例中，所述填充膜的形成工艺为外延生长工艺。
至此，所述无效区I上的第一鳍部结构221和有效区II上的第二鳍部结构222形成，所述第一鳍部结构221包括若干沿基底200表面法线方向重叠的填充层215和位于填充层215表面的牺牲层212，所述第二鳍部结构222包括若干沿基底200表面法线方向重叠的沟道层211和位于沟道层211表面的牺牲层212。
所述第二鳍部结构222用于在有效区II上形成上拉晶体管。
需要说明的是，在本实施例中，所述第一鳍部结构221和第二鳍部结构222是相邻且连接的。
在本实施例中，所述半导体结构的形成方法还包括：在所述基底200形成覆盖所述第一鳍部结构221和第二鳍部结构222部分侧壁的隔离结构(图中未标出)。
所述隔离结构的顶部表面低于第一鳍部结构221和第二鳍部结构222的顶部表面。
所述隔离结构用于实现不同器件之间的电隔离。
请参考图10和图11，图10为在图8基础上的示意图，图11为在图9基础上的示意图，在所述无效区I上形成横跨所述第一鳍部结构221的第一伪栅极结构231，且所述第一伪栅极结构231位于所述第一鳍部结构221的部分顶部表面和侧壁表面。
在本实施例中，所述半导体结构的形成方法还包括：所述有效区II上形成横跨所述第二鳍部结构222的第二伪栅极结构232，且所述第二伪栅极结构232位于所述第二鳍部结构222的部分顶部表面和侧壁表面。
在本实施例中，所述第一伪栅极结构231和第二伪栅极结构232在同一过程中形成。在其他实施例中，所述第一伪栅极结构和第二伪栅极结构先后形成。
所述第一伪栅极结构231和第二伪栅极结构232的形成方法包括：在所述基底200上形成覆盖第一鳍部结构221和第二鳍部结构222表面的伪栅介质材料膜(图中未示出)；在所述伪栅介质材料膜形成伪栅电极材料膜(图中未示出)；刻蚀所述伪栅介质材料膜和伪栅电极材料膜，直至暴露出基底200表面，在所述第一鳍部结构221上形成第一伪栅极结构231，在所述第二鳍部结构222上形成第二伪栅极结构232。
在本实施例中，所述半导体结构的形成方法还包括：在所述第一伪栅极结构231侧壁表面形成第一侧墙(未标示)；在所述第二伪栅极结构232侧壁表面形成第二侧墙(未标示)。
所述第一侧墙和第二侧墙用于保护所述第一伪栅极结构231侧壁表面和第二伪栅极结构232侧壁表面，避免后续形成的第一栅极结构和第二栅极结构出现形貌缺陷，影响半导体结构的电学性能。
在本实施例中，所述半导体结构的形成方法还包括：在所述第一伪栅极结构231顶部表面形成第一保护层(图中未示出)；在所述第二伪栅极结构232顶部表面形成第二保护层(图中未示出)。
所述第一保护层和第二保护层用于在后续形成源漏掺杂层时保护第一伪栅极结构231顶部表面和第二伪栅极结构顶部表面232，避免后续去除所述第一伪栅极结构231形成第一栅极结构、以及去除第二伪栅极结构232形成第二栅极结构时，对栅极结构的高度造成影响。
请参考图12，图12为在图10基础上的示意图，去除所述第二伪栅极结构232两侧的第二鳍部结构222，在所述第二伪栅极结构232两侧的第二鳍部结构222内形成源漏开口240。
所述源漏开口240用于后续形成源漏掺杂层。
在本实施例中，所述源漏开口240的形成方法还包括：去除所述第一伪栅极结构231两侧的第一鳍部结构221，从而形成的源漏开口240还位于第一伪栅极结构231两侧的第一鳍部结构221内。
在本实施例中，具体地，分别以所述第一伪栅极结构231和第二伪栅极结构232为掩膜，刻蚀所述第一鳍部结构221和第二鳍部结构222。
刻蚀所述第一鳍部结构221和第二鳍部结构222的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，刻蚀所述第一鳍部结构221和第二鳍部结构222的工艺为干法刻蚀工艺。
请参考图13，去除所述源漏开口240侧壁暴露出的部分牺牲层211，在相邻沟道层212之间形成第二鳍部凹槽252。
所述第二鳍部凹槽252用于为后续形成第二隔离层提供空间。
具体的，所述第二鳍部凹槽252相对于第二侧墙侧壁凹陷。
所述有效区II上的源漏开口240侧壁暴露出第二鳍部凹槽252侧壁表面，同时，后续将在源漏开口240内形成源漏掺杂层，使得后续在第二鳍部凹槽240内形成的第二隔离层位于源漏掺杂层侧壁表面。
在本实施例中，还包括：去除所述源漏开口240侧壁暴露的部分第一鳍部结构221，在所述第一伪栅极结构231底部形成第一鳍部凹槽251。
具体的，去除所述源漏开口240侧壁暴露出的部分牺牲层212和填充层215，所述第一鳍部凹槽251侧壁相对于所述第一侧墙侧壁凹陷。
所述第一鳍部凹槽251用于为后续形成第一隔离层提供空间。
在本实施例中，去除所述源漏开口240侧壁暴露出的部分牺牲层211的工艺与去除所述源漏开口240侧壁暴露出的部分牺牲层212和填充层215在同一过程中形成，且采用湿法刻蚀工艺形成所述第一鳍部凹槽251和第二鳍部凹槽252。
所述无效区I上的源漏开口240侧壁暴露出第一鳍部凹槽251侧壁表面，同时，后续将在源漏开口240内形成源漏掺杂层，使得后续在第一鳍部凹槽251内形成的第一隔离层位于源漏掺杂层侧壁表面。
请参考图14和图15，图14和图13的视图方向相同，图15和图11的视图方向相同，在所述第二鳍部凹槽252内形成第二隔离层262。
在本实施例中，还包括：在所述第一鳍部凹槽251内形成第一隔离层261。
在本实施例中，所述第一隔离层261和第二隔离层262在同一过程中形成。
所述第一隔离层261和第二隔离层262的形成方法包括：在所述基底00表面、第一鳍部凹槽251内、第一伪栅极结构231的顶部表面和侧壁表面、第二鳍部凹槽252、以及第二伪栅极结构232的顶部表面和侧壁表面形成隔离材料膜(图中未示出)；回刻蚀所述隔离材料膜，直至暴露出基底200表面和沟道层211侧壁表面，形成所述第一隔离层261和第二隔离层262，所述第一隔离层2621位于第一伪栅极结构231底部的第一鳍部凹槽251内，所述第二隔离层262位于底部的第二鳍部凹槽252内。
请继续参考图14和图15，形成所述第一隔离层261和第二隔离层262之后，在所述源漏开口240内形成源漏掺杂层270。
所述源漏掺杂层270的形成工艺包括：原位外延生长工艺。
所述源漏掺杂层270内还掺杂有源漏离子，所述源漏离子包括：P型离子，例如，硼离子或BF2+，或者N型离子，包括：磷离子、砷离子或者锑离子。在所述源漏掺杂层270内掺杂源漏离子的工艺包括：离子注入工艺或者原位掺杂工艺。
请参考图16和图17，图16为在图14基础上的示意图，图17为在图15基础上的示意图，形成所述源漏掺杂层270之后，在所述基底200上形成覆盖所述第一鳍部结构221和第二鳍部结构222表面的介质层280，且所述介质层280暴露出所述第一伪栅极结构231的顶部表面。
在本实施例中，所述介质层280还暴露出第二伪栅极结构232的顶部表面。
所述介质层280为后续去除第一伪栅极结构231从而形成第一开口、以及去除第二伪栅极结构232从而形成第三开口提供支撑。
所述介质层280覆盖第一伪栅极结构231和第二伪栅极结构232的侧壁表面。
所述介质层280的材料包括：氧化硅、氮化硅、氮碳化硅、氮硼化硅、氮碳氧化硅或氮氧化硅。在本实施例中，所述介质层280的材料为氧化硅。
请参考图18和图19，图18为在图16基础上的示意图，图19为在图17基础上的示意图，去除所述第一伪栅极结构231，在所述无效区I上的介质层280内形成第一开口291，所述第一开口291底部暴露出所述第一鳍部结构221的部分顶部表面和侧壁表面。
在本实施例中，所述半导体结构的形成方法还包括：去除所述第二伪栅极结构232，在所述有效区II上的介质层280内形成第三开口293，所述第三开口293暴露出所述第二鳍部结构232的部分顶部表面和侧壁表面。
去除所述第一伪栅极结构231和第二伪栅极结构232的工艺包括：干法刻蚀工艺和湿法刻蚀工艺中的一种或者两种组合。
在本实施例中，去除所述第一伪栅极结构231和第二伪栅极结构232的工艺为湿法刻蚀工艺和干法刻蚀工艺两种组合。
请继续参考图18和图19，去除所述第一开口291底部暴露出的第一鳍部结构221，在所述第一鳍部结构221内形成第二开口292，且所述第二开口292暴露出基底200表面。
在本实施例中，所述半导体结构的形成方法还包括：去除所述第三开口293暴露出的牺牲层211，在相邻沟道层212之间形成第四开口294。
具体的，所述第一鳍部结构221包括若干重叠的牺牲层212和填充层215，所述第二鳍部结构222包括若干重叠的沟道层211和牺牲层212，
在本实施例中，所述牺牲层212为硅锗，所述填充层215的材料为硅锗，所述沟道层211的材料为硅。
在本实施例中，所述牺牲层212和填充层215的材料相同，采用湿法刻蚀工艺，所述湿法刻蚀的工艺参数包括：刻蚀溶液为稀氢氟酸，所述稀氢氟酸的浓度为3％～20％。所述湿法刻蚀工艺在去除第一开口291暴露出的第一鳍部结构221中的牺牲层212和填充层215，在所述第一鳍部结构221内形成所述第二开口292，所述第二开口292暴露出基底200表面，同时，所述湿法刻蚀工艺还去除第三开口暴露出的第二鳍部结构222中的牺牲层212，在相邻沟道层211之间形成第四开口294。
请参考图20和图21，图20为在图18基础上的示意图，图21为在图19上的示意图，在所述第一开口291和第二开口292内形成第一栅极结构295。
在本实施例中，还包括：在所述第三开口293和第四开口294内形成第二栅极结构296。
所述第一栅极结构295的形成方法包括：在所述第一开口291和第二开口292表面、以及介质层180表面形成栅介质膜(图中未示出)；在所述栅介质膜表面形成栅电极膜(图中未示出)，所述栅电极膜填充满所述第一开口291和第二开口292；平坦化所述栅电极膜和栅介质膜，直至暴露出介质层280表面，使栅介质膜形成栅介质层，使栅电极膜形成栅电极层，在所述第一开口291和第二开口292内形成所述第一栅极结构295。
由于所述第二隔离层262位于第二鳍部凹槽252内，所述第二鳍部凹槽252由刻蚀部分第二伪栅极结构232底部的部分牺牲层212而形成，同时，部分所述第二栅极结构296位于第四开口294内，所述第四开口294由去除第二伪栅极结构232底部的第二鳍部结构222中的牺牲层212而形成，因此，所述第二栅极结构296位于所述第二隔离层262的侧壁表面。并且，所述源漏掺杂层270位于第二隔离层262侧壁表面，因此，所述第二隔离层262位于源漏掺杂层270和第二栅极结构296之间，所述第二隔离层262有利于增加后续形成的源漏掺杂层270和第二栅极结构296之间的隔离性能，有利于降低第二栅极结构296和源漏掺杂270之间的寄生电容，从而能够提高形成的半导体结构的性能。
由于所述第一隔离层261位于第一鳍部凹槽251内，所述第一鳍部凹槽261由刻蚀部分第一伪栅极结构231底部的部分第一鳍部结构221而形成，同时，部分所述第一栅极结构295位于第二开口292，所述第二开口292由去除第一伪栅极结构231底部的第一鳍部结构221而形成，因此，所述第一栅极结构295位于所述第一隔离层261的侧壁表面。并且，所述源漏掺杂层270位于第一隔离层261侧壁表面，因此，所述第一隔离层261位于源漏掺杂层270和第一栅极结构295之间，所述第一隔离层261有利于增加形成的源漏掺杂层270和第一栅极结构295之间的隔离性能，有利于降低第一栅极结构295和源漏掺杂层270之间的寄生电容，从而能够提高形成的半导体结构的性能。
在本实施例中，所述栅介质膜还位于第三开口293和第四开口294表面形成所述栅介质膜；所述栅电极膜还填充满所述第三开口293和第四开口294；平坦化所述栅介质膜和栅电极膜形成栅介质层和栅电极层，位于所述第三开口293和第四开口294内的栅介质层、以及栅电极层形成第二栅极结构296，所述第二栅极结构296环绕各所述沟道层211。
通过在所述有效区II上形成第二栅极结构296，且所述第二栅极结构296环绕各沟道层211。并且，所述第二栅极结构296两侧的第二鳍部结构222内具有源漏掺杂层270，且所述源漏掺杂层270与沟道层211相连，使得所述沟道层211能够用于提供沟道。因此，在有效区II上形成了有效器件。
在本实施例中，有效区I上的第二栅极结构296用于形成沟道栅极环绕结构晶体管。
通过去除第一伪栅极结构231，在所述无效区I上的介质层280内形成第一开口291，所述第一开口291底部暴露出第一鳍部结构221的部分顶部表面；去除所述第一开口291底部暴露出的第一鳍部结构221，在第一鳍部结构221内形成第二开口292，且所述第二开口292位于所述第一开口291底部，所述第二开口292暴露出基200底表面，使得在所述第一开口291和第二开口292内形成的第一栅极结构295位于基底200表面，因此，在所述无效区I上形成的器件为无效器件。同时，去除所述第一开口291底部暴露出的第一鳍部结构221之前，所述第一鳍部结构221有利于和有效区上II的第二鳍部结构222保持形貌的一致性，从而所述第一鳍部结构221能够降低工艺偏差，有利于在后续工艺制程中能够在无效区I和有效区II基底200上形成形貌较好的器件。综上，所述方法有利于提高形成的半导体结构性能。
相应的，本发明实施例还提供一种采用上述方法形成的半导体结构，请参考图18，包括：基底200，所述基底200包括无效区I和有效区II，所述无效区I上具有第一鳍部结构221，所述有效区II上具有第二鳍部结构222；位于所述基底200上覆盖所述第一鳍部结构221和第二鳍部结构222的介质层280，所述无效区I上的介质层280内具有第一开口291，且所述第一开口291暴露出所述第一鳍部结构221的部分顶部表面和侧壁表面；位于所述第一鳍部结构221内的第二开口292，所述第二开口292位于部分所述第一开口291底部，且所述第二开口292底部暴露出基底200表面。
以下结合附图进行详细说明。
所述半导体结构还包括：位于所述有效区II上介质280层内的第三开口293，且所述第三开口293暴露出所述第二鳍部结构222的部分顶部表面和侧壁表面。
所述第二鳍部结构222包括沿基底200表面法线方向排列的若干层沟道层211，且第三开口293暴露出的相邻沟道层211之间具有第四开口294。
所述半导体结构还包括：位于第一开口291侧壁表面的第一侧墙(未标示)，且所述介质层280覆盖所述第一侧墙的侧壁表面。
所述半导体结构还包括：位于所述第三开口293侧壁表面的第二侧墙(未标示)，且所述介质层280覆盖所述第二侧墙的侧壁表面。
在本实施例中，所述半导体结构还包括：位于第一开口291和第二开口292内的第一栅极结构295。
所述半导体结构还包括：位于所述第三开口293和第四开口294内的第二栅极结构296，且所述第二栅极结构296环绕各沟道层211。
所述半导体结构还包括：位于第二栅极结构296两侧的第二鳍部结构222内的源漏掺杂层270，且所述源漏掺杂层270位于介质层280底部，且所述源漏掺杂层270覆盖所述第二鳍部结构层222侧壁表面。
在本实施例中，所述源漏掺杂层270还位于第一栅极结构295两侧的第一鳍部结构221内，所述源漏掺杂层270还覆盖第一鳍部结构221侧壁表面。
所述半导体结构还包括：位于第二开口292侧壁表面的第一隔离层261，且所述第一隔离层261的侧壁齐平于所述无效区I上第一侧墙的侧壁。
源漏掺杂层270还包括：位于所述第四开口294侧壁表面的第二隔离层262，且所述第二隔离层262的侧壁齐平于所述有效区II上第二侧墙的侧壁。
在本实施例中，所述半导体结构还包括：位于基底200表面的隔离结构，所述介质层280位于所述隔离结构表面，且所述隔离结构的顶部表面低于所述第一鳍部结构221和第二鳍部结构222的顶部表面。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (27)

1.一种半导体结构，其特征在于，包括：
基底，所述基底包括无效区和有效区，所述无效区上具有第一鳍部结构，所述有效区上具有第二鳍部结构；
位于所述基底上覆盖所述第一鳍部结构和第二鳍部结构的介质层，所述无效区上的介质层内具有第一开口，且所述第一开口暴露出所述第一鳍部结构的部分顶部表面和侧壁表面；
位于所述第一鳍部结构内的第二开口，所述第二开口位于部分所述第一开口底部，且所述第二开口底部暴露出基底表面。
2.如权利要求1所述的半导体结构，其特征在于，还包括：位于所述有效区上介质层内的第三开口，且所述第三开口暴露出所述第二鳍部结构的部分顶部表面和侧壁表面。
3.如权利要求2所述的半导体结构，其特征在于，所述第二鳍部结构包括沿基底表面法线方向排列的若干层沟道层，且第三开口暴露出的相邻沟道层之间具有第四开口。
4.如权利要求1所述的半导体结构，其特征在于，还包括：位于第一开口侧壁表面的第一侧墙，且所述介质层覆盖所述第一侧墙的侧壁表面。
5.如权利要求3所述的半导体结构，其特征在于，还包括：位于所述第三开口侧壁表面的第二侧墙，且所述介质层覆盖所述第二侧墙的侧壁表面。
6.如权利要求1所述的半导体结构，其特征在于，还包括：位于第一开口和第二开口内的第一栅极结构。
7.如权利要求3所述的半导体结构，其特征在于，还包括：位于所述第三开口和第四开口内的第二栅极结构，且所述第二栅极结构环绕各沟道层。
8.如权利要求7所述的半导体结构，其特征在于，还包括：位于第二栅极结构两侧的第二鳍部结构内的源漏掺杂层，所述源漏掺杂层位于介质层底部，且所述源漏掺杂层覆盖所述第二鳍部结构层侧壁表面。
9.如权利要求4所述的半导体结构，其特征在于，还包括：位于第二开口侧壁表面的第一隔离层，且所述第一隔离层的侧壁齐平于所述无效区上第一侧墙的侧壁。
10.如权利要求5所述的半导体结构，其特征在于，还包括：位于所述第四开口侧壁表面的第二隔离层，且所述第二隔离层的侧壁齐平于所述有效区上第二侧墙的侧壁。
11.如权利要求1所述的半导体结构，其特征在于，还包括：位于基底表面的隔离结构，所述介质层位于所述隔离结构表面，且所述隔离结构的顶部表面低于所述第一鳍部结构和第二鳍部结构的顶部表面。
12.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底包括无效区和有效区，所述无效区上具有第一鳍部结构，所述有效区上具有第二鳍部结构；
在所述无效区上形成横跨所述第一鳍部结构的第一伪栅极结构，且所述第一伪栅极结构位于所述第一鳍部结构的部分顶部表面和侧壁表面；
在所述基底上形成覆盖所述第一鳍部结构和第二鳍部结构表面的介质层，且所述介质层暴露出所述第一伪栅极结构顶部表面；
去除所述第一伪栅极结构，在所述无效区上的介质层内形成第一开口，所述第一开口底部暴露出所述第一鳍部结构的部分顶部表面和侧壁表面；
去除所述第一开口底部暴露出的第一鳍部结构，在所述第一鳍部结构内形成第二开口，且所述第二开口暴露出基底表面。
13.如权利要求12所述的半导体结构的形成方法，其特征在于，所述第一鳍部结构和第二鳍部结构的形成方法包括：在所述基底上形成初始鳍部结构，所述初始鳍部结构包括若干沿基底表面法线方向重叠的沟道层和位于沟道层表面的牺牲层；去除所述无效区上的沟道层，在无效区上相邻牺牲层之间、以及最底层的牺牲层和基底之间形成凹槽，位于所述有效区上的沟道层和牺牲层形成所述第二鳍部结构；在所述凹槽内形成填充层，位于无效区上的填充层和牺牲层形成所述第一鳍部结构。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，去除所述无效区上的沟道层的方法包括：在所述初始鳍部结构上形成第一掩膜层，所述第一掩膜层暴露出无效区上的初始鳍部结构表面；以所述第一掩膜层为掩膜，刻蚀无效区上的沟道层，在无效区上的相邻牺牲层之间、以及最底层的牺牲层和基底之间形成凹槽；形成所述凹槽之后，去除所述第一掩膜层。
15.如权利要求13所述的半导体结构的形成方法，其特征在于，所述初始鳍部结构顶部表面具有第二掩膜层。
16.如权利要求15所述的半导体结构的形成方法，其特征在于，所述填充层的形成方法包括：在所述凹槽内形成填充膜；以所述第二掩膜层为掩膜，刻蚀所述填充膜，形成所述填充层。
17.如权利要求12所述的半导体结构的形成方法，其特征在于，还包括：在所述第一开口和第二开口内形成第一栅极结构；所述第一栅极结构的形成方法包括：在所述第一开口和第二开口表面、以及介质层表面形成栅介质膜；在所述栅介质膜表面形成栅电极膜，所述栅电极膜填充满所述第一开口和第二开口；平坦化所述栅电极膜和栅介质膜，直至暴露出介质层表面，使栅介质膜形成栅介质层，使栅电极膜形成栅电极层，在所述第一开口和第二开口内形成所述第一栅极结构。
18.如权利要求12所述的半导体结构的形成方法，其特征在于，还包括：形成所述介质层之前，在所述第一伪栅极结构侧壁表面形成第一侧墙。
19.如权利要求12所述的半导体结构的形成方法，其特征在于，还包括：形成所述介质层之前，在所述有效区上形成横跨所述第二鳍部结构的第二伪栅极结构，且所述第二伪栅极结构位于所述第二鳍部结构的部分顶部表面和侧壁表面，所述介质层暴露出所述第二伪栅极结构顶部表面；在所述第二伪栅极结构侧壁表面形成第二侧墙。
20.如权利要求19所述的半导体结构的形成方法，其特征在于，还包括：形成所述介质层之后，形成第二开口之前，去除所述第二伪栅极结构，在所述有效区上的介质层内形成第三开口，所述第三开口暴露出所述第二鳍部结构的部分顶部表面和侧壁表面。
21.如权利要求20所述的半导体结构的形成方法，其特征在于，还包括：形成所述第三开口之后，去除所述第三开口暴露出的牺牲层，在相邻沟道层之间形成第四开口。
22.如权利要求21所述的半导体结构的形成方法，其特征在于，还包括：在所述第三开口和第四开口内形成第二栅极结构，所述第二栅极结构环绕各所述沟道层。
23.如权利要求19所述的半导体结构的形成方法，其特征在于，还包括：形成第二伪栅极结构之后，形成所述介质层之前，去除所述第二伪栅极结构两侧的第二鳍部结构，在所述第二伪栅极结构两侧的第二鳍部结构内形成源漏开口；在所述源漏开口内形成源漏掺杂层；形成所述源漏掺杂层之后，在所述基底上形成所述介质层，所述介质层位于所述源漏掺杂层表面。
24.如权利要求23所述的半导体结构的形成方法，其特征在于，形成所述源漏开口之后，形成源漏掺杂层之前，去除所述源漏开口侧壁暴露出的部分牺牲层，在相邻沟道层之间形成第二鳍部凹槽；在所述第二鳍部凹槽内形成第二隔离层。
25.如权利要求24所述的半导体结构的形成方法，其特征在于，所述源漏开口的形成方法还包括：去除所述第一伪栅极结构两侧的第一鳍部结构，所述源漏开口还位于第一伪栅极结构两侧的第一鳍部结构内；所述半导体结构的形成方法还包括：去除所述源漏开口侧壁暴露的部分第一鳍部结构，在所述第一伪栅极结构底部形成第一鳍部凹槽；在所述第一鳍部凹槽内形成第一隔离层。
26.如权利要求25所述的半导体结构的形成方法，其特征在于，所述第一隔离层和第二隔离层在同一过程中形成。
27.如权利要求26所述的半导体结构的形成方法，其特征在于，所述第一隔离层和第二隔离层的形成方法包括：在所述基底表面、第一鳍部凹槽内、第一伪栅极结构的顶部表面和侧壁表面、第二鳍部凹槽、以及第二伪栅极结构的顶部表面和侧壁表面形成隔离材料膜；回刻蚀所述隔离材料膜，直至暴露出基底表面和沟道层侧壁表面，形成所述第一隔离层和第二隔离层，所述第一隔离层位于第一伪栅极结构底部的第一鳍部凹槽内，所述第二隔离层位于第二鳍部凹槽内。
CN202010177727.2A 2020-03-13 2020-03-13 半导体结构及其形成方法 Pending CN113394272A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010177727.2A CN113394272A (zh) 2020-03-13 2020-03-13 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010177727.2A CN113394272A (zh) 2020-03-13 2020-03-13 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN113394272A true CN113394272A (zh) 2021-09-14

Family

ID=77616344

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010177727.2A Pending CN113394272A (zh) 2020-03-13 2020-03-13 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN113394272A (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103632978A (zh) * 2012-08-29 2014-03-12 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN103681331A (zh) * 2012-09-10 2014-03-26 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
CN104733307A (zh) * 2013-12-18 2015-06-24 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN105097701A (zh) * 2014-04-25 2015-11-25 中芯国际集成电路制造(上海)有限公司 静态存储单元的形成方法
US9431301B1 (en) * 2015-12-10 2016-08-30 International Business Machines Corporation Nanowire field effect transistor (FET) and method for fabricating the same
US20180301531A1 (en) * 2017-04-13 2018-10-18 Globalfoundries Inc. Nanosheet transistor with uniform effective gate length
US20190189769A1 (en) * 2017-12-19 2019-06-20 International Business Machines Corporation Nanosheet device with close source drain proximity
CN110707040A (zh) * 2018-07-10 2020-01-17 中芯国际集成电路制造(北京)有限公司 半导体器件及其形成方法
CN110828541A (zh) * 2018-08-14 2020-02-21 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103632978A (zh) * 2012-08-29 2014-03-12 中芯国际集成电路制造(上海)有限公司 半导体结构的形成方法
CN103681331A (zh) * 2012-09-10 2014-03-26 中芯国际集成电路制造(上海)有限公司 鳍式场效应管及其形成方法
CN104733307A (zh) * 2013-12-18 2015-06-24 中芯国际集成电路制造(上海)有限公司 半导体器件的形成方法
CN105097701A (zh) * 2014-04-25 2015-11-25 中芯国际集成电路制造(上海)有限公司 静态存储单元的形成方法
US9431301B1 (en) * 2015-12-10 2016-08-30 International Business Machines Corporation Nanowire field effect transistor (FET) and method for fabricating the same
US20180301531A1 (en) * 2017-04-13 2018-10-18 Globalfoundries Inc. Nanosheet transistor with uniform effective gate length
US20190189769A1 (en) * 2017-12-19 2019-06-20 International Business Machines Corporation Nanosheet device with close source drain proximity
CN110707040A (zh) * 2018-07-10 2020-01-17 中芯国际集成电路制造(北京)有限公司 半导体器件及其形成方法
CN110828541A (zh) * 2018-08-14 2020-02-21 中芯国际集成电路制造(北京)有限公司 半导体结构及其形成方法

Similar Documents

Publication Publication Date Title
KR0167811B1 (ko) 다이나믹 랜덤 액세스 메모리 셀 제조방법
US8012834B2 (en) Method of fabricating semiconductor apparatus having saddle-fin transistor and semiconductor apparatus fabricated thereby
KR20180056031A (ko) 반도체 장치 및 그 제조 방법
KR20040030962A (ko) 메모리 셀, 메모리 셀 배열물, 메모리 셀 제조 방법 및메모리 셀 배열물 제조 방법
CN113540095B (zh) 半导体结构及其制造方法
WO2023020072A1 (zh) 半导体结构及其制备方法
US6586795B2 (en) DRAM cell configuration whose memory cells can have transistors and capacitors with improved electrical properties
CN113497036B (zh) 半导体结构及其形成方法
US11217593B2 (en) Memory structure and its formation method
KR101205067B1 (ko) 반도체 소자의 형성방법
US20230016088A1 (en) Semiconductor structure and fabrication method thereof
US20230020173A1 (en) Semiconductor structure and method for manufacturing semiconductor structure
US20220085031A1 (en) Method for manufacturing buried word line transistor, transistor and memory
CN114256336A (zh) 一种半导体器件及其制造方法
CN113394272A (zh) 半导体结构及其形成方法
KR20070062867A (ko) 균일한 채널 도핑 프로파일을 갖는 핀-스텝형 트랜지스터의제조방법
CN114334986A (zh) 半导体结构及其形成方法
CN114792730A (zh) 半导体结构及其形成方法
KR20120027700A (ko) 반도체 소자 및 그 제조 방법
US20230046189A1 (en) Manufacturing method of semiconductor structure and structure thereof
US20230009397A1 (en) Dynamic random access memory and method of manufacturing the same
KR20110105168A (ko) 반도체 소자 및 그의 제조방법
WO2023221177A1 (zh) 半导体结构及其制作方法
US20230048610A1 (en) Semiconductor structure and manufacturing method thereof
US20220399347A1 (en) Method for fabricating semiconductor structure and semiconductor structure

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination