CN116525543A - 半导体结构及其制备方法 - Google Patents

半导体结构及其制备方法 Download PDF

Info

Publication number
CN116525543A
CN116525543A CN202210060771.4A CN202210060771A CN116525543A CN 116525543 A CN116525543 A CN 116525543A CN 202210060771 A CN202210060771 A CN 202210060771A CN 116525543 A CN116525543 A CN 116525543A
Authority
CN
China
Prior art keywords
layer
groove
forming
word line
trench
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202210060771.4A
Other languages
English (en)
Inventor
张世明
文浚硕
肖德元
洪玟基
李庚泽
金若兰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202210060771.4A priority Critical patent/CN116525543A/zh
Priority to PCT/CN2022/100397 priority patent/WO2023137970A1/zh
Priority to US17/895,065 priority patent/US20230231008A1/en
Publication of CN116525543A publication Critical patent/CN116525543A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823431—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823475—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type interconnection or wiring or contact manufacturing related aspects
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Element Separation (AREA)

Abstract

本申请实施例涉及一种半导体结构及其制备方法。该方法包括：提供开设有第一沟槽且包括位于相邻第一沟槽之间的有源柱体的基底；于有源柱体内形成底部高于或等于第一沟槽的底部的第二沟槽；于第一沟槽内形成第一介质层及保护层，第一介质层位于保护层与有缘柱体之间，且第一介质层的上表面低于有缘柱体的上表面；于第一沟槽暴露出的侧壁及第二沟槽的侧壁形成第二介质层，第二介质层与保护层之间形成有第三沟槽，第二介质层之间形成有第四沟槽；于第三沟槽及第四沟槽内形成字线结构；于字线结构上形成与保护层间隔设置且与有源柱体相接触的接触结构。降低了半导体结构的漏电流，改善了半导体结构的泄露特性。

Description

半导体结构及其制备方法
技术领域
本申请实施例涉及半导体技术领域，特别是涉及一种半导体结构及其制备方法。
背景技术
垂直全包围栅极晶体管(VGAA，Vertical Gate-all-around)中，晶体管的沟槽区在垂直于衬底表面的方向上延伸，这有利于提高具有该晶体管的半导体结构的面积利用率，实现特征尺寸的进一步缩小，随着晶体管尺寸的缩小，垂直全包围栅极晶体管中源极区和漏极区之间的距离逐渐缩短，栅极对沟道的控制能力变差，使亚阈值漏电(subthresholdleakage)现象，即所谓的短沟道效应(short-channel effects，SCE)更容易发生，晶体管的沟道漏电流增大，进而影响晶体管的性能，如何降低晶体管的沟道漏电流成为急需解决的问题。
发明内容
本申请实施例提供了一种半导体结构及其制备方法，可以优化栅极对沟道的控制能力，达到降低晶体管的沟道漏电流的目的。
本申请提供一种半导体结构的制备方法，包括：
提供基底，基底中开设有第一沟槽，基底包括位于相邻第一沟槽之间的有源柱体；
于有源柱体内形成第二沟槽，第二沟槽的底部高于或等于第一沟槽的底部；
于第一沟槽内形成第一介质层及保护层，第一介质层位于保护层与有源柱体之间，且第一介质层的上表面低于有源柱体的上表面，以暴露出第一沟槽的部分侧壁；
于第一沟槽暴露出的侧壁及第二沟槽的侧壁形成第二介质层，第二介质层与保护层之间形成有第三沟槽，第二介质层之间形成有第四沟槽；
于第三沟槽及第四沟槽内形成字线结构；
于字线结构上形成接触结构，接触结构与保护层间隔设置，且接触结构与有源柱体相接触。
在其中一个实施例中，于有源柱体内形成第二沟槽包括：
于有源柱体上形成第一图形化掩膜层，第一图形化掩膜层定义出第二沟槽的形状及位置；
于第一沟槽的侧壁形成第一介质材料层，第一介质材料层沿第一沟槽的侧壁延伸覆盖在第一图形化掩膜层的侧壁；
于第一沟槽内形成保护材料层；
去除第一图形化掩膜层及其下方的至少部分有源柱体，形成第二沟槽。
在其中一个实施例中，保护材料层的上表面与第一图形化掩膜层的上表面相齐平，去除第一图形化掩膜层及其下方的至少部分有源柱体的同时，还包括：
去除部分保护材料层，保留的保护材料层即为保护层；
其中，在相同的去除条件下，去除保护材料层的速率小于去除有源柱体的速率。
在其中一个实施例中，有源柱体的上表面形成有第三介质层，第一图形化掩膜层位于第三介质层的上表面；去除第一图形化掩膜层及其下方的至少部分有源柱体包括：
去除第一图形化掩膜层；
去除第一图形化掩膜层下方的第三介质层；
去除第一图形化掩膜层下方的至少部分有源柱体。
在其中一个实施例中，于第一沟槽内形成第一介质层包括：
去除邻近有源柱体上表面的部分第一介质材料层，保留的第一介质材料层即为第一介质层。
在其中一个实施例中，于第一沟槽暴露出的侧壁及第二沟槽的侧壁形成第二介质层的步骤包括：
采用热氧化工艺于第一沟槽的侧壁及第二沟槽的侧壁形成第二介质层。
在其中一个实施例中，于第三沟槽及第四沟槽内填充形成字线结构包括：
于第三沟槽及第四沟槽内形成字线导电层，字线导电层的上表面低于有源柱体的上表面；
于字线导电层的上表面形成字线保护层。
在其中一个实施例中，第一介质层、第二介质层及字线保护层的材料相同。
在其中一个实施例中，字线保护层的上表面低于有源柱体的上表面。
在其中一个实施例中，于字线结构上形成接触结构包括：
采用选择性外延生长工艺于字线结构上形成接触结构。
在其中一个实施例中，接触结构的上表面高于保护层的上表面，还包括：
于保护层的上表面形成隔离层，隔离层覆盖在接触结构的上表面。
在其中一个实施例中，于第二沟槽侧壁形成第二介质层包括：
于第二沟槽的底部形成第二介质层。
本申请还提供一种半导体结构，包括：
基底，基底中开设有第一沟槽，基底包括位于相邻第一沟槽之间的有源柱体；
第二沟槽，开设于有源柱体内，第二沟槽的底部高于或等于第一沟槽的底部；
保护层，位于第一沟槽内；
第一介质层，位于保护层与有源柱体之间，且第一介质层的上表面低于有源柱体的上表面，以暴露出第一沟槽的部分侧壁；
第二介质层，位于第一沟槽暴露出的侧壁及第二沟槽的侧壁，第二介质层与保护层之间形成有第三沟槽，第二介质层之间形成有第四沟槽；
字线结构，位于第三沟槽及第四沟槽中；
接触结构，位于字线结构上，与保护层间隔设置，且与有源柱体相接触。
在其中一个实施例中，第二沟槽位于有源柱体的中心。
在其中一个实施例中，字线结构包括：
字线导电层，位于第三沟槽及第四沟槽内，字线导电层的上表面低于有源柱体的上表面；
字线保护层，位于字线导电层的上表面。
在其中一个实施例中，第一介质层、第二介质层及字线保护层的材料相同。
在其中一个实施例中，字线保护层的上表面低于有源柱体的上表面。
在其中一个实施例中，接触结构的上表面高于保护层的上表面，还包括：
隔离层，位于保护层及接触结构的上表面。
上述半导体结构的制备方法中，基底中开设有第一沟槽，在相邻第一沟槽之间的有源柱体内形成有第二沟槽，第一沟槽靠近开口位置的侧壁及第二沟槽的侧壁形成有第二介质层，进而得到第一沟槽中位于第二介质层与保护层之间的第三沟槽以及第二沟槽中位于第二介质层之间的第四沟槽，第三沟槽和第四沟槽中形成有字线结构，字线结构上形成有与保护层间隔设置且与有源柱体相接触的接触结构，第三沟槽和第四沟槽中的字线结构可以同时作为晶体管的栅极结构，通过接触结构可以同时连接第二沟槽两侧的有源柱体，增加了栅极结构的控制能力，降低了半导体结构的漏电流，改善了半导体结构的泄露特性，同时降低了字线结构的电阻以及后续电容结构与晶体管之间的接触电阻。
上述半导体结构，基底中开设有第一沟槽，相邻第一沟槽之间的有源柱体内形成有第二沟槽，第一沟槽靠近开口位置的侧壁及第二沟槽的侧壁形成有第二介质层，进而得到第一沟槽中位于第二介质层与保护层之间的第三沟槽以及第二沟槽中位于第二介质层之间的第四沟槽，第三沟槽和第四沟槽中形成有字线结构，字线结构上形成有与保护层间隔设置且与有源柱体相接触的接触结构，第三沟槽和第四沟槽中的字线结构可以同时作为晶体管的栅极结构，通过接触结构可以同时连接第二沟槽两侧的有源柱体，增加了栅极结构的控制能力，降低了半导体结构的漏电流，改善了半导体结构的泄露特性，同时降低了字线结构的电阻以及后续电容结构与晶体管之间的接触电阻。
附图说明
为了更清楚地说明本申请实施例或相关技术中的技术方案，下面将对实施例或相关技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为一实施例中半导体结构的制备方法的流程示意图；
图2为一实施例中步骤S104的流程示意图；
图3为一实施例中形成第一介质材料层后半导体结构的剖面示意图；
图4为另一实施例中半导体结构的制备方法的流程示意图；
图5为图3对应的一实施例中形成保护材料层后半导体结构的剖面示意图；
图6为图5对应的一实施例中形成第二沟槽后半导体结构的剖面示意图；
图7为一实施例中去除第一图形化掩膜层及其下方的至少部分有源柱体的流程示意图；
图8a为图6对应的一实施例中形成第一介质层后半导体结构的剖面示意图；
图8b为图8a对应的俯视示意图；
图9为一实施例中形成第二介质层后半导体结构的剖面示意图；
图10为一实施例中步骤S110的流程示意图；
图11a为图9对应的一实施例中形成字线结构后半导体结构的剖面示意图；
图11b为图11a对应的俯视示意图；
图12为图11a对应的一实施例中形成接触结构后半导体结构的剖面示意图。
附图标记说明：
102、基底；104、第一沟槽；106、有源柱体；108、第一图形化掩膜层；110、金属硅化物；112、位线结构；114、第一介质材料层；116、保护材料层；118、第二沟槽；120、第三介质层；122、第二介质层；124、字线结构；126、接触结构；128、隔离层；202、保护层；204、第一介质层；206、第三沟槽；208、第四沟槽；210、字线导电层；212、字线保护层。
具体实施方式
为了便于理解本申请实施例，下面将参照相关附图对本申请实施例进行更全面的描述。附图中给出了本申请实施例的首选实施例。但是，本申请实施例可以以许多不同的形式来实现，并不限于本文所描述的实施例。相反地，提供这些实施例的目的是使对本申请实施例的公开内容更加透彻全面。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请实施例的技术领域的技术人员通常理解的含义相同。本文中在本申请实施例的说明书中所使用的术语只是为了描述具体的实施例的目的，不是旨在于限制本申请实施例。本文所使用的术语“及/或”包括一个或多个相关的所列项目的任意的和所有的组合。
在本申请实施例的描述中，需要理解的是，术语“上”、“下”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方法或位置关系，仅是为了便于描述本申请实施例和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请实施例的限制。
可以理解，本申请所使用的术语“第一”、“第二”等可在本文中用于描述各种元件，但这些元件不受这些术语限制。这些术语仅用于将第一个元件与另一个元件区分。举例来说，在不脱离本申请的范围的情况下，可以将第一沟槽称为第二沟槽，且类似地，可将第二沟槽称为第一沟槽。第一沟槽和第二沟槽两者都是沟槽，但其不是同一沟槽。
此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本申请的描述中，“多个”的含义是至少两个，例如两个，三个等，除非另有明确具体的限定。在本申请的描述中，“若干”的含义是至少一个，例如一个，两个等，除非另有明确具体的限定。
图1为一实施例中半导体结构的制备方法的流程示意图，在本实施例中，提供一种半导体结构的制备方法，包括：
S102，提供开设有第一沟槽，且在相邻第一沟槽之间具有有源柱体的基底。
具体的，提供基底，基底中开设有第一沟槽，基底包括位于相邻第一沟槽之间的有源柱体。基底可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。基底也可以采用半导体材料，例如硅、锗、硅锗化合物以及硅碳化合物中的一种或者多种。作为示例，在本实施例中，基底的构成材料选用单晶硅。
S104，于有源柱体内形成第二沟槽。
具体的，通过本领域技术人员熟知的开槽工艺，在有源柱体内形成第二沟槽，第二沟槽的底部高于或等于第一沟槽的底部。
S106，于第一沟槽内分别形成保护层及位于保护层与有源柱体之间的第一介质层。
具体的，在第一沟槽内分别形成第一介质层和保护层，其中，第一介质层位于保护层与有源柱体之间，第一介质层的上表面低于有源柱体的上表面，从而暴露出第一沟槽的部分侧壁。可以理解的是，第一介质层位于第一沟槽远离开口位置的侧壁上，第一沟槽靠近开口位置的侧壁暴露出来未被第一介质层覆盖，保护层填满第一沟槽侧壁上的第一介质层之间的空间。示例性的，第一介质层可以沿第一沟槽的侧壁延伸覆盖在第一沟槽的底部，也可以仅覆盖在第一沟槽远离开口位置的侧壁上，保护层的上表面高于或等于有源柱体的上表面。
S108，于第一沟槽暴露的侧壁及第二沟槽的侧壁形成第二介质层，以得到第三沟槽和第四沟槽。
在第一沟槽暴露出的侧壁及第二沟槽的侧壁形成第二介质层，第二介质层与保护层之间形成有第三沟槽，第二介质层之间形成有第四沟槽。具体的，在第一沟槽靠近开口位置未被第一介质层覆盖的侧壁以及第二沟槽的侧壁上形成第二介质层，第一沟槽靠近开口位置的第二介质层与第一介质层相接触，并且，第一沟槽中的第二介质层与第一沟槽中的保护层之间的空隙为第三沟槽，第二沟槽侧壁上的第二介质层相互隔离，形成位于第二沟槽中的第四沟槽。
S110，于第三沟槽及第四沟槽内形成字线结构。
具体的，在第三沟槽和第四沟槽中填充形成字线结构，该字线结构可以作为晶体管的栅极结构，增加了栅极结构的控制能力，降低了半导体结构的漏电流，改善了半导体结构的泄露特性，同时降低了字线结构的电阻。
S112，于字线结构上形成接触结构。
具体的，在字线结构上形成接触结构，接触结构与保护层间隔设置，且接触结构与有源柱体相接触。可以理解的是，接触结构位于相邻第一沟槽之间的有源柱体上，并且与第一沟槽和第二沟槽之间的有源柱体相接触，通过接触结构可以同时连接任一第二沟槽两侧的有源柱体，降低了后续电容结构与晶体管之间的接触电阻。
上述半导体结构的制备方法中，基底中开设有第一沟槽，在相邻第一沟槽之间的有源柱体内形成有第二沟槽，第一沟槽靠近开口位置的侧壁及第二沟槽的侧壁形成有第二介质层，进而得到第一沟槽中位于第二介质层与保护层之间的第三沟槽以及第二沟槽中位于第二介质层之间的第四沟槽，第三沟槽和第四沟槽中形成有字线结构，字线结构上形成有与保护层间隔设置且与有源柱体相接触的接触结构，第三沟槽和第四沟槽中的字线结构可以同时作为晶体管的栅极结构，通过接触结构可以同时连接第二沟槽两侧的有源柱体，增加了栅极结构的控制能力，降低了半导体结构的漏电流，改善了半导体结构的泄露特性，同时降低了字线结构的电阻以及后续电容结构与晶体管之间的接触电阻。
图2为一实施例中步骤S104的流程示意图，图3为一实施例中形成第一介质材料层后半导体结构的剖面示意图，图4为另一实施例中半导体结构的制备方法的流程示意图，图5为图3对应的一实施例中形成保护材料层后半导体结构的剖面示意图，图6为图5对应的一实施例中形成第二沟槽后半导体结构的剖面示意图，如图2、图3、图4、图5、图6所示，在其中一个实施例中，步骤S104包括：
S202，于有源柱体上形成定义第二沟槽形状和位置的第一图形化掩膜层。
如图3所示，首先，提供具有第一沟槽104的基底102，于有源柱体106上形成第一图形化掩膜层108，第一图形化掩膜层108定义出第二沟槽的形状及位置。示例性的，第一图形化掩膜层108的构成材料包括氮化物、氧化物、氮氧化物中的一种或多种，例如二氧化硅、氮化硅、氮氧化硅。
如图3、图4所示，在其中一个实施例中，基底102包括硅基底；第一沟槽104的底部暴露出部分硅基底，步骤S202之前还包括：
S302，向第一沟槽的底部注入第一金属材料。
具体的，通过离子注入工艺向第一沟槽104底部暴露的硅基底注入第一金属材料，其中，离子注入工艺的注入角度、注入深度、注入剂量是根据实际需要设置的，示例性的，第一金属材料包括金属钨、金属铝、金属钛、金属钴中的一种或者多种。
S304，进行退火工艺，以使第一金属材料与硅基底反应生成金属硅化物。
进行退火工艺，例如快速热退火工艺或离子体退火工艺，使得注入到硅基底的第一金属材料与硅基底反应生成金属硅化物110，其中，相邻第一沟槽104底部的金属硅化物110相接触，得到位于基底中的位线结构112。可以理解的是，基底102也可以是其他半导体材料构成的基底，此时，第一金属材料同样可以与基底反应生成对应的金属硅化物。
S204，于第一沟槽的侧壁形成第一介质材料层。
继续参考图3，在于第一沟槽104的侧壁形成第一介质材料层114，第一介质材料层114沿第一沟槽104的侧壁延伸覆盖在第一图形化掩膜层108的侧壁。
在其中一个实施例中，第一介质材料层114的上表面与第一图形化掩膜层108的上表面相齐平，且第一介质材料层114沿第一沟槽104的侧壁延伸覆盖在第一沟槽104的底部，此时，第一沟槽104底部的第一介质材料层114可以保留也可以去除。可以理解的是，当步骤S302-S304发生在步骤S204之后时，需要去除第一沟槽104底部的第一介质材料层114。
在另一个实施例中，第一介质材料层114沿第一图形化掩膜层108的侧壁延伸覆盖在第一图形化掩膜层108的上表面，且第一介质材料层114沿第一沟槽104的侧壁延伸覆盖在第一沟槽104的底部，此时需要去除高于第一图形化掩膜层108上表面的第一介质材料层114，第一沟槽104底部的第一介质材料层114可以随第一图形化掩膜层108上表面的第一介质材料层114被部分去除或全部去除，当第一沟槽104底部的第一介质材料层114被部分去除时，根据工艺需要，第一沟槽104底部剩余的第一介质材料层114可以被再次去除或者保留，以下以第一沟槽104的底部未保留第一介质材料层114进行示例性说明。示例性的，第一介质材料层114的构成材料包括氮化物、氧化物、氮氧化物中的一种或多种，例如二氧化硅、氮化硅、氮氧化硅。
S206，于第一沟槽内形成保护材料层。
如图5所示，在第一沟槽104中填满保护材料层116，即在第一沟槽104中未形成第一介质材料层106的部分填满保护材料层116，示例性的，保护材料层116的构成材料包括氮化物、氧化物、氮氧化物中的一种或多种，例如二氧化硅、氮化硅、氮氧化硅。可以理解的是，保护材料层116的构成材料和第一图形化掩膜层108的构成材料可以相同，也可以不同，例如，保护材料层116的构成材料和第一图形化掩膜层108的构成材料均为氮化硅。
S208，以第一图像化掩膜层为掩膜形成第二沟槽。
如图6所示，以第一图像化掩膜层108为掩膜，通过刻蚀工艺(干法刻蚀或/和湿法刻蚀)去除第一图形化掩膜层108及其下方的至少部分有源柱体106，形成第二沟槽118。
如图5、图6所示，在其中一个实施例中，保护材料层116的上表面与第一图形化掩膜层108的上表面相齐平，去除第一图形化掩膜层108及其下方的至少部分有源柱体106的同时，还包括：去除部分保护材料层116，保留的保护材料层116即为保护层202；其中，在相同的去除条件下，去除保护材料层116的速率小于去除有源柱体106的速率。
如图3、图5、图6所示，在其中一个实施例中，半导体结构的制备方法还包括：于基底102上形成第三介质层120，通过第三介质层120可以保护相邻第一沟槽104之间的基底102(有源柱体)，避免形成金属硅化物110过程中影响相邻第一沟槽104之间基底102(有源柱体)的性能。示例性的，第三介质层120的构成材料包括氮化物、氧化物、氮氧化物中的一种或多种，例如二氧化硅、氮化硅、氮氧化硅。可以理解的是，第三介质层120、保护材料层116、和第一图形化掩膜层108中可以至少存在一个的构成材料和其他不同，也可以均不相同，例如第三介质层120的构成材料为二氧化硅。
图7为一实施例中去除第一图形化掩膜层及其下方的至少部分有源柱体的流程示意图，如图5、图6、图7所示，在其中一个实施例中，有源柱体106的上表面形成有第三介质层120，第一图形化掩膜层108位于第三介质层120的上表面；去除第一图形化掩膜层108及其下方的至少部分有源柱体106包括：
S402，去除第一图形化掩膜层。
S404，去除第一图形化掩膜层下方的第三介质层。
S406，去除第一图形化掩膜层下方的至少部分有源柱体。
图8a为图6对应的一实施例中形成第一介质层后半导体结构的剖面示意图，图8b为图8a对应的俯视示意图；在其中一个实施例中，于第一沟槽104内形成第一介质层204包括：去除邻近有源柱体106上表面的部分第一介质材料层114，保留的第一介质材料层114即为第一介质层204。如图8a、图8b所示，采用干法刻蚀工艺和/或湿法刻蚀工艺去除临近有源柱体106上表面的部分第一介质材料层114，同时，沿第一沟槽104延伸覆盖在有源柱体106上的第一介质材料层114也被完全去除，保留的第一介质材料层114即为第一介质层204。可以理解的是，当有源柱体106上形成有第三介质层120时，第三介质层120在除临近有源柱体106上表面的部分第一介质材料层114起到保护相邻第一沟槽104之间有源柱体106的作用，同时第三介质层120可以在与临近有源柱体106上表面的部分第一介质材料层114一起被去除掉，也可以在去除临近有源柱体106上表面的部分第一介质材料层114之后再去除。
在其中一个实施例中，第一介质层204的上表面与第二沟槽118的下表面相齐平。
图9为一实施例中形成第二介质层后半导体结构的剖面示意图，在暴露于第一沟槽104的有源柱体106的侧壁及暴露于第二沟槽118的有源柱体106的侧壁形成第二介质层122后，第一沟槽104侧壁的第二介质层122与保护层202之间形成有第三沟槽206，第二沟槽118侧壁的第二介质层122之间形成有第四沟槽208。如图9所示，在其中一个实施例中，暴露于第一沟槽104的有源柱体106的侧壁及暴露于第二沟槽118的有源柱体106的侧壁形成第二介质层122的步骤包括：采用热氧化工艺在暴露于第一沟槽104的有源柱体106的侧壁及暴露于第二沟槽118的有源柱体106的侧壁形成第二介质层122。示例性的，基底102(包括有源柱体106)可以由半导体材料制成，半导体材料可以为硅、锗、硅锗化合物以及硅碳化合物中的一种或者多种。所以第二介质层122可以是有源柱体106通过采用热氧化工艺得到的氧化层，作为栅氧层。例如，有源柱体106为硅半导体材料，则形成的第二介质层122为二氧化硅；又一示例性的，有源柱体106为锗半导体材料，则形成的第二介质层122为氧化锗。
在其中一个实施例中，继续参阅图9，第二介质层122沿第一沟槽104和第二沟槽118的侧壁延伸覆盖在有源柱体106上，示例性的，第二介质层122沿第一沟槽104和第二沟槽118的侧壁延伸覆盖在有源柱体106的表面。
在其中一个实施例中，于第二沟槽118侧壁形成第二介质层122包括：于第二沟槽118的底部形成第二介质层122，即第二介质层122沿第二沟槽118的侧壁延伸覆盖在第二沟槽118的底部。可以理解的是，当第二沟槽118的底部与位线结构112的上表面相齐平时，通过第二沟槽118底部的第二介质层122可以隔离位线结构112和后续形成在第二沟槽118中的字线结构。当第二沟槽118的底部高于位线结构112的上表面时，第二沟槽118底部可以形成第二介质层122也可以不形成第二介质层122。示例性的，第二介质层122的构成材料包括氮化物、氧化物、氮氧化物中的一种或多种，例如二氧化硅、氮化硅、氮氧化硅，例如第二介质层122的构成材料为二氧化硅。可以理解的是，第二介质层122和第一介质层204的构成材料可以相同也可以不同。
图10为一实施例中步骤S110的流程示意图，图11a为图9对应的一实施例中形成字线结构后半导体结构的剖面示意图，图11b为图11a对饮的俯视示意图，如图10、图11a、图11b所示，在其中一个实施例中，于第三沟槽206及第四沟槽208内填充形成字线结构124包括：
S502，于第三沟槽及第四沟槽内形成字线导电层。
如图11a、图11b所示，于第三沟槽206及第四沟槽208内形成字线导电层210，字线导电层210的上表面低于有源柱体106的上表面。具体的，首先，在第三沟槽206和第四沟槽208中填充形成字线导电材料层，示例性的，字线导电材料层的上表面高于有源柱体106的上表面，在沉积工艺后通过化学机械研磨的工艺得到表面平整的字线导电材料层，消除字线导电材料层表面平整度对字线导电层210表面平整度的影响。示例性的，字线导电材料层的构成材料包括金属材料、金属氮化物材料、多晶硅材料等，例如金属钛、金属钨、金属铜、金属铝、氮化钛、多晶硅等。其次，通过刻蚀工艺去除多余的字线导电材料层，保留的字线导电材料层即为字线导电层210。
S504，于字线导电层的上表面形成字线保护层。
继续参考图11a、图11b，于字线导电层210的上表面形成字线保护层212，具体的，首先，在字线导电层210的上表面形成字线保护材料层，示例性的，字线保护材料层的上表面高于有源柱体106的上表面，在沉积工艺后通过化学机械研磨的工艺得到表面平整的字线保护材料层，消除字线保护材料层表面平整度对字线保护层212表面平整度的影响。示例性的，字线保护材料层的构成材料包括氮化物、氧化物、氮氧化物中的一种或多种，例如二氧化硅、氮化硅、氮氧化硅。其次，通过刻蚀工艺去除多余的字线保护材料层，保留的字线保护材料层即为字线保护层212。
在其中一个实施例中，第一介质层204、第二介质层122及字线保护层212的材料相同。在其他实施例中，第一介质层204、第二介质层122及字线保护层212中至少有一个的构成材料与其他的构成材料不相同。
在其中一个实施例中，字线保护层212的上表面低于有源柱体106的上表面。在其他实施例中，字线保护层212的上表面高于或等于有源柱体106的上表面。
图12为图11a对应的一实施例中形成接触结构后半导体结构的剖面示意图，如图12所示，在其中一个实施例中，于字线结构124上形成接触结构126包括：采用选择性外延生长工艺于字线结构124上形成接触结构126。示例性的，接触结构126的构成材料为多晶硅。
在其中一个实施例中，半导体结构的制备方法还包括：去除有源柱体106上的第二介质层122，通过该步骤可以露出有源柱体106的表面。在另一个实施例中，半导体结构的制备方法还包括：去除高于字线保护层212上表面的第二介质层122，以得到上表面与字线结构124上表面相齐平的第二介质层122，通过该方式可以增加接触结构126与有源柱体106之间的接触面积，降低接触电阻。
在其中一个实施例中，接触结构126的上表面高于保护层202的上表面，半导体结构的制备方法还包括：于保护层202的上表面形成隔离层128，隔离层128覆盖在接触结构126的上表面。
在其中一个实施例中，隔离层128和保护层202是由同种材料构成的。
在其中一个实施例中，半导体结构的制备方法还包括：于相邻第二介质层122之间的有源柱体106中形成源极区和漏极区，其中，位于邻第二介质层122之间与字线结构124平行的部分有源柱体106为漂移区，漂移区与位线结构112之间的部分以及漂移区与有源柱体106上表面之间的第二部分分别为源极区和漏极区，示例性的，漂移区与位线结构112之间的第一部分为漏极区，漂移区与有源柱体106上表面之间的第二部分为源极区。可以理解的是，源极区和漏极区在形成字线结构124之前形成，也可以说是在形成位线结构112之前形成。
在其中一个实施例中，半导体结构的制备方法还包括：于隔离层128上形成电容结构(图中未示出)，所述电容结构通过贯穿隔离层128的导电结构与接触结构126电连接，进而通过接触结构126与相邻第二介质层122之间的有源柱体106上表面的器件区域电连接。
应该理解的是，虽然图1、图2、图4、图7、图10的流程图中的各个步骤按照箭头的指示依次显示，但是这些步骤并不是必然按照箭头指示的顺序依次执行。除非本文中有明确的说明，这些步骤的执行并没有严格的顺序限制，这些步骤可以以其它的顺序执行。而且，图1、图2、图4、图7、图10中的至少一部分步骤可以包括多个子步骤或者多个阶段，这些子步骤或者阶段并不必然是在同一时刻执行完成，而是可以在不同的时刻执行，这些子步骤或者阶段的执行顺序也不必然是依次进行，而是可以与其它步骤或者其它步骤的子步骤或者阶段的至少一部分轮流或者交替地执行。
如图6、图9、图12所示，本申请还提供一种半导体结构，包括：基底102、第二沟槽118、保护层202、第一介质层204、第二介质层122、字线结构124、接触结构126；基底102中开设有第一沟槽104，基底102包括位于相邻第一沟槽104之间的有源柱体106；第二沟槽118开设于有源柱体106内，第二沟槽118的底部高于或等于第一沟槽104的底部；保护层202位于第一沟槽104内；第一介质层204位于保护层202与有源柱体106之间，且第一介质层204的上表面低于有源柱体106的上表面，以暴露出第一沟槽104的部分侧壁；第二介质层122位于暴露在第一沟槽104的有源柱体106的侧壁及暴露于第二沟槽118的有源柱体106的侧壁，第二介质层122与保护层202之间形成有第三沟槽206，第二介质层122之间形成有第四沟槽208；字线结构124位于第三沟槽206及第四沟槽208中；接触结构126位于字线结构124上，与保护层202间隔设置，且与有源柱体106相接触。
具体的，基底102可以采用未掺杂的单晶硅、掺杂有杂质的单晶硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。基底也可以采用半导体材料，例如硅、锗、硅锗化合物以及硅碳化合物中的一种或者多种。作为示例，在本实施例中，基底102的构成材料选用单晶硅。可以理解的是，第一介质层204位于第一沟槽104远离开口位置的侧壁上，第一沟槽104靠近开口位置的侧壁暴露出来未被第一介质层204覆盖，保护层202填满第一沟槽104侧壁上的第一介质层204之间的空间。示例性的，第一介质层204可以沿第一沟槽104的侧壁延伸覆盖在第一沟槽104的底部，也可以仅覆盖在第一沟槽104远离开口位置的侧壁上，保护层202的上表面高于或等于有源柱体106上表面。第二介质层122位于第一沟槽104靠近开口位置未被第一介质层204覆盖的侧壁以及第二沟槽118的侧壁上，第一沟槽104靠近开口位置的第二介质层122与第一介质层204相接触，并且，第一沟槽104中的第二介质层122与第一沟槽104中的保护层202之间的空隙为第三沟槽206，第二沟槽118侧壁上的第二介质层122形成位于第二沟槽118中的第四沟槽208。位于第三沟槽206和第四沟槽208中的字线结构124可以作为晶体管的栅极结构，增加了栅极结构的控制能力，降低了半导体结构的漏电流，改善了半导体结构的泄露特性，同时降低了字线结构的电阻。接触结构126位于相邻第一沟槽104之间的基底102上，并且与第一沟槽104和第二沟槽118之间的有源柱体106相接触，通过接触结构126可以同时连接任一第二沟槽118两侧的有源柱体106，降低了后续电容结构与晶体管之间的接触电阻。
上述半导体结构，基底中开设有第一沟槽，相邻第一沟槽之间的有源柱体内形成有第二沟槽，第一沟槽靠近开口位置的侧壁及第二沟槽的侧壁形成有第二介质层，进而得到第一沟槽中位于第二介质层与保护层之间的第三沟槽以及第二沟槽中位于第二介质层之间的第四沟槽，第三沟槽和第四沟槽中形成有字线结构，字线结构上形成有与保护层间隔设置且与有源柱体相接触的接触结构，第三沟槽和第四沟槽中的字线结构可以同时作为晶体管的栅极结构，通过接触结构可以同时连接第二沟槽两侧的有源柱体，增加了栅极结构的控制能力，降低了半导体结构的漏电流，改善了半导体结构的泄露特性，同时降低了字线结构的电阻以及后续电容结构与晶体管之间的接触电阻。
在其中一个实施例中，基底102包括硅基底；第一沟槽104的底部暴露出部分硅基底，半导体结构还包括：金属硅化物110，位于第一沟槽104的底部，相邻第一沟槽104底部的金属硅化物110相接触，得到位于基底中的位线结构112。示例性的，金属硅化物110中的第一金属材料包括金属钨、金属铝、金属钛、金属钴中的一种或者多种。可以理解的是，基底102也可以是其他半导体材料构成的基底，此时，第一金属材料同样可以与基底102反应生成对应的金属硅化物。
在其中一个实施例中，第一介质层204的构成材料包括氮化物、氧化物、氮氧化物中的一种或多种，例如二氧化硅、氮化硅、氮氧化硅。
在其中一个实施例中，保护层202的构成材料包括氮化物、氧化物、氮氧化物中的一种或多种，例如二氧化硅、氮化硅、氮氧化硅。
在其中一个实施例中，半导体结构还包括：第三介质层120，位于基底102上，通过第三介质层120可以保护相邻第一沟槽104之间的有源柱体106，避免形成金属硅化物110过程中影响相邻第一沟槽104之间有源柱体106的性能。示例性的，第三介质层120的构成材料包括氮化物、氧化物、氮氧化物中的一种或多种，例如二氧化硅、氮化硅、氮氧化硅。可以理解的是，第三介质层120和保护层202的构成材料可以相同也可以不相同，例如第三介质层120的构成材料为二氧化硅。
在其中一个实施例中，第一介质层204的上表面与第二沟槽118的下表面相齐平。
在其中一个实施例中，第二沟槽118位于有源柱体106的中心。
在其中一个实施例中，第二介质层122沿第一沟槽104和第二沟槽118的侧壁延伸覆盖在有源柱体106上，示例性的，第二介质层122沿第一沟槽104和第二沟槽118的侧壁延伸覆盖在有源柱体106的上表面。
在其中一个实施例中，第二介质层122位于第二沟槽118的底部，即第二介质层122沿第二沟槽118的侧壁延伸覆盖在第二沟槽118的底部。可以理解的是，当第二沟槽118的底部与位线结构112的上表面相齐平时，通过第二沟槽118底部的第二介质层122可以隔离位线结构112和后续形成在第二沟槽118中的字线结构。当第二沟槽118的底部高于位线结构112的上表面时，第二沟槽118底部可以形成第二介质层122也可以不形成第二介质层122。示例性的，第二介质层122的构成材料包括氮化物、氧化物、氮氧化物中的一种或多种，例如二氧化硅、氮化硅、氮氧化硅，例如第二介质层122的构成材料为二氧化硅。可以理解的是，第二介质层122和第一介质层204的构成材料可以相同也可以不同。
在其中一个实施例中，字线结构124包括：字线导电层210和字线保护层212；字线导电层210位于第三沟槽206及第四沟槽208内，字线导电层210的上表面低于有源柱体106的上表面。示例性的，字线导电层210的构成材料包括金属材料、金属氮化物材料、多晶硅材料等，例如金属钛、金属钨、金属铜、金属铝、氮化钛、多晶硅等。字线保护层212位于字线导电层210的上表面。示例性的，字线保护层212的构成材料包括氮化物、氧化物、氮氧化物中的一种或多种，例如二氧化硅、氮化硅、氮氧化硅。
在其中一个实施例中，第一介质层204、第二介质层122及字线保护层212的材料相同。在其他实施例中，第一介质层204、第二介质层122及字线保护层212中至少有一个的构成材料与其他的构成材料不相同。
在其中一个实施例中，字线保护层212的上表面低于有源柱体106的上表面。在其他实施例中，字线保护层212的上表面高于或等于有源柱体106的上表面。
在其中一个实施例中，第二介质层122的上表面与字线结构124上表面相齐平，通过该步骤可以露出有源柱体的表面。
在其中一个实施例中，示例性的，接触结构126的构成材料为多晶硅。
在其中一个实施例中，接触结构126的上表面高于保护层202的上表面，半导体结构还包括：隔离层128，位于保护层202的上表面，隔离层128覆盖在接触结构126的上表面。
在其中一个实施例中，隔离层128和保护层202是由同种材料构成的。
在其中一个实施例中，半导体结构还包括：位于相邻第二介质层122之间的有源柱体中的源极区和漏极区，其中，位于邻第二介质层122之间与字线结构124平行的部分有源柱体106为漂移区，漂移区与位线结构112之间的部分以及漂移区与有源柱体106上表面之间的第二部分分别为源极区和漏极区，示例性的，漂移区与位线结构112之间的第一部分为漏极区，漂移区与有源柱体106上表面之间的第二部分为源极区。
在其中一个实施例中，半导体结构还包括：电容结构，位于隔离层128上形成，所述电容结构通过贯穿隔离层128的导电结构与接触结构126电连接(图中未示出)，进而通过接触结构126与相邻第二介质层122之间的有源柱体106上表面的器件区域电连接。
以上所述实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请实施例的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请实施例构思的前提下，还可以做出若干变形和改进，这些都属于本申请实施例的保护范围。因此，本申请实施例专利的保护范围应以所附权利要求为准。

Claims (18)

1.一种半导体结构的制备方法，其特征在于，包括：
提供基底，所述基底中开设有第一沟槽，所述基底包括位于相邻所述第一沟槽之间的有源柱体；
于所述有源柱体内形成第二沟槽，所述第二沟槽的底部高于或等于所述第一沟槽的底部；
于所述第一沟槽内形成第一介质层及保护层，所述第一介质层位于所述保护层与所述有源柱体之间，且所述第一介质层的上表面低于所述有源柱体的上表面，以暴露出所述第一沟槽的部分侧壁；
于所述第一沟槽暴露出的侧壁及所述第二沟槽的侧壁形成第二介质层，所述第二介质层与所述保护层之间形成有第三沟槽，所述第二介质层之间形成有第四沟槽；
于所述第三沟槽及所述第四沟槽内形成字线结构；
于所述字线结构上形成接触结构，所述接触结构与所述保护层间隔设置，且所述接触结构与所述有源柱体相接触。
2.根据权利要求1所述的制备方法，其特征在于，所述于所述有源柱体内形成第二沟槽包括：
于所述有源柱体上形成第一图形化掩膜层，所述第一图形化掩膜层定义出所述第二沟槽的形状及位置；
于所述第一沟槽的侧壁形成第一介质材料层，所述第一介质材料层沿所述第一沟槽的侧壁延伸覆盖在所述第一图形化掩膜层的侧壁；
于所述第一沟槽内形成保护材料层；
去除所述第一图形化掩膜层及其下方的至少部分所述有源柱体，形成所述第二沟槽。
3.根据权利要求2所述的制备方法，其特征在于，所述保护材料层的上表面与所述第一图形化掩膜层的上表面相齐平，所述去除所述第一图形化掩膜层及其下方的至少部分所述有源柱体的同时，还包括：
去除部分所述保护材料层，保留的所述保护材料层即为所述保护层；
其中，在相同的去除条件下，去除所述保护材料层的速率小于去除所述有源柱体的速率。
4.根据权利要求3所述的制备方法，其特征在于，所述有源柱体的上表面形成有第三介质层，所述第一图形化掩膜层位于所述第三介质层的上表面；所述去除所述第一图形化掩膜层及其下方的至少部分所述有源柱体包括：
去除所述第一图形化掩膜层；
去除所述第一图形化掩膜层下方的所述第三介质层；
去除所述第一图形化掩膜层下方的至少部分所述有源柱体。
5.根据权利要求2所述的制备方法，其特征在于，所述于所述第一沟槽内形成第一介质层包括：
去除邻近所述有源柱体上表面的部分所述第一介质材料层，保留的所述第一介质材料层即为所述第一介质层。
6.根据权利要求1所述的制备方法，其特征在于，所述于所述第一沟槽暴露出的侧壁及所述第二沟槽的侧壁形成第二介质层的步骤包括：
采用热氧化工艺于所述第一沟槽的侧壁及所述第二沟槽的侧壁形成所述第二介质层。
7.根据权利要求1所述的制备方法，其特征在于，所述于所述第三沟槽及所述第四沟槽内填充形成字线结构包括：
于所述第三沟槽及所述第四沟槽内形成字线导电层，所述字线导电层的上表面低于所述有源柱体的上表面；
于所述字线导电层的上表面形成字线保护层。
8.根据权利要求7所述的制备方法，其特征在于，所述第一介质层、所述第二介质层及所述字线保护层的材料相同。
9.根据权利要求7所述的制备方法，其特征在于，所述字线保护层的上表面低于所述有源柱体的上表面。
10.根据权利要求9所述的制备方法，其特征在于，所述于所述字线结构上形成接触结构包括：
采用选择性外延生长工艺于所述字线结构上形成接触结构。
11.根据权利要求1所述的制备方法，其特征在于，所述接触结构的上表面高于所述保护层的上表面，还包括：
于所述保护层的上表面形成隔离层，所述隔离层覆盖在所述接触结构的上表面。
12.根据权利要求1所述的制备方法，其特征在于，所述于所述第二沟槽侧壁形成第二介质层包括：
于所述第二沟槽的底部形成第二介质层。
13.一种半导体结构，其特征在于，包括：
基底，所述基底中开设有第一沟槽，所述基底包括位于相邻所述第一沟槽之间的有源柱体；
第二沟槽，开设于所述有源柱体内，所述第二沟槽的底部高于或等于所述第一沟槽的底部；
保护层，位于所述第一沟槽内；
第一介质层，位于所述保护层与所述有源柱体之间，且所述第一介质层的上表面低于所述有源柱体的上表面，以暴露出所述第一沟槽的部分侧壁；
第二介质层，位于所述第一沟槽暴露出的侧壁及所述第二沟槽的侧壁，所述第二介质层与所述保护层之间形成有第三沟槽，所述第二介质层之间形成有第四沟槽；
字线结构，位于所述第三沟槽及所述第四沟槽中；
接触结构，位于所述字线结构上，与所述保护层间隔设置，且与所述有源柱体相接触。
14.根据权利要求13所述的半导体结构，其特征在于，所述第二沟槽位于所述有源柱体的中心。
15.根据权利要求13所述的半导体结构，其特征在于，所述字线结构包括：
字线导电层，位于所述第三沟槽及所述第四沟槽内，所述字线导电层的上表面低于所述有源柱体的上表面；
字线保护层，位于所述字线导电层的上表面。
16.根据权利要求15所述的半导体结构，其特征在于，所述第一介质层、所述第二介质层及所述字线保护层的材料相同。
17.根据权利要求15所述的半导体结构，其特征在于，所述字线保护层的上表面低于所述有源柱体的上表面。
18.根据权利要求13所述的半导体结构，其特征在于，所述接触结构的上表面高于所述保护层的上表面，还包括：
隔离层，位于所述保护层及所述接触结构的上表面。
CN202210060771.4A 2022-01-19 2022-01-19 半导体结构及其制备方法 Pending CN116525543A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202210060771.4A CN116525543A (zh) 2022-01-19 2022-01-19 半导体结构及其制备方法
PCT/CN2022/100397 WO2023137970A1 (zh) 2022-01-19 2022-06-22 半导体结构及其制备方法
US17/895,065 US20230231008A1 (en) 2022-01-19 2022-08-25 Semiconductor structure and fabrication method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202210060771.4A CN116525543A (zh) 2022-01-19 2022-01-19 半导体结构及其制备方法

Publications (1)

Publication Number Publication Date
CN116525543A true CN116525543A (zh) 2023-08-01

Family

ID=87347716

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202210060771.4A Pending CN116525543A (zh) 2022-01-19 2022-01-19 半导体结构及其制备方法

Country Status (2)

Country Link
CN (1) CN116525543A (zh)
WO (1) WO2023137970A1 (zh)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20130103908A (ko) * 2012-03-12 2013-09-25 에스케이하이닉스 주식회사 매립비트라인을 구비한 반도체 장치 및 그 제조방법
CN111463205B (zh) * 2020-04-08 2022-07-19 福建省晋华集成电路有限公司 存储器及其形成方法
CN113707612B (zh) * 2021-07-19 2023-10-20 长鑫存储技术有限公司 存储器件及其形成方法
CN113611671B (zh) * 2021-08-06 2023-04-07 长鑫存储技术有限公司 半导体结构及其制备方法

Also Published As

Publication number Publication date
WO2023137970A1 (zh) 2023-07-27

Similar Documents

Publication Publication Date Title
CN110718502B (zh) 具有气隙的半导体器件以及用于制造其的方法
US9865694B2 (en) Split-gate trench power mosfet with protected shield oxide
KR100739653B1 (ko) 핀 전계 효과 트랜지스터 및 그 제조 방법
KR100763337B1 (ko) 매립 게이트 라인을 갖는 반도체소자 및 그 제조방법
US7723184B2 (en) Semiconductor device and manufacture method therefor
US9202921B2 (en) Semiconductor device and method of making the same
US20050250285A1 (en) Fin field effect transistor device and method of fabricating the same
US8507349B2 (en) Semiconductor device employing fin-type gate and method for manufacturing the same
US8643098B2 (en) Method for fabricating semiconductor device with side contact
US11765886B2 (en) Semiconductor memory device
KR20140082147A (ko) 매몰 금속실리사이드층을 갖는 반도체소자 및 그 제조방법
KR100541515B1 (ko) 수직 채널 패턴을 갖는 반도체 장치 및 이를 제조하는 방법
KR20180007356A (ko) 반도체 장치
JP2006013303A (ja) 半導体装置及びその製造方法
US20220085026A1 (en) Semiconductor devices
CN116133431B (zh) 半导体结构及其制备方法、电子设备
US20130146966A1 (en) Semiconductor structure with enhanced cap and fabrication method thereof
CN116525543A (zh) 半导体结构及其制备方法
US20080061363A1 (en) Integrated transistor device and corresponding manufacturing method
KR101566921B1 (ko) 전하 트랩형 비휘발성 메모리 장치의 제조방법
CN110581130A (zh) 半导体装置
US20230328968A1 (en) Semiconductor devices
US20230138505A1 (en) Semiconductor device and method for fabricating the same
JP4584736B2 (ja) 半導体装置及び半導体装置の製造方法
US11600709B2 (en) Memory cell and fabricating method of the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination