JP2006013303A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法 Download PDFInfo
- Publication number
- JP2006013303A JP2006013303A JP2004191117A JP2004191117A JP2006013303A JP 2006013303 A JP2006013303 A JP 2006013303A JP 2004191117 A JP2004191117 A JP 2004191117A JP 2004191117 A JP2004191117 A JP 2004191117A JP 2006013303 A JP2006013303 A JP 2006013303A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor layer
- gate electrode
- region
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Abandoned
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 108
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 13
- 239000000463 material Substances 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 19
- 239000007772 electrode material Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 12
- 239000012535 impurity Substances 0.000 claims description 11
- 238000000151 deposition Methods 0.000 claims description 6
- 238000000059 patterning Methods 0.000 claims description 6
- 230000003071 parasitic effect Effects 0.000 abstract description 8
- 239000010410 layer Substances 0.000 description 64
- 238000001039 wet etching Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 229910052741 iridium Inorganic materials 0.000 description 1
- GKOZUEZYRPOHIO-UHFFFAOYSA-N iridium atom Chemical compound [Ir] GKOZUEZYRPOHIO-UHFFFAOYSA-N 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
Abstract
【課題】 本発明は、寄生トランジスタ動作、ゲート電極とソース領域及びドレイン領域との間のリーク電流及び容量の増大を防止することができる半導体装置及びその製造方法を提供することを目的とする。
【解決手段】 半導体基板上に第１の絶縁膜を介して形成された凸型形状の半導体層と、第１の絶縁膜上に形成され、半導体層の底部から所定の高さまで埋没する程度の膜厚を有する絶縁膜と、半導体層の側面のうち、チャネル領域を流れる電流の方向と略平行に形成されている各側面に、ゲート絶縁膜を介して形成されたゲート電極と、半導体層内において、ゲート電極が形成されていない領域に形成されたソース領域及びドレイン領域とを備えることを特徴とする。
【選択図】 図８
【解決手段】 半導体基板上に第１の絶縁膜を介して形成された凸型形状の半導体層と、第１の絶縁膜上に形成され、半導体層の底部から所定の高さまで埋没する程度の膜厚を有する絶縁膜と、半導体層の側面のうち、チャネル領域を流れる電流の方向と略平行に形成されている各側面に、ゲート絶縁膜を介して形成されたゲート電極と、半導体層内において、ゲート電極が形成されていない領域に形成されたソース領域及びドレイン領域とを備えることを特徴とする。
【選択図】 図８
Description
本発明は、半導体装置及びその製造方法に関する。
近年、半導体集積回路では、低消費電力化や動作速度の高速化などの要求に伴って、低電源電圧化や素子の微細化が求められている。そこで、従来のプレーナ型（平面型）素子と比較して、短チャネル効果の抑制、低サブスレッショルド係数（スイッチング特性に優れていること）、高移動度などの利点を有する３次元構造素子が開発されている。
かかる３次元素子としては、いわゆる縦型ダブルゲート構造のＭＩＳＦＥＴ(metal insulator semiconductor field effect transistor)が開発されており、なかでも、半導体層がフィン（Fin）状に形成されたＭＩＳＦＥＴは、ＦｉｎＦＥＴと呼ばれている。
このＦｉｎＦＥＴでは、半導体基板上に埋め込み絶縁膜を介して凸型形状の半導体層が形成され、この半導体層の両側面にはゲート電極が当該半導体層をまたぐように形成されている。
またＦｉｎＦＥＴでは、半導体層のうち、ゲート電極に囲まれた領域には、チャネル領域が形成されると共に、半導体層内におけるチャネル領域の両側には、ソース領域及びドレイン領域が当該チャネル領域を挟むように形成されている。
ところで、ＦｉｎＦＥＴの製造工程では、半導体基板上に埋め込み絶縁膜を介して積層された半導体層をエッチングして、凸型形状の半導体層を形成した後に、洗浄処理のためのウエットエッチングを行うようになされている。
かかるウエットエッチングは、どの方向にも同じだけ腐食が進行する等方性エッチングであるため、エッチング溶液が凸型形状の半導体層の底部周辺にまで回り込み、埋め込み絶縁膜の深さ方向だけでなく横方向にもエッチングが進行する。
よって、ウエットエッチングを行った後、ゲート電極材を堆積してゲート電極を形成すると、半導体層の底部周辺のエッチングされた領域にゲート電極材が回り込んでゲート電極が形成される。
このように製造されたＦｉｎＦＥＴでは、半導体層底部のコーナ部付近に、ゲート電極からの電界が集中することにより、当該コーナ部付近に寄生トランジスタ動作の問題が生じる。また、かかるＦｉｎＦＥＴでは、ゲート電極が、ゲート絶縁膜を介して半導体層に形成されるソース領域及びドレイン領域と接触するため、ゲート電極とソース領域及びドレイン領域との間のリーク電流及び容量が増大するという問題が生じる。
以下、ＦｉｎＦＥＴの製造方法に関する文献名を記載する。
特開２００１−７７３６４号公報
本発明は、寄生トランジスタ動作、ゲート電極とソース領域及びドレイン領域との間のリーク電流及び容量の増大を防止することができる半導体装置及びその製造方法を提供することを目的とする。
本発明の一態様による半導体装置の製造方法は、
半導体基板上に、第１の絶縁膜を介して形成された半導体層にマスク材を堆積するステップと、
前記半導体層及び前記マスク材をパターニングすることにより、凸型形状を有する半導体層を形成するステップと、
前記第１の絶縁膜及び前記マスク材上に第２の絶縁膜を堆積し、前記マスク材をマスクとして、前記第２の絶縁膜をエッチバックすることにより、前記半導体層の底部から所定の高さまで埋没する程度の膜厚を有する第２の絶縁膜を形成するステップと、
前記第２の絶縁膜に等方性エッチングを行うステップと、
前記半導体層の側面のうち、チャネル領域を流れる電流の方向と略平行に形成されている各側面に、ゲート絶縁膜を形成するステップと、
前記絶縁膜、前記ゲート絶縁膜及び前記マスク材上にゲート電極材を堆積し、前記ゲート電極材をパターニングすることにより、前記半導体層の側面のうち、前記チャネル領域を流れる電流の方向と略平行に形成されている各側面に、前記ゲート絶縁膜を介してゲート電極を形成するステップと、
前記ゲート電極をマスクとして、所定の不純物を前記半導体層にイオン注入することにより、前記半導体層の側面のうち、前記ゲート電極が形成されていない領域に、ソース領域及びドレイン領域を形成するステップと
を備えることを特徴とする。
半導体基板上に、第１の絶縁膜を介して形成された半導体層にマスク材を堆積するステップと、
前記半導体層及び前記マスク材をパターニングすることにより、凸型形状を有する半導体層を形成するステップと、
前記第１の絶縁膜及び前記マスク材上に第２の絶縁膜を堆積し、前記マスク材をマスクとして、前記第２の絶縁膜をエッチバックすることにより、前記半導体層の底部から所定の高さまで埋没する程度の膜厚を有する第２の絶縁膜を形成するステップと、
前記第２の絶縁膜に等方性エッチングを行うステップと、
前記半導体層の側面のうち、チャネル領域を流れる電流の方向と略平行に形成されている各側面に、ゲート絶縁膜を形成するステップと、
前記絶縁膜、前記ゲート絶縁膜及び前記マスク材上にゲート電極材を堆積し、前記ゲート電極材をパターニングすることにより、前記半導体層の側面のうち、前記チャネル領域を流れる電流の方向と略平行に形成されている各側面に、前記ゲート絶縁膜を介してゲート電極を形成するステップと、
前記ゲート電極をマスクとして、所定の不純物を前記半導体層にイオン注入することにより、前記半導体層の側面のうち、前記ゲート電極が形成されていない領域に、ソース領域及びドレイン領域を形成するステップと
を備えることを特徴とする。
また本発明の一態様による半導体装置は、
半導体基板上に第１の絶縁膜を介して形成された凸型形状の半導体層と、
前記第１の絶縁膜上に形成され、前記半導体層の底部から所定の高さまで埋没する程度の膜厚を有する絶縁膜と、
前記半導体層の側面のうち、チャネル領域を流れる電流の方向と略平行に形成されている各側面に、ゲート絶縁膜を介して形成されたゲート電極と、
前記半導体層内において、前記ゲート電極が形成されていない領域に形成されたソース領域及びドレイン領域と
を備えることを特徴とする。
半導体基板上に第１の絶縁膜を介して形成された凸型形状の半導体層と、
前記第１の絶縁膜上に形成され、前記半導体層の底部から所定の高さまで埋没する程度の膜厚を有する絶縁膜と、
前記半導体層の側面のうち、チャネル領域を流れる電流の方向と略平行に形成されている各側面に、ゲート絶縁膜を介して形成されたゲート電極と、
前記半導体層内において、前記ゲート電極が形成されていない領域に形成されたソース領域及びドレイン領域と
を備えることを特徴とする。
本発明の半導体装置及びその製造方法によれば、寄生トランジスタ動作、ゲート電極とソース領域及びドレイン領域との間のリーク電流及び容量の増大を防止することができる。
以下、本発明の実施の形態について図面を参照して説明する。
図１〜図１２に、本発明の実施の形態によるＦｉｎＦＥＴの製造方法を示す。まず、半導体基板１０上に、埋め込み絶縁膜２０及び半導体層３０が順次積層されたＳＯＩ（Silicon on Insulator）基板４０を用意する。なお、半導体基板１０及び半導体層３０は、例えば単結晶シリコンからなる。
図１に示すように、ＣＶＤ（Chemical Vapor Deposition）法などによって、ＳＯＩ基板４０上に例えばシリコン酸化膜及びシリコン窒化膜の積層構造からなるマスク材５０を堆積する。
図２及び当該図２中のＡ−Ａ線に沿う縦断面図である図３に示すように、リソグラフィ及びＲＩＥ（Reactive Ion Etching）によって、マスク材５０及び半導体層３０を順次パターニングすることにより、埋め込み絶縁膜２０上に凸型形状の半導体層６０及びマスク材７０を形成すると共に、当該半導体層６０に２本のフィン６０Ａ及び６０Ｂを形成する。
なお、本実施の形態の場合、半導体層３０をエッチングする際、オーバエッチングによって、埋め込み絶縁膜２０の上部が若干エッチングされるが、ジャストエッチングされる場合であっても良い。
図４に示すように、ＣＶＤ法などによって例えばシリコン酸化膜からなる絶縁膜８０を堆積し、図５に示すように、マスク材７０をストッパとして、ＣＭＰ（Chemical Mechanical Polishing）法によって絶縁膜８０を平坦化する。
図６に示すように、絶縁膜８０を選択的にエッチバックして、当該絶縁膜８０を所望の膜厚にすることにより、半導体層６０の上部を露出させる。
この絶縁膜８０の膜厚は、半導体層６０の高さの１／５程度であり、例えば半導体層６０の高さが約１００ｎｍのとき、絶縁膜８０の膜厚は２０〜３０ｎｍになるように形成される。なお絶縁膜８０の膜厚は、少なくとも、埋め込み絶縁膜２０をオーバエッチングした量よりも厚くなるように形成される。
この後、洗浄処理のためのウエットエッチングを行うが、本実施の形態の場合、半導体層６０の下部付近に絶縁膜８０を形成したことにより、等方性エッチングであるウエットエッチングを行っても、絶縁膜８０が若干エッチングされるだけで、エッチング溶液が半導体層６０の底部に回り込むことを回避することができる。従って、ウエットエッチングを行った後、ゲート電極材を堆積しても、半導体層６０の底部周辺の領域にゲート電極材が回り込むことを回避することができる。
図７、当該図７中のＡ−Ａ線に沿う縦断面図である図８及び当該図７中のＢ−Ｂ線に沿う横断面図である図９に示すように、半導体層６０のうち、チャネル領域９０Ａ及び９０Ｂとなる領域の下部に、例えばヒ素、ボロン、イリジウム、リンなどの不純物をイオン注入することにより、チャネル領域９０Ａ及び９０Ｂのうち、絶縁膜８０に囲まれた下部の領域９０ＡＵ及び９０ＢＵの不純物濃度を高くする。
チャネル領域９０Ａ及び９０Ｂのうち、絶縁膜８０に囲まれた下部の領域９０ＡＵ及び９０ＢＵは、後に形成されるゲート電極１１０から離れているため、ゲート電極１１０の制御が弱く、パンチスルーし易くなるが、不純物濃度を高くすることにより、当該パンチスルーを抑制することができる。
そして、半導体層６０のフィン６０Ａ及び６０Ｂのうち、チャネル領域９０Ａ及び９０Ｂ付近の各側面に、それぞれ所望の膜厚のゲート絶縁膜１００Ａ〜１００Ｄを形成する。このゲート絶縁膜１００Ａ〜１００Ｄの膜厚は、１〜５ｎｍになるように形成される。
ＣＶＤ法などによってゲート電極材としてのポリシリコン膜を堆積し、ＣＭＰ法によってポリシリコン膜を平坦化した後、リソグラフィ及びＲＩＥによってポリシリコン膜をパターニングすることにより、ゲート電極１１０を形成する。
なお、ゲート電極材としては金属を使用しても良く、この場合、ゲート電極の空乏化が生じないため、駆動電流を向上させることができる。
このゲート電極１１０をマスクとして、半導体層６０と逆導電型の不純物を、斜め方向から半導体層６０内にイオン注入することにより、半導体層６０のフィン６０Ａのうち、チャネル領域９０Ａの両側にソースエクステンション領域１２０Ａとドレインエクステンション領域１３０Ａを形成すると共に、フィン６０Ｂのうち、チャネル領域９０Ｂの両側にソースエクステンション領域１２０Ｂとドレインエクステンション領域１３０Ｂを形成する。
図１０、当該図１０中のＡ−Ａ線に沿う縦断面図である図１１及び当該図１０中のＢ−Ｂ線に沿う横断面図である図１２に示すように、例えばシリコン窒化膜からなる絶縁膜を堆積した後、ＲＩＥによってゲート電極１１０及び半導体層６０の側面に側壁絶縁膜１３５を形成すると共に、半導体層６０のうち、ソース領域１４０及びドレイン領域１５０となる領域上に形成されているマスク材７０を取り除く。
ゲート電極１１０及び側壁絶縁膜１３５をマスクとして、所定の不純物を半導体層６０内にイオン注入することにより、ソース領域１４０及びドレイン領域１５０を形成する。ニッケル（Ｎｉ）、コバルト（Ｃｏ）、チタン（Ｔｉ）などの金属膜を堆積し、熱処理を行うことにより、ゲート電極１１０並びに半導体層６０のソース領域１４０及びドレイン領域１５０の表面部分に、寄生抵抗を低減するための金属シリサイド膜１６０Ａ〜１６０Ｃを形成する。その後、図示しない層間絶縁膜及びコンタクトプラグを順次形成して配線を行うことにより、ＦｉｎＦＥＴ２００を製造する。
以上の方法により製造されたＦｉｎＦＥＴ２００は、図１０、図１１及び図１２に示すように、半導体基板１０の表面上に埋め込み絶縁膜２０が形成され、当該埋め込み絶縁膜２０上には、２本のフィン６０Ａ及び６０Ｂを有する半導体層６０が形成されると共に、当該半導体層６０の下部が埋没するように絶縁膜８０が形成されている。
半導体層６０が有するフィン６０Ａ及び６０Ｂの中央部付近には、チャネル領域９０Ａ及び９０Ｂが形成され、当該チャネル領域９０Ａ及び９０Ｂのうち、絶縁膜８０に囲まれた下部の領域９０ＡＵ及び９０ＢＵには、不純物が導入され、不純物濃度が高くなっている。
チャネル領域９０Ａ及び９０Ｂは、当該チャネル領域９０Ａ及び９０Ｂが完全に空乏化している完全空乏型素子として動作する程度の狭い幅（ゲート絶縁膜１００Ａ及び１００Ｂ（１００Ｃ及び１００Ｄ）の間隔）によって形成されている。具体的には、チャネル領域９０Ａ及び９０Ｂの幅ＷＦｉｎが、ゲート長Ｌｇより小さくなるように形成され、これにより低サブスレッショルド係数、高移動度、低接合リーク電流に優れたＦｉｎＦＥＴ２００を実現することができる。
また半導体層６０のフィン６０Ａ内において、チャネル領域９０Ａの両側には、ソースエクステンション領域１２０Ａとドレインエクステンション領域１３０Ａが当該チャネル領域９０Ａを挟むように形成されると共に、フィン６０Ｂ内において、チャネル領域９０Ｂの両側にはソースエクステンション領域１２０Ｂとドレインエクステンション領域１３０Ｂが当該チャネル領域９０Ｂを挟むように形成されている。
さらに半導体層６０内には、フィン６０Ａ及び６０Ｂを挟むように、ソース領域１４０及びドレイン領域１５０が形成され、ソース領域１４０は、ソースエクステンション領域１２０Ａ及び１２０Ｂに隣接すると共に、ドレイン領域１５０は、ドレインエクステンション領域１３０Ａ及び１３０Ｂに隣接する。
半導体層６０が有するフィン６０Ａ及び６０Ｂのうち、チャネル領域９０Ａ及び９０Ｂ付近の両側面には、ゲート絶縁膜１００Ａ〜１００Ｄが形成されると共に、当該フィン６０Ａ及び６０Ｂの上面には、マスク材７０Ａ及び７０Ｂが形成されている。
なお、マスク材７０Ａ及び７０Ｂの膜厚は、ゲート絶縁膜１００Ａ〜１００Ｄより厚く形成されている。従って、半導体層６０のうち、マスク材７０Ａ及び７０Ｂに隣接する上面は常にオフ状態になるため、チャネルとして機能せず、フィン６０Ａ及び６０Ｂのうち、チャネル領域９０Ａ及び９０Ｂのコーナ部における寄生トランジスタ動作を防止することができる。また、マスク材７０Ａ及び７０Ｂは、ＣＭＰ法によって絶縁膜８０を平坦化する際のストッパとなり、若干エッチングされることから、当該エッチング量を予め考慮した膜厚にする必要がある。
フィン６０Ａ及び６０Ｂそれぞれの両側面及び上面には、ゲート絶縁膜１００Ａ〜１００Ｄ並びにマスク材７０Ａ及び７０Ｂを介してゲート電極１１０が当該フィン６０Ａ及び６０Ｂをまたぐように形成されている。
なお、ゲート電極１１０及び半導体層６０の側面には、側壁絶縁膜１３５が形成されると共に、ゲート電極１１０並びに半導体層６０のソース領域１４０及びドレイン領域１５０の表面部分には、金属シリサイド膜１６０Ａ〜１６０Ｃが形成されている。
このように本実施の形態では、洗浄処理のためのウエットエッチングを行う前に、半導体層６０の下部が埋もれる程度の膜厚を有する絶縁膜８０を埋め込み絶縁膜２０上に予め形成することにより、ウエットエッチングを行っても、絶縁膜８０が若干エッチングされるだけで、エッチング溶液が半導体層６０の底部に回り込むことを回避することができる。
従って、ウエットエッチングを行った後、ゲート電極材を堆積してゲート電極１１０を形成しても、半導体層６０の底部周辺の領域にゲート電極材が回り込んでゲート電極１１０が形成されることを回避することができ、これにより半導体層６０底部のコーナ部における寄生トランジスタ動作や、ゲート電極１１０とソース領域１４０及びドレイン領域１５０との間におけるリーク電流及び容量の増大を防止することができる。
なお上述の実施の形態は一例であって、本発明を限定するものではない。例えば半導体層６０に形成するフィンの数は２本である必要はなく、１本のみのフィンを形成しても良く、又は３本以上の複数のフィンを形成しても良い。
また上述の実施の形態においては、半導体層６０のフィン６０Ａ及び６０Ｂの側面のうち、チャネル領域９０Ａ及び９０Ｂ付近の各側面及び上面に、コ字状のゲート電極１１０を、当該半導体層６０をまたぐように形成した場合について述べたが、本発明はこれに限らず、例えばフィンが１本の場合には、半導体層６０の上面にゲート電極を形成せずに、半導体層６０のフィンの両側面のみに独立したゲート電極を形成しても良い。この場合、フィンの両側に位置する２つのゲート電極に、それぞれ異なる電圧を印可することができ、その際、一方のゲート電極に印可する電圧によって閾値電圧を調整し得る。
また上述の実施の形態においては、シリコン層６０のチャネル領域９０Ａ及び９０Ｂとソース領域１４０及びドレイン領域１５０とが同一の高さによって形成されている場合について述べたが、本発明はこれに限らず、側壁絶縁膜１３５を形成してマスク材７０を取り除いた後、エピタキシャル成長を行うことにより、ソース領域１４０及びドレイン領域１５０がチャネル領域９０Ａ及び９０Ｂより高くなるように形成しても良く、この場合、ソース領域１４０及びドレイン領域１５０の寄生抵抗を低減することができる。
１０ 半導体基板
２０ 埋め込み絶縁膜
３０、６０ 半導体層
５０、７０ マスク材
８０ 絶縁膜
９０ チャネル領域
１００ ゲート絶縁膜
１１０ ゲート電極
１２０ ソースエクステンション領域
１３０ ドレインエクステンション領域
１４０ ソース領域
１５０ ドレイン領域
２０ 埋め込み絶縁膜
３０、６０ 半導体層
５０、７０ マスク材
８０ 絶縁膜
９０ チャネル領域
１００ ゲート絶縁膜
１１０ ゲート電極
１２０ ソースエクステンション領域
１３０ ドレインエクステンション領域
１４０ ソース領域
１５０ ドレイン領域
Claims (5)
- 半導体基板上に、第１の絶縁膜を介して形成された半導体層にマスク材を堆積するステップと、
前記半導体層及び前記マスク材をパターニングすることにより、凸型形状を有する半導体層を形成するステップと、
前記第１の絶縁膜及び前記マスク材上に第２の絶縁膜を堆積し、前記マスク材をマスクとして、前記第２の絶縁膜をエッチバックすることにより、前記半導体層の底部から所定の高さまで埋没する程度の膜厚を有する第２の絶縁膜を形成するステップと、
前記第２の絶縁膜に等方性エッチングを行うステップと、
前記半導体層の側面のうち、チャネル領域を流れる電流の方向と略平行に形成されている各側面に、ゲート絶縁膜を形成するステップと、
前記絶縁膜、前記ゲート絶縁膜及び前記マスク材上にゲート電極材を堆積し、前記ゲート電極材をパターニングすることにより、前記半導体層の側面のうち、前記チャネル領域を流れる電流の方向と略平行に形成されている各側面に、前記ゲート絶縁膜を介してゲート電極を形成するステップと、
前記ゲート電極をマスクとして、所定の不純物を前記半導体層にイオン注入することにより、前記半導体層のうち、前記ゲート電極が形成されていない領域に、ソース領域及びドレイン領域を形成するステップと
を備えることを特徴とする半導体装置の製造方法。 - 前記等方性エッチングを行った後、前記半導体層に形成される前記チャネル領域の下部に所定の不純物をイオン注入することにより、前記チャネル領域のうち、前記第２の絶縁膜に囲まれた下部の不純物濃度を高くするステップをさらに備えることを特徴とする請求項１記載の半導体装置の製造方法。
- 前記第２の絶縁膜を形成するステップでは、前記第２の絶縁膜の膜厚が、前記半導体層の高さの略１／５になるように、前記第２の絶縁膜を形成することを特徴とする請求項１記載の半導体装置の製造方法。
- 半導体基板上に第１の絶縁膜を介して形成された凸型形状の半導体層と、
前記第１の絶縁膜上に形成され、前記半導体層の底部から所定の高さまで埋没する程度の膜厚を有する第２の絶縁膜と、
前記半導体層の側面のうち、チャネル領域を流れる電流の方向と略平行に形成されている各側面に、ゲート絶縁膜を介して形成されたゲート電極と、
前記半導体層内において、前記ゲート電極が形成されていない領域に形成されたソース領域及びドレイン領域と
を備えることを特徴とする半導体装置。 - 前記第２の絶縁膜の膜厚は、前記半導体層の高さの略１／５であることを特徴とする請求項４記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004191117A JP2006013303A (ja) | 2004-06-29 | 2004-06-29 | 半導体装置及びその製造方法 |
| US11/057,366 US20050285186A1 (en) | 2004-06-29 | 2005-02-15 | Semiconductor device and method of fabricating the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004191117A JP2006013303A (ja) | 2004-06-29 | 2004-06-29 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2006013303A true JP2006013303A (ja) | 2006-01-12 |
Family
ID=35504711
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004191117A Abandoned JP2006013303A (ja) | 2004-06-29 | 2004-06-29 | 半導体装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20050285186A1 (ja) |
| JP (1) | JP2006013303A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008219002A (ja) * | 2007-02-28 | 2008-09-18 | Internatl Business Mach Corp <Ibm> | ゲート・フィン間の重なりセンシティビティが低減されたＦｉｎＦＥＴ |
| JP2010153860A (ja) * | 2008-12-23 | 2010-07-08 | Internatl Business Mach Corp <Ibm> | 半導体構造体および半導体構造体を形成する方法 |
| CN102130014A (zh) * | 2011-01-05 | 2011-07-20 | 北京大学深圳研究生院 | 一种FinFET晶体管的制作方法 |
| US10868177B2 (en) | 2010-08-09 | 2020-12-15 | Sony Corporation | Semiconductor device and manufacturing method thereof |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100645065B1 (ko) * | 2005-06-23 | 2006-11-10 | 삼성전자주식회사 | 핀 전계 효과 트랜지스터와 이를 구비하는 비휘발성 메모리장치 및 그 형성 방법 |
| US7247887B2 (en) * | 2005-07-01 | 2007-07-24 | Synopsys, Inc. | Segmented channel MOS transistor |
| US7265008B2 (en) | 2005-07-01 | 2007-09-04 | Synopsys, Inc. | Method of IC production using corrugated substrate |
| US7190050B2 (en) * | 2005-07-01 | 2007-03-13 | Synopsys, Inc. | Integrated circuit on corrugated substrate |
| FR2895835B1 (fr) | 2005-12-30 | 2008-05-09 | Commissariat Energie Atomique | Realisation sur une structure de canal a plusieurs branches d'une grille de transistor et de moyens pour isoler cette grille des regions de source et de drain |
| US20070287256A1 (en) * | 2006-06-07 | 2007-12-13 | International Business Machines Corporation | Contact scheme for FINFET structures with multiple FINs |
| JP4552908B2 (ja) * | 2006-07-26 | 2010-09-29 | エルピーダメモリ株式会社 | 半導体装置の製造方法 |
| FR2921757B1 (fr) * | 2007-09-28 | 2009-12-18 | Commissariat Energie Atomique | Structure de transistor double-grille dotee d'un canal a plusieurs branches. |
| JP5325932B2 (ja) * | 2011-05-27 | 2013-10-23 | 株式会社東芝 | 半導体装置およびその製造方法 |
| US9190346B2 (en) | 2012-08-31 | 2015-11-17 | Synopsys, Inc. | Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits |
| US9817928B2 (en) | 2012-08-31 | 2017-11-14 | Synopsys, Inc. | Latch-up suppression and substrate noise coupling reduction through a substrate back-tie for 3D integrated circuits |
| CN103811320B (zh) * | 2012-11-09 | 2017-08-11 | 中国科学院微电子研究所 | 半导体器件及其制造方法 |
| US9379018B2 (en) | 2012-12-17 | 2016-06-28 | Synopsys, Inc. | Increasing Ion/Ioff ratio in FinFETs and nano-wires |
| US8847324B2 (en) | 2012-12-17 | 2014-09-30 | Synopsys, Inc. | Increasing ION /IOFF ratio in FinFETs and nano-wires |
| US9590105B2 (en) * | 2014-04-07 | 2017-03-07 | National Chiao-Tung University | Semiconductor device with metal alloy over fin, conductive layer over channel region of fin, and semiconductive layer over conductive layer and formation thereof |
| US9443769B2 (en) | 2014-04-21 | 2016-09-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wrap-around contact |
| US9490174B2 (en) * | 2014-05-16 | 2016-11-08 | Globalfoundries Inc. | Fabricating raised fins using ancillary fin structures |
| US10411135B2 (en) | 2015-06-08 | 2019-09-10 | Synopsys, Inc. | Substrates and transistors with 2D material channels on 3D geometries |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2994670B2 (ja) * | 1989-12-02 | 1999-12-27 | 忠弘 大見 | 半導体装置及びその製造方法 |
| US6245615B1 (en) * | 1999-08-31 | 2001-06-12 | Micron Technology, Inc. | Method and apparatus on (110) surfaces of silicon structures with conduction in the <110> direction |
| US6252284B1 (en) * | 1999-12-09 | 2001-06-26 | International Business Machines Corporation | Planarized silicon fin device |
| US6867433B2 (en) * | 2003-04-30 | 2005-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor-on-insulator chip incorporating strained-channel partially-depleted, fully-depleted, and multiple-gate transistors |
| JP4216676B2 (ja) * | 2003-09-08 | 2009-01-28 | 株式会社東芝 | 半導体装置 |
| JP2005086024A (ja) * | 2003-09-09 | 2005-03-31 | Toshiba Corp | 半導体装置及びその製造方法 |
| JP4186768B2 (ja) * | 2003-09-16 | 2008-11-26 | 沖電気工業株式会社 | マルチポート半導体メモリ |
| US7041542B2 (en) * | 2004-01-12 | 2006-05-09 | Advanced Micro Devices, Inc. | Damascene tri-gate FinFET |
-
2004
- 2004-06-29 JP JP2004191117A patent/JP2006013303A/ja not_active Abandoned
-
2005
- 2005-02-15 US US11/057,366 patent/US20050285186A1/en not_active Abandoned
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008219002A (ja) * | 2007-02-28 | 2008-09-18 | Internatl Business Mach Corp <Ibm> | ゲート・フィン間の重なりセンシティビティが低減されたＦｉｎＦＥＴ |
| US8518767B2 (en) | 2007-02-28 | 2013-08-27 | International Business Machines Corporation | FinFET with reduced gate to fin overlay sensitivity |
| US8536632B2 (en) | 2007-02-28 | 2013-09-17 | International Business Machines Corporation | FinFET with reduced gate to fin overlay sensitivity |
| JP2010153860A (ja) * | 2008-12-23 | 2010-07-08 | Internatl Business Mach Corp <Ibm> | 半導体構造体および半導体構造体を形成する方法 |
| US8962398B2 (en) | 2008-12-23 | 2015-02-24 | International Business Machines Corporation | Body contacted hybrid surface semiconductor-on-insulator devices |
| US9023694B2 (en) | 2008-12-23 | 2015-05-05 | International Business Machines Corporation | Body contacted hybrid surface semiconductor-on-insulator devices |
| US10868177B2 (en) | 2010-08-09 | 2020-12-15 | Sony Corporation | Semiconductor device and manufacturing method thereof |
| CN102130014A (zh) * | 2011-01-05 | 2011-07-20 | 北京大学深圳研究生院 | 一种FinFET晶体管的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20050285186A1 (en) | 2005-12-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11133387B2 (en) | FinFETs having dielectric punch-through stoppers | |
| KR100724575B1 (ko) | 매립 게이트전극을 갖는 반도체소자 및 그 형성방법 | |
| JP4950065B2 (ja) | サドル型フラッシュメモリ素子及びその製造方法 | |
| KR100521384B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100605499B1 (ko) | 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법 | |
| KR101471858B1 (ko) | 바 타입의 액티브 패턴을 구비하는 반도체 장치 및 그 제조방법 | |
| JP2006013303A (ja) | 半導体装置及びその製造方法 | |
| KR100653536B1 (ko) | 반도체 소자의 핀 전계효과 트랜지스터 제조방법 | |
| KR100763337B1 (ko) | 매립 게이트 라인을 갖는 반도체소자 및 그 제조방법 | |
| KR100732304B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| US8507349B2 (en) | Semiconductor device employing fin-type gate and method for manufacturing the same | |
| US9553193B2 (en) | Double gated fin transistors and methods of fabricating and operating the same | |
| JP6629142B2 (ja) | 半導体装置およびその製造方法 | |
| JP2007180486A (ja) | ５チャネルのフィントランジスタ及びその製造方法 | |
| US7629215B2 (en) | Semiconductor device and method of manufacturing the same | |
| JP2006012898A (ja) | 半導体装置及びその製造方法 | |
| US20110068404A1 (en) | Semiconductor device and method for manufacturing the same | |
| US10811505B2 (en) | Gate electrode having upper and lower capping patterns | |
| US8680612B2 (en) | Semiconductor device and manufacturing method thereof | |
| JP2007123850A (ja) | 半導体装置およびその製造方法 | |
| JP2007194465A (ja) | 半導体装置及びその製造方法 | |
| JP4984697B2 (ja) | 半導体装置の製造方法 | |
| KR100753051B1 (ko) | 새들형 핀 트랜지스터 제조방법 | |
| KR20240028183A (ko) | 반도체 소자 | |
| CN116264245A (zh) | 半导体装置和制造半导体装置的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A762 | Written abandonment of application |
Free format text: JAPANESE INTERMEDIATE CODE: A762 Effective date: 20070608 |