JP4950065B2 - サドル型フラッシュメモリ素子及びその製造方法 - Google Patents
サドル型フラッシュメモリ素子及びその製造方法 Download PDFInfo
- Publication number
- JP4950065B2 JP4950065B2 JP2007545369A JP2007545369A JP4950065B2 JP 4950065 B2 JP4950065 B2 JP 4950065B2 JP 2007545369 A JP2007545369 A JP 2007545369A JP 2007545369 A JP2007545369 A JP 2007545369A JP 4950065 B2 JP4950065 B2 JP 4950065B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- recess region
- silicon body
- silicon
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 190
- 229910052710 silicon Inorganic materials 0.000 claims description 190
- 239000010703 silicon Substances 0.000 claims description 190
- 150000004767 nitrides Chemical class 0.000 claims description 62
- 238000000034 method Methods 0.000 claims description 55
- 230000008569 process Effects 0.000 claims description 45
- 239000000758 substrate Substances 0.000 claims description 36
- 238000002955 isolation Methods 0.000 claims description 32
- 238000003860 storage Methods 0.000 claims description 31
- 125000006850 spacer group Chemical group 0.000 claims description 19
- 239000000463 material Substances 0.000 claims description 12
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 10
- 238000009413 insulation Methods 0.000 claims description 9
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 6
- 238000000137 annealing Methods 0.000 claims description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 6
- 229920005591 polysilicon Polymers 0.000 claims description 6
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910021332 silicide Inorganic materials 0.000 claims description 3
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 229910044991 metal oxide Inorganic materials 0.000 claims description 2
- 150000004706 metal oxides Chemical class 0.000 claims description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 2
- 238000004381 surface treatment Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims 1
- 238000007667 floating Methods 0.000 description 16
- 230000009467 reduction Effects 0.000 description 11
- 230000000694 effects Effects 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 230000010354 integration Effects 0.000 description 9
- 230000015572 biosynthetic process Effects 0.000 description 8
- 238000009826 distribution Methods 0.000 description 7
- 230000008901 benefit Effects 0.000 description 6
- 230000008859 change Effects 0.000 description 5
- 230000008878 coupling Effects 0.000 description 4
- 238000010168 coupling process Methods 0.000 description 4
- 238000005859 coupling reaction Methods 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 210000000746 body region Anatomy 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000002105 nanoparticle Substances 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B99/00—Subject matter not provided for in other groups of this subclass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B82—NANOTECHNOLOGY
- B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
- B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40114—Multistep manufacturing processes for data storage electrodes the electrodes comprising a conductor-insulator-conductor-insulator-semiconductor structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42332—Gate electrodes for transistors with a floating gate with the floating gate formed by two or more non connected parts, e.g. multi-particles flating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
- H01L29/42336—Gate electrodes for transistors with a floating gate with one gate at least partly formed in a trench
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/4234—Gate electrodes for transistors with charge trapping gate insulator
- H01L29/42352—Gate electrodes for transistors with charge trapping gate insulator with the gate at least partly formed in a trench
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66825—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66833—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a charge trapping gate insulator, e.g. MNOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
- H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Nanotechnology (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Description
既存のフラッシュメモリ素子はシリコン表面に形成されたチャネルを持つ素子である。これら素子はメモリ形式(NOR型あるいはNAND型)にもよるが45〜60nm技術間で限界に達すると思われ、性能と集積密度が更に優れ、既存のプロセスと互換性がある素子構造が必要とされている。
ドライエッチングではなく、選択的シリコン酸化プロセスによって製造されたリセスされたチャネルを備えた既存のリセスされたチャネル素子は、素子の縮小化によって生じるショートチャネル効果の問題を発生させる浅い部分を有し、浅いソース/ドレイン部を形成するという問題を発生させる。
チャネル領域がリセスされた構造における、ショートチャネル効果の問題と浅いソース/ドレイン接合形成の問題は、そのリセス深さを深くするだけで解決することができる。
さらに、これらリセスされた素子において、基板バイアスによるスレッショルド電圧の変化は既存の平面チャネル構造に比べて非常に大きく、有効チャネル長はチャネルリセスのために増大する。
このように、リセスされた構造は以下のような欠点を有する。即ち、スレッショルド電圧の感度がリセス領域の底部のコーナー(又は領域)の曲率が大きくなるにつれて大きくなり、電流駆動能力(the current drivability)は、チャネル幅及びリセス深さの増加に伴って非常に減少し、また、スレッショルド電圧分布(distribution)はリセス幅が小さくなると共に大きくなる。
しかしながら、リセスされたチャネル素子は、そのチャネルを制御するための制御電極の能力の低下で、制御電極による書き込み/消去動作を遅くするという欠点がある。
ゲート電極のチャネルに対する制御能力が優れているのはゲートがチャネル領域を包み込む二重/三重−ゲートMOS構造の場合である。本発明者は、ボディ連結型(body-tied)二重/三重−ゲートMOS構造(出願番号:2002−5325号(韓国)、特開2003−298051号公報(日本)、10/358981(アメリカ))及びフラッシュメモリへの応用(韓国特許登録番号:0420070、アメリカ特許出願番号:10/751860)を世界で最初に開発し、本発明者はこの構造を“バルクFinFET”(bulk FinFET)と名付けた。
一方、60nm未満のゲート長を持つ既存のフラッシュメモリ素子は縮小化における限界に直面している。既存の平面チャネル素子構造で書き込みと読み取り時間を速くするためには、コントロールゲートと浮遊蓄積電極間のキャパシタンスを大きくする必要がある。いわゆる結合比(ratio)は増大させなければならず、このためには既存の素子構造では浮遊ゲートの厚さを厚くしなくてはならない。このような場合、素子のゲート長が減っても、0.6を越える結合比を維持するために浮遊ゲートの厚さは減らすことができない。厚い浮遊ゲートを持つ素子の大きさを減らすと、素子間のキャパシタンスが増加し、これはセル(cell)間のクロストーク(cross-talk)の増加を引き起こし、集積密度の増加の障害となる。このように既存の素子は縮小化問題、書き込み/消去速度の改善問題、クロストークの問題などを持っている。
図示のチャネルはリセスされており、したがって有効チャネル長が少々長くなっているが、2次元的には領域(area)を増加させずにセル領域(area)を増加させているのでセル領域には問題がない。また、ゲート電極が自己整合形態になっており、その結果集積度を改善させている。この素子はチャネルが単純にリセスされているから、制御電極がチャネル領域を制御する能力が既存の平面チャネル素子構造に比べて下がり、したがって、書き込み消去特性を低下させている。
この素子はチャネルのリセス深さを深くすることができ、有効チャネル長が長くなってショートチャネル効果を大きく抑制することができる。しかしながら、有効チャネル長が長いため、素子のチャネル幅が集積密度増加のために減少すると、素子の電流駆動能力が著しく下がるという欠点がある。
また、この素子は、素子のサイズが小さくなるにつれて素子の幅が小さくなり、その際にリセス領域の底部の形状が不均一になって、結果的にスレッショルド電圧の不均一性を増大させるという欠点がある。
また、リセスされたチャネルのリセス幅が素子縮小化によって小さくなると、素子のI−V特性が大きく悪化するという欠点がある。例えば、一般的にリセスされたチャネル素子はチャネルの構造が凹状(concave)であるから、生じるバックバイアス(back-bias)効果が深刻で、マイナス(−)のバックバイアスに対してNMOS素子はスレッショルド電圧が大きく増大する問題を持っている。
本発明の第2の目的は、縮小化特性に優れ、スレッショルド電圧の分布(distribution)を減らすことができ、書き込み/消去特性を改善することができるナノスケールのフラッシュメモリ素子の構造を提供することである。
本発明の第3の目的はゲート構造が自己整合形態からなり、高集積密度を実現することができるフラッシュメモリ素子の構造を提供する。
本発明の第4の目的は、縮小化特性と、書き込み/消去速度、既存のリセスされたチャネル素子が有する長所の改良ができ、更に、既存のフラッシュ構造の持つクロストークの問題、電流駆動能力の低下、リセスされたチャネルのコーナー領域(又は底部)でのスレッショルド電圧変化、リセスされたチャネルのコーナー領域での不純物濃度変化に対するスレッショルド電圧の高い感度の問題を解決できるフラッシュメモリ素子の構造を提供する。
本発明によれば、サドル素子構造はリセスされたチャネル構造と三重−ゲート構造を持っているから、既存の二重/三重−ゲートが持つ長所とリセスされたチャネル構造が持っている長所を全て有している。これら長所に加えて、次のような追加の長所がある。
既存のバルクFinFETは、ゲート長さの2/3に対応するフィン(fin)ボディ幅が必要であるのに対して、本発明の構造はゲート長さと同じ、又はそれ以上のボディ幅を形成しても問題がなく、本発明が意図した長所が得られる。同様に、本発明の構造はボディを介した消去速度を速くし、制御電極のチャネルに対する制御能力を向上させることで、書き込み/消去特性を改善し、バックバイアスによるスレッショルド電圧の変化を減少させ、リセス領域の底部のコーナー形状の不均一及びリセスされたチャネル領域のコーナー部分での不純物濃度変化によって生じるスレッショルド電圧の変化を減らすことができる。
加えて、ソース/ドレイン領域の深さを深くできるから、本発明の構造は、ソース及びドレイン領域を介した消去速度を、既存の平面チャネル構造に比べて大きく改善することができる。
図2は、本発明によるサドル構造を持つMOS素子を示した図面を示す。
図2(c)は、図2(a)のA−A線でアクティブ領域に沿った断面図であり、図2(d)は、図2(a)のB−B線でリセスされたチャネル領域に形成された制御電極を沿った断面図である。また、図2(b)に示した3次元素子構造は、金属配線及びソース/ドレイン接触領域を除外した重要部分のみを示している。
図2は、制御電極及びソース/ドレイン接触領域を形成した直後の構造を示し、以後のプロセスは既存のCMOSプロセス技術とほとんど同一である。図2(b)において、領域1はシリコン基板1であり、領域2はアクティブ領域が形成されるウォール型(Wall-type)シリコンボディ2である。ウォール型シリコンボディ2の厚さは3〜100nmの範囲で適切に選択される。
領域7は、リセスされたチャネルの露出した表面及び側面に形成されるトンネル絶縁膜7であり、その厚さは1〜15nmである。領域8は、浮遊蓄積ノード(あるいは電荷蓄積ノード)8を示している。電荷蓄積ノード8には、アモルファスシリコン、ポリシリコン、又はアモルファスSiGe、又はポリSiGeのような導電体を用いることが可能であり、その厚さは1〜100nmであることが好ましい。領域8が導電性物質で造られている場合には、セルとセル間の絶縁(隔離)のために追加マスクを使用してセル間の導電性浮遊電極を隔離させるプロセスが必要であり、かつ領域8の電荷蓄積ノード8をチャネルと制御電極10が出会う領域に限定することができる。
浮遊蓄積電極物質にナノスケールのドット(dot)が用いられるときは、各ドットの大きさは1〜50nmが好ましく、窒化膜のようなトラップを有する物質を用いるときには、その厚さは1〜50nmである。
本発明による構造では、リセスされたシリコン領域の表面だけでなく、側面にもチャネルが形成されるから、ナノスケールのドット(dot)、又はトラップ(trap)を有する絶縁物質をより広いチャネル表面に形成することができ、スレッショルド電圧の分布(distribution)を減らすことができる。領域9は電極間絶縁膜9を示し、その適切な厚さは2〜30nmで、ハイ−k誘電体(high-k dielectrics)から成り、酸化物を含んでいる。さらに、様々な積層酸化物又は誘電体で造ることもできる。
図2(a)は、3次元図である(b)の上側面(平面)を示している。図2(a)において、距離d1は、エッチング除去部分をアクティブシリコンボディ2のリセス領域の幅よりも大きくして、絶縁膜とゲート積層体(stack)(8、9、10)でリセスされたチャネルの両側面を囲わせるため、領域4の窒化膜4を、そのリセスされたアクティブ領域の端部に対してエッチングすることで得られる距離である。この距離d1は、0〜200nmの範囲である。
図2(d)では、リセスされた領域のコーナーはアプリケーション(application)により、角を付けても或いは丸くしてもよい。図2(d)において、d4は、領域4の窒化膜4の厚さと関連した、チャネルの側面を囲む制御電極10の幅を示している。その幅は3〜200nmである。図2(d)において、d5は、図2(a)で示したd1と基本的に同じ長さであり、リセスされたチャネルの側面が露出される距離を示している。場合によっては、その表面上の距離d1より、リセスされたチャネルの深さ方向の側面チャネルの露出距離を更に長くすることができる。
図2(b)に示すような構造を形成した後、スペーサをゲート積層体(stack)(8、9、10)周辺に形成してもよい。スペーサの幅は、図2(a)で示した電荷蓄積ノード8の幅より大きく形成することができる。そうすることで、後に続く絶縁膜形成後のコンタクトエッチングを実行するプロセスにおいて、電荷蓄積ノード8がコンタクトホールに充填された金属層と短絡することを防止することができる。従って効果的に集積密度を高めることができる。
しかしながら、図3に示した構造では、リセスされたシリコン領域における側面チャネルを形成するために、領域3の第1絶縁膜3、領域5の隔離絶縁膜5及び領域4の窒化膜4をリセス幅より広くエッチングするプロセスが必要である。この場合、前もって画成されたゲート開口(open)幅(図3に示したd6の幅又は厚さと、その両方にある領域8と9の厚さの和)よりリセスされた領域の幅(図3に示したd7の幅又は厚さと、その両側にある領域8と9の厚さの和)が広くなる可能性があり、図3(b)の右側に示したような断面が形成される。場合によっては、同様に、d6を含むゲート積層体(8、9、10)の幅がd7を含むゲート積層体の幅より広くなる可能性もある。
図2及び図3において、領域2のウォール型シリコンボディ2に隣接する第1絶縁膜3と領域5の第2絶縁膜5の間の領域4の窒化膜4は、リセスされた領域に側面チャネルを明確に形成する時、他の領域に比べて選択的にエッチングされるため、その構造形成に役立つ。
図4は、図2及び3の構造と類似の構造を示している。図4では領域4の窒化膜4が除かれている。図4の構造は、領域4の窒化膜4を用いずに、図3に関連して述べた効果と同じ効果を提供する。図4に示す領域10の制御電極10においては、d7で示したリセス領域の幅は、d6で示した非リセス領域の幅よりも大きく形成されている。プロセス条件を修正することで、d6をd7より更に広くすることもできる。リセスされたウォール型シリコンボディ領域2とリセスされた隔離絶縁膜領域5を先に形成し、本発明の不可欠な要素部分であるリセスされたチャネルの側面にチャネルが形成されるように、その隔離絶縁膜領域5を更にエッチングする。このようにして、図3(b)に示す構造を形成する。それ以外のすべての技術的な特徴は図2の構造について述べたものと同様である。
図5(b)において、シリコンボディ2間の距離が遠い場合、初期に形成された隔離絶縁膜5の厚さは、殆どそのまま維持される。ウォール型シリコンボディ2間の距離は、最小シリコンボディ2の幅(3nm)と同じか若しくはそれ以下にすることができ、かつシリコンボディ2形成のプロセスを削減したり、又は物理的な配置における距離を変えることで、変更することができる。図5(a)と(b)の左側部分に関しては、シリコンボディ2間の距離が近く、この場合シリコンボディ2間に存在する隔離絶縁膜5の厚さがシリコンボディ2間の距離が遠い右側シリコンボディ2間に存在する隔離絶縁膜5の厚さより薄くなっていることが分かる。これは領域2のシリコンボディ2を適正な深さでリセスし、リセスされたチャネルの側面のチャネルを形成するためにシリコンボディ2間に存在する隔離絶縁膜5をエッチングするプロセスにおいて生じる。
図6(c)の場合、領域5の隔離絶縁膜5においてエッチングすべき窒化膜が存在しないから、リセスされた隔離絶縁膜5内に形成されたゲート積層体(電荷蓄積ノード8、電極間絶縁膜9、制御電極10を含む)の幅はシリコンボディ2表面上に形成された制御電極10の幅とほとんど同じである。プロセス条件によっては、シリコンボディ2表面に形成されたゲート積層体(8、9、10)の幅を広く又は狭くすることができる。
図6(b)と(c)における領域13の絶縁膜スペーサ13は破線形態で表示されており、これは制御電極10を形成した後に形成される。適切な絶縁膜スペーサ13の幅は、図6(a)に示した領域8の電荷蓄積ノード8を充分に覆うことができる幅である。
図8は、図2の構造で制御電極10とシリコンボディ2が互いに出合う地点で制御電極10に沿ったウォール型シリコンボディ2の構造の断面図である。領域2のリセスされたシリコンボディ2の表面に沿って形成されるコーナーを丸くする。これにより、制御電極10に電界の集中が発生することを防ぎ、それによって素子の信頼性を改善し、またコーナーに沿って形成される寄生チャネルを除去して漏洩電流を減少させることができる。
図8(b)では、リセスされたシリコンチャネル領域のコーナーが丸くなっており、また、シリコンボディ2の抵抗を減らすために、シリコンボディ2が領域1のシリコン基板1に向かうにつれ徐々に広くなっている。図8(c)においては、リセスされたシリコンボディ2のコーナーが丸く形成されており、領域2のシリコンボディ2は、側面チャネルを含むチャネルの辺りではほとんど垂直のボディを維持しつつその下方に向かって徐々に広くなっている。
図9は、シリコンボディ2におけるチャネルが形成され、そのSTI(shallow Trench Isolation:浅い溝状隔離体)形状の素子隔離体が形成され、表面が平面にされた後に実行される最重要プロセスステップを示している。この場合、この方法はシリコンボディ2の表面上に酸化物が形成された状態で実行される。
図9(a)は、隔離プロセス後平面化された状態を示している。図9(b)ではゲート開口(open)のために領域6の第2窒化膜6を形成し、ゲートオープンマスクを利用して第2窒化膜6を取り除いた後に得られる構造を示している。必要であれば、領域6の第2窒化膜6上にフォトレジストが残っている状態でプロセスを実行することができる。図9(c)は、画成されたゲートオープンマスクを利用して素子隔離のための領域5の第2絶縁膜5の一部をエッチングした場合が示されている。
このステップにおいて、領域6の第2窒化膜6は、領域4の窒化膜4と共に与えられたプロセス条件によってエッチング可能である。図9(d)に示すように、エッチングされたシリコンボディ2領域と隔離絶縁膜5の間に残っている窒化膜領域4は両側からエッチングできるから、領域4の窒化膜4の厚さの約1/2がエッチングされたときに、完全にその窒化膜4を取り除くことができる。リセスされたシリコンボディ2の両側に露出されるチャネル幅を調節するために、窒化膜4のエッチングを調節することができる。
このステップで、領域6の第2窒化膜6も同時に一部除去されるので、シリコン表面上側に形成されるゲート積層体(8、9、10)の幅がリセスされたシリコン領域に形成されたものより広くなる可能性がある。リセスされた領域上のゲート積層体(8、9、10)の幅とリセスされた領域内のゲート積層体(8、9、10)の幅をほぼ同一に維持するために、領域6は選択的にエッチングした他の物質を備えた物質、又は除去が容易な物質又は物質の積層体(stack)(即ち、2又はそれ以上の層構造)で造ることができる。
このとき、適切な洗浄(cleaning)プロセス又は水素アニーリングプロセスが選択的に実施され、領域のトンネル絶縁膜(the tunneling insulating film)7が形成される。それから、領域8の電荷蓄積ノード8が形成され、領域9の電極間絶縁膜9が形成されて、図9(f)に示すような構造が得られる。この電荷蓄積ノード8は、ポリシリコンまたはアモルファスシリコン、ポリSiGe又はアモルファスSiGe、電荷をトラップ(trap)できる多様なハイ−k誘電体(high-kdielectrics)、窒化膜、導電性や非導電性のナノスケール(50nm未満)のドットで造ることができる。領域9の電極間絶縁膜9は種々の絶縁膜又は絶縁膜の組合せ(例えば、酸化膜−窒化膜−酸化膜)で造られる。
図9に示した実施例において、チャネルドーピングは、図9(a)又は図9(d)に示したプロセスの後に実行することができる。図9(d)に示したプロセスの後にチャネルドーピングをすると、リセスされた領域にだけ選択的にチャネルドーピングを行うことができる。望ましくはソース/ドレインドーピングは図9(h)に示したプロセスの後に行う。場合によっては、図9の(a)に示したように、領域2のシリコンボディ2全体にソース/ドレインドーピングのためにイオン注入を行い、チャネルとして働く領域を選択的にエッチングし、それによって互いに隔離されたソース/ドレイン領域を形成することができる。
図9(h)に示すプロセスに続いて、絶縁膜スペーサ13は厚さ5〜200nmに形成可能である。コンタクトホールと金属相互接続を形成するときに、領域8と金属が互いに短絡しないように、スペーサ物質が図2(a)に示された制御電極10周辺の領域8を完全に覆うことが好ましい。絶縁膜スペーサ13は異なる特性を有する二層又はそれ以上の絶縁膜の積層体(stack)で形成することができる(例えば、酸化膜の上に窒化膜を積層して形成されたスペーサ)。図9に示す構造では、領域6の第2窒化膜6が自己整合型ゲート積層体(stack)を造るために使用され、かつエッチング選択性を有する他の物質も使用可能である。
図11は、図9(a)に示した構造のシリコンボディ2の表面上に薄い酸化膜を形成し、それから図9に類似したプロセスを実行して得られた構造を示している。例えば、図11(a)に示した構造は、図10(a)に示した領域5の第2絶縁膜5をシリコン表面付近まで選択的にエッチングし、領域4の窒化膜4をシリコンボディ表面付近まで選択的に取り除くことで得られる。
図12は、図9(a)で示す構造を形成するための一つの方法を示している。領域1のシリコン基板1上に領域12の第3絶縁膜12を形成した後、アクティブボディを画成するためのマスクを用いて絶縁膜を除去し、シリコン基板1を図12(a)に示すような500nm未満の適切な厚みにエッチングして、領域2のウォール型シリコンボディ2を形成する。同様に、シリコンボディ2の幅を減らすためのプロセスを追加して実行することができ、またシリコンボディ2の側面を改善するアニーリングプロセスも実行することができる。
その後、絶縁膜を完全に取り除き、次に、1nm超の厚さの領域3の第1絶縁膜3を形成してその上に領域4の窒化膜4を形成する。それから厚い絶縁膜を形成し、平面化して、図12(b)で示すように領域5の隔離絶縁膜5を形成する。図12の説明で述べたものを含む適切な平面化プロセスによって、図12(c)に示す構造が得られる。
図14は、図4に示す構造の製造において、シリコンボディ2を形成する一つの方法を示している。領域1のシリコン基板1上に500nm未満の厚さの領域5の第2絶縁膜5を形成し、領域2のシリコンボディ2が形成される部分をエッチングしてシリコン基板1を露出させる。露出したシリコン部分には良質のシリコンエピタキシャル層を成長させるための表面処理がなされる。この場合、酸化膜の上に形成されるシリコンは平面化(planarization)によって取り除かれる。
2 : ウォール型(Wall-type)シリコンボディ
3 : 第1絶縁膜
4 : 窒化膜
5 : 第2絶縁膜(フィールド絶縁膜または隔離絶縁膜)
6 : 第2窒化膜
7 : トンネル絶縁膜
8 : 電荷蓄積ノード(または浮遊蓄積ノード)
9 : 電極間(又は制御)絶縁膜
10 : 制御電極
11 : ソース/ドレイン領域
12 : 第3絶縁膜
13 : 絶縁膜スペーサ
Claims (23)
- シリコン基板1と、前記シリコン基板1上に接続して形成されたウォール型のシリコンボディ2;
前記シリコンボディ2の側面から上記シリコン基板1の表面にかけて形成された第1絶縁膜3;
前記第1絶縁膜3の表面上に形成された窒化膜4;
前記シリコンボディ2の表面高さまで到逹するように前記窒化膜4の表面上に形成された要素絶縁用の第2絶縁膜5;
前記シリコンボディ2の上面から所定の深さを有し、かつ、ゲート長方向において所定の幅を有するようにリセスされた、第1のリセス領域;
前記第1のリセス領域の周囲の前記窒化膜4及び前記第1絶縁膜3は、前記第1のリセス領域の前記深さよりも深く、かつ、前記第1のリセス領域の前記幅よりも大きな幅を有するようにエッチングされ、前記シリコンボディ2の側面が露出する第2のリセス領域;
前記第2絶縁膜5の上面から所定の深さにリセスされ、ゲート積層体の延在方向に延在する第3のリセス領域;
前記第1のリセス領域の表面、及び、前記第2のリセス領域において露出した前記シリコンボディ2の側面に形成されたトンネル絶縁膜7;
前記トンネル絶縁膜7の上に形成され、少なくとも前記第1のリセス領域、第2のリセス領域及び第3のリセス領域を埋め込み、かつ、前記第2絶縁膜5の上面よりも高く形成された、前記第1のリセス領域でゲート長方向に第1の幅を有し、前記第2のリセス領域で前記第1の幅よりも大きい第2の幅を有する下から順に形成された電荷蓄積ノード8、電極間絶縁膜9及び制御電極10からなるゲート積層体;及び
前記ゲート積層体の両側のシリコンボディ2に、ある深さに形成されたソース/ドレイン領域11;
前記ゲート積層体の両側面に形成された絶縁膜スペーサ13;
を包含するフラッシュメモリ素子。 - 前記シリコンボディ2の厚さは3nm〜100nmの範囲で選択され、前記窒化膜4の厚さは1nm〜200nmの範囲で選択される請求項1に記載されたフラッシュメモリ素子。
- 前記要素絶縁用の第2絶縁膜5内に形成された前記ゲート積層体は、
前記シリコンボディ2の上面上で形成された前記ゲート積層体の幅が前記シリコンボディ2の上面下で形成された幅より小さい請求項1に記載されたフラッシュメモリ素子。 - 前記シリコンボディ2が互いに近接して形成され、隣接して形成された前記シリコンボディ2間の前記第1絶縁膜3、第2絶縁膜5及び窒化膜4の表面が、リセスされた前記シリコンボディ2の表面より低く形成された請求項1に記載されたフラッシュメモリ素子。
- シリコン基板1と、前記シリコン基板1上に接続して形成されたウォール型のシリコンボディ2;
前記シリコンボディ2の側面から上記シリコン基板1の表面にかけて形成された第1絶縁膜3;
前記シリコンボディ2の表面高さまで到逹するように前記第1絶縁膜3の表面上に形成された要素絶縁用の第2絶縁膜5;
前記シリコンボディ2の上面から所定の深さを有し、かつ、ゲート長方向において所定の幅を有するようにリセスされた、第1のリセス領域;
前記第1のリセス領域の周囲の前記第1絶縁膜3は、前記第1のリセス領域の前記深さよりも深く、かつ、前記第1のリセス領域の前記幅よりも大きな幅を有するようにエッチングされ、前記シリコンボディ2の側面が露出する第2のリセス領域;
前記第2絶縁膜5の上面から所定の深さにリセスされ、ゲート積層体の延在方向に延在する第3のリセス領域;
前記第1のリセス領域の表面、及び、前記第2のリセス領域において露出した前記シリコンボディ2の側面に形成されたトンネル絶縁膜7;
前記トンネル絶縁膜7の上に形成され、少なくとも前記第1のリセス領域、第2のリセス領域及び第3のリセス領域を埋め込み、かつ、前記第2絶縁膜5の上面よりも高く形成された、前記第1のリセス領域でゲート長方向に第1の幅を有し、前記第2のリセス領域で前記第1の幅よりも大きい第2の幅を有する下から順に形成された電荷蓄積ノード8、電極間絶縁膜9及び制御電極10からなるゲート積層体;及び
前記ゲート積層体の両側のシリコンボディ2に、ある深さに形成されたソース/ドレイン領域11;
前記ゲート積層体の両側面に形成された絶縁膜スペーサ13;
を包含し、
要素隔離のための前記第2絶縁膜5が前記シリコンボディ2の表面高さまで平面化されたフラッシュメモリ素子。 - 前記シリコンボディ2が互いに近接して形成され、互いに近接して形成された前記シリコンボディ2間の前記第1絶縁膜3及び第2絶縁膜5の上面が、リセスされたシリコンボディ2の上面より低く形成された請求項5に記載されたフラッシュメモリ素子。
- 前記ソース/ドレイン領域11とチャネルを含む単結晶シリコンから形成されたシリコンボディ2が3nm〜100nm範囲の厚さを有する請求項1に記載されたフラッシュメモリ素子
- 前記シリコンボディ2に形成されリセスされた前記第1のリセス領域の底部コーナが角が付けられているか、または丸く形成されている請求項1に記載されたフラッシュメモリ素子。
- 前記トンネル絶縁膜7が前記シリコンボディ2の第1のリセス領域の表面、及び、第2のリセス領域において露出した前記シリコンボディ2の側面のチャネル表面に1nm〜15nm範囲の厚さで形成されている請求項1に記載されたフラッシュメモリ素子。
- 前記シリコンボディ2の第1のリセス領域の表面と第2リセス領域において露出した前記シリコンボディ2の側面が合うコーナー部分が角が付けられているか、または丸く形成された請求項1に記載されたフラッシュメモリ素子。
- 前記シリコンボディ2の断面形状は、前記シリコンボディ2の上面から前記シリコン基板1に向かって徐々に広くなるか、又は前記シリコンボディ2の上面から前記第2のリセス領域では垂直で、前記垂直の部分に続いて、前記シリコン基板1に向かって徐々に広くなる請求項1に記載されたフラッシュメモリ素子。
- 前記電荷蓄積ノード8の物質は膜形状か、又は1nm〜50nmのナノスケールドットで形成され、かつ電荷蓄積ノード8に使用可能な物質は、ポリシリコン、アモルファスシリコン、ポリ−SiGeとアモルファスSiGe、金属、金属酸化物、合金、窒化膜あるいはハイ−k誘電体である請求項1に記載されたフラッシュメモリ素子。
- 前記電荷蓄積ノード8が導電性の膜で形成され、セルとセルの間で互いに絶縁される請求項12に記載されたフラッシュメモリ素子。
- 前記電極間絶縁膜9は、酸化膜、窒化膜、ハイ−k誘電体で形成され、かつ2nm〜30nmの厚みを有する請求項1に記載されたフラッシュメモリ素子。
- 前記制御電極10は、ポリシリコン、アモルファスシリコン、ポリ−SiGeとアモルファスSiGe、所定の金属、珪化物の一つで作られているか、又は上記物質の積層体で形成された請求項1に記載されたフラッシュメモリ素子。
- 前記絶縁膜スペーサ13は異なる特性を有する二層又はそれ以上の絶縁膜の積層体で形成され、かつ、前記シリコンボディ2の表面上に露出した前記電荷蓄積ノード8を覆うように形成されている請求項1に記載されたフラッシュメモリ素子。
- シリコン基板1と、前記シリコン基板1上に接続して形成されたウォール型のシリコンボディ2;
前記シリコンボディ2の側面から上記シリコン基板1の表面にかけて形成された第1絶縁膜3;
前記第1絶縁膜3の表面上に形成された窒化膜4;
前記シリコンボディ2の表面高さまで到逹するように前記窒化膜4の表面上に形成された要素絶縁用の第2絶縁膜5;
前記シリコンボディ2の上面から所定の深さを有し、かつ、ゲート長方向において所定の幅を有するようにリセスされた、第1のリセス領域;
前記第1のリセス領域の周囲の前記窒化膜4及び前記第1絶縁膜3は、前記第1のリセス領域の前記深さよりも深く、かつ、前記第1のリセス領域の前記幅よりも大きな幅を有するようにエッチングされ、前記シリコンボディ2の側面が露出する第2のリセス領域;
前記第2絶縁膜5の上面から所定の深さにリセスされ、ゲート積層体の延在方向に延在する第3のリセス領域;
前記第1のリセス領域の表面、及び、前記第2のリセス領域において露出した前記シリコンボディ2の側面に形成されたトンネル絶縁膜7;
前記トンネル絶縁膜7の上に形成され、少なくとも前記第1のリセス領域、第2のリセス領域及び第3のリセス領域を埋め込み、かつ、前記第1のリセス領域でゲート長方向に第1の幅を有し、前記第2のリセス領域で前記第1の幅よりも大きい第2の幅を有する下から順に形成された電荷蓄積ノード8、電極間絶縁膜9及び制御電極10からなるゲート積層体;及び
前記ゲート積層体の両側のシリコンボディ2に、ある深さに形成されたソース/ドレイン領域11;
前記ゲート積層体の両側面に形成された絶縁膜スペーサ13;
を包含し、
前記ゲート積層体の高さは、前記シリコンボディ2の上面と同じか、又は、前記シリコンボディ2の上面から上側に所定の高さで突出されたフラッシュメモリ素子。 - 前記シリコンボディ2の上面の上方に形成された前記電荷蓄積ノード8、前記電極間絶縁膜9、前記制御電極10の全体幅が、前記シリコンボディ2の上面の下方で形成された全体幅より大きいか又は小さい請求項1に記載されたフラッシュメモリ素子。
- 前記シリコンボディ2が互いに近接距離内に形成され、隣接した前記シリコンボディ2間の前記第1絶縁膜3、前記窒化膜4、及び前記第2絶縁膜5の表面は、リセスされたシリコンボディ2の表面より低く形成される請求項1に記載されたフラッシュメモリ素子。
- シリコン基板1上に接続して形成されたウォール型シリコンボディ2を形成し;
前記シリコンボディ2の側面から前記シリコン基板1の表面にかけて第1絶縁膜3を形成し;
前記第1絶縁膜3の表面上に窒化膜4を形成し;
前記窒化膜4の表面上に、要素隔離のための第2絶縁膜5を前記シリコンボディ2の表面高さまで平面化するように形成し;
チャネルとして使用する領域を形成するために、前記シリコンボディ2の上面から、所定の深さを有し、かつ、ゲート長方向において所定の幅を有する第1のリセス領域を形成し;
前記第1のリセス領域の周囲の前記窒化膜4及び前記第1絶縁膜3を、前記第1のリセス領域の前記深さよりも深く、かつ、前記第1のリセス領域の前記幅よりも大きな幅を有するようにエッチングして、前記シリコンボディ2の側面が露出するように第2のリセス領域を形成し;
前記第2絶縁膜5の上面から所定の深さにリセスされ、ゲート積層体の延在方向に延在する第3のリセス領域を形成し;
前記第1のリセス領域の表面、及び、前記第2のリセス領域において露出した前記シリコンボディ2の側面にトンネル絶縁膜7を形成し;
前記トンネル絶縁膜7の上に形成され、少なくとも前記第1のリセス領域、第2のリセス領域及び第3のリセス領域を埋め込み、かつ、前記第2絶縁膜5の上面よりも高く形成された、前記第1のリセス領域でゲート長方向に第1の幅を有し、前記第2のリセス領域で前記第1の幅よりも大きい第2の幅を有するように、下から順に電荷蓄積ノード8、電極間絶縁膜9、制御電極10からなるゲート積層体を形成し;
前記ゲート積層体の両側のシリコンボディ2に、ある深さのソース/ドレイン領域11を形成し;
前記ゲート積層体の両側面に絶縁膜スペーサ13を形成し、;
かつ
前記絶縁膜スペーサ13を形成したのち、絶縁膜を形成し、前記絶縁膜にコンタクトホール及び金属層を順番に形成する;
各ステップを包含するフラッシュメモリ素子の製造方法。 - 前記シリコンボディ2と要素隔離膜を形成するステップが、シリコン基板1に前記シリコンボディ2を形成するためのマスクを形成し;前記マスクを用いて、前記シリコンボディ2を形成するために前記シリコン基板1をエッチングし、その後、水素アニーリングを実施し、前記水素アニーリングを実施したのち、前記シリコンボディ2が形成されたシリコン基板1上に前記第1絶縁膜3、前記窒化膜4、前記第2絶縁膜5を順に堆積したのち、前記シリコンボディ2の上面が露出するように前記第1絶縁膜3、前記窒化膜4、前記第2絶縁膜5を平面化する、各ステップを更に包含する請求項20に記載された方法。
- 前記シリコンボディ2と要素隔離膜を形成するためのステップが、前記シリコン基板1上に前記第2絶縁膜5を形成し、前記第2絶縁膜5上にマスクを形成し、前記マスクを用いて、前記シリコン基板1を露出させるために前記第2絶縁膜5をエッチングして、開口を形成し、前記開口内にシリコンエピタキシャル層を形成させ;かつ、前記シリコンエピタキシャル層を第2絶縁膜5の高さまで平面化する各ステップを包含する請求項20に記載された方法。
- 前記シリコンボディ2の前記第1のリセス領域の表面、及び、前記第2のリセス領域において露出した前記シリコンボディ2の側面にトンネル絶縁膜7を形成する前に、シリコンチャネルの表面特性を改善するため、水素アニーリングを含む表面処理プロセスを実施する請求項20に記載された方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020040104144A KR100612718B1 (ko) | 2004-12-10 | 2004-12-10 | 안장형 플래시 메모리 소자 및 제조방법 |
KR10-2004-0104144 | 2004-12-10 | ||
PCT/KR2005/004149 WO2006062332A1 (en) | 2004-12-10 | 2005-12-06 | Saddle type flash memory device and method of fabricating the same |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008523611A JP2008523611A (ja) | 2008-07-03 |
JP4950065B2 true JP4950065B2 (ja) | 2012-06-13 |
Family
ID=36578121
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007545369A Active JP4950065B2 (ja) | 2004-12-10 | 2005-12-06 | サドル型フラッシュメモリ素子及びその製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US7498632B2 (ja) |
JP (1) | JP4950065B2 (ja) |
KR (1) | KR100612718B1 (ja) |
WO (1) | WO2006062332A1 (ja) |
Families Citing this family (37)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100689211B1 (ko) | 2004-12-11 | 2007-03-08 | 경북대학교 산학협력단 | 안장형 엠오에스 소자 |
KR100608377B1 (ko) * | 2005-05-02 | 2006-08-08 | 주식회사 하이닉스반도체 | 메모리 소자의 셀 트랜지스터 제조방법 |
KR100715228B1 (ko) * | 2005-06-18 | 2007-05-04 | 삼성전자주식회사 | 곡면 구조를 갖는 소노스 메모리 소자 및 그 제조방법 |
AU2006276171A1 (en) * | 2005-07-22 | 2007-02-08 | Merck Sharp & Dohme Corp. | Inhibitors of checkpoint kinases |
DE602006015696D1 (de) * | 2005-12-22 | 2010-09-02 | Nxp Bv | Sonos-speicheranordnung mit verringerten kurzkanaleffekten |
KR100764360B1 (ko) * | 2006-04-28 | 2007-10-08 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
JP4282699B2 (ja) * | 2006-09-01 | 2009-06-24 | 株式会社東芝 | 半導体装置 |
KR100807227B1 (ko) * | 2006-09-12 | 2008-02-28 | 삼성전자주식회사 | 불휘발성 메모리 장치 및 이의 제조 방법 |
US8772858B2 (en) * | 2006-10-11 | 2014-07-08 | Macronix International Co., Ltd. | Vertical channel memory and manufacturing method thereof and operating method using the same |
US7851848B2 (en) * | 2006-11-01 | 2010-12-14 | Macronix International Co., Ltd. | Cylindrical channel charge trapping devices with effectively high coupling ratios |
KR100841235B1 (ko) * | 2006-12-01 | 2008-06-26 | 한국과학기술원 | 비휘발성 메모리 소자와 그 제조방법 및 구동방법 |
KR100823874B1 (ko) * | 2006-12-28 | 2008-04-21 | 경북대학교 산학협력단 | 낮은 누설전류를 갖는 고밀도 fin 전계효과트랜지스터및 그 제조 방법 |
JP2008205185A (ja) * | 2007-02-20 | 2008-09-04 | Oki Electric Ind Co Ltd | 半導体記憶装置の製造方法、及び半導体記憶装置 |
KR100970255B1 (ko) * | 2007-04-09 | 2010-07-16 | 삼성전자주식회사 | 반도체 메모리 소자의 제조 방법 |
KR100886643B1 (ko) * | 2007-07-02 | 2009-03-04 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자 및 그 제조방법 |
US8994112B2 (en) * | 2008-09-16 | 2015-03-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Fin field effect transistor (finFET) |
KR101039142B1 (ko) * | 2008-12-23 | 2011-06-03 | 주식회사 하이닉스반도체 | 리세스 채널을 갖는 반도체 소자의 제조방법 |
JP2012190834A (ja) * | 2011-03-08 | 2012-10-04 | Toshiba Corp | 半導体装置およびその製造方法 |
US9171925B2 (en) * | 2012-01-24 | 2015-10-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multi-gate devices with replaced-channels and methods for forming the same |
US9281378B2 (en) | 2012-01-24 | 2016-03-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Fin recess last process for FinFET fabrication |
US9466696B2 (en) | 2012-01-24 | 2016-10-11 | Taiwan Semiconductor Manufacturing Company, Ltd. | FinFETs and methods for forming the same |
KR101888003B1 (ko) | 2012-04-09 | 2018-08-13 | 삼성전자주식회사 | 보디 바이어스 효과로 문턱전압을 조절할 수 있는 트랜지스터를 갖는 반도체 소자 및 그 제조방법 |
US9349837B2 (en) | 2012-11-09 | 2016-05-24 | Taiwan Semiconductor Manufacturing Company, Ltd. | Recessing STI to increase Fin height in Fin-first process |
US9443962B2 (en) | 2012-11-09 | 2016-09-13 | Taiwan Semiconductor Manufacturing Company, Ltd. | Recessing STI to increase fin height in fin-first process |
US8697536B1 (en) | 2012-11-27 | 2014-04-15 | International Business Machines Corporation | Locally isolated protected bulk finfet semiconductor device |
US8815693B2 (en) * | 2013-01-23 | 2014-08-26 | International Business Machines Corporation | FinFET device formation |
US9236397B2 (en) | 2014-02-04 | 2016-01-12 | Globalfoundries Inc. | FinFET device containing a composite spacer structure |
TWI566294B (zh) * | 2014-10-21 | 2017-01-11 | 力晶科技股份有限公司 | 快閃記憶體的製作方法 |
US9953836B2 (en) * | 2015-01-28 | 2018-04-24 | Taiwan Semiconductor Manufacturing Co., Ltd. | Barrier layer above anti-punch through (APT) implant region to improve mobility of channel region of fin field effect transistor (FinFET) device structure |
US20160343715A1 (en) * | 2015-05-24 | 2016-11-24 | Inotera Memories, Inc. | Memory device |
US9466693B1 (en) | 2015-11-17 | 2016-10-11 | International Business Machines Corporation | Self aligned replacement metal source/drain finFET |
CN107170686B (zh) * | 2016-03-08 | 2019-12-31 | 中芯国际集成电路制造(上海)有限公司 | 鳍式场效应晶体管的形成方法 |
US10163900B2 (en) | 2017-02-08 | 2018-12-25 | Globalfoundries Inc. | Integration of vertical field-effect transistors and saddle fin-type field effect transistors |
US10446392B2 (en) * | 2017-02-10 | 2019-10-15 | Applied Materials, Inc. | Self-aligned nanodots for 3D NAND flash memory |
US10573745B2 (en) * | 2017-05-23 | 2020-02-25 | International Business Machines Corporation | Super long channel device within VFET architecture |
US10424663B2 (en) | 2017-05-23 | 2019-09-24 | International Business Machines Corporation | Super long channel device within VFET architecture |
US10777465B2 (en) | 2018-01-11 | 2020-09-15 | Globalfoundries Inc. | Integration of vertical-transport transistors and planar transistors |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0770713B2 (ja) * | 1987-02-12 | 1995-07-31 | 松下電器産業株式会社 | Mos型半導体装置及びその製造方法 |
JPH01304779A (ja) * | 1988-06-02 | 1989-12-08 | Seiko Epson Corp | Mos型半導体装置の製造方法 |
JP3219307B2 (ja) * | 1991-08-28 | 2001-10-15 | シャープ株式会社 | 半導体装置の構造および製造方法 |
JPH06163921A (ja) * | 1992-11-19 | 1994-06-10 | Nippondenso Co Ltd | 不揮発性半導体記憶装置 |
JP3378414B2 (ja) * | 1994-09-14 | 2003-02-17 | 株式会社東芝 | 半導体装置 |
US5583065A (en) * | 1994-11-23 | 1996-12-10 | Sony Corporation | Method of making a MOS semiconductor device |
KR0166840B1 (ko) * | 1995-05-12 | 1999-01-15 | 문정환 | 리세스 채널 구조를 갖는 반도체 소자 및 그의 제조방법 |
JPH09293793A (ja) * | 1996-04-26 | 1997-11-11 | Mitsubishi Electric Corp | 薄膜トランジスタを有する半導体装置およびその製造方法 |
JP4384739B2 (ja) * | 1997-04-04 | 2009-12-16 | 聯華電子股▲ふん▼有限公司 | 半導体装置及びその製造方法 |
KR100287068B1 (ko) | 1997-12-24 | 2001-04-16 | 정선종 | 자기정렬형함몰채널구조를기반으로하는고집적저전압이이피롬셀의구조및그제조방법 |
KR100370069B1 (ko) | 2000-07-10 | 2003-01-30 | 엘지전자 주식회사 | 탄소나노튜브 또는 탄소나노화이버를 이용한 전자파 차폐 및 흡수재의 제조방법, 및 상기 방법으로 제조된 전자파 차폐 및 흡수재 |
JP2002151688A (ja) * | 2000-08-28 | 2002-05-24 | Mitsubishi Electric Corp | Mos型半導体装置およびその製造方法 |
JP4044276B2 (ja) * | 2000-09-28 | 2008-02-06 | 株式会社東芝 | 半導体装置及びその製造方法 |
US6413802B1 (en) * | 2000-10-23 | 2002-07-02 | The Regents Of The University Of California | Finfet transistor structures having a double gate channel extending vertically from a substrate and methods of manufacture |
KR100474501B1 (ko) | 2001-03-31 | 2005-03-08 | 김상환 | 찜질 베개 및 그 제조 방법 |
KR100458288B1 (ko) | 2002-01-30 | 2004-11-26 | 한국과학기술원 | 이중-게이트 FinFET 소자 및 그 제조방법 |
US6885055B2 (en) * | 2003-02-04 | 2005-04-26 | Lee Jong-Ho | Double-gate FinFET device and fabricating method thereof |
KR100471189B1 (ko) * | 2003-02-19 | 2005-03-10 | 삼성전자주식회사 | 수직채널을 갖는 전계효과 트랜지스터 및 그 제조방법 |
KR20050064233A (ko) | 2003-12-23 | 2005-06-29 | 주식회사 하이닉스반도체 | Sonos형 비휘발성 메모리 소자 및 그 제조 방법 |
US7005700B2 (en) * | 2004-01-06 | 2006-02-28 | Jong Ho Lee | Double-gate flash memory device |
KR100594282B1 (ko) * | 2004-06-28 | 2006-06-30 | 삼성전자주식회사 | FinFET을 포함하는 반도체 소자 및 그 제조방법 |
KR100689211B1 (ko) | 2004-12-11 | 2007-03-08 | 경북대학교 산학협력단 | 안장형 엠오에스 소자 |
-
2004
- 2004-12-10 KR KR1020040104144A patent/KR100612718B1/ko active IP Right Grant
-
2005
- 2005-12-06 US US11/719,934 patent/US7498632B2/en active Active
- 2005-12-06 JP JP2007545369A patent/JP4950065B2/ja active Active
- 2005-12-06 WO PCT/KR2005/004149 patent/WO2006062332A1/en active Application Filing
Also Published As
Publication number | Publication date |
---|---|
US7498632B2 (en) | 2009-03-03 |
KR100612718B1 (ko) | 2006-08-17 |
US20080157172A1 (en) | 2008-07-03 |
KR20060065745A (ko) | 2006-06-14 |
WO2006062332A1 (en) | 2006-06-15 |
JP2008523611A (ja) | 2008-07-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4950065B2 (ja) | サドル型フラッシュメモリ素子及びその製造方法 | |
CN103390638B (zh) | 半导体器件及其制造方法 | |
US8410547B2 (en) | Semiconductor device and method for fabricating the same | |
US7675112B2 (en) | Semiconductor device with a surrounded channel transistor | |
US7470951B2 (en) | Hybrid-FET and its application as SRAM | |
US7785969B2 (en) | Method for forming semiconductor device | |
US8633545B2 (en) | Saddle type MOS device | |
KR100831390B1 (ko) | 고집적 플래시 메모리 소자 및 그 제조 방법 | |
JP4992018B2 (ja) | 半導体メモリ素子のトランジスタの製造方法 | |
US20090173992A1 (en) | Semiconductor device with improved performance characteristics | |
JP6629142B2 (ja) | 半導体装置およびその製造方法 | |
KR20060039366A (ko) | 리세스된 게이트 전극을 갖는 모스 트랜지스터 및 그제조방법 | |
US20070241420A1 (en) | Semiconductor device and method for fabricating same | |
JP2010182751A (ja) | 不揮発性半導体記憶装置及びその製造方法 | |
JP2008263162A (ja) | 半導体素子及びその製造方法 | |
KR20080000921A (ko) | 리세스-핀 트랜지스터를 갖는 반도체 소자 및 그 제조방법 | |
JP2006013303A (ja) | 半導体装置及びその製造方法 | |
US8378395B2 (en) | Methods of fabricating field effect transistors having protruded active regions | |
JP2006507684A (ja) | 2トランジスタnorデバイス | |
JP2009009988A (ja) | 半導体装置及びその製造方法 | |
KR100742758B1 (ko) | 플래시 메모리 소자 및 그 제조방법 | |
US20080061363A1 (en) | Integrated transistor device and corresponding manufacturing method | |
KR100823874B1 (ko) | 낮은 누설전류를 갖는 고밀도 fin 전계효과트랜지스터및 그 제조 방법 | |
KR100648635B1 (ko) | 안장형 구조를 갖는 mos 소자 | |
KR100576365B1 (ko) | 부유게이트를 갖는 플래시메모리 셀 및 그 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110114 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20110209 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110328 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110603 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20110824 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20110831 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110929 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20111021 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120210 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120308 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150316 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4950065 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |