JP2012190834A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2012190834A
JP2012190834A JP2011050474A JP2011050474A JP2012190834A JP 2012190834 A JP2012190834 A JP 2012190834A JP 2011050474 A JP2011050474 A JP 2011050474A JP 2011050474 A JP2011050474 A JP 2011050474A JP 2012190834 A JP2012190834 A JP 2012190834A
Authority
JP
Japan
Prior art keywords
region
impurity diffusion
conductivity type
recess
diffusion layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2011050474A
Other languages
English (en)
Inventor
Hiroshi Sasaki
広 器 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2011050474A priority Critical patent/JP2012190834A/ja
Priority to US13/363,752 priority patent/US20120228701A1/en
Publication of JP2012190834A publication Critical patent/JP2012190834A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7391—Gated diode structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】消費電力が低く、かつ、動作時の電流値が高い半導体装置およびその製造方法を提供する。
【解決手段】実施形態の半導体装置は、第１導電型の基板上のソース領域に形成された第２導電型の第１の不純物拡散層と、前記基板上のポケット領域に形成された第１導電型の第２の不純物拡散層と、前記基板上のドレイン領域に形成された第１導電型の第３の不純物拡散層と、前記第１乃至第３の不純物拡散層の表面上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲートと、を含む。前記ポケット領域は前記ソース領域に隣接し、リセスを有するように形成される。前記ゲートは、前記ゲート絶縁膜を介して前記リセスを埋め込むように前記ゲート絶縁膜上に形成される。
【選択図】図１

Description

本発明の実施形態は、半導体装置およびその製造方法に関する。
近年、ＭＩＳＦＥＴ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｉｏｎ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）の一つとしてトンネルトランジスタが研究されている。トンネルトランジスタは、電子のトンネル現象を利用して動作の切り替えを行う。
しかしながら、トンネルトランジスタには、動作時に電子のトンネルによる抵抗値が高いために従来型のＭＩＳＦＥＴに比べ動作電圧に対して電流値が低いという問題がある。
Ｃｈｅｎｍｉｎｇ Ｈｕ， ｅｔ． ａｌ．，Ｇｒｅｅｎ Ｔｒａｎｓｉｓｔｏｒ−Ａ ＶＤＤ Ｓｃａｌｉｎｇ Ｐａｔｈ ｆｏｒ Ｆｕｔｕｒｅ Ｌｏｗ Ｐｏｗｅｒ ＩＣｓ， ＶＬＳＩ−ＴＳＡ２００８
本発明は、消費電力が低く、かつ、動作時の電流値が高い半導体装置およびその製造方法を提供する。
実施形態の半導体装置は、第１導電型の基板上のソース領域に形成された第２導電型の第１の不純物拡散層と、前記基板上のポケット領域に形成された第１導電型の第２の不純物拡散層と、前記基板上のドレイン領域に形成された第１導電型の第３の不純物拡散層と、前記第１乃至第３の不純物拡散層の表面上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲートと、を含む。前記ポケット領域は前記ソース領域に隣接し、リセスを有するように形成される。前記ゲートは、前記ゲート絶縁膜を介して前記リセスを埋め込むように前記ゲート絶縁膜上に形成される。
第１の実施の形態によるトンネルトランジスタの略示断面図。 比較例にかかるトンネルトランジスタの略示断面図。 図１に示すトンネルトランジスタの製造方法を説明する略示断面図。 第２の実施の形態によるトンネルトランジスタの略示断面図。 第３の実施の形態によるトンネルトランジスタの略示断面図。 図５に示すトンネルトランジスタの製造方法を説明する略示断面図。 第４の実施の形態によるトンネルトランジスタの略示断面図。
以下、実施の形態のいくつかについて図面を参照しながら説明する。図面において、同一の部分には同一の参照番号を付し、重複説明を省略する。
（１）第１の実施の形態
（ａ）半導体装置の構造
図１は、第１の実施の形態によるトンネルトランジスタの略示断面図である。本実施形態の特徴は、ソースに隣接してソースとドレインとの間の領域に形成されてソースとの界面からソースへトンネリングする電子の供給源（ドレインへのホールの供給源）となるポケットの形状にある。以下、順に説明する。
図１のトンネルトランジスタは、Ｐ−型基板５と、ソース領域Ｒｓ１０に形成されてソースをなすＮ＋不純物拡散層２０と、ドレイン領域Ｒｄ１０に形成されてドレインをなすＰ＋不純物拡散層３０と、ソース領域Ｒｓに隣接するポケット領域Ｒｐ１０に形成されてポケットをなすＰ＋不純物拡散層４０と、ゲート酸化膜６０と、ゲート８０とを備える。
Ｐ＋不純物拡散層４０は、基板５の表面層中でＮ＋不純物拡散層２０とほぼ同様の深さにまで形成され、リセスＲｃが設けられたリセス構造を有する。
ゲート酸化膜６０は、リセスＲｃの表面に跨がって形成される。
ゲート８０は、ゲート酸化膜６０を介して基板５上にリセスＲｃを埋めるように形成されるため、下側（基板側に）突出した形状を有する。
本実施形態において、Ｎ＋不純物拡散層２０、Ｐ＋不純物拡散層４０、およびＰ＋不純物拡散層３０は、例えば第１乃至第３の不純物拡散層にそれぞれ対応する。また、Ｐ型およびＮ型は、例えば第１および第２の導電型にそれぞれ対応する。
比較例として、シミュレーションの結果得られたトンネルトランジスタの略示断面図を図２に示す。比較例のトランジスタは、基板１００の表面層のソース領域Ｒｓ１００に位置してソースをなすＮ＋不純物拡散層１２０と、ドレイン領域Ｒｄに位置してドレインをなすＰ＋不純物拡散層１３０と、ソース領域Ｒｓの近傍のポケット領域Ｒｐに位置してポケットをなすＰ＋不純物拡散層１４０と、ゲート酸化膜６０と、ゲート８０とを備えるようにシミュレーションされている。
しかし、図２に示すトンネルトランジスタは未だ実際に製作されていない。その理由は、ポケット領域Ｒｐ１００のように非常に浅い領域に高濃度の不純物拡散層を形成することが非常に困難だからである。
本実施形態によれば、Ｐ＋不純物拡散層４０にリセス構造を持たせたので、後述するとおり、容易にポケットを形成でき、その結果、実用的なトンネルトランジスタを提供することができる。また、Ｎ＋不純物拡散層２０と同様に深いポケットでも、比較例のようにポケットを十分に薄くした場合と同様の効果を得ることができる。さらに、図２との対比により明らかなように、Ｐ＋不純物拡散層４０とＮ＋不純物拡散層２０との界面が比較例よりも基板表面に対してより垂直になるので、より広範囲のＰＮ接合領域で実効的なゲート電界強度を上げることができる。これにより、電子のトンネル確率が上昇し、トンネルトランジスタの駆動力も向上する。
（ｂ）半導体装置の製造方法
図１に示すトンネルトランジスタの製造方法について図３（ａ）乃至図３（ｆ）の略示断面図を参照して説明する。
まず、図３（ａ）に示すように、フォトリソグラフィを用いたパターニングにより、Ｐ−基板５の表面層のソース形成領域Ｒｐｓ１０を除く領域にレジストマスクＭ１を形成し、ソース形成領域Ｒｐｓ１０にＮ型不純物イオンのインプラントを行う。
次に、レジストマスクＭ１を全て除去した後、新たなレジスト材料を塗布し、フォトリソグラフィを用いたパターニングにより、図３（ｂ）に示すようにレジストマスクＭ２およびＭ３を形成し、ゲート直下のポケット形成領域Ｒｐｐ８とドレイン形成領域Ｒｐｄ８にＰ型不純物イオンのインプラントを行う。
続いて、既知の反応性イオンエッチングを用いたドライエッチングにより、ポケット形成領域Ｒｐｐ８の一部を除去し、その後、水素アニールにより、ドライエッチングの表面ダメージを緩和する。これにより、図３（ｃ）に示すように、ポケット形成領域はリセスＲｃを有する構造の領域Ｒｐｐ１０となる。
次いで、レジストマスクＭ２およびＭ３を除去した後、活性化アニールにより、ソース領域Ｒｓ１０のＮ＋不純物拡散層２０、ポケット領域Ｒｐ１０のＰ＋不純物拡散層４０、およびドレイン領域Ｒｄ１０のＰ＋不純物拡散層３０を得る。
次に、熱酸化により、図３（ｄ）に示すようにゲート酸化膜６０を形成し、次いで図３（ｅ）に示すように、ゲート材料としてポリシリコン７６を堆積する。このとき、ゲート酸化膜６０を介してリセスＲｃの全てが埋め込まれるようにポリシリコン７６を堆積する。
その後、フォトリソグラフィを用いたパターニングにより、図３（ｆ）に示すように、ゲート形成領域にレジストマスクＭ４を形成し、ドライエッチングを用いてゲートおよびゲート酸化膜の切り出しを行うことによりゲート８０およびゲート酸化膜６０を形成し、図２に示すトンネルトランジスタを得る。このとき、レジストマスクＭ４は、ソース領域Ｒｓ１０の一部と、ポケット領域Ｒｐ１０と、ポケット領域Ｒｐ１０とドレイン領域Ｒｄ１０との間の領域と、を覆うように形成する。
このように、本実施形態によれば、ポケットにリセス構造を持たせるので、ポケットをなすＰ＋不純物拡散層４０を容易に形成することができる。
（２）第２の実施の形態
図４の略示断面図に第２の実施の形態によるトンネルトランジスタを示す。本実施形態は、上述した第１の実施の形態をＰＭＩＳ型のトンネルトランジスタに適用したものであり、図１の構成要素のうち、Ｐ型とＮ型とを逆転させたものに相当する。
具体的には、図４のトンネルトランジスタは、Ｎ−型基板７と、ソース領域Ｒｓ２０に形成されてソースをなすＰ＋不純物拡散層２２と、ドレイン領域Ｒｄ２０に形成されてドレインをなすＮ＋不純物拡散層３２と、ソース領域Ｒｓ２０に隣接するポケット領域Ｒｐ２０においてリセス構造を有するように形成されてポケットをなすＮ＋不純物拡散層４２と、ゲート酸化膜６０と、ゲート８０とを備える。
本実施形態において、Ｐ＋不純物拡散層２２、Ｎ＋不純物拡散層４２、およびＮ＋不純物拡散層３２は、例えば第１乃至第３の不純物拡散層にそれぞれ対応する。また、Ｎ型およびＰ型は、例えば第１および第２の導電型にそれぞれ対応する。
本実施形態のトンネルトランジスタの特性および製造方法は、インプラントする不純物イオンの導電型が逆であることを除けば、上述した第１の実施の形態と実質的に同様なので、詳しい説明は省略する。
（３）第３の実施の形態
（ａ）半導体装置の構造
図５は、第３の実施の形態によるトンネルトランジスタを示す略示断面図である。
図１との対比により明らかなように、本実施形態のトンネルトランジスタの特徴は、ドレインをなすＰ＋不純物拡散層３４の表面が図１のＰ＋不純物拡散層３０よりも高くなるように形成され、これにより、ソース領域Ｒｓ１０のＮ＋不純物拡散層２０の表面と実質的に同一平面となっている点にある。Ｐ＋不純物拡散層３４は、本実施形態において例えば第３の不純物拡散層に対応する。本実施形態のトンネルトランジスタのその他の構成は、前述した第１の実施の形態と実質的に同一である。
本実施形態においても、Ｐ＋不純物拡散層４０がリセス構造を有するために、Ｎ＋不純物拡散層２０との界面がより垂直になり、より広範囲のＰＮ接合領域で実効的なゲート電界強度を上げることができる。これにより、電子のトンネル確率が上昇し、トンネルトランジスタの駆動力が向上するという効果が奏せられる。
また、本実施形態においては、Ｐ＋不純物拡散層３４の表面がＮ＋不純物拡散層２０の表面と実質的に同一平面となっているので、デバイスの平坦性が向上し、その分だけ特性が良くなるという効果が奏せられる。
（ｂ）半導体装置の製造方法
図５に示すトンネルトランジスタの製造方法について図６（ａ）乃至図６（ｆ）を参照しながら説明する。
まず、図６（ａ）に示すように、前述した第１の実施の形態と同様にして、フォトリソグラフィを用いたパターニングにより、レジストマスクＭ１を形成し、ソース形成領域Ｒｐｓ１０にＮ型不純物イオンのインプラントを行う。
次に、レジストマスクＭ１を全て除去した後、新たなレジスト材料を塗布し、フォトリソグラフィを用いたパターニングにより、図６（ｂ）に示すようにレジストマスクＭ２およびＭ１３を形成し、ゲート直下のポケット形成領域Ｒｐｐ８にＰ型不純物イオンのインプラントを行う。前述の第１の実施の形態とは異なり、この工程では、ドレイン領域Ｒｐｄ１４（図６（ｄ）参照）へのイオンインプラントは行わない。
続いて、既知の反応性イオンエッチングを用いたドライエッチングにより、ポケット形成領域Ｒｐｐ８の一部を除去し、その後、水素アニールにより、ドライエッチングの表面ダメージを緩和する。これにより、ポケット形成領域は、図６（ｃ）に示すように、リセスＲｃを有する構造の領域Ｒｐｐ１０となる。
次に、レジストマスクＭ２およびＭ１３を全て除去し、図６（ｄ）に示すように、ドレイン形成領域Ｒｐｄ１４以外の領域を覆うレジストマスクＭ１４を形成し、ドレイン形成領域Ｒｐｄ１４へＰ型不純物イオンのインプラントを行う。
次いで、レジストマスクＭ１４を除去した後、活性化アニールにより、ソース領域Ｒｓ１０のＮ＋不純物拡散層２０、ポケット領域Ｒｐ１０のＰ＋不純物拡散層４０、およびドレイン領域Ｒｄ１４のＰ＋不純物拡散層３４を得る。
次に、熱酸化により、ゲート酸化膜６４を形成し、次いで図６（ｅ）に示すようにゲート材料としてポリシリコン７６を堆積する。このとき、ポリシリコン７６は、ゲート酸化膜６４を介してリセスＲｃを全て埋め込むように堆積する。
その後、フォトリソグラフィを用いたパターニングにより、図６（ｆ）に示すように、ゲート形成領域にレジストマスクＭ１５を形成する。このとき、本実施形態では、レジストマスクＭ１５は、ソース領域Ｒｓ１０の一部からドレイン領域Ｒｄ１４の一部に至る領域を覆うように形成する。
次いでドライエッチングを用いてゲートおよびゲート酸化膜の切り出しを行うことによりゲート８０およびゲート酸化膜６０を形成し、これにより、図５に示すトンネルトランジスタを得る。
このように、本実施形態によれば、第１の実施の形態よりも工程数が増えるが、デバイス特性がより一層向上したトンネルトランジスタを製造することができる。
（４）第４の実施の形態
第４の実施の形態によるトンネルトランジスタを図７の略示断面図に示す。本実施形態は、上述した第３の実施の形態をＰＭＩＳ型のトンネルトランジスタに適用したものであり、図５の構成要素のうち、Ｐ型とＮ型とを逆転させたものに相当する。
具体的には、図７のトンネルトランジスタは、Ｎ−型基板７と、ソース領域Ｒｓ２０に形成されてソースをなすＰ＋不純物拡散層２６と、ドレイン領域Ｒｄ２４に形成されてドレインをなすＮ＋不純物拡散層３６と、ソース領域Ｒｓ２０に隣接するポケット領域Ｒｐ２０にリセス構造を有するように形成されてポケットをなすＮ＋不純物拡散層４６と、ゲート酸化膜６０と、ゲート８０とを備える。
本実施形態において、Ｐ＋不純物拡散層２６、Ｎ＋不純物拡散層４６、およびＮ＋不純物拡散層３６は、例えば第１乃至第３の不純物拡散層にそれぞれ対応する。また、Ｎ型およびＰ型は、例えば第１および第２の導電型にそれぞれ対応する。
本実施形態のトンネルトランジスタの特性および製造方法は、インプラントする不純物イオンの導電型が逆であることを除けば、上述した第３実施の形態と実質的に同様なので、詳しい説明は省略する。
なお、上述した実施の形態によるトンネルトランジスタの製造方法では、ソース領域を形成した後にドレイン領域を形成したが、これに限るものでは決して無く、ドレイン領域を先に形成し、その後ソース領域を形成することとしてもよい。
また、上述した第１乃至第４の実施の形態では、基板５，７の表面に形成されたトンネルトランジスタを取り挙げたが、これに限ることなく、基板の表面層に形成された半導体層上に上述のトンネルトランジスタを形成しても勿論よい。
５：Ｐ−基板、７：Ｎ−基板、２０：Ｎ＋不純物拡散層（ソース）、２６：Ｐ＋不純物拡散層（ソース）、３０，３４：Ｐ＋不純物拡散層（ドレイン）、３２，３６：Ｎ＋不純物拡散層（ドレイン）、４０：Ｐ＋不純物拡散層（ポケット）、４２，４６：Ｎ＋不純物拡散層（ポケット）、６０：ゲート酸化膜、８０：ゲート、Ｒｃ：リセス、Ｒｓ１０，ＲＳ２０：ソース領域、Ｒｐ１０，ＲＰ２０：ポケット領域、Ｒｄ１０，Ｒｄ１４，Ｒｄ２０，Ｒｄ２４：ドレイン領域

Claims (5)

  1. リセスを表面に有する第１導電型の半導体層と、
    前記リセスの表面下を含む前記半導体層内に形成された第１導電型のポケット領域と、
    前記半導体層内に形成され，前記ポケット領域に隣接して形成された前記第１導電型とは異なる第２導電型のソース領域と、
    前記ソース領域と前記ポケット領域とは離間し，前記半導体層内に形成された第１導電型のドレイン領域と、
    前記ソース領域と前記ポケット領域とが隣接する部分と対向する部分の前記リセスの表面を含み，前記リセスの表面に跨って形成されたゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記リセスを埋め込むように形成されたゲート電極と、
    を備える半導体装置。
  2. リセスを表面に有する第１導電型の半導体層と、
    前記リセスの表面下を含む前記半導体層内に形成された第１導電型のポケット領域と、
    前記半導体層内に形成され，前記ポケット領域に隣接して形成された前記第１導電型とは異なる第２導電型のソース領域と、
    前記ソース領域と前記ポケット領域とは離間し，前記半導体層内に形成された第１導電型のドレイン領域と、
    前記ソース領域と前記ポケット領域とが隣接する部分と対向する部分の前記リセスの表面を含み，前記半導体層の前記リセス上に形成されたゲート絶縁膜と、
    前記ゲート絶縁膜を介して前記半導体層上に形成されたゲート電極と、
    を備える半導体装置。
  3. 前記第３の不純物拡散層の表面は、前記リセスの底面と実質的に同一平面にあることを特徴とする請求項１または２に記載の半導体装置。
  4. 前記第３の不純物拡散層の表面は、前記第１の不純物拡散層の表面と実質的に同一平面にあることを特徴とする請求項１または２に記載の半導体装置。
  5. 第１導電型の半導体層に前記第１導電型とは異なる第２導電型の不純物を注入し，ソース領域を形成する工程と、
    前記ソース領域と離間した領域の前記半導体層にドレイン領域を形成する工程と，
    前記ソース領域に隣接する前記半導体層に第１導電型の不純物を注入する工程と、
    前記注入により形成された第１導電型の領域の表面の半導体層を除去しリセスを形成する工程と、
    前記リセス上にゲート絶縁膜およびゲート電極を形成する工程と
    を備える半導体装置の形成方法。
JP2011050474A 2011-03-08 2011-03-08 半導体装置およびその製造方法 Withdrawn JP2012190834A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011050474A JP2012190834A (ja) 2011-03-08 2011-03-08 半導体装置およびその製造方法
US13/363,752 US20120228701A1 (en) 2011-03-08 2012-02-01 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011050474A JP2012190834A (ja) 2011-03-08 2011-03-08 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2012190834A true JP2012190834A (ja) 2012-10-04

Family

ID=46794758

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011050474A Withdrawn JP2012190834A (ja) 2011-03-08 2011-03-08 半導体装置およびその製造方法

Country Status (2)

Country Link
US (1) US20120228701A1 (ja)
JP (1) JP2012190834A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015095568A (ja) 2013-11-12 2015-05-18 株式会社東芝 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100612718B1 (ko) * 2004-12-10 2006-08-17 경북대학교 산학협력단 안장형 플래시 메모리 소자 및 제조방법
DE102005024951A1 (de) * 2005-05-31 2006-12-14 Infineon Technologies Ag Halbleiterspeicherbauelement
US7777282B2 (en) * 2008-08-13 2010-08-17 Intel Corporation Self-aligned tunneling pocket in field-effect transistors and processes to form same
US8405121B2 (en) * 2009-02-12 2013-03-26 Infineon Technologies Ag Semiconductor devices

Also Published As

Publication number Publication date
US20120228701A1 (en) 2012-09-13

Similar Documents

Publication Publication Date Title
KR100533553B1 (ko) 반도체 장치의 제조 방법
CN104241389B (zh) 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法
JP5544367B2 (ja) トランジスタにおいて進歩したシリサイド形成と組み合わされる凹型のドレイン及びソース区域
TWI688095B (zh) 包括設置在基板中的包括閘極電極區的電晶體的半導體結構及其形成方法
CN105390465A (zh) 用于集成闪存器件和高k金属栅极逻辑器件的凹进的硅化物结构
JP2006041476A (ja) 半導体装置およびその製造方法
US20160013205A1 (en) Dual sti integrated circuit including fdsoi transistors and method for manufacturing the same
CN104241390B (zh) 薄膜晶体管和有源矩阵有机发光二极管组件及制造方法
TW200415786A (en) Semiconductor device and method for forming
TW201327686A (zh) 具有超級介面之溝槽型功率電晶體元件及其製作方法
JP2013041927A (ja) 半導体装置及びその製造方法
JP2011129811A (ja) 半導体装置とその製造方法
JP2013089618A (ja) 半導体装置
US10134733B2 (en) Semiconductor device
JP2012190834A (ja) 半導体装置およびその製造方法
JP2001217418A (ja) Ｍｏｓトランジスタ及びその製造方法
TWI539559B (zh) 記憶元件及其製造方法
CN109119464B (zh) 一种新型离子注入型pd soi器件及其制备方法
JP5784652B2 (ja) 半導体装置
JP2007027175A (ja) 半導体装置及びその製造方法
CN107431089B (zh) 隧穿晶体管及隧穿晶体管的制备方法
CN109065447B (zh) 一种功率器件芯片及其制造方法
JP4572541B2 (ja) 半導体装置の製造方法
JPH07161977A (ja) 半導体装置とその製造方法
CN105304488A (zh) 一种鳍式场效应晶体管的形成方法

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20140513