JP2008263162A - 半導体素子及びその製造方法 - Google Patents
半導体素子及びその製造方法 Download PDFInfo
- Publication number
- JP2008263162A JP2008263162A JP2007324592A JP2007324592A JP2008263162A JP 2008263162 A JP2008263162 A JP 2008263162A JP 2007324592 A JP2007324592 A JP 2007324592A JP 2007324592 A JP2007324592 A JP 2007324592A JP 2008263162 A JP2008263162 A JP 2008263162A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- polycrystalline silicon
- forming
- fin
- active region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 69
- 238000000034 method Methods 0.000 title claims abstract description 42
- 239000000758 substrate Substances 0.000 claims abstract description 28
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 claims abstract description 21
- 238000002955 isolation Methods 0.000 claims abstract description 21
- 229910000577 Silicon-germanium Inorganic materials 0.000 claims abstract description 8
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 51
- 238000004519 manufacturing process Methods 0.000 claims description 28
- 229910052732 germanium Inorganic materials 0.000 claims description 16
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 16
- 238000005530 etching Methods 0.000 claims description 14
- 229920002120 photoresistant polymer Polymers 0.000 claims description 11
- 239000012535 impurity Substances 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 7
- 150000002500 ions Chemical class 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- 239000002019 doping agent Substances 0.000 claims 3
- 238000010030 laminating Methods 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 238000003860 storage Methods 0.000 description 10
- 150000004767 nitrides Chemical class 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 238000001039 wet etching Methods 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 2
- 229910017052 cobalt Inorganic materials 0.000 description 2
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910019001 CoSi Inorganic materials 0.000 description 1
- 229910008484 TiSi Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 229910003481 amorphous carbon Inorganic materials 0.000 description 1
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7851—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with the body tied to the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
- H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
- H01L29/7853—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection
- H01L29/7854—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET the body having a non-rectangular crossection with rounded corners
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66613—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation
- H01L29/66621—Lateral single gate silicon transistors with a gate recessing step, e.g. using local oxidation using etching to form a recess at the gate location
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】本発明はフィントランジスタを含む半導体素子及びその製造方法に関する。
【解決手段】半導体素子は、素子分離構造を備えた半導体基板に画成されたフィン型活性領域と、フィン型活性領域の上部に形成されたリセスと、フィン型活性領域の上部に形成され、前記リセスを埋め込むシリコンゲルマニウム層を含むゲート電極とを含む。
【選択図】図２
【解決手段】半導体素子は、素子分離構造を備えた半導体基板に画成されたフィン型活性領域と、フィン型活性領域の上部に形成されたリセスと、フィン型活性領域の上部に形成され、前記リセスを埋め込むシリコンゲルマニウム層を含むゲート電極とを含む。
【選択図】図２
Description
本発明は半導体素子に関するものである。特に、フィントランジスタを含む半導体素子及びその製造方法に関するものである。
フィンチャンネルアレイトランジスタ（Fin-Channel-Array-Transistor：ＦＣＡＴ）において、フィンチャンネルトランジスタは三面ゲート（tri gate）がチャンネルを囲んだ形態のフィンチャンネル構造である。フィンチャンネル構造は、既存の製造技術から大きく外れないながらも３次元構造での製作が可能である。フィンチャンネル構造は、構造的な特徴のためゲート制御力が良好で、ショートチャンネル効果（Short Channel Effect：以下「ＳＣＥ」と記す）を低減させることができるので、ドレイン領域とソース領域との間の影響を最小化することができる。なお、フィンチャンネル構造はチャンネルドーピングの濃度を低下させることができ、これにより接合領域を通した漏れ電流を改善することができる。
フィンチャンネルトランジスタの下部ゲート電極がｐ＋ポリシリコン層で形成される。この場合、ｐ＋ポリシリコン層の仕事関数はｐ−シリコン基板の仕事関数よりさらに大きいため、フィンチャンネルトランジスタがＯＦＦ状態でドレイン領域に「１」状態の電圧があるとき、ゲート誘導ドレイン漏れ（Gate Induced Drain Leakage：以下「ＧＩＤＬ」と記す）現象によるドレイン領域の漏れ電流が増加する。したがって、ＤＲＡＭセルの格納電極に格納されている「１」状態の資料が損失され易く、ＤＲＡＭのリフレッシュ特性が低下する。
フィンチャンネルトランジスタの下部ゲート電極がｐ＋ポリシリコン層で形成される。この場合、ｐ＋ポリシリコン層の仕事関数はｐ−シリコン基板の仕事関数よりさらに大きいため、フィンチャンネルトランジスタがＯＦＦ状態でドレイン領域に「１」状態の電圧があるとき、ゲート誘導ドレイン漏れ（Gate Induced Drain Leakage：以下「ＧＩＤＬ」と記す）現象によるドレイン領域の漏れ電流が増加する。したがって、ＤＲＡＭセルの格納電極に格納されている「１」状態の資料が損失され易く、ＤＲＡＭのリフレッシュ特性が低下する。
本発明は、フィントランジスタを備えた半導体素子に関するものである。本発明の一実施形態によれば、フィントランジスタはｐ＋多結晶シリコン層とｐ＋多結晶シリコンゲルマニウム（Ｓｉ１−ｘＧｅｘ）層を含んだ積層構造を含む。したがって、本発明に係るフィンゲートはＧＩＤＬ効果を改善し、リフレッシュ特性を向上することができる。
本発明の一実施形態に係る半導体素子は、
素子分離構造を備えた半導体基板に画成されたフィン型活性領域と、フィン型活性領域の上部に形成されたリセスと、フィン型活性領域の上部に形成され、リセスを埋め込むシリコンゲルマニウム層（Ｓｉ１−ｘＧｅｘ）を含むゲート電極とを含む（但し、０＜Ｘ＜１、Ｘはゲルマニウム濃度である）。
本発明の他の実施形態に係る半導体素子の製造方法は、
半導体基板に素子分離構造を形成して活性領域を画成する段階と、素子分離構造の一部を選択食刻してフィン型活性領域を形成する段階と、フィン型活性領域の上部にシリコンゲルマニウム層（Ｓｉ１−ｘＧｅｘ）を含むゲート構造物を形成する段階とを含む（但し、０＜Ｘ＜１、Ｘはゲルマニウム濃度である）。
素子分離構造を備えた半導体基板に画成されたフィン型活性領域と、フィン型活性領域の上部に形成されたリセスと、フィン型活性領域の上部に形成され、リセスを埋め込むシリコンゲルマニウム層（Ｓｉ１−ｘＧｅｘ）を含むゲート電極とを含む（但し、０＜Ｘ＜１、Ｘはゲルマニウム濃度である）。
本発明の他の実施形態に係る半導体素子の製造方法は、
半導体基板に素子分離構造を形成して活性領域を画成する段階と、素子分離構造の一部を選択食刻してフィン型活性領域を形成する段階と、フィン型活性領域の上部にシリコンゲルマニウム層（Ｓｉ１−ｘＧｅｘ）を含むゲート構造物を形成する段階とを含む（但し、０＜Ｘ＜１、Ｘはゲルマニウム濃度である）。
本発明に係る半導体素子及びその製造方法は、フィントランジスタの下部ゲート電極をｐ＋多結晶シリコン層とｐ＋多結晶シリコンゲルマニウム（Ｓｉ１−ｘＧｅｘ）層の積層構造に形成して素子のＧＩＤＬ特性を改善することができるという効果がある。さらに、格納電極に格納された電荷の損失を減少させることができてＤＲＡＭ素子のリフレッシュ特性を改善することができるという利点がある。
以下では、本発明の実施の形態を図を参照して詳しく説明する。
図１は、本発明の一実施形態に係る半導体素子を示したレイアウトである。半導体素子は素子分離領域１２０により画成される活性領域１０１、リセスゲート領域１０３及びゲート領域１０５を含む。一方、以下でゲート領域１０５の長手方向を「垂直方向」に画成し、活性領域１０１の長手方向を「水平方向」に画成する。リセスゲート領域１０３は、ゲート領域１０５に重畳したところに位置する。リセスゲート領域１０３の一側の水平線幅はＦよりＤ（０≦Ｄ＜Ｆ／２）ほどさらに狭く示される。例えば、リセスゲート領域１０３の水平線幅はＦ−２Ｄに示される。
図１は、本発明の一実施形態に係る半導体素子を示したレイアウトである。半導体素子は素子分離領域１２０により画成される活性領域１０１、リセスゲート領域１０３及びゲート領域１０５を含む。一方、以下でゲート領域１０５の長手方向を「垂直方向」に画成し、活性領域１０１の長手方向を「水平方向」に画成する。リセスゲート領域１０３は、ゲート領域１０５に重畳したところに位置する。リセスゲート領域１０３の一側の水平線幅はＦよりＤ（０≦Ｄ＜Ｆ／２）ほどさらに狭く示される。例えば、リセスゲート領域１０３の水平線幅はＦ−２Ｄに示される。
図２は、本発明の一実施形態に係る半導体素子を示した断面図等である。図２（i）は図１のI−I’に沿う断面図であり、図２（ii）は図１のII−II’に沿う断面図である。ゲート構造物２８０は、フィン型活性領域２３２を埋め込む下部ゲート電極２５０を第１の下部ゲート電極２５２と第２の下部ゲート電極２５４の積層構造で形成することを示す。このとき、第１の下部ゲート電極２５２はｐ＋多結晶シリコン層で形成し、第２の下部ゲート電極２５４はｐ＋多結晶シリコンゲルマニウム（Ｓｉ１−ｘＧｅｘ）層で形成するのが好ましい。
さらに、下部ゲート電極２５０の上部は上部表面からＬ水準まで第２の下部ゲート電極２５４で形成され、下部ゲート電極２５０の下部は第１の下部ゲート電極２５２で形成されるのが好ましい（図２（ii）参照）。このとき、ｐ＋多結晶シリコンゲルマニウム（Ｓｉ１−ｘＧｅｘ）層がｐ＋多結晶シリコン層より仕事関数が小さいため、ｐ＋多結晶シリコンゲルマニウム（Ｓｉ１−ｘＧｅｘ）層とｐ＋多結晶シリコン層の積層構造はＧＩＤＬ特性を改善することができる。したがって、格納電極に格納された電荷の損失を減少させることができてＤＲＡＭ素子のリフレッシュ特性を改善することができる。さらに、フィン型活性領域２３２の上部表面（またはゲート絶縁膜２４０の上部表面）の下部に第２の下部ゲート電極２５４の深さはＨ１であるのが好ましい。さらに、深さＨ１は格納電極接合領域２８２及びビットライン接合領域２８４の深さＨ２より大きいか同じくするのが好ましい（図２参照）。
図３ａ〜図３ｇは、本発明の一実施形態に係る半導体素子の製造方法を示した断面図等である。図３ａ（i）〜図３ｇ（i）は図１のI−I’に沿う断面図等であり、図３ａ（ii）〜図３ｇ（ii）は図１のII−II’に沿う断面図等である。半導体基板３１０の上部にパッド酸化膜３１２及びパッド窒化膜３１４を形成する。パッド窒化膜３１４で感光膜（図示省略）を形成する。次に、素子分離マスク（図示省略）で感光膜を露光及び現像して素子分離領域を画成する感光膜パターン（図示省略）を形成する。以後、感光膜パターンを食刻マスクにパッド窒化膜３１４、パッド酸化膜３１２及び半導体基板３１０を所定厚さに食刻して図１に示した活性領域１０１を画成するトレンチ（図示省略）を形成する。感光膜パターンを除去する。その次に、トレンチを埋め込む素子分離用絶縁膜（図示省略）を形成する。パッド窒化膜３１４を露出するまで素子分離用絶縁膜を平坦化食刻して素子分離構造３２０を形成する。このとき、素子分離用絶縁膜に対する平坦化食刻工程はＣＭＰ（Chemical Mechanical Polishing）方法またはエッチバック（Etch-back）方法で行なうのが好ましい。
図３ｂに示されているように、素子分離構造３２０を選択食刻してその高さを低くする。パッド窒化膜３１４及びパッド酸化膜３１２を除去して半導体基板３１０を露出する。次に、露出した半導体基板３１０の上部に第１の酸化膜３２２を形成する。半導体基板３１０の上部に感光膜（図示省略）を形成する。以後、セル領域を露出するマスクで感光膜を露光及び現像して感光膜パターン（図示省略）を形成する。感光膜パターンをマスクにイオン注入工程を行なってセル及びチャンネルイオン注入領域（図示省略）を形成する。その後、感光膜パターンを除去する。全体構造物の上部にハードマスク層３２４を形成する。このとき、素子分離構造３２０に対する選択食刻工程は湿式食刻方法で行なうのが好ましい。さらに、パッド酸化膜３１２とパッド窒化膜３１４に対する除去工程は、湿式食刻方法で行なうのが好ましい。
図３ｃに示されているように、ハードマスク層３２４の上部に感光膜（図示省略）を形成する。リセスゲートマスク（図示省略）で感光膜を露光及び現像して図１に示したリセスゲート領域１０３を画成する感光膜パターン３２６を形成する。以後、感光膜パターン３２６を食刻マスクにハードマスク層３２４を食刻してその下部に第１の酸化膜３２２を露出する。次に、所定厚さの素子分離構造３２０を選択食刻してフィン型活性領域３３２を露出するリセス３３０を形成する。このとき、素子分離構造３２０の食刻時に露出した第１の酸化膜３２２を共に除去するのが好ましい。さらに、ハードマスク層３２６は非晶質炭素膜、ポリシリコン層、窒化膜及びこれらの組合せでなる一群から選択される何れか１つで形成するのが好ましい。
図３ｄに示されているように、ソフト食刻工程でリセス３３０に露出した半導体基板３１０とフィン型活性領域３３２の表面を丸くする。次に、表面が丸くなった半導体基板３１０とフィン型活性領域３３２に不純物イオンを注入してしきい値電圧調節用イオン注入領域（図示省略）を形成する。感光膜パターン３２６とハードマスク層３２４を除去する。以後、第１の酸化膜３２２を除去して半導体基板３１０を露出する。このとき、ソフト食刻工程は等方性食刻方法で行なうのが好ましい。さらに、第１の酸化膜３２２に対する除去工程は湿式食刻方法で行なうのが好ましい。
図３ｅに示されているように、フィン型活性領域３３２を含む露出した半導体基板３１０の上部表面にゲート絶縁膜３４０を形成する。次に、全体構造物の上部に下部ゲート導電層３５０を形成して最小のフィン型活性領域３３２を含むリセス３３０を埋め込む。以後、全体構造物の上部に感光膜（図示省略）を塗布し、セル領域を画成するマスク（図示省略）で感光膜を露光及び現像してセル領域を露出する感光膜パターン（図示省略）を形成する。感光膜パターンをマスクに下部ゲート導電層３５０にゲルマニウム（Ｇｅ）を含む不純物イオン注入工程３５８を行なう。本発明の一実施形態によれば、下部ゲート導電層３５０はｐ＋多結晶シリコン層で形成するのが好ましい。
本発明の他の実施形態によれば、フィン型活性領域３３２を含む露出した半導体基板３１０の上部表面にゲート絶縁膜３４０を形成する。全体構造物の上部にｐ＋多結晶シリコン層の下部ゲート導電層３５０を形成して最小フィン型活性領域３３２を含むリセス３３０を埋め込む。次に、下部ゲート導電層３５０をＣＭＰ方法やエッチバック方法で平坦化する。全体構造物の上部に感光膜（図示省略）を塗布する。以後、セル領域を画成するマスク（図示省略）で感光膜を露光及び現像してセル領域を露出する感光膜パターン（図示省略）を形成する。感光膜パターンをマスクに下部ゲート導電層３５０にゲルマニウム（Ｇｅ）を含む不純物イオン注入工程３５８を行なうこともできる。
図３ｆに示されているように、感光膜パターンを除去する。ゲルマニウム（Ｇｅ）を含む不純物イオンが注入された下部ゲート導電層３５０に熱処理工程を行なって注入されたゲルマニウム（Ｇｅ）イオンを拡散させる。このとき、下部ゲート導電層３５０は第１の下部ゲート導電層３５２と第２の下部ゲート導電層３５４の積層構造を形成する。次に、下部ゲート導電層３５０の上部に上部ゲート導電層３６０及びゲートハードマスク層３７０を形成する。
このとき、第１の下部ゲート導電層３５２はｐ＋多結晶シリコン層であり、第２の下部ゲート導電層３５４は注入されたゲルマニウム（Ｇｅ）イオンが拡散されてｐ＋多結晶シリコン層からｐ＋多結晶シリコンゲルマニウム（Ｓｉ１−ｘＧｅｘ）層が形成されるのが好ましい。さらに、フィン型活性領域３３２の上部表面（またはゲート絶縁膜３４０の上部表面）の下の第２の下部ゲート導電層３５４の深さはＨ１であるのが好ましい。一方、深さＨ１は図３ｇに示した格納電極接合領域３８２とビットライン接合領域３８４の深さＨ２より大きいか同じくすることができる。上部ゲート導電層３６０とゲートハードマスク層３７０は第２の下部ゲート導電層３５４の上部に形成される。
このとき、第２の下部ゲート導電層３５４をＣＭＰ方法やエッチバック方法で平坦化することができる。さらに、上部ゲート導電層３６０はチタニウム窒化（ＴｉＮ）層、タングステン窒化（ＷＮ）層、タングステン（Ｗ）層、チタニウム（Ｔｉ）層、コバルト（Ｃｏ）層、チタニウムシリサイド（ＴｉＳｉｘ）層、タングステンシリサイド（ＷＳｉｘ）層、コバルトシリサイド（ＣｏＳｉｘ）層及びこれらの組合せでなる一群から選択される何れか１つで形成するのが好ましい。
図３ｇに示されているように、ゲートハードマスク層３７０の上部に感光膜（図示省略）を塗布する。図１に示したゲート領域１０５を画成するマスクで感光膜を露光及び現像して感光膜パターン（図示省略）を形成する。次に、感光膜パターンを食刻マスクにゲートハードマスク層３７０、上部ゲート導電層３６０及び下部ゲート導電層３５０をパターニングしてゲート構造物３８０を形成する。感光膜パターンを除去する。以後、イオン注入工程を行なってＬＤＤ領域とソース／ドレイン領域に用いられる格納電極接合領域３８２とビットライン接合領域３８４を形成する。このとき、格納電極接合領域３８２とビットライン接合領域３８４の深さはＨ２である。さらに、前述のような本発明は好ましい実施形態により記述されているが、前記の実施形態はその説明のためのものであり、制限するためのものではないことに注意しなければならない。
図４ａ及び図４ｂは、本発明の他の実施形態に係る半導体素子の製造方法を示した断面図等である。特に、図４ａ及び図４ｂは図３ｅ及び図３ｆを形成するための半導体素子の製造方法を示した断面図等である。フィン型活性領域４３２を含む露出した半導体基板４１０の上部表面にゲート絶縁膜４４０を形成する。次に、全体構造物の上部に第１の下部ゲート導電層４５２を形成してフィン型活性領域４３２を含むリセス（図示省略）を埋め込む。第１の下部ゲート導電層４５２をＣＭＰ方法やエッチバック方法で平坦化する。以後、第１の下部ゲート導電層４５２の上部に不純物がドーピングされた第２の下部ゲート導電層４５４を形成する。このとき、第１の下部ゲート導電層４５２はｐ＋多結晶シリコン層で形成し、第２の下部ゲート導電層４５４はｐ＋多結晶シリコンゲルマニウム（Ｓｉ１−ｘＧｅｘ）層で形成するのが好ましい。
図４ｂに示されているように、第２の下部ゲート導電層４５４に熱処理工程を行なってドーピングされた不純物を下部に拡散させる。第２の下部ゲート導電層４５４はフィン型活性領域４３２の上部表面（またはゲート絶縁膜４４０の上部表面）の下の水準Ｌまで拡散される。このとき、下部ゲート導電層４５０はｐ＋多結晶シリコン層とｐ＋多結晶シリコンゲルマニウム（Ｓｉ１−ｘＧｅｘ）層の積層構造で画成される。次に、下部ゲート導電層４５０の上部に上部ゲート導電層４６０及びゲートハードマスク層４７０を形成する。このとき、Ｈ１は図３ｇに示された格納電極接合領域３８２とビットライン接合領域３８４の深さＨ２より大きいか同じくすることができる。
図５ａ及び図５ｂは、本発明の他の実施形態に係る半導体素子の製造方法を示した断面図等である。特に、図５ａ及び図５ｂは図３ｅ及び図３ｆを形成するための半導体素子の製造方法を示した断面図等である。フィン型活性領域５３２を含む露出した半導体基板５１０の上部表面にゲート絶縁膜５４０を形成する。次に、全体構造物の上部に第１の下部ゲート導電層５５２を形成してフィン型活性領域５３２を含むリセス（図示省略）を埋め込む。第１の下部ゲート導電層５５２をＣＭＰ方法やエッチバック方法で平坦化する。以後、第１の下部ゲート導電層５５２の上部に不純物がドーピングされた第２の下部ゲート導電層５５４を形成する。第２の下部ゲート導電層５５４の上部に第３の下部ゲート導電層５５６を形成する。このとき、第１の下部ゲート導電層５５２と第３の下部ゲート導電層５５６はｐ＋多結晶シリコン層で形成し、第２の下部ゲート導電層５５４はｐ＋多結晶シリコンゲルマニウム（Ｓｉ１−ｘＧｅｘ）層で形成するのが好ましい。
図５ｂに示されているように、下部ゲート導電層５５０に熱処理工程を行なって第２の下部ゲート導電層５５４にドーピングされた不純物イオンを拡散させ、下部ゲート導電層５５０の上部表面からＨ１まで第２の下部ゲート導電層５５４を形成するようにする。このとき、下部ゲート導電層５５０はｐ＋多結晶シリコン層とｐ＋多結晶シリコンゲルマニウム（Ｓｉ１−ｘＧｅｘ）層の積層構造で画成される。次に、下部ゲート導電層５５０の上部に上部ゲート導電層５６０及びゲートハードマスク層５７０を形成する。このとき、Ｈ１は図３ｇに示された格納電極接合領域３８２とビットライン接合領域３８４の深さＨ２と同じかまたは大きくすることができる。
図６は、ｐ＋多結晶シリコンゲルマニウム（Ｓｉ１−ｘＧｅｘ）層においてゲルマニウム濃度（Ｘ）に伴うｐ＋多結晶シリコン層との仕事関数の差を示す実験図であり、「IEEE TRANSACTIONS ON ELECTRON DEVICES, Vol.47，No.4，April，2000，pp 848-855」を引用する。ゲルマニウム（Ｇｅ）分子濃度（Ｘ）が０の場合（即ち、Ｘ＝０）は、ｐ＋多結晶シリコンゲルマニウム（Ｓｉ１−ｘＧｅｘ）層がｐ＋多結晶シリコン層である場合で、ｐ＋多結晶シリコン層との仕事関数の差がなく、ゲルマニウム濃度（Ｘ）の増加に伴いその差が大きくなることを見ることができる。
なお、本発明について、好ましい実施の形態を基に説明したが、これらの実施の形態は、例を示すことを目的として開示したものであり、当業者であれば、本発明に係る技術思想の範囲内で、多様な改良、変更、付加等が可能である。このような改良、変更なども、特許請求の範囲に記載した本発明の技術的範囲に属することは言うまでもない。
１０１ 活性領域
１０３ リセスゲート領域
１０５ ゲート領域
１２０ 素子分離領域
２３２、３３２、４３２、５３２ フィン型活性領域
２４０、３４０、４４０、５４０ ゲート絶縁膜
２５０ 下部ゲート電極
２５２ 第１の下部ゲート電極
２５４ 第２の下部ゲート電極
２８０ ゲート構造物
２８２、３８２ 格納電極接合領域
２８４、３８４ ビットライン接合領域
３１０、５１０ 半導体基板
３１２ パッド酸化膜
３１４ パッド窒化膜
３２０ 素子分離構造
３２２ 第１の酸化膜
３２４ ハードマスク層
３２６ 感光膜パターン
３３０ リセス
３５０、４５０、５５０ 下部ゲート導電層
３５２、４５２、５５２ 第１の下部ゲート導電層
３５４、４５４、５５４ 第２の下部ゲート導電層
３５８ 不純物イオン注入工程
３６０、４６０、５６０ 上部ゲート導電層
３７０、４７０、５７０ ゲートハードマスク層
５５６ 第３の下部ゲート導電層
１０３ リセスゲート領域
１０５ ゲート領域
１２０ 素子分離領域
２３２、３３２、４３２、５３２ フィン型活性領域
２４０、３４０、４４０、５４０ ゲート絶縁膜
２５０ 下部ゲート電極
２５２ 第１の下部ゲート電極
２５４ 第２の下部ゲート電極
２８０ ゲート構造物
２８２、３８２ 格納電極接合領域
２８４、３８４ ビットライン接合領域
３１０、５１０ 半導体基板
３１２ パッド酸化膜
３１４ パッド窒化膜
３２０ 素子分離構造
３２２ 第１の酸化膜
３２４ ハードマスク層
３２６ 感光膜パターン
３３０ リセス
３５０、４５０、５５０ 下部ゲート導電層
３５２、４５２、５５２ 第１の下部ゲート導電層
３５４、４５４、５５４ 第２の下部ゲート導電層
３５８ 不純物イオン注入工程
３６０、４６０、５６０ 上部ゲート導電層
３７０、４７０、５７０ ゲートハードマスク層
５５６ 第３の下部ゲート導電層
Claims (14)
- 素子分離構造を備えた半導体基板に画成されたフィン型活性領域と、
前記フィン型活性領域の上部に形成されたリセスと、
前記フィン型活性領域の上部に形成され、前記リセスを埋め込むシリコンゲルマニウム層を含むゲート電極と、
を含む半導体素子。 - 前記ゲート電極の両側の前記半導体基板上に形成されたＬＤＤ領域をさらに含むことを特徴とする請求項１に記載の半導体素子。
- 前記ゲート電極は上部ゲート電極と、ｐ＋多結晶シリコン層とｐ＋多結晶シリコンゲルマニウム層の積層構造を含む下部ゲート電極とを含むことを特徴とする請求項２に記載の半導体素子。
- 前記シリコンゲルマニウム層の厚さは、前記ＬＤＤ領域の深さより大きいか同じであることを特徴とする請求項３に記載の半導体素子。
- 半導体基板に素子分離構造を形成して活性領域を画成する段階と、
前記素子分離構造の一部を選択食刻してフィン型活性領域を形成する段階と、
前記フィン型活性領域の上部にシリコンゲルマニウムを含む層を含むゲート構造物を形成する段階と、
を含む半導体素子の製造方法。 - 前記フィン型活性領域の形成段階は、
前記半導体基板の上部にハードマスク層を形成する段階と、
前記ハードマスク層の上部に感光膜パターンを形成してリセスゲート領域を画成する段階と、
前記感光膜パターンを食刻マスクに前記ハードマスク層及び前記素子分離構造を選択食刻して前記フィン型活性領域を露出するリセスを形成する段階と、
前記感光膜パターンと前記ハードマスク層を除去して前記フィン型活性領域を含む前記活性領域を露出する段階と、
を含むことを特徴とする請求項５に記載の半導体素子の製造方法。 - 前記フィン型活性領域にソフト食刻工程を行なう段階をさらに含むことを特徴とする請求項５に記載の半導体素子の製造方法。
- 前記ゲート構造物の形成段階は、
前記半導体基板の上部に前記層を含む下部ゲート導電層を形成する段階と、
前記下部ゲート導電層の上部に上部ゲート導電層とゲートハードマスク層を形成する段階と、
前記ゲートハードマスク層、前記上部ゲート導電層及び前記下部ゲート導電層をパターニングして前記ゲート構造物を形成する段階と、
を含むことを特徴とする請求項５に記載の半導体素子の製造方法。 - 前記下部ゲート導電層の形成段階は、
前記半導体基板の上部に多結晶シリコン層を形成する段階と、
前記多結晶シリコン層にゲルマニウム（Ｇｅ）を含む不純物イオンを注入して前記層を形成する段階と、
を含むことを特徴とする請求項８に記載の半導体素子の製造方法。 - 前記多結晶シリコン層と前記多結晶シリコン層の上部に提供された前記層で前記下部ゲート導電層を画成するよう前記半導体基板に熱処理工程を行なう段階をさらに含むことを特徴とする請求項９に記載の半導体素子の製造方法。
- 前記下部ゲート導電層の形成段階は、
前記半導体基板の上部に多結晶シリコン層を形成する段階と、
前記多結晶シリコン層の上部にシリコンゲルマニウムを含む層を形成する段階と、
前記半導体基板に熱処理工程を行なって前記層にドーパントを拡散させる段階と、
を含むことを特徴とする請求項８に記載の半導体素子の製造方法。 - 前記層を形成する段階は、ゲルマニウムでドーピングされたシリコン層を積層する段階を含むものの、前記熱処理工程で前記シリコン層のドーパントを前記多結晶シリコン層に拡散させて前記層を前記多結晶シリコン層へ延長することを特徴とする請求項１１に記載の半導体素子の製造方法。
- 前記層を形成する段階は、前記多結晶シリコン層にドーパントを注入する段階を含むことを特徴とする請求項１１に記載の半導体素子の製造方法。
- 前記下部ゲート導電層の形成段階は、
前記半導体基板の上部に第１のｐ＋多結晶シリコン層を形成する段階と、
前記第１のｐ＋多結晶シリコン層の上部にｐ＋ゲルマニウム多結晶シリコン層を形成する段階と、
前記ｐ＋ゲルマニウム多結晶シリコン層の上部に第２のｐ＋多結晶シリコン層を形成する段階と、
前記半導体基板に熱処理工程を行なってｐ＋多結晶シリコン層とｐ＋ゲルマニウム多結晶シリコン層を含む積層構造を形成する段階と、
を含むことを特徴とする請求項８に記載の半導体素子の製造方法。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020070036067A KR100861211B1 (ko) | 2007-04-12 | 2007-04-12 | 반도체 소자 및 그 제조 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2008263162A true JP2008263162A (ja) | 2008-10-30 |
Family
ID=39852919
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007324592A Pending JP2008263162A (ja) | 2007-04-12 | 2007-12-17 | 半導体素子及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7816730B2 (ja) |
| JP (1) | JP2008263162A (ja) |
| KR (1) | KR100861211B1 (ja) |
| CN (1) | CN101286526B (ja) |
| TW (1) | TWI356493B (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019009209A (ja) * | 2017-06-22 | 2019-01-17 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100919576B1 (ko) * | 2007-10-17 | 2009-10-01 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조 방법 |
| KR101051593B1 (ko) * | 2008-12-23 | 2011-07-22 | 주식회사 하이닉스반도체 | 반도체 장치의 제조 방법 |
| KR101061178B1 (ko) * | 2008-12-30 | 2011-09-01 | 주식회사 하이닉스반도체 | 반도체 소자 및 그의 제조방법 |
| KR101078727B1 (ko) | 2009-03-31 | 2011-11-02 | 주식회사 하이닉스반도체 | 반도체 소자 및 그 제조방법 |
| KR101205160B1 (ko) | 2010-02-04 | 2012-11-27 | 에스케이하이닉스 주식회사 | 반도체 소자 및 그의 제조 방법 |
| KR101785447B1 (ko) * | 2011-05-26 | 2017-10-16 | 삼성전자 주식회사 | 반도체 소자의 제조 방법 |
| CN103022038B (zh) * | 2011-09-21 | 2015-06-10 | 中国科学院微电子研究所 | Sram单元及其制作方法 |
| US9397104B2 (en) | 2011-09-21 | 2016-07-19 | Institute of Microelectronics, Chinese Academy of Sciences | SRAM cell and method for manufacturing the same |
| US9129988B1 (en) * | 2014-11-26 | 2015-09-08 | Taiwan Semiconductor Manufacturing Co., Ltd. | FinFET and method of manufacturing the same |
| CN106549015A (zh) * | 2015-09-17 | 2017-03-29 | 半导体元件工业有限责任公司 | 制造具有低导通状态电阻和结构的半导体器件的方法 |
| US10522643B2 (en) | 2017-04-26 | 2019-12-31 | Taiwan Semiconductor Manufacturing Co., Ltd. | Device and method for tuning threshold voltage by implementing different work function metals in different segments of a gate |
| DE102020112203A1 (de) * | 2020-03-13 | 2021-09-16 | Taiwan Semiconductor Manufacturing Co. Ltd. | Verfahren zum einbetten planarer fets mit finfets |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1116855A (ja) * | 1997-06-26 | 1999-01-22 | Nec Corp | 半導体装置及びその製造方法 |
| JP2001326348A (ja) * | 2000-05-16 | 2001-11-22 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
| JP2003298051A (ja) * | 2002-01-30 | 2003-10-17 | Soko Lee | ダブルゲートｆｅｔ素子及びその製造方法 |
| JP2003347425A (ja) * | 2002-05-23 | 2003-12-05 | Samsung Electronics Co Ltd | 選択的成長を利用したｃｍｏｓゲート及びその製造方法 |
| JP2005136376A (ja) * | 2003-10-31 | 2005-05-26 | Hynix Semiconductor Inc | 半導体素子のトランジスタおよびその形成方法 |
| JP2006501685A (ja) * | 2002-09-30 | 2006-01-12 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ニッケルゲルマノシリサイド化したゲートを組み込んだｍｏｓｆｅｔおよびこれらのｍｏｓｆｅｔを形成する方法 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6127233A (en) * | 1997-12-05 | 2000-10-03 | Texas Instruments Incorporated | Lateral MOSFET having a barrier between the source/drain regions and the channel region |
| US6233313B1 (en) | 1998-03-26 | 2001-05-15 | Bell Atlantic Network Services | Call detail reporting for lawful surveillance |
| KR100420070B1 (ko) * | 2002-02-01 | 2004-02-25 | 한국과학기술원 | 이중-게이트 플래쉬 메모리소자 및 그 제조방법 |
| US6642090B1 (en) * | 2002-06-03 | 2003-11-04 | International Business Machines Corporation | Fin FET devices from bulk semiconductor and method for forming |
| ES2229073T3 (es) | 2002-08-08 | 2005-04-16 | Alcatel | Interceptacion legal de llamadas voip en redes basadas en ip. |
| US7447909B2 (en) | 2003-06-05 | 2008-11-04 | Nortel Networks Limited | Method and system for lawful interception of packet switched network services |
| US7199011B2 (en) * | 2003-07-16 | 2007-04-03 | Texas Instruments Incorporated | Method to reduce transistor gate to source/drain overlap capacitance by incorporation of carbon |
| US7172943B2 (en) | 2003-08-13 | 2007-02-06 | Taiwan Semiconductor Manufacturing Company, Ltd. | Multiple-gate transistors formed on bulk substrates |
| ATE546837T1 (de) | 2004-01-22 | 2012-03-15 | Ibm | Vertikal fin-fet-mos-vorrichtungen |
| US7262084B2 (en) | 2004-04-15 | 2007-08-28 | International Business Machines Corporation | Methods for manufacturing a finFET using a conventional wafer and apparatus manufactured therefrom |
| KR20060027440A (ko) * | 2004-09-22 | 2006-03-28 | 삼성전자주식회사 | 용량성 결합된 접합 핀 전계 효과 트랜지스터, 그 제조방법 및 이를 채용하는 상보형 트랜지스터 |
| KR100680429B1 (ko) * | 2005-07-29 | 2007-02-08 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
-
2007
- 2007-04-12 KR KR1020070036067A patent/KR100861211B1/ko not_active IP Right Cessation
- 2007-08-28 US US11/846,509 patent/US7816730B2/en active Active
- 2007-09-04 TW TW096132872A patent/TWI356493B/zh not_active IP Right Cessation
- 2007-09-07 CN CN200710147698XA patent/CN101286526B/zh not_active Expired - Fee Related
- 2007-12-17 JP JP2007324592A patent/JP2008263162A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1116855A (ja) * | 1997-06-26 | 1999-01-22 | Nec Corp | 半導体装置及びその製造方法 |
| JP2001326348A (ja) * | 2000-05-16 | 2001-11-22 | Mitsubishi Electric Corp | 半導体装置の製造方法及び半導体装置 |
| JP2003298051A (ja) * | 2002-01-30 | 2003-10-17 | Soko Lee | ダブルゲートｆｅｔ素子及びその製造方法 |
| JP2003347425A (ja) * | 2002-05-23 | 2003-12-05 | Samsung Electronics Co Ltd | 選択的成長を利用したｃｍｏｓゲート及びその製造方法 |
| JP2006501685A (ja) * | 2002-09-30 | 2006-01-12 | アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド | ニッケルゲルマノシリサイド化したゲートを組み込んだｍｏｓｆｅｔおよびこれらのｍｏｓｆｅｔを形成する方法 |
| JP2005136376A (ja) * | 2003-10-31 | 2005-05-26 | Hynix Semiconductor Inc | 半導体素子のトランジスタおよびその形成方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019009209A (ja) * | 2017-06-22 | 2019-01-17 | ルネサスエレクトロニクス株式会社 | 半導体装置および半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200841470A (en) | 2008-10-16 |
| TWI356493B (en) | 2012-01-11 |
| KR100861211B1 (ko) | 2008-09-30 |
| US7816730B2 (en) | 2010-10-19 |
| CN101286526A (zh) | 2008-10-15 |
| US20080251839A1 (en) | 2008-10-16 |
| CN101286526B (zh) | 2011-03-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100861211B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US8357572B2 (en) | Method of manufacturing semiconductor device with recess and Fin structure | |
| US7795670B2 (en) | Semiconductor device and method for fabricating the same | |
| US7675112B2 (en) | Semiconductor device with a surrounded channel transistor | |
| JP4950065B2 (ja) | サドル型フラッシュメモリ素子及びその製造方法 | |
| US7701002B2 (en) | Semiconductor device having buried gate electrode and method of fabricating the same | |
| JP4703669B2 (ja) | 半導体記憶装置及びその製造方法 | |
| KR100924197B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| TWI521572B (zh) | 半導體裝置及製造其之方法 | |
| TWI301655B (en) | Method for fabricating semiconductor device | |
| JP2007067391A (ja) | 一対のフィン型チャンネル領域に対応する単一のゲート電極を有する半導体素子の製造方法 | |
| JP2009224520A (ja) | 半導体装置及び半導体装置の製造方法 | |
| TW437061B (en) | Self aligned channel implantation | |
| JP2011199198A (ja) | 半導体記憶装置 | |
| JP2009231300A (ja) | 半導体記憶装置及びその製造方法 | |
| US8933509B2 (en) | Semiconductor device and method for fabricating the same | |
| JP2005183954A (ja) | 窪んだゲート電極の形成方法 | |
| JP2008166747A (ja) | 半導体素子の製造方法 | |
| KR100843900B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| JP4810060B2 (ja) | Ｄｒａｍのセルトランジスタの製造方法 | |
| KR100855857B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100944356B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR101110545B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100745882B1 (ko) | 반도체 소자 및 그의 제조 방법 | |
| KR20070070927A (ko) | 새들형 핀 트랜지스터 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101007 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130219 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20130709 |