TWI521572B - 半導體裝置及製造其之方法 - Google Patents
半導體裝置及製造其之方法 Download PDFInfo
- Publication number
- TWI521572B TWI521572B TW099131175A TW99131175A TWI521572B TW I521572 B TWI521572 B TW I521572B TW 099131175 A TW099131175 A TW 099131175A TW 99131175 A TW99131175 A TW 99131175A TW I521572 B TWI521572 B TW I521572B
- Authority
- TW
- Taiwan
- Prior art keywords
- gate
- active
- region
- conductive material
- dummy gate
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 60
- 238000000034 method Methods 0.000 title claims description 41
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000004020 conductor Substances 0.000 claims description 45
- 238000005530 etching Methods 0.000 claims description 29
- 239000000758 substrate Substances 0.000 claims description 26
- 239000010936 titanium Substances 0.000 claims description 14
- 238000000151 deposition Methods 0.000 claims description 13
- 238000002955 isolation Methods 0.000 claims description 12
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 11
- 229910052721 tungsten Inorganic materials 0.000 claims description 11
- 239000010937 tungsten Substances 0.000 claims description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 7
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 7
- IVHJCRXBQPGLOV-UHFFFAOYSA-N azanylidynetungsten Chemical compound [W]#N IVHJCRXBQPGLOV-UHFFFAOYSA-N 0.000 claims description 7
- 229910052719 titanium Inorganic materials 0.000 claims description 7
- 229910052732 germanium Inorganic materials 0.000 claims description 6
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 claims description 6
- 239000012535 impurity Substances 0.000 claims description 6
- 239000000126 substance Substances 0.000 claims description 5
- 238000005498 polishing Methods 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims 1
- 229920005591 polysilicon Polymers 0.000 claims 1
- 230000008021 deposition Effects 0.000 description 5
- 239000010410 layer Substances 0.000 description 5
- 239000003990 capacitor Substances 0.000 description 4
- 230000001965 increasing effect Effects 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- 230000009467 reduction Effects 0.000 description 4
- 239000011810 insulating material Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000012774 insulation material Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 238000007792 addition Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000000227 grinding Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 238000006722 reduction reaction Methods 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/01—Manufacture or treatment
- H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
- H10B12/05—Making the transistor
- H10B12/053—Making the transistor the transistor being at least partially in a trench in the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823487—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of vertical transistor structures, i.e. with channel vertical to the substrate surface
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B12/00—Dynamic random access memory [DRAM] devices
- H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells
- H10B12/48—Data lines or contacts therefor
- H10B12/488—Word lines
Description
本發明關於半導體裝置以及製造其之方法，其防止閘極引發汲極漏電(GIDL)以改善半導體裝置之再新(refresh)特徵。
一般來說，半導體記憶裝置由多個單位單元所組成，每個單位單元包含一個電容器以及一個電晶體。電容器係被用來暫時儲存資料；以及電晶體係被用來傳遞資料於位元線與電容器之間係根據控制信號(字元線)，該控制信號(字元線)根據四周狀況使用半導體改變電性的導電率之特性。電晶體由由三個區域所組成，其包含閘極、源極以及汲極。根據控制信號輸入至閘極，電荷傳遞發生於源極與汲極之間。電荷傳遞於源極與汲極之間係利用半導體之特性透過通道區來達成。
為了形成電晶體於半導體基板上，形成閘極於半導體基板上以及將雜質摻雜於閘極的兩側以形成源極與汲極。為了增加半導體記憶裝置之資訊儲存容量，單位單元的大小需要被減小。如電容器以及電晶體的設計規則，其包含單位單元被減小，則單元電晶體的通道長度變的逐漸地縮小。其導致短通道效應以及汲極引發能帶降低效應(DIBL)的發生，從而惡化電晶體特性之穩定度。由於通道長度的縮小可藉由維持臨界電壓來解決之現象的發生，以至於單元電晶體可以執行正常的操作。一般來說，電晶體的通道長度越短，則在通道形成區域需要越多的雜質摻雜密度。
然而，當設計規則減小至小於100奈米時，在通道形成區域的雜質摻雜密度需要相對地被增加。在儲存節點(SN)接面中增加電場，從而惡化半導體記憶體裝置之再新特徵。為了防止該再新特徵，單元電晶體具有三維的通道結構，其用於形成為垂直方向的通道，以至於不管設計規則的縮減，電晶體的通道長度可被維持。意思是，雖然通道維度在水平方向為短的，但由於所有的通道長度藉由提供垂直維度給通道則摻雜密度可被減少，從而防止再新特徵被惡化。
除此之外，具有高度整合的半導體裝置，有較短的距離在字元線與位元線之間連接至單位電晶體。所以，寄生電容會增加，以惡化透過位元線傳遞感測放大器之放大信號之操作限度(operation margin)。提出埋藏位元線結構以減少於字元線與位元線之間的寄生電容。在此情況下，於埋藏字元線結構中，該位元線形成於凹處，該凹處形成於半導體結構上以取代形成於半導體的表面上。在埋藏字元線結構中，傳導材料形成於凹處，該凹處形成於半導體結構上，並且傳導材料的上部係覆蓋以一絕緣材料以埋藏字元線於半導體結構中。於是，具有位元線之電絕緣形成於半導體結構上，於半導體結構上設置源極/汲極可被明顯地達到。
然而，在埋藏字元線結構中，於主動區之N型接面及傳導材料(閘極)之間的半導體裝置之閘極引發汲極漏電(GIDL)特性會放大，從而惡化半導體裝置之再新特性。
本發明的不同實施例直接提供用於製造半導體的方法，該方法含有在形成作用區之後形成埋藏閘極層以具有線型。埋藏閘極包含操作閘極以及非操作閘極。非操作閘極的閘極電極層(傳導金屬)的高度係形成低於操作閘極的閘極電極層的高度，從而增加臨界電壓以及以非操作閘極來防止離子佈植的重疊。結果，防止閘極引發汲極漏電流(GIDL)以改善半導體裝置的再新特性。
根據本發明的實施例，一種製造半導體裝置的方法包含：形成裝置絕緣區域，其在半導體基板內定義一作用區；以閘極光罩作為蝕刻光罩蝕刻半導體基板以形成閘極區；沉積傳導材料於閘極區域以形成埋藏閘極，其包含操作閘極及非操作閘極；第一蝕刻非操作閘極的傳導材料；第二蝕刻非操作閘極的傳導材料；以及沉積絕緣膜於半導體基板上。
該做用區域係形成為具有線型。
該傳導材料包含多晶矽、鋁(Al)、鎢(W)、氮化鎢(WN)、鈦(Ti)、氮化鈦(TiN)以及包含氮化鈦(TiN)與鎢(W)的沉積結構。
該形成閘極區域包含在半導體基板上執行各向異性製程。
傳導材料的第一及第二蝕刻製程係藉由在傳導材料上之各向異性製程來執行。
在沉積絕緣膜之後，該方法更進一步包含在絕緣膜上執行化學機械研磨(CMP)以暴露作用區。
該操作閘極以及該非操作閘極係形成為線型。
埋藏於非操作閘極的傳導材料之高度係形成為低於埋藏於操作閘極的傳導材料。
該方法進一步包含離子佈植N型雜質進入作用區中以形成N型接面於形成裝置絕緣區與形成閘極區域之間。
根據本發明的另一實施例，一種用於製造半導體裝置的方法，其包含：形成一裝置絕緣區，其定義具有線型之作用區於半導體基板上；以作為蝕刻光罩的閘極光罩蝕刻半導體基板以形成閘極區；沉積傳導材料於閘極區已形成埋藏閘極，其包含操作閘極及非操作閘極；第一蝕刻操作閘極及非操作閘極的傳導材料；第二蝕刻非操作閘極的傳導材料；以及沉積絕緣膜於半導體基板上。
該傳導材料包含多晶矽、鋁(Al)、鎢(W)、氮化鎢(WN)、鈦(Ti)、氮化鈦(TiN)以及包含氮化鈦(TiN)與鎢(W)的沉積結構。
該形成-閘極-區域包含在半導體基板上執行各向異性製程。
傳導材料的第一及第二蝕刻製程係藉由在傳導材料上之各向異性製程來執行。
該操作閘極以及該非操作閘極係形成為線型。
埋藏於非操作閘極的傳導材料之高度係形成為低於埋藏於操作閘極的傳導材料。
在沉積絕緣膜之後，該方法更進一步包含在絕緣膜上執行化學機械研磨(CMP)以暴露作用區。
根據本發明之實施例，一半導體裝置包含：裝置絕緣區域，其在半導體基板內定義一作用區；以及埋藏閘極，其包含形成於半導體基板內的操作閘極以及非操作閘極。埋藏於非操作閘極的傳導材料之高度係形成為低於埋藏於操作閘極的傳導材料。
該作用區係形成為具有線型。
該傳導材料包含多晶矽、鋁(Al)、鎢(W)、氮化鎢(WN)、鈦(Ti)、氮化鈦(TiN)以及包含氮化鈦(TiN)與鎢(W)的沉積結構。
該操作閘極非操作閘極係形成為具有線型。
本發明將參考隨附圖示詳細的說明。
圖1為平面圖，其說明根據本發明的實施例之半導體裝置以及製造其之方法。
參照圖1，一半導體基板200包含一裝置絕緣區域220，其定義一作用區210；以及埋藏閘極240、240'，其貫穿該作用區210。該作用區210係形成為線型。埋藏閘240、240'包含一操作閘極(或作用閘極)240以及一非操作閘極(或虛設閘極)240'，其每一者係形成為線型。
圖2a到2c為圖1中沿著A-A'的剖面圖。
參照圖2a，該裝置絕緣區域220(看圖1)其定義該作用區210係形成於該半導體基板200中。該作用區210係形成為線型。該裝置絕緣區域220(看圖1)可能藉由淺層溝渠隔離(Shallow Trench Isolation，STI)製程來形成。一墊絕緣膜(未顯示)沉積於半導體基板200上，其包含一墊氧化膜以及一墊氮化膜。一光阻膜(未顯示)沉積於電絕緣膜上，且曝光製程係以一定義作用區210之光罩來執行。在曝光墊絕緣膜以及蝕刻半導體基板200以形成溝槽(未顯示)之後，一旋塗式介電(Spin On Dielectric，SOD)材料被用以填入該溝槽。執行一化學機械研磨製程已暴露墊絕緣膜，從而形成裝置絕緣區域220。
在裝置絕緣區域220形成之後，一N型雜質被植入該暴露的作用區210。一層間絕緣膜(未顯示)被沉積於所產生的表面，其包含該作用區210。
在光阻膜(未顯示)形成於層間絕緣膜上之後，以一定義為埋藏閘極之光罩直型曝光製程以圖案化該層間絕緣膜。該作用區210以及該裝置絕緣區域220以圖案化之層間絕緣膜作為蝕刻光罩來蝕刻，以形成閘極區(未顯示)。藉由各向異性製程之蝕刻製程以形成閘極區。一閘極氧化膜(未顯示)係沉積於閘極區上。
傳導材料230係沉積於該產生之表面上，該表面包含形成閘極氧化膜之閘極區，從而形成一埋藏閘極235。該傳導材料230包含多晶矽、鋁(Al)、鎢(W)、氮化鎢(WN)、鈦(Ti)、氮化鈦(TiN)或其之組合，即包含氮化鈦(TiN)與鎢(W)之堆疊。該埋藏閘極235包含一操作閘極240以及一非操作閘極240'且該埋藏閘極235形成為一線性圖案。需要無絕緣製程於作用區210之間，由於在非操作閘極240'中，閘極電壓係維持在關的狀態。
參照圖2b，該傳導材料230形成該非操作閘極240'為第一蝕刻，以光罩250作為蝕刻光罩來曝光該非操作閘極240'。該第一蝕刻製程係藉由各向異性製程來執行，以便蝕刻該傳導材料230至100埃()到500埃的深度。
參照圖2c，在作為曝光非操作閘極240'之光罩250被移除之後，形成非操作閘極240'以及操作閘極240之該傳導材料230被蝕刻。該第二蝕刻製程係藉由各向異性製程來執行。由於形成非操作閘極240'之該傳導材230被蝕刻被第一以及第二蝕刻製程蝕刻兩次，因此該非操作閘極240'具有低於操作閘極240的高度。該較小高度之傳導材料230形成非操作閘極240'，該單元電晶體之臨界電壓越高則作用區210之傳導材料230與源極/汲極區域之間的重疊區域就越小。因此，閘即引發極極漏電流可被抵消，並且改善半導體裝置之再新特性。
於一實施例中，第一與第二蝕刻製程的順序可以被倒置。也就是說，根據實施，執行於非操作閘極240'上之傳導材料230的第一蝕刻製程可在執行於操作閘極240極非操作閘極240'上之傳導材料230的第二蝕刻之後執行。
絕緣材料260係沉積於包含操作閘極240及非操作閘極240'之產生的面上。該絕緣材料260包含SOD膜、旋塗式碳及SiO2中之任者。之後，執行CMP製程以暴露作用區210。
如上所述，本發明包含形成一作用區之後形成一埋藏閘極以具有線型。該埋藏閘極包含一操作閘極以及一非操作閘極。非操作閘極之閘極電極層(傳導材料)的一高度係形成為較低於該操作閘極之閘極電極層的高度，從而增加臨界電壓以及防止具有非操作閘極之離子佈植區的重疊。因此，閘即已發汲極漏電流(GIDL)可被防止以改善半導體裝置之再新特性。
本發明之上述實施例細說明而非限制。各種替代物或是等同物都是可能的。本發明不受限於此所描述之沉積、蝕刻研磨以及圖案化的型式。本發明亦不受限於任何特殊型式之半導體裝置。舉例而言，本發明可實施於動態隨機存取記憶體(DRAM)或是非揮發性記憶體裝置。其他的增加、減少或是修改係明顯的考慮到本發明之揭露以及意欲落在隨附的申請專利範圍之範疇之內。
200．．．半導體基板
210．．．作用區
220．．．裝置絕緣區
230．．．傳導材料
235．．．埋藏閘極
240．．．操作閘極(或作用閘極)
240'．．．非操作閘極(或虛設閘極)
250．．．光罩
260．．．絕緣材料
圖1為一平面圖，其說明根據本發明之實施例之一種半導體裝置以及一種製造其之方法。
圖2a到2c為剖面圖，其說明根據本發明之實施例之一種半導體元件以及一種製造其之方法。
200．．．半導體基板
210．．．主動區
230．．．傳導材料
260．．．絕緣材料
Claims (19)
- 一種製造半導體裝置之方法，該方法包括：形成一裝置絕緣區，其定義一作用區於一半導體基板中；蝕刻該作用區及該裝置絕緣區以形成具有一第一凹處與一第二凹處之一閘極區；沉積一傳導材料於該閘極區上及於該等第一及第二凹處內以形成在該第一凹處中之一作用閘極以及在該第二凹處中之一虛設閘極；執行一第一蝕刻步驟以蝕刻該虛設閘極同時阻止該作用閘極被蝕刻；執行一第二蝕刻步驟以蝕刻被該第一蝕刻步驟所蝕刻之該虛設閘極以及該作用閘極；以及沉積一絕緣膜於該半導體基板之上及在該等第一及第二凹處內之該作用閘極及該虛設閘極之上。
- 如申請專利範圍第1項之方法，其中該作用閘極具有一線性圖案，以及其中該虛設閘極具有較低於該作用閘極之高度，該虛設閘極被裝配以維持關的狀態。
- 如申請專利範圍第1項之方法，其中該傳導材料包含多晶矽、鋁(Al)、鎢(W)、氮化鎢(WN)、鈦(Ti)、氮化鈦(TiN)以及其之組合中之任一者。
- 如申請專利範圍第1項之方法，其中該蝕刻該作用區以及該裝置絕緣區以形成閘極區之步驟包含執行一各向異性蝕刻於該半導體基板上。
- 如申請專利範圍第1項之方法，其中該執行第一蝕刻之步驟以及該執行第二蝕刻之步驟係為各向異性蝕刻步驟。
- 如申請專利範圍第1項之方法，其進一步包含：在該絕緣膜上執行一化學機械研磨(CMP)以暴露該作用區。
- 如申請專利範圍第1項之方法，其中該作用閘極及該虛設閘極具有一線型圖案。
- 如申請專利範圍第1項之方法，其中該虛設閘極之高度係小於該作用閘極之高度。
- 如申請專利範圍第1項之方法，其進一步包括：佈植N型雜質於該作用區以形成一N型接面於該作用閘極之一側。
- 一種製造半導體裝置之方法，該方法包括：形成一裝置絕緣區，其定義一作用區於一半導體基板中；蝕刻該作用區以及該裝置絕緣區以形成一第一凹處與一第二凹處；沉積一傳導材料於該第一凹處與該第二凹處之內；執行一第一蝕刻步驟以蝕刻於該第一凹處內之一第一傳導材料以及於該第二凹處內之一第二傳導材料；執行一第二蝕刻步驟以蝕刻被該第一蝕刻步驟所蝕刻之該第二傳導材料而不蝕刻該第一傳導材料；以及沉積一絕緣膜於該半導體基板之上及於該等第一及第二凹處之內， 其中該第一傳導材料定義一作用閘極，並且該第二傳導材料定義一虛設閘極，該虛設閘極維持關的狀態，以及其中該虛設閘極具有一高度，其小於該作用閘極之高度。
- 如申請專利範圍第10項之方法，其中該傳導材料包含多晶矽、鋁(Al)、鎢(W)、氮化鎢(WN)、鈦(Ti)、氮化鈦(TiN)以及其之組合中之任一者。
- 如申請專利範圍第10項之方法，其中該第一蝕刻步驟係執行於該第二蝕刻步驟之前。
- 如申請專利範圍第10項之方法，其中該等第一及第二蝕刻步驟係為各向異性蝕刻步驟。
- 如申請專利範圍第10項之方法，其中該作用閘極以及該虛設閘極具有一線型圖案。
- 如申請專利範圍第10項之方法，其進一步包含：執行一化學機械研磨(CMP)於該絕緣層上以暴露該作用區。
- 一種半導體裝置，其包含：一裝置絕緣區，其定義一作用區於一半導體基板中；一作用閘極，其形成於該半導體基板之一第一凹處內；一虛設閘極，其形成於該半導體基板之一第二凹處內，其中該虛設閘極的高度係低於該作用閘極的高度，其中該虛設閘極之上表面係低於該作用閘極之上表面。
- 如申請專利範圍第16項之半導體裝置，其中該作用區具有一線型圖案。
- 如申請專利範圍第16項之半導體裝置，其中該作用閘極以及該虛設閘極包含多晶矽、鋁(Al)、鎢(W)、氮化鎢(WN)、鈦(Ti)、氮化鈦(TiN)以及其之組合中之任一者。
- 如申請專利範圍第16項之半導體裝置，其中該作用閘極及該虛設閘極具有一線型圖案。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020100031807A KR101095745B1 (ko) | 2010-04-07 | 2010-04-07 | 반도체 소자 및 그 제조 방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| TW201135815A TW201135815A (en) | 2011-10-16 |
| TWI521572B true TWI521572B (zh) | 2016-02-11 |
Family
ID=44745837
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| TW099131175A TWI521572B (zh) | 2010-04-07 | 2010-09-15 | 半導體裝置及製造其之方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (2) | US8263460B2 (zh) |
| KR (1) | KR101095745B1 (zh) |
| CN (1) | CN102214578B (zh) |
| TW (1) | TWI521572B (zh) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5729806B2 (ja) * | 2010-10-07 | 2015-06-03 | ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． | 半導体装置および半導体装置の製造方法 |
| US8633539B2 (en) * | 2011-06-27 | 2014-01-21 | Infineon Technologies Austria Ag | Trench transistor and manufacturing method of the trench transistor |
| KR101961322B1 (ko) | 2012-10-24 | 2019-03-22 | 삼성전자주식회사 | 매립 채널 어레이를 갖는 반도체 소자 |
| KR102067165B1 (ko) | 2013-03-06 | 2020-02-11 | 에스케이하이닉스 주식회사 | 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템 |
| KR102293129B1 (ko) | 2015-02-12 | 2021-08-25 | 삼성전자주식회사 | 매립형 게이트 구조체를 갖는 반도체 소자 및 그 제조 방법 |
| US20160284640A1 (en) * | 2015-03-25 | 2016-09-29 | Inotera Memories, Inc. | Semiconductor device having buried wordlines |
| KR102302073B1 (ko) * | 2015-07-28 | 2021-09-14 | 삼성전자주식회사 | 반도체 소자 및 그 제조 방법 |
| CN109216359B (zh) * | 2017-07-04 | 2022-06-03 | 华邦电子股份有限公司 | 存储器装置及其制造方法 |
| CN109509751B (zh) * | 2017-09-14 | 2020-09-22 | 联华电子股份有限公司 | 具有字符线的半导体结构及其制作方法 |
| CN109801880B (zh) | 2017-11-17 | 2021-05-18 | 联华电子股份有限公司 | 动态随机存取存储器的埋入式字符线及其制作方法 |
| CN114695353B (zh) * | 2020-12-29 | 2023-10-13 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
| US11967531B2 (en) | 2020-12-29 | 2024-04-23 | Changxin Memory Technologies, Inc. | Semiconductor structure and forming method thereof |
| CN114695355A (zh) | 2020-12-29 | 2022-07-01 | 长鑫存储技术有限公司 | 半导体结构以及半导体结构的形成方法 |
| CN115915750A (zh) * | 2021-08-16 | 2023-04-04 | 长鑫存储技术有限公司 | 半导体器件、电子设备及制备方法 |
| CN116723693A (zh) * | 2022-02-28 | 2023-09-08 | 长鑫存储技术有限公司 | 半导体结构及其制作方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990080898A (ko) | 1998-04-23 | 1999-11-15 | 윤종용 | 반도체 메모리 장치의 제조 방법 및 그의 레이아웃 |
| US20060043479A1 (en) * | 2004-09-02 | 2006-03-02 | Patrice Parris | Metal oxide semiconductor device including a shielding structure for low gate-drain capacitance |
| US7064066B1 (en) * | 2004-12-07 | 2006-06-20 | Intel Corporation | Method for making a semiconductor device having a high-k gate dielectric and a titanium carbide gate electrode |
| JP4626411B2 (ja) * | 2005-06-13 | 2011-02-09 | ソニー株式会社 | 半導体装置および半導体装置の製造方法 |
| DE102005041108B3 (de) * | 2005-08-30 | 2007-05-31 | Infineon Technologies Ag | Verfahren zur Herstellung eines Trench-Transistors und Trench-Transistor |
| KR100673133B1 (ko) * | 2006-01-23 | 2007-01-22 | 주식회사 하이닉스반도체 | 반도체 소자의 제조 방법 |
| KR100814391B1 (ko) * | 2006-10-10 | 2008-03-18 | 삼성전자주식회사 | 핀 트랜지스터를 포함하는 디램 장치의 구동 방법 및 디램장치 |
| US7851861B2 (en) * | 2007-01-22 | 2010-12-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | MIM capacitor and metal gate transistor |
| JP4600936B2 (ja) * | 2007-06-20 | 2010-12-22 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
| KR20090123690A (ko) | 2008-05-28 | 2009-12-02 | 주식회사 하이닉스반도체 | 반도체 소자의 트랜지스터 제조 방법 |
| KR101083644B1 (ko) | 2008-07-04 | 2011-11-16 | 주식회사 하이닉스반도체 | 반도체 장치 및 그 제조방법 |
-
2010
- 2010-04-07 KR KR1020100031807A patent/KR101095745B1/ko active IP Right Grant
- 2010-07-29 US US12/846,577 patent/US8263460B2/en active Active
- 2010-09-15 TW TW099131175A patent/TWI521572B/zh not_active IP Right Cessation
- 2010-09-28 CN CN201010502373.0A patent/CN102214578B/zh active Active
-
2012
- 2012-08-10 US US13/572,136 patent/US8610203B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| US8263460B2 (en) | 2012-09-11 |
| CN102214578A (zh) | 2011-10-12 |
| CN102214578B (zh) | 2016-02-17 |
| US20120306008A1 (en) | 2012-12-06 |
| KR101095745B1 (ko) | 2011-12-21 |
| US8610203B2 (en) | 2013-12-17 |
| US20110248339A1 (en) | 2011-10-13 |
| KR20110112613A (ko) | 2011-10-13 |
| TW201135815A (en) | 2011-10-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI521572B (zh) | 半導體裝置及製造其之方法 | |
| US9281369B2 (en) | Semiconductor device and method for manufacturing the same | |
| US8835259B2 (en) | Transistor of semiconductor device and method for manufacturing the same | |
| US20100258858A1 (en) | Method of fabricating semiconductor device | |
| KR100861211B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR101139987B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| US8415733B2 (en) | Semiconductor memory device and method for fabricating the same | |
| US20110018057A1 (en) | Semiconductor memory device and method for fabricating the same | |
| US20110024815A1 (en) | Semiconductor apparatus and method for fabricating the same | |
| US20120012922A1 (en) | Semiconductor device and method for manufacturing the same | |
| US7633117B2 (en) | Capacitorless DRAM with cylindrical auxiliary gate and fabrication method thereof | |
| US20110165747A1 (en) | Semiconductor apparatus and fabrication method thereof | |
| US7563683B2 (en) | Transistor and method of fabricating the same | |
| JP2011192800A (ja) | 半導体装置及びその製造方法 | |
| US20110263089A1 (en) | Method for fabricating semiconductor device | |
| JP2005158869A (ja) | 半導体装置および半導体装置の製造方法 | |
| KR101139464B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR100944356B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR101185948B1 (ko) | 반도체 소자 및 그 제조 방법 | |
| KR101004527B1 (ko) | 반도체 장치의 제조 방법 및 반도체 장치 | |
| KR20120042575A (ko) | 반도체 소자의 제조 방법 | |
| KR20120030873A (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2007059900A (ja) | 接続構造およびその製造方法 | |
| KR20060113832A (ko) | 스텝게이트를 갖는 반도체 소자의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | Annulment or lapse of patent due to non-payment of fees |