JP2008160078A - 樹脂膜の評価方法および半導体装置の製造方法 - Google Patents

樹脂膜の評価方法および半導体装置の製造方法 Download PDF

Info

Publication number
JP2008160078A
JP2008160078A JP2007297688A JP2007297688A JP2008160078A JP 2008160078 A JP2008160078 A JP 2008160078A JP 2007297688 A JP2007297688 A JP 2007297688A JP 2007297688 A JP2007297688 A JP 2007297688A JP 2008160078 A JP2008160078 A JP 2008160078A
Authority
JP
Japan
Prior art keywords
resin film
surface potential
film
resist
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007297688A
Other languages
English (en)
Inventor
Toshiko Kamiyanagi
寿子 上柳
Satoshi Shibata
聡 柴田
Kohei Miyagawa
紘平 宮川
Reiki Kaneki
励起 金木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2007297688A priority Critical patent/JP2008160078A/ja
Publication of JP2008160078A publication Critical patent/JP2008160078A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/22Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by measuring secondary emission from the material
    • G01N23/227Measuring photoelectric effect, e.g. photoelectron emission microscopy [PEEM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/14Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • H01L22/24Optical enhancement of defects or not directly visible states, e.g. selective electrolytic deposition, bubbles in liquids, light emission, colour change
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Pathology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

【課題】簡便にかつかなりの確度を持って注入イオンなど荷電エネルギー粒子によってフォトレジストのような樹脂膜表面に形成される変質層を評価することができる樹脂膜の評価方法および当該評価方法を適用した半導体装置の製造方法を提供する。
【解決手段】絶縁膜2上に、絶縁膜2の表面を露出する開口部4を有する樹脂膜3が形成された基板に荷電エネルギー粒子6が照射される。次いで、荷電エネルギー粒子6が照射された基板表面の表面電位が測定される。当該測定結果に基づいて、上記樹脂膜3の表面電位と開口部に露出した絶縁膜2の表面電位との電位差が求められる。当該表面電位の電位差から、荷電エネルギー粒子6を照射した樹脂膜3に、樹脂膜除去などの所定の処理を行った際に得られる樹脂膜残渣数などの物理量が予測される。
【選択図】図1

Description

本発明は、例えば半導体集積回路装置等の製造工程のうち、フォトレジスト膜などの感光性樹脂膜を含む樹脂膜をマスクとして荷電エネルギー粒子を用いて半導体基板に処理を加える工程において、処理後の樹脂膜の変質の程度や除去特性などを効率的に評価することができる樹脂膜の評価方法および当該評価方法を適用した半導体装置の製造方法に関する。
半導体集積回路装置等の半導体装置の製造工程では、半導体基板上にフォトレジスト膜のような感光性樹脂膜のパターンを形成し、当該パターンをマスクとして使用する処理が多用されている。例えば、イオン注入処理では、そのパターンをマスクとして、リン、ボロン、砒素などのような不純物が半導体基板に導入される。これにより、例えば、MOS(Metal Oxide Semiconductor)トランジスタのソース・ドレイン領域、ドレインエクステンション領域などが形成される。また、ドライエッチング処理では、そのパターンをマスクとして、下地膜や半導体基板がエッチングガスのプラズマに曝される。これにより、下地膜や半導体基板が、そのパターンに対応する形状に加工される。
こうしたイオン注入処理やドライエッチング処理のマスクとして使用されるフォトレジスト膜は、イオン注入のイオンやドライエッチングのプラズマによるイオン衝撃を受ける。このとき、フォトレジストの表面には硬化や変質が生じる。また、イオン衝撃を多く受けるほど、硬化や変質の程度が進むことになる(例えば、特許文献1、2等参照。)。
このような硬化や変質が発生した層(以下、変質層)がフォトレジスト膜の表面に形成されると、例えば、注入ドーズ量が大きい場合には、フォトレジスト膜の除去が困難になる。フォトレジスト膜の除去(半導体基板の洗浄)には、140℃程度の硫酸と過酸化水素混合液(SPM:Sulfuric acid-hydrogen Peroxide Mixture)が広く用いられているが、SPMのみでは、フォトレジスト膜を完全に除去することができなくなる。このため、イオン注入のマスクとして使用されたフォトレジスト膜を除去する場合、まず、ダウンフロー方式のような等方性の酸素プラズマによりフォトレジスト膜が除去される。その後、半導体基板にSPMを用いた十分な洗浄が行われる。このようにして、半導体基板上にフォトレジスト膜の残渣が存在しない状態を実現した後、半導体基板は次の工程処理に進められる。
通常の半導体デバイスの製造工程ではフォトレジスト膜の除去工程およびその具体的条件が設定されると変更されることはない。しかしながら、フォトレジスト膜の除去条件を設定するなどの目的のためにフォトレジスト膜を含む樹脂膜の硬化、変質の程度に関する評価が行われている。このような樹脂膜の評価は次のようにして行われている。
図14は、広く使用されている従来の樹脂膜の評価方法を説明する工程断面図である。図14(a)に示すように、シリコン基板101上には、例えばシリコン酸化膜などの所望膜102、およびフォトレジスト膜103が下層から順に形成されている。次いで、図14(b)に示すように、所望のパターンを有するレチクル104を通して紫外線、電子線、X線などの露光光105をフォトレジスト膜103に照射することにより、フォトレジスト膜103が露光される。露光されたフォトレジスト膜103に対し、現像、純水リンス、ポストベーキングなどの処理を施すことで、図14(c)に示すように、フォトレジスト膜103のパターンが形成される。続いて、図14(d)に示すように、当該パターンをマスクとして、リン、ホウ素、砒素などのイオン106がイオン注入により半導体基板101に導入される。このとき、フォトレジスト膜103の表層部ではイオン106が打ち込まれ、フォトレジスト膜103の深部とは分子構造が異なる変質層112が形成される。そして、図14(e)に示すように、上記したような酸素プラズマ処理とSPM洗浄などにより、フォトレジスト膜103が除去される。
洗浄後のレジスト残渣111は、例えば、レーザ光110をフォトレジスト除去面に照射し、レジスト残渣111からの反射光(あるいは、レジスト残渣111による散乱光)を検出することにより、パーティクル数として計数される。このようにして計数されるパーティクル数は、フォトレジスト膜103の除去条件が一定である場合、フォトレジスト膜103の表面に形成された変質層112の硬化や変質の程度を示すことになる。また、イオン注入条件が一定である場合、変質層112を含むフォトレジスト膜103に対して適用した除去条件が有するレジスト除去能力を示すことになる。以上のようにして、樹脂膜の硬化や変質の程度、除去特性などを評価することができる。
以上の評価方法は、図14(d)に示したイオン注入処理に代えて、プラズマエッチング処理などのドライエッチング処理が実施された場合であっても同様に適用することができる。この場合、エッチングガスプラズマに曝されることによって、フォトレジスト膜103の表層部に形成された変質層の硬化や変質の程度、プラズマエッチング後のフォトレジスト膜103の除去特性をパーティクル数により評価することができる。
半導体集積回路装置の製造工程では、上述の評価方法を用いたフォトレジスト膜など樹脂膜の除去工程の検査は、行うとしても非定期的にしか行わないのが普通である。また、場合によってはドライエッチングによる変質の程度の評価は、レジストの収縮具合をSEM(Scanning Electron Microscopy)画像による寸法測定にて判断するという方法を用いて行われることもある。
特開平6−252042号公報 特開2004−191833号公報
最近の半導体集積回路装置において、パターン寸法が微細化された半導体素子では、ますますシリコン基板に形成される不純物領域のpn接合深さが浅くなり、また多層配線の層間絶縁膜も低誘電率化(Low−k化)が進んでいる。このため、上述のような、従来の酸素プラズマ処理とSPM洗浄によるフォトレジスト膜の除去を適用した場合に、以下のような問題が顕在化している。
例えば、浅い接合深さを有する不純物領域を形成するイオン注入マスクとして使用されたフォトレジスト膜の除去に酸素プラズマ処理を適用した場合、シリコン基板のイオン注入領域の表面が酸素プラズマに曝される。図15は、酸素プラズマ処理がCMOS(Complementary Metal Oxide Semiconductor)プロセスにおいて形成されるNチャネルトランジスタとPチャネルトランジスタに及ぼす影響を説明する断面図である。図15では、右方にNチャネルトランジスタを示すとともに左方にPチャネルトランジスタを示している。また、図15は、Pチャネルトランジスタのエクステンション領域を形成する過程を示している。
図15(a)に示すように、PチャネルトランジスタおよびNチャネルトランジスタは、素子分離絶縁膜151により区分された半導体基板101の表面部に形成される。Pチャネルトランジスタは、N型のウェル層152a上にゲート絶縁膜153aを介して形成されたゲート電極154aを備える。また、Nチャネルトランジスタは、P型のウェル層152b上にゲート絶縁膜153bを介して形成されたゲート電極154bを備える。
Pチャネルトランジスタのエクステンション領域を形成する場合、半導体基板101上には、Nチャネルトランジスタの形成領域を被覆するレジストパターン159bが形成される。当該状態で、P型の不純物イオンがイオン注入され、ゲート電極154a両側の半導体基板表面にP型のエクステンション領域156aが形成される。
次いで、レジストパターン159bが除去される。この場合、レジストパターン159bの表面部には変質層が形成されているため、酸素プラズマ処理が適用される。当該酸素プラズマ処理が実施される間、P型エクステンション領域156aは酸素プラズマに曝される。このため、P型エクステンション領域156aの表面には、図15(b)に示すように、厚さ数nmの極薄シリコン酸化膜160aが形成される。この結果、P型エクステンション領域156aの厚さが減少し、シート抵抗が増大することになる。また、酸素プラズマ処理の過程で、レジストパターン159bが除去されると、Nチャネルトランジスタのゲート電極154b両側の半導体基板表面が酸素プラズマに曝される。したがって、ゲート電極154bの両側の半導体基板表面にもシリコン酸化膜160bが形成される。シリコン酸化膜160bは、以降で実施される、Nチャネルトランジスタのエクステンション領域形成等のイオン注入の際に、半導体基板101への注入イオンの進入を阻害する。この結果、半導体基板101中に所望の不純物領域が形成できなくなる。
Nチャネルトランジスタのエクステンション領域を形成する場合も、同様に、Pチャネルトランジスタ形成領域を被覆するレジストパターンが形成される。当該レジストパターンを除去するために酸素プラズマ処理を適用した場合にも、半導体基板101の表面にシリコン酸化膜が形成される。この場合、注入イオン種が異なるため、レジストパターンの表面部に形成される変質層の状態は、レジストパターン159bの表面部に形成された変質層と異なる。したがって、エクステンション領域上に形成されるシリコン酸化膜の膜厚は、PチャネルトランジスタとNチャネルトランジスタとで異なることになる。この結果、PチャネルトランジスタとNチャネルトランジスタとの特性バランスが悪くなるという不具合も発生する。
一方、Low−k膜上にエッチングマスクとして形成されたフォトレジスト膜の除去に酸素プラズマ処理を適用した場合、酸素プラズマダメージにより、密度の低いLow−k膜がエッチングされる現象が発生する。フォトレジスト膜をマスクとしたエッチングが行われた領域に露出しているLow−k膜側面に対してこのような現象が発生すると、当該エッチング領域のパターン形状が変化してしまう。また、フォトレジスト膜に被覆されていたLow−k膜にこのような現象が発生すると、層間膜であるLow−k膜の膜厚が減少することになる。
以上のような問題は、パターン寸法の微細化に伴って、半導体集積回路装置の電気的特性および特性のバラツキに無視できない影響を与えるようになっている。
また、酸素プラズマ処理が行われるアッシング装置のチャンバーやチャンバー内部の部材は、Al、Feのような金属により構成されている。このため、酸素プラズマ処理を実施した場合、半導体基板への金属汚染が発生する。将来、さらにパターン寸法の微細化が進行した場合、半導体装置の製造工程では、このような半導体基板への金属汚染をより厳しく低減することが求められる。
このような問題の発生を軽減する方策として、レジスト残渣が発生しない範囲でできうる限り酸素プラズマ処理時間を低減させることが考えられる。上述のように、酸素プラズマ処理は、硬化や変質が発生したフォトレジスト膜の表層部(以下、変質層という。)を効率よく除去する目的で使用されている。このため、現状では、酸素プラズマ処理は、変質層の除去に十分な条件で実施されており、過剰な除去がなされない条件に最適化されていない。したがって、上記問題の発生を軽減するために、酸素プラズマ処理時間を低減させる余地は十分にある。このような、酸素プラズマ処理の最適化を実施するためには、変質層の形成状態(硬化や変質の程度)を定量的に評価する必要がある。
しかしながら、従来の変質層の評価は、上述したように、レジスト残渣の発生数を計数することにより行われている。このため、変質層内部の硬化、変質の状態を正確に把握することは困難である。また、レジストパターンの収縮の程度を測定することで、変質層を評価する方法でも、変質層内部の硬化、変質の状態を正確に把握することは困難である。これは、レジストパターンの収縮が、変質層の発生のみに起因して発生するのではなく、エッチング前にレジストパターンを硬化させるためのレジストパターンへの紫外線照射等によっても発生するからである。加えて、CCD(Charge Coupled Device)イメージセンサなどでマスクとして使用されるフォトレジスト膜等の、膜厚が厚いフォトレジスト膜では、収縮による形状変化量を薄膜レジストに比べ判断しにくいという問題もある。
さらに、これらの方法では、半導体基板の処理結果を示す指標となるパーティクル数等を観察することで変質層を評価するため、時間やコストを要するという欠点がある。また、フォトレジスト膜の変質層の形成しやすさは、イオン注入処理やドライエッチング処理の処理条件だけでなく、フォトレジスト膜の種類によっても異なるので、評価のための実験が煩雑になるという欠点もある。
すなわち、変質層の形成状態に応じて酸素プラズマ処理の条件を最適化しようとしても、有効な変質層の評価方法が存在しないのである。
今後、パターン寸法の微細化がさらに進行した半導体集積回路装置の製造工程では、フォトレジスト膜を除去する際に、レジスト残渣(パーティクル)の発生を防止することができ、かつ半導体基板表面でのフォトレジスト膜の酸素プラズマ処理に伴うシリコン酸化膜の形成、半導体基板への金属汚染、Low−k膜のエッチング等を防止することができなければ、製造歩留りを著しく低下させることになる。このため、インラインで変質層を短時間で容易に評価でき、当該評価結果によりパーティクル発生の有無等の半導体基板に対して実施された処理の達成度を判定できる技術が望まれている。
前記に鑑み本発明は、簡便にかつかなりの確度を持って注入イオンなど荷電エネルギー粒子によってフォトレジストのような樹脂膜表面に形成される変質層を評価することができる樹脂膜の評価方法および当該評価方法を適用した半導体装置の製造方法を提供することを目的とする。
前記の目的を達成するため、本発明は以下の技術的手段を採用している。すなわち、本発明に係る樹脂膜の評価方法では、まず、絶縁膜上に、該絶縁膜の表面を露出する開口部を有する樹脂膜が形成された評価基板に対して、荷電エネルギー粒子が照射される。次いで、上記荷電エネルギー粒子が照射された評価基板表面の表面電位が測定される。当該測定結果に基づいて、上記樹脂膜の表面電位と上記開口部に露出した絶縁膜の表面電位との電位差が求められる。そして、当該表面電位の電位差に基づいて、上記荷電エネルギー粒子を照射した樹脂膜に所定の処理を行った際の、当該処理の達成度に応じて変動する物理量が予測される。ここで、所定の処理とは、荷電エネルギー粒子が照射された後に実施される、樹脂膜除去などの任意の処理である。例えば、所定の処理が樹脂膜除去である場合、樹脂膜残渣数などが物理量になる。
上記構成に加えて、予測された物理量が、あらかじめ設定された許容範囲に属するか否かを判定することにより、上記樹脂膜の材料、上記荷電粒子エネルギーの照射条件、または上記樹脂膜に対する上記所定処理の処理条件の適否が判定される構成であってもよい。あるいは、上記表面電位の電位差が、上記許容範囲に対応する電位差の範囲に属するか否かを判定することにより、上記樹脂膜の材料、上記荷電粒子エネルギーの照射条件、または上記樹脂膜に対する上記所定処理の処理条件の適否が判定される構成であってもよい。
また、本発明に係る他の樹脂膜の評価方法では、まず、所定の膜厚を有する絶縁膜上に、該絶縁膜の表面を露出するとともに一定面積の開口部を有する樹脂膜が形成された複数の基板に、それぞれ異なる照射量で荷電エネルギー粒子が照射される。次いで、荷電エネルギー粒子が照射されたそれぞれの上記開口部に露出した絶縁膜の表面電位を測定することにより、上記表面電位と荷電エネルギー粒子照射量との対応関係が求められる。当該対応関係に基づいて、上記開口部に露出した絶縁膜の表面電位の最大値である限界電位となる荷電エネルギー粒子照射量が求められる。上記限界電位または上記限界電位に対応する荷電エネルギー粒子照射量に基づいて、特定の荷電エネルギー粒子の照射量で、上記荷電エネルギー粒子に起因して上記絶縁膜に蓄積した電荷が上記絶縁膜中を流れるか否かが判定される。
さらに、本発明に係るさらに他の樹脂膜の評価方法では、絶縁膜上に、該絶縁膜の表面を露出する開口部を有し、互いに構成成分が異なる複数の樹脂膜のそれぞれが形成された複数の基板に、荷電エネルギー粒子が一定条件で照射される。次いで、上記荷電エネルギー粒子が照射された上記複数の基板表面の表面電位が測定される。当該測定結果に基づいて、上記複数の基板上における上記樹脂膜の表面電位と上記開口部に露出した絶縁膜の表面電位との電位差がそれぞれ求められる。当該それぞれの表面電位の電位差を比較することにより、上記荷電エネルギー粒子の照射で上記それぞれの樹脂膜に生じる変質層の変質の進行度が比較される。
以上の構成において、上記表面電位の電位差は、上記樹脂膜の開口部端を含む領域における上記樹脂膜の表面電位と上記開口部に露出した絶縁膜の表面電位との電位差であることが好ましい。また、上記所定の処理は上記樹脂膜の除去処理であり、上記物理量は上記樹脂膜の除去後の樹脂膜の残渣数または残渣密度であってもよい。この場合、上記樹脂膜の除去処理を、薬液による除去処理とすることができる。
また、以上の構成において、例えば、上記荷電エネルギー粒子を注入イオンとし、上記樹脂膜をフォトレジストとすることができる。あるいは、上記荷電エネルギー粒子をプラズマ粒子とし、上記樹脂膜をフォトレジストとすることができる。この場合、上記絶縁膜としてシリコン酸化膜を採用することができる。
さらに、上記荷電エネルギー粒子が注入イオンである場合、上記絶縁膜は、少なくとも上記注入イオンの上記絶縁膜に対する投影飛程をRp1、当該投影飛程の標準偏差をΔRp1として、Rp1+3ΔRp1以上の膜厚を有することが好ましい。また、上記フォトレジストは、少なくとも上記注入イオンの上記フォトレジストに対する投影飛程をRp2、当該影飛程の標準偏差をΔRp2として、Rp2+3ΔRp2以上の膜厚を有することが好ましい。
加えて、上記基板の面積に対する上記樹脂膜の面積の比は90%以上であることが好ましい。上記荷電エネルギー粒子が注入イオンであり、上記樹脂膜がフォトレジストである場合、注入イオンの注入ドーズ量は1×1010/cm2〜1×1014/cm2の範囲であることが好ましい。
一方、他の観点では、本発明は、イオン注入により形成された不純物領域を有する半導体装置の製造方法を提供することができる。すなわち、本発明に係る半導体装置の製造方法では、まず、半導体基板上に第1のレジストパターンが形成される。次いで、当該第1のレジストパターンをマスクとしたイオン注入により、半導体基板に不純物領域が形成される。続いて、基板に形成された絶縁膜上に、当該絶縁膜が露出する開口を有し、上記第1のレジストパターンと同一の材料からなる第2のレジストパターンが形成された評価基板に、上記イオン注入と同一条件のイオン注入が行われる。そして、当該評価基板上の第2のレジストパターン上および絶縁膜上の表面電位が測定される。測定された第2のレジストパターン上の表面電位および測定された絶縁膜上の表面電位の差に基づいて、あらかじめ設定されているレジスト除去条件により上記第1のレジストパターンが除去可能であるか否かが判定される。判定の結果が除去不能であった場合、上記測定された第2のレジストパターン上の表面電位および上記測定された絶縁膜上の表面電位の差であっても除去可能とするレジスト除去条件に変更し、当該変更されたレジスト除去条件により上記第1のレジストパターンが除去される。なお、判定の結果が除去可能であった場合には、上記第1のレジストパターンは、あらかじめ設定されているレジスト除去条件により除去される。
また、上記第2のレジストパターンが除去可能であるか否かの判定は、上記測定された第2のレジストパターン上の表面電位および上記測定された絶縁膜上の表面電位の差に対応する、レジストパターン除去後のレジスト膜の残渣数または残渣密度が、半導体装置の製造工程における許容範囲内であるか否かによって行うことができる。
この半導体装置の製造方法において、イオン注入された注入イオンのドーズ量は、1×1010/cm2〜3×1014/cm2とすることができる。また、上記レジストパターンは、酸素プラズマ処理を用いることなく薬液のみで除去されることが好ましい。
本発明に係る樹脂膜の評価方法によれば、イオン注入処理やドライエッチング処理を実施したときの、樹脂膜表面での変質層の形成しやすさを、定量的に評価することができる。このため、荷電エネルギー粒子による樹脂膜のチャージアップの程度、樹脂膜のエッチング耐性、およびイオン注入処理やドライエッチング処理後のレジスト除去性を推定することができる。この結果、イオン注入処理やドライエッチング処理における樹脂膜表層部の硬化や変質の程度を容易に把握することができる。また、イオン注入処理やドライエッチング処理などにおいて、チャージアップ現象が発生しにくい樹脂膜の選定や、処理後に除去が容易な樹脂膜の選定を容易に行うことができる。したがって、処理後の樹脂膜の除去を、酸素プラズマ処理を使用することなく薬液のみで実施できる樹脂膜を選定することも可能である。また、酸素プラズマ処理を使用する場合であっても、その処理時間を必要最小限の時間に設定することができる。
また、本発明によれば、例えば、デバイス構造およびイオン注入条件やプラズマエッチング条件などが決定している場合、当該条件下での処理により絶縁膜の絶縁破壊などが発生する可能性の程度を評価することも可能となる。
さらに、本発明の評価方法は、樹脂膜の膜厚に関わらず適用することが可能であり、CCDイメージセンサなどの、従来、評価が困難であった構造に対しても容易に適用することができる。
また、本発明に係る半導体装置の製造方法によれば、イオン注入により表面に変質層が形成されたレジストパターンが、あらかじめ設定されているレジスト除去条件で除去可能であるか否かを容易にかつ短時間で判定することができる。また、レジストパターンを、パーティクルを発生させることなく、確実に除去することができる。
以下に図面と共に本発明による樹脂膜の評価方法について説明する。本発明の樹脂膜の評価方法では、基板上に絶縁膜が形成され、その絶縁膜上に、当該絶縁膜の領域の一部が露出する開口部を有する樹脂膜が形成された評価基板を使用する。当該評価基板にイオン注入、プラズマ照射など荷電エネルギー粒子を一定の条件で照射して樹脂膜表面を含む領域に上記照射による変質層を形成する。こうして得られた評価基板における樹脂膜領域および絶縁膜露出領域の表面電位を測定し、表面電位測定結果から樹脂膜の変質層を評価するものである。
図1は、本発明に係る樹脂膜の評価方法の一実施形態における、評価基板の作製から表面電位測定に至るまでのフローを示す断面図である。ここでは、イオン注入により荷電エネルギー粒子を樹脂膜に照射する事例について説明する。
図1(a)に示すように、まず、シリコン基板1上に、絶縁膜として、例えば、熱酸化法やCVD(Chemical Vapor Deposition)法により、シリコン酸化膜2が形成される。なお、絶縁膜として、シリコン窒化膜、あるいは、酸化アルミニウム膜、酸化タンタル膜、酸化ハフニウム膜のような金属酸化物誘電体膜を使用してもよい。また、絶縁膜は、上述の膜を適宜組み合わせた積層膜であってもよい。シリコン酸化膜2上には、評価対象となる樹脂膜として、フォトレジスト膜3が約1μmの厚さで塗布されている。
次いで、図1(b)に示すように、フォトレジスト膜3に、所望のパターンを有するレチクル(図示せず)を通してフォトレジスト膜3が感光性を有する波長の露光光(紫外線、電子線、X線など)を照射する露光が行われる。露光されたフォトレジスト膜3に対して、現像、純水リンス、ポストベーキング等の処理を施すことにより、開口部4が形成される。この開口部4は、半導体集積回路装置において通常使用される素子パターンのような微細な開口ではない。例えば、シリコン基板1の径が200mmであるとき、開口部4は、一辺が5mm〜20mmの正方形、あるいはこれと同等の面積を有する開口である。なお、開口部4は、シリコン基板1の面積に対するフォトレジスト膜3の面積占有率が約90%以上となる条件下で形成されることが望ましい。また、上述したように、寸法精度を必要としないため、開口部4の形成はレチクルを用いない露光で行うことも可能である。
続いて、図1(c)に示すように、シリコン基板1をイオン注入装置内に設置し、リン、ホウ素、砒素等の不純物のイオン注入が実施される。これにより、フォトレジスト膜3の表層部に注入イオン6が直接打ち込まれる、あるいはイオン衝撃によって変質層12が形成される。また、このとき、フォトレジスト膜3の表面、および開口部4の底部に露出したシリコン酸化膜2の表面には、注入イオン6により電荷9が蓄積される。
イオン注入処理が完了すると、イオン注入装置から処理済みの評価基板が取り出される。処理済の評価基板は、表面電位測定器の、金属などの導電性材料からなる接地電位が付与された基板支持部(ステージ)に設置され、評価基板上に蓄積されている電荷9に対応する表面電位の測定が行われる。図1(d)に示すように、表面電位測定は、表面電位測定器91の電位測定用のセンサー部8先端をフォトレジスト膜3の表面から例えば0.5mm〜3mm程度、より好ましくは1mm〜1.5mm程度に近づけた状態で行われる。センサー部8は、評価基板の表面とほぼ平行に配設された、シリコン基板1の一端から、開口部4上を経てシリコン基板1の他端に至るガイド7に沿って移動可能に設けられている。そして、センサー部8は、評価基板の表面電位を、ガイド7に沿って水平方向に1mm〜2mmの間隔で測定する。ガイド7は、例えば、評価基板の中心を通過する一直径方向に沿って配置することができる。
なお、以上の表面電位測定は、シリコン酸化膜2、フォトレジスト膜3上に蓄積した電荷が、流出あるいは中和などにより低減することなく、イオン注入処理後の表面電荷分布を維持した状態で行う必要がある。このため、イオン注入装置から評価基板を搬出した後、24時間以内に表面電位測定することが必要である。特に、イオン注入装置から搬出した後、2時間以内に測定することが望ましい。この場合、電荷低減率は1%以下であり、表面電位測定結果にほとんど影響を及ぼさない。また、イオン注入装置から評価基板を搬出する際には、電荷が蓄積されている評価基板表面に接触しないように、評価基板の裏面を搬送装置のアームや真空ピンセットで保持することが望ましい。
次に、図1に示した評価方法でフォトレジスト膜3の表面に形成された変質層12がどのようにして評価できるかを、具体的に例を挙げて説明する。
図2は、イオン注入により、フォトレジスト膜3の表面に変質層12が形成されるメカニズムを示す模式図である。図2では、ノボラック系樹脂21をベースとしてナフトキノンジアジドからなる感光剤22を含有するi線フォトリソグラフィ用のフォトレジスト膜3に、リンイオン(P+)23がイオン注入された状態を示している。
図2に示すように、イオン注入が行われた場合、注入されたリンイオン23のイオン衝撃により、フォトレジスト膜3を構成する高分子(ノボラック樹脂21)内部の結合が切断され、カーボン(C)のラジカルが生成される。ラジカルの状態は不安定であるため、生成されたカーボンのラジカルは、周辺の不純物やカーボンと再結合する。このとき、注入されたリンイオン23はノボラック樹脂21を構成する酸素と反応(脱酸素反応)し、P−Oなどガス24として揮発する。このような架橋反応と脱酸素反応により、カーボンリッチな変質層12が形成される。なお、架橋反応の発生頻度が小さく、イオン注入後の分子構造がイオン注入されていないフォトレジストと大きく相違しない状態が、硬化状態に相当する。
また、図3は、イオン注入により、フォトレジスト膜3の表面に変質層12が形成される他のメカニズムを説明する模式図である。図3では、アセタール系KrFエキシマリソグラフィー用フォトレジストの保護基周辺の分子構造を例示している。当該事例では、図3に示すように、図の中央部に示す酸素原子31の結合エネルギーが、343kJ/mol(O−CbC)、および349kJ/mol(O−C2)であり、フォトレジスト材料に含まれる他部の結合エネルギーに比べて、特に小さくなっている。このため、注入イオンに起因するイオン衝撃により容易に結合が切断される。この事例では、酸素との結合が切断された炭素が架橋反応を生じる。このように、高分子構造の変質は樹脂材料によっても異なると考えられる。
変質層12では、カーボン結合が多数形成されるにつれて、絶縁物である初期の状態に比べて電気抵抗が低下していると推定できる。さらにカーボンに関わる反応が進むと、ほとんどのレジスト内部の結合が切れた炭化と呼ばれる状態になり、変質層12は、かなりの電気導電性を有する状態に変化する。このような状態になると、図1(d)に示した評価基板において、フォトレジスト膜3および開口部4に露出したシリコン酸化膜2との間でイオン注入中に蓄積された電荷の移動が発生する。この結果、評価基板上の表面電位分布(フォトレジスト膜3の表面電位とシリコン酸化膜2の表面電位)が変化する。このように、評価基板上の表面電位分布は、変質層12の電気伝導度(電気抵抗値)に依存して変化するので、評価基板上の表面電位分布を評価することによって、変質層12の硬化、変質の程度を把握することが可能となる。
図4は、イオン注入を行った評価基板の表面電位測定結果の一例を示す図である。また、図5は、図4に示すデータを取得した評価基板を示す断面図である。さらに、図6は、評価基板を示す平面図であり、図7は、図6に示す直線Lに沿った表面電位分布の一例を示す模式図である。
図5に示すように、当該評価基板は、シリコン基板1上に、膜厚d1が400nmのシリコン酸化膜2と、膜厚d2が1.02μmのフォトレジスト膜3とが形成されている。ここで、シリコン酸化膜2の膜厚d1は、シリコン酸化膜2にイオン注入されるイオンの投影飛程Rp1と投影飛程の標準偏差ΔRp1との間で、d1>Rp1+3ΔRp1の関係を満足する膜厚である。また、フォトレジスト膜3の膜厚d2は、フォトレジスト膜3にイオン注入されるイオンの投影飛程Rp2と投影飛程の標準偏差ΔRp2との間で、d2>Rp2+3ΔRp2の関係を満足する膜厚である。なお、イオン注入処理では、リンイオンを評価基板の全面に注入している。イオン注入処理の過程では、フォトレジスト膜3の表層部に変質層12が形成され始めると同時に、注入イオン6による電荷9が蓄積され始める。
また、図6に示すように、評価基板は、シリコン基板1の全面にシリコン酸化膜2が設けられており、外縁部(5mm)を除くシリコン酸化膜2上にフォトレジスト膜3が設けられている。また、フォトレジスト膜3に設けられた一辺が10mmの開口からシリコン酸化膜2が露出している。なお、図4に示す表面電位分布および図5に示す断面図は、図6に示す直線L上の領域A内に対応する。
さて、図4では、異なるイオン注入条件により、リンイオン(P+)をイオン注入した評価基板の表面電位測定結果を示している。図4において、横軸は表面電位測定位置に対応し、縦軸は表面電位に対応する。横軸の10から20までの範囲がシリコン酸化膜2上の表面電位を示しており、横軸の0から10まで、および20以上の範囲がフォトレジスト膜3上の表面電位を示している。ここでは、底部にシリコン酸化膜が露出した開口部は、フォトレジスト膜に被覆された領域の面積の0.4%程度になっている。
また、各評価基板へのイオン注入条件は、注入ドーズ量と、ビーム(イオン電流値あるいはドーズレート)が異なっている。図4において白三角で示すデータ41、白四角で示すデータ42、白菱形で示すデータ43が、同一条件のビーム(BeamX)でイオン注入を行っている。また、データ41(注入ドーズ量B:約5×1012/cm2)、データ42(注入ドーズ量C)、およびデータ43(注入ドーズ量D)のイオン注入時の注入ドーズ量はB<C<Dの関係にある。
図4から理解できるように、注入ドーズ量が比較的小さいデータ41の評価基板上の表面電位分布は、全体として電位勾配が生じているが、フォトレジスト膜3上の表面電位とシリコン酸化膜2上の表面電位とがほぼ連続しており、大きな差は生じていない。この条件では、フォトレジスト膜3の表層部では、架橋反応がそれほど進行しておらず、表層部(変質層12)の電気抵抗がほとんど低減していない状態にある。この場合、フォトレジスト膜3およびシリコン酸化膜2をキャパシタの容量絶縁膜とみなすことができる。
フォトレジスト膜3が存在している領域(以下、フォトレジスト膜領域という。)の膜厚は、シリコン酸化膜2が露出している領域(以下、シリコン酸化膜領域という。)よりも厚い。したがって、フォトレジスト膜領域の単位面積当たりの静電容量は、シリコン酸化膜領域の単位面積当たりの静電容量よりも小さくなる。このため、蓄積電荷量が両領域で同等であると仮定すると、電位はフォトレジスト膜領域の方が高くなるはずである。しかし、実際にはイオン注入中にシリコン酸化膜2から放出されたマイナスの2次電子がフォトレジスト膜3上のプラス電荷に引き寄せられて表面電位を下げる方向に作用し、電位平衡を保とうとする。このため、フォトレジスト膜領域の表面電位は、シリコン酸化膜領域の表面電位とほぼ同等になる状態が生じていると考えられる。なお、図7に示すように、フォトレジスト膜3の開口から、ある程度距離が離れたフォトレジスト膜3上の表面電位は、シリコン酸化膜領域の表面電位に比べて高くなっている。
また、図4のデータ42から理解できるように、注入ドーズ量が増すと、シリコン酸化膜2上の表面電位、およびフォトレジスト膜3上の表面電位が上昇する。このとき、フォトレジスト膜領域の表面電位の上昇量は、シリコン酸化膜領域の表面電位の上昇量より大きくなっている。さらに、注入ドーズ量が増すと(データ43)、フォトレジスト膜領域上の表面電位はさらに上昇するが、シリコン酸化膜領域の表面電位は下降している。
上述したように、フォトレジスト膜3の変質層12では、打ち込まれた注入イオン6によりフォトレジスト膜3に含まれる酸素が脱離され、残された炭素同士が架橋反応を生じて導電性を帯び始める。この変化はフォトレジスト膜3の表層部のみで起こり、その下のフォトレジスト膜3のバルク部は絶縁状態を維持している。このため、フォトレジスト膜領域では、導電性を帯びた変質層12に電荷9が蓄積していることになる。このような電荷9は、イオン注入されることで変質層12の膜質劣化が進行し、導電性が増加すると、図5に示すように、変質層12の側壁部を通ってシリコン酸化膜2上に流れ込み始めると推定される。したがって、図4に示すデータ42、およびデータ43の電位分布は、フォトレジスト膜領域の電荷9がシリコン酸化膜2に流入している状態を意味していると考えられる。
一方、シリコン酸化膜領域では、表面電位は限界電位(図4では、約150V)に達した後、下降している。これは、シリコン酸化膜2の表面電位によりシリコン酸化膜2中に生じた大きい電位勾配のために、シリコン酸化膜2を通じて電荷9の一部がシリコン基板1の方向へ流れるようになり、電荷9をある一定量以上蓄積できなくなるためであると考えられる。また、フォトレジスト膜3上の電荷9はシリコン酸化膜領域に向かって流れ続けているため、シリコン酸化膜2中をリークする電荷量と、フォトレジスト膜3から流れ込む電荷量との大小関係によってシリコン酸化膜2上の表面電位が決定されていると考えられる。このため、図4のデータ42、およびデータ43のように、限界電位に達した注入ドーズ量においてシリコン酸化膜2上の表面電位が最大となり、さらに注入ドーズ量が増加すると表面電位が減少する現象が発生すると考えられる。
また、図4に、黒三角で示すデータ44は、白三角で示したデータ41と同一の注入ドーズ量Bで、ビームを小さく(イオン電流値あるいはドーズレートが小さい、BeamY)したイオン注入条件における表面電位分布を示している。さらに、図4に黒丸で示すデータ45は、データ44と同一のビーム(BeamY)で、注入ドーズ量をデータ44よりも小さい注入ドーズ量Aとしたイオン注入条件における表面電位分布を示している。
データ41とデータ44とから理解できるように、小さいビームの方が、全体的に表面電位が大きく、またフォトレジスト膜領域よりシリコン酸化膜領域の方が、電位が高くなっている。これは、小さいビーム(BeamY)の場合、シリコン基板周辺に露出しているプラテンや搬送系等にイオンが衝突した際に放出される2次電子の供給量が、大きいビーム(BeamX)に比べて少なくなることに起因すると考えられる。すなわち、フォトレジスト膜3上の電荷が2次電子によって中和され難くなり、表面電位が全体的に上昇するのである。また、データ44とデータ45とから理解できるように、ビームが小さい場合であっても、注入ドーズ量が減少すると、表面電位が全体的に小さくなる。
また、この注入ドーズ量では、上述のように、フォトレジスト膜3の表層部(変質層12)の電気抵抗がほとんど低減していない状態ではあるが、シリコン酸化膜領域近傍のフォトレジスト膜領域からシリコン酸化膜領域への電荷9の流れ込みがわずかに生じている。この場合、小さいビーム(データ44)においてフォトレジスト膜領域からシリコン酸化膜領域へ流入する電荷の量は、大きいビーム(データ41)においてフォトレジスト膜領域からシリコン酸化膜領域へ流入する電荷の量より相対的に大きくなるという結果になった。したがって、小さいビームの場合(データ44)は、フォトレジスト膜領域上に比べてシリコン酸化膜領域上の方が、表面電位が高くなっていると考えられる。
以上の結果を全体的にみればドーズレート(ビーム)一定の条件下では、注入ドーズ量が増すに連れてシリコン酸化膜2上においてもフォトレジスト膜3上においても表面電位は上昇することがわかる。また、注入ドーズ量が一定の条件下では、ドーズレート(ビーム)が増大するにつれて、表面電位の上昇の程度が小さくなることがわかる。
一方、図8は、異なるイオン注入条件でイオン注入した評価基板における、レジスト開口率に対するシリコン酸化膜2上の表面電位の依存性を示す図である。図8において、横軸がレジスト開口率に対応し、縦軸が表面電位に対応する。ここでは、フォトレジスト膜3に1つの開口部4を設けた評価基板を用いて表面電位測定を行っている。なお、評価基板に形成したシリコン酸化膜2の膜厚は約400nmである。また、レジスト開口率は、フォトレジスト膜3の開口部4の面積を、シリコン基板1の表面積で除した値として定義される量である。すなわち、レジスト開口率100%は、シリコン基板1上に、フォトレジスト膜3がない状態を意味する。
図8において、点線で示すデータ61、破線で示すデータ62、および実線で示すデータ63は、砒素イオン(As+)を同一注入エネルギー(30keV)でイオン注入した場合の表面電位を示している。また、各データ61、62、63の注入ドーズ量は、順に、4×1013/cm2、2×1013/cm2、1×1013/cm2である。また、一点鎖線で示すデータ64は、砒素イオン(As+)を、注入エネルギー55keV、注入ドーズ量2.1×1012/cm2でイオン注入した場合の表面電位である。さらに、二点鎖線で示すデータ65は、リンイオン(P+)を、注入エネルギー50keV、注入ドーズ量7×1012/cm2でイオン注入した場合の表面電位である。
図8(a)から理解できるように、表面電位は、注入イオン種によって異なっている。また、表面電位は、注入ドーズ量の増加に伴って増加している。さらに、表面電位は、レジスト開口率を100%から減少させていくにつれて大きな値を示し、レジスト開口率が約10%以下(フォトレジスト膜の面積占有率が約90%以上)の範囲において、特に大きな値を示している。したがって、この領域のレジスト開口率で表面電位測定を行えば、例えばイオン注入条件による表面電位差変化の感度が向上し、変質層12の変質の程度を容易に評価することができる(特に、データ63、64、65)。
表面電位がレジスト開口率に対して図8のような振る舞いを示す理由は、以下のように考えられる。注入イオンのような荷電エネルギー粒子によって変質層12の炭素架橋あるいは炭化が進行し、電気抵抗が徐々に低下する。しかしながら、その抵抗値の絶対値はシリコン基板1に形成されている不純物領域などの抵抗値と比較すれば10桁前後は高い。したがって、開口部4に流れ込む電荷9は、開口部4の端部からある程度一定の距離範囲にあるフォトレジスト膜3に蓄積した電荷9であると考えられる。このため、開口部4の面積が減少すれば、そこに蓄積される電荷9の密度が、開口部4の面積が低下した分だけ相対的に大きくなって、表面電位が増大するのである。
ところで、図8(a)に示す注入ドーズ量の大きいイオン注入条件(データ61、データ62)では、レジスト開口率の小さい範囲において、特定のレジスト開口率のときに表面電位が最大になっている。これは、この表面電位が最大となる付近が、上述した限界電位に到達した点であると考えられる。したがって、表面電位が最大となった点より小さいレジスト開口率の範囲では、シリコン酸化膜2中をシリコン基板1に向けて、電荷9が流れている状態であると考えられる。
図8(b)は、図8(a)の点線で囲まれた部分66を拡大した図である。図8(b)に示すように、注入ドーズ量が小さいデータ63では、蓄積される電荷量が小さく、フォトレジスト膜3の変質もそれほど進んでいないため、レジスト開口率が5%以下の範囲でも、表面電位は、レジスト開口率の減少に伴って、単調に増加する依存性を示している。これに対し注入ドーズ量が大きいデータ61、62では、限界電位に達した後、レジスト開口率の減少に伴って表面電位が減少する範囲になっている。また、注入ドーズ量がより大きいデータ61の方が、データ62に比べてより大きいレジスト開口率で限界電位に到達している。すなわち、同一のレジスト開口率であっても、注入ドーズ量の小さいデータ63では、シリコン酸化膜2中を電荷9が流れていない状態であるのに対し、データ61、62では電荷9がシリコン酸化膜2中を流れる。このことは、図4を用いて説明した、電荷9の評価基板上での振る舞いの機構と矛盾していない。
(表面電位測定による評価方法1)
以上図4、図8を用いて説明したことから、フォトレジスト膜のような樹脂膜の表面電位と、シリコン酸化膜のような絶縁膜の表面電位の差を計測することにより、樹脂膜および絶縁膜において生じる帯電に起因する現象の評価が可能となる。また、樹脂膜の表面電位と、絶縁膜の表面電位の差を計測することにより、樹脂膜に対する荷電エネルギー粒子照射による表層部の変質の程度を評価することができる。
図9は、構成材料が異なる樹脂膜が形成された評価基板にイオン注入を行った場合の表面電位測定結果を示す図である。図9に併記するように、評価基板は、シリコン基板1上に、膜厚が400nmのシリコン酸化膜2、膜厚が約1μmの各種フォトレジスト膜3が積層された構造を有している。また、評価基板の全面に、リンイオン(P+)を注入エネルギー40keV、注入ドーズ量6×1012/cm2でイオン注入している。
図9に菱形で示すデータ71は、フォトレジスト膜3として比較的薄い膜厚で使用するKrF用化学増幅型レジスト(以下、KrF用薄膜レジストという。)を使用している。また、図9に三角で示すデータ72は、フォトレジスト膜3として比較的厚い膜厚で使用するKrF用化学増幅型レジスト(以下、KrF用厚膜レジストという。)を使用している。なお、KrF用厚膜レジストは、KrF用薄膜レジストと異なる材質により構成されている。さらに、図9にアスタリスクで示すデータ73は、フォトレジスト膜3としてi線フォトリソグラフィ用のフォトレジスト(以下、i線用レジストという。)を使用している。なお、図9において、横軸が表面電位の測定位置に対応し、縦軸が表面電位に対応している。また、横軸の10から20の範囲がシリコン酸化膜領域であり、0から10および20以上の範囲がフォトレジスト膜領域である。
図9から、フォトレジスト膜領域とシリコン酸化膜領域の表面電位差はレジスト膜種によって異なることが理解できる。すなわち、i線用レジスト(データ73)、KrF用薄膜レジスト(データ71)、KrF用厚膜レジスト(データ72)の順に、両領域の電位差が大きくなっている。
上述したレジスト変質過程から、各レジスト材料は、この順で同一イオン注入量に対して変質層12の変質、高分子の架橋反応の程度が大きくなっていることが容易に推定できる。この結果から、いずれのKrF用化学増幅型レジストも、i線用レジストより荷電粒子ビーム照射に対する耐性が小さいことが理解できる。これは、i線用レジストに比べKrF用レジストはパターン解像度が要求されるため、露光工程における反応性が高くなっているためである。さらに、比較的厚い膜厚での使用を目的としているKrF用厚膜レジストは、厚膜であっても微細パターンの形成を可能とするために、KrF用薄膜レジストに比べてさらに露光工程における反応性が高くなっている。このため、変質層12の変質の程度も高くなる。図9の結果は、以上のことが反映されている。
また、図9のデータ71およびデータ73から理解できるように、シリコン酸化膜領域の表面電位とフォトレジスト膜領域の表面電位との電位差は、必ずしも一定値にはならない。このため、両領域の表面電位の電位差を定量的に求める場合は、電位差が急峻に変化するフォトレジスト膜3とシリコン酸化膜2との境界部において電位差を求めることが望ましい。さらに、図9のデータ71のように、左右の境界部での電位差が異なる場合は、電位差が大きい方の値を採用するのが望ましい。しかしながら、表面電位の電位差として、左右の境界部における両方の電位差の平均値や、左右の境界部における両方の電位差の総和値を採用することも可能である。
図10は、図9に示したi線用レジストを形成した評価基板、およびKrF用薄膜レジストを形成した評価基板について、イオン注入後にフォトレジスト膜3を除去した場合の、微小パーティクル欠陥数(レジスト残渣数)の注入ドーズ量に対する依存性を示す図である。図10において、菱形および実線で示すデータ81がKrF用薄膜レジストであり、アスタリスクおよび点線で示すデータ82がi線用レジストである。ここでは、注入イオンとしてリンイオン(P+)を使用している。また、フォトレジスト膜3の除去は、アンモニア+過酸化水素(APM:Ammonium hydroxide-hydrogen Peroxide Mixture)洗浄を60℃で5分、硫酸+過酸化水素(SPM)洗浄を、約140℃で7分の条件で行っている。なお、図10において、横軸が注入ドーズ量に対応し、縦軸がレジスト残渣数に対応する。
図10より、フォトレジスト膜3の種類によって、洗浄薬液に対するレジスト除去性に差があることが理解できる。すなわち、KrF用薄膜レジストは、i線用レジストと比較して、1×1014/cm2程度の注入ドーズ量で急激にレジスト残渣数が増加している。ここで計数されたレジスト残渣数は、イオン注入により生成された変質層12に起因するものである。図10の結果は、KrF薄膜レジストの方が、i線用レジストに比べて、硬化、変質の程度が大きいことを示している。
また、レジスト材料ごとに、図9に示したようなデータに基づく、表面電位差と注入ドーズ量の対応関係、および図10に示したような注入ドーズ量とレジスト残渣数の対応関係をあらかじめ求めておくことで、表面電位差から、特定のフォトレジスト膜の除去性を予測することができる。すなわち、特定のフォトレジスト膜に、特定の注入ドーズ量でイオン注入を行ったとき、特定の除去方法(図10では、APM洗浄とSPM洗浄)でどの程度レジスト残渣が発生するかを、表面電位差から予測することができる。
図11は、イオン注入されたフォトレジスト膜に対して特定の除去方法を適用した場合の表面電位差とレジスト残渣数との関係を示す図である。図11に示すデータは、限界電位を超えることのない比較的低い異なる注入ドーズ量(ドーズレートは同一)で同一種のイオンを注入したそれぞれのフォトレジスト膜を用いて取得している。図11に実線で示すデータ85は、評価対象の製造工程で使用されている標準的な処理条件(除去条件a)を適用した場合の表面電位差とレジスト残渣数との関係である。また、図11に破線で示すデータ86は、当該標準的な除去条件の処理温度や処理時間等を変更して除去能力を強化した処理条件(除去条件b)を適用した場合の表面電位差とレジスト残渣数との関係である。なお、図11に点線示す閾値87は、評価対象の製造工程において許容されるパーティクル数の上限値である。
図11に示すように、表面電位差の増大に伴ってレジスト残渣数が増大する。例えば、データ85では、表面電位差がV1である場合、標準除去条件を適用することにより許容上限値以下のレジスト残渣数を実現することができる。しかしながら、表面電位差がV2である場合、標準除去条件を適用した場合には、許容上限値を超えるレジスト残渣が発生することが予想される。この場合、表面電位差が、許容数と一致するレジスト残渣数に対応するV3以下であれば、許容上限値以下のレジスト残渣数を実現することができる。また、表面電位差がV2である場合であっても、レジスト除去能力を強化した除去条件(データ86)に変更することで、許容数内のレジスト残渣数を実現することができる。すなわち、表面電位差を測定することにより、レジスト残渣数の程度を判定できるとともに、レジスト残渣数を上限値以下にするために最適であり、また製造中の半導体装置にダメージを与えることを最小に抑制した条件の除去方法を選択することができる。図11に示した例は比較的低ドーズ量領域でのレジスト残渣数−表面電位差曲線であるが、中ドーズ量領域、高ドーズ量領域においてもそれぞれのドーズ領域およびレジスト除去条件に対応したレジスト残渣数−表面電位差曲線を作成し、それに基づいて表面電位差測定結果からレジスト残渣数の予測や、半導体装置の製造における許容レジスト残渣数範囲内に入る最適な除去条件が決定できる。
このように、半導体集積回路装置の製造工程におけるレジスト残渣数(処理の達成度に応じて変動する物理量)の許容値の範囲に基づいて、当該許容値の範囲に対応する基準表面電位差範囲(判定条件)をあらかじめ決定する。そして、計測された表面電位差が、基準表面電位差範囲内に属するか否かにより、イオン注入ドーズ量あるいはレジスト除去方法、レジスト除去条件のようなプロセス条件の適否などを評価することができる。なお、当該評価は、表面電位差と注入ドーズ量の対応関係、および注入ドーズ量とレジスト残渣数の対応関係に基づいて、表面電位差から予測されるレジスト残渣数が、許容範囲に属するか否かによっても行うことができる。
上述の図9、および図10はイオン注入処理に関する対応関係であるが、ドライエッチング処理でも同様の評価を行うことが可能である。この場合、イオン種をエッチングガス種、注入ドーズ量をエッチングにおけるプラズマ高周波電力またはエッチング時間に置き換えればよい。なお、除去性の指標となる物理量は、図10と同様にレジスト残渣数とすればよい。
以上述べたように、本発明によれば樹脂膜の変質層形成に関わる評価を、実際に樹脂膜を除去してその残渣数などを計数することなく、表面電位差の値を求めることにより、容易に行うことができる。
また、上述した変質層形成の機構からサンプル(評価基板)の構成が同じであれば、表面電位差は、樹脂膜を構成する炭素を含む高分子構造の炭素架橋、炭化の程度を示す電気抵抗値と対応する。また、樹脂膜材料は絶縁体であるため、炭素架橋、炭化の程度が同程度であれば、樹脂膜材料が異なっていても電気抵抗値は同程度になると考えられる。したがって、表面電位差が同程度であれば、樹脂膜材料が異なっていても表面層の変質の程度は同じであると考えられる。このため、例えば、ベーキング条件等の変動により、フォトレジスト膜の構成成分が変動した場合であっても、表面電位を評価することにより、変質層の変質の程度や除去処理後のレジスト残渣数を把握することができる。このことも本発明が樹脂膜の評価を容易にしている一因である。
なお、注入イオン、エッチングガスプラズマのような荷電エネルギー粒子の照射による樹脂膜の変質の程度を評価する場合、荷電エネルギー粒子の照射量の大きい領域でも評価が可能であることが望ましい。このため、サンプル(図1に示す評価基板など)となる基板上に形成される絶縁膜は、図4の限界電位に到達してリークが発生し、表面電位が減少することがないように十分な膜厚を有することが望ましい。これは、上述したように、絶縁膜中を流れるリークが発生すると、絶縁膜領域(シリコン酸化膜領域)の表面電位と、樹脂膜領域(フォトレジスト膜領域)の表面電位との電位差が、絶縁膜にリークがない状態の両領域の電位差と異なる機構により決定されるためである。
特に、イオン注入に対する樹脂膜の評価を行う場合には、絶縁膜の膜厚は、少なくともRp1+3ΔRp1(Rp1:注入イオンの絶縁膜中の投影飛程、ΔRp1:投影飛程Rp1の標準偏差)より厚いことが必要である。また、樹脂膜の膜厚も、少なくともRp2+3ΔRp2(Rp2:注入イオンの樹脂膜中の投影飛程、ΔRp2:投影飛程Rp2の標準偏差)より厚いことが必要である。なお、絶縁膜および樹脂膜が堆積される基板は、その全体が絶縁体であってもよい。
(表面電位測定による評価方法2)
本発明による表面電位測定方法を利用すれば、上に述べた樹脂膜の変質層に関連する評価とは別に、以下のような、荷電エネルギー粒子の照射に起因するチャージアップに対する耐性を評価することも可能である。この評価は、図5において、評価基板の絶縁膜、例えばシリコン酸化膜の厚さが100nm以下と薄い場合等に特に有効である。
この場合、まず、例えばリンなどのイオン種を用い、例えば1×1011/cm2〜5×1014/cm2の範囲にある数種の注入ドーズ量で、一定面積の開口部を有するフォトレジスト膜が形成された複数の評価基板のそれぞれに異なるイオン注入を行う。そして、各注入条件に対応するシリコン酸化膜領域の表面電位を測定し、表面電位と注入ドーズ量(荷電エネルギー粒子照射量)との対応関係を取得する。
上述したように、注入ドーズ量が増加するにしたがってフォトレジスト膜3の表層部の変質が始まると、フォトレジスト膜領域にチャージアップした電荷9がシリコン酸化膜領域に流入する。その結果、図4に示したように、シリコン酸化膜2上の表面電位が増加する。そして、シリコン酸化膜2上の表面電位がある程度大きくなると、シリコン酸化膜2上の表面電位が減少傾向に転ずる。このような現象、すなわち、注入ドーズ量の変動に対して、シリコン酸化膜領域の表面電位が最大(極大)値を有する対応関係が、上記評価基板に対する表面電位測定結果において確認される。このため、シリコン酸化膜領域の表面電位と注入ドーズ量との対応関係から、シリコン酸化膜2上で注入ドーズ量が増加しても、表面電位が減少する傾向に転ずる直前の、ほぼ最大表面電位時の限界電位とそれに対応する注入ドーズ量を求めることができる。
当該注入ドーズ量は、当該シリコン酸化膜2とフォトレジスト膜3が形成されている場合に、シリコン酸化膜2中をリークする電流が発生する注入ドーズ量を示している。この結果より、例えば、フォトレジスト膜3のパターン端部のシリコン酸化膜あるいはその下のシリコン基板領域で、イオン注入処理中に絶縁破壊やダメージ形成が発生する可能性があるか否かを評価することができる。
近年、CCDイメージセンサや超微細システムLSIなどさまざまなデバイスの生産が行われる中、レジスト開口率の小さいフォトレジスト膜を使用したイオン注入処理や、エッチング処理も増加する傾向にある。レジスト開口率が小さいフォトレジスト膜をマスクとした、中電流領域(注入ドーズ量が1×1010〜1×1014/cm2程度)のイオン注入処理では、変質層12がフォトレジスト膜の表面の極浅くに形成された場合、変質層12の単位体積あたりの蓄積電荷量が大きいために、薄いシリコン酸化膜が存在している領域では基板への電荷9のリークが発生している。このため、特にレジスト開口部の、例えばLOCOS(Local Oxidation of Silicon)端と位置がほぼ一致し、シリコン酸化膜の膜厚が急激に変化している箇所では基板に流れ込む電荷が集中し静電破壊が起こる等、荷電エネルギー粒子照射によるチャージアップ現象に起因する不良が多数発生していることが本願発明者らの研究の中で明らかになっている。従来、行われていたようなSEM画像による樹脂膜の評価では、チャージアップ現象のようなデバイス特性に及ぼす影響がほとんど判断することができない。
しかしながら、本評価方法によれば、例えばデバイス構造およびイオン注入条件が決定している場合に、デバイス構造を模した評価基板上に形成する種々のレジスト材料について、当該イオン注入条件に対して限界電位に達するかどうかを調べることができる。この結果、注入工程におけるチャージアップ現象に伴う、レジスト膜下のシリコン酸化膜のような絶縁膜の静電破壊等のトラブルを未然に防ぐことが可能なレジストを容易に選択することが可能になる。
なお、当該評価方法は、ドライエッチング処理に対しても適用することが可能である。この場合、注入ドーズ量に代えて、エッチングにおけるプラズマ高周波電力またはエッチング時間を荷電エネルギー粒子の照射量として使用することができる。
(表面電位測定による評価方法3)
上記評価方法1では、絶縁膜の表面電位が限界電位に到達しない十分な膜厚を有する絶縁膜を堆積した評価基板を用いて、荷電エネルギー粒子の照射に起因する樹脂膜の変質度合いを評価した。図4あるいは図8に示したように、照射する荷電エネルギー粒子の照射量に対して、絶縁膜(シリコン酸化膜)が限界電位に到達しない十分な膜厚を有していない場合、すなわち、イオン注入では注入ドーズ量が多い場合は、絶縁膜上の表面電位が限界電位に達しその後は減少に転じる。このような状態になった場合、上述したように、表面電位による樹脂膜の正確な評価が困難となるからである。
絶縁膜の表面電位が、限界電位に到達しているか否かの判断は、図8に示した表面電位のレジスト開口率(樹脂膜開口率)に対する依存性を利用して行うこともできる。すなわち、まず、評価を行う所望の荷電エネルギー粒子照射条件(イオン注入条件やドライエッチング条件)において、樹脂膜開口率が異なる複数の評価基板を用いて、開口部に露出した絶縁膜上の表面電位を計測する。これにより、図8に示したような、絶縁膜上の表面電位の樹脂膜開口率との対応関係を取得する。そして、当該対応関係から、限界電位に到達しない樹脂膜開口率を有する評価基板のうち最小の樹脂膜開口率を決定する。このようにして決定された評価基板を使用して、当該荷電エネルギー粒子照射条件におけるレジスト膜の変質の進行度合いを評価する。すなわち、当該評価基板における、樹脂膜上の表面電位と絶縁膜上の表面電位との電位差と、樹脂膜除去処理(例えば、SPM、APM洗浄)を行った際の当該処理の達成度に応じて変動する物理量(樹脂膜残渣数など)との対応関係(図9、図10)を取得する。そして、当該対応関係に基づいて、半導体集積回路装置の製造工程において、許容される樹脂膜残渣数に対応する基準表面電位差範囲を決定する。
以上のようにして決定された樹脂膜開口率は、限界電位に到達していない条件下で、最も小さい樹脂膜開口率となる。このため、当該樹脂膜開口率を有する評価基板の表面電位を測定し、以上のようにして決定された基準表面電位差範囲に属するか否かを判定することにより、感度よくかつ正確に樹脂膜の評価を行うことが可能となる。
なお、以上に述べた表面電位による評価方法1〜3では、単に互いに異なる樹脂材料間、同一材料樹脂膜形成条件間、イオン注入条件間(イオン種、注入エネルギー、注入ドーズ量、ドーズレートなど)、ドライエッチング条件間(エッチングガス種、プラズマ励起電力など)などにおける、変質層形成進行程度の相対比較を目的とする場合は、表面電位、表面電位変化、あるいは表面電位差の測定結果を相互に比較することのみで評価することが可能である。特に、イオン注入処理に対する評価を行う場合、注入ドーズ量は1×1010/cm2〜1×1014/cm2の範囲であることが望ましく、さらに1×1012/cm2〜5×1013/cm2の範囲であることがより望ましい。
(表面電位測定システム)
図12は、以上述べた評価方法1〜3を実施することができる本発明による表面電位測定システム90を示す概略構成図である。このシステムの一部は図1に示したセンサー部8とガイド7とを備える表面電位測定器91を含み、図1などに示した評価基板を載置するステージ92を備える。
表面電位測定システム90は、図1を用いて説明したように、センサー部8が評価基板の開口部4上を経て、評価基板の一端から他端にわたってセンサー部8が移動できるような機構を有していればよい。また、ステージ92を所定の角度ステップで回転させて、それぞれの角度ステップにおいて、センサー部8を評価基板の一端から他端まで移動させて、表面電位を測定できるような構成であってもよい。この場合は、単に評価基板の一直径方向の表面電位分布だけでなく、評価基板上の表面電位の二次元分布を取得することができる。
また、図12に示すように、表面電位測定システム90は、入出力装置93、演算部94、データ記憶部95、および判定基準記憶部96を備えている。ここで、入出力装置93には、イオン注入の注入エネルギーや注入ドーズ量のような実験条件データなどが直接、あるいは、表面電位測定システム90が認識可能なデータ形式で入力される。また、入出力装置93は、表面電位などの測定データや、判定結果など評価結果を出力する。演算部94は、表面電位測定データに基づく種々の演算、評価判定を行うとともに、表面電位測定器91の制御、各種データの転送制御などを行う。演算部94は、例えば、専用の演算回路や、プロセッサとRAMやROM等のメモリとを備えたハードウェア、および当該メモリに格納され、プロセッサ上で動作するソフトウェア等として実現することができる。
また、データ記憶部95および判定基準記憶部96は、例えば、HDD(Hard Disk Drive)等の記憶装置により構成されている。データ記憶部95には、表面電位測定データや、演算部94の各種演算結果などが格納される。また、判定基準記憶部96には、演算部94によって測定結果の判定を行うために必要な限界電位、各種レジスト膜に対するレジスト残渣数の表面電位差依存性データ、許容レジスト残渣数に対応する基準表面電位差範囲などの判定基準が格納されている。
本発明の表面電位測定システム90は上述の評価方法1を実施する場合、以下のように動作する。まず、ステージ92上に、荷電エネルギー粒子が照射された評価基板が載置される。評価基板は、例えば、図1に示したように、シリコン基板1上に、シリコン酸化膜2等の絶縁膜と、所定の開口率を有する開口部4を備えたレジスト膜などの樹脂膜が下層から順に形成された構造を有している。次に、入出力装置93からその評価基板に関する荷電エネルギー粒子照射量、エネルギーなどと、評価基板の構造(絶縁膜および樹脂膜の膜厚や材質など)に関するデータが入力される。
入出力装置93を介して表面電位測定開始指令を受けると、表面電位測定器部91はステージ92上の評価基板表面の少なくとも樹脂膜上からその開口部に露出している絶縁膜上にわたる領域における表面電位を測定する。このとき、測定結果がデータ記憶部95に保存される。次いで、演算部94はデータ記憶部95に格納された表面電位測定データに基づいて、例えば樹脂膜上の表面電位と絶縁膜上の表面電位との電位差を演算する。また、演算部94は、判定基準記憶部96に格納されている基準表面電位差と、演算した表面電位差とを比較して、上述した手法により製造工程に対する樹脂膜の適否を判定する。
判定結果は例えば入出力装置93が備える表示画面上に表示または、入出力装置93を介して所定形式の電子データとして出力される。
以上の動作は本発明による評価方法1の例で説明したがその他の評価方法を実施するときも、システムの各部はそれぞれの要求に応じた動作をする。
(半導体装置の製造方法)
続いて、以上で説明した絶縁膜の評価方法を適用した半導体装置の製造方法について説明する。図13は、本発明に係る半導体装置の製造方法の一例を示す工程断面図である。なお、ここでは、PチャネルトランジスタとNチャネルトランジスタとを備える半導体装置を製造する事例により本発明を具体化している。また、図13では、右方にNチャネルトランジスタを示すとともに左方にPチャネルトランジスタを示している。
図13(a)に示すように、PチャネルトランジスタおよびNチャネルトランジスタは、素子分離絶縁膜51により区分された半導体基板1の表面部に形成される。Pチャネルトランジスタは、N型のウェル層52a上にゲート絶縁膜53aを介して形成されたゲート電極54aを備える。また、Nチャネルトランジスタは、P型のウェル層52b上にゲート絶縁膜53bを介して形成されたゲート電極54bを備える。
Pチャネルトランジスタのエクステンション領域を形成する場合、図13(b)に示すように、半導体基板1上に、Nチャネルトランジスタの形成領域を被覆するレジストパターン59bがフォトリソグラフィ技術により形成される。当該状態で、P型の不純物イオンが1×1010/cm2〜3×1014/cm2程度の注入ドーズ量でイオン注入され、ゲート電極54a両側の半導体基板表面にP型のエクステンション領域56aが形成される。このとき、レジストパターン59bの表面部には変質層が形成される。この工程においては、図1に示したような、シリコン基板1上に所定の厚さの絶縁膜(シリコン酸化膜)が形成され、さらにその上に、開口パターンを有し、レジストパターン59bと同一材料からなるレジストパターンが形成された表面電位測定用基板(評価基板)にも上記と同一条件でイオン注入される。
次いで、上述した表面電位測定システム90により、イオン注入された表面電位測定用基板を用いて表面電位分布が測定され、取得された表面電位分布に基づいて、表面電位測定用基板上のレジストパターンが形成されていない領域の表面電位とレジストパターン上の表面電位との差を算出する。
表面電位測定システム90の演算部94は、あらかじめ取得されている表面電位差とレジスト残渣数との関係に基づいて、当該半導体装置の製造工程で採用されている除去条件でレジストパターン59bが除去可能であるか否かを判定する。特に限定されないが、当該半導体装置の製造工程では、酸素プラズマ処理を使用することなく薬液のみでレジストパターン59bを除去する除去条件を採用している。通常、APM洗浄を60℃で5分実施した後、SPM洗浄を140℃で7分実施する標準除去条件を採用している。これにより、P型のエクステンション領域56a上に、P型のエクステンション領域56aのシート抵抗を増大させるシリコン酸化膜が形成されることを防止することができる。また、Nチャネルトランジスタのゲート電極54b両側の半導体基板表面に、以降で実施されるN型のエクステンション領域を形成するためのイオン注入において、半導体基板1への注入イオンの進入を阻害するシリコン酸化膜が形成されることを防止することができる。
本事例では、演算部94が、許容表面電位差の上限値以下あるいは許容範囲内であれば除去可能と判定し、上限値を超えていればあるいは許容範囲外であれば当該除去条件では除去不能と判定する。この上限値や許容範囲は、図11に示したような、表面電位差とレジスト残渣数との対応関係から、半導体装置の製造工程において許容されるレジスト残渣数となる表面電位差を求めることにより決定することができる。
判定の結果、除去可能であった場合、前記レジスト除去条件によりレジストパターン59bが除去される。また、除去不能であった場合には、図11を参照すれば理解できるように測定された表面電位差においてもレジスト残渣数が許容範囲となるようなレジスト除去条件に変更してレジスト除去を行う。例えばAPM洗浄、SPM洗浄における薬液温度、洗浄処理時間の少なくとも1つを増加させた除去条件で除去処理を行う。
判定結果に基づいてレジストパターン59bが除去されると、続いて、Nチャネルトランジスタのエクステンション領域が形成される。Nチャネルトランジスタのエクステンション領域を形成する場合、半導体基板1上には、図13(c)に示すように、Pチャネルトランジスタの形成領域を被覆するレジストパターン59aがフォトリソグラフィ技術により形成される。当該状態で、N型の不純物イオンが1×1010/cm2〜3×1014/cm2程度の注入ドーズ量でイオン注入され、ゲート電極54b両側の半導体基板表面にN型のエクステンション領域56bが形成される。このとき、レジストパターン59aの表面部には変質層が形成される。この工程においても、開口パターンを有し、レジストパターン59aと同一材料からなるレジストパターンが形成された表面電位測定用基板にも上記と同一条件でイオン注入される。
次いで、上述した表面電位測定システム90により、表面電位測定用基板の表面電位分布が測定され、取得された表面電位分布に基づいて、表面電位測定用基板上のレジストパターンが形成されていない領域の表面電位とレジストパターン上の表面電位との差を算出する。そして、Pチャネルトランジスタのエクステンション領域を形成する場合に適用した手法により、当該半導体装置の製造工程で採用されている除去条件でレジストパターン59aが除去可能であるか否かを判定する。判定の結果、除去可能であった場合、上記レジスト除去条件によりレジストパターン59aが除去される。また、除去不能であった場合には、同じくPチャネルトランジスタのエクステンション領域を形成する場合と同様にしてレジスト除去条件を変更してレジストパターン59aを除去する。
判定結果に基づいてレジストパターン59aが除去されると、公知の手法により、ゲート電極54aの両側にサイドウォール55aが形成されるとともに、ゲート電極54bの両側にサイドウォール55bが形成される。そして、Nチャネルトランジスタの形成領域を被覆する図示しないレジストパターンが半導体基板1上に形成された状態でP型の不純物イオンを半導体基板1にイオン注入することにより、Pチャネルトランジスタのソース領域やドレイン領域として機能するP型の高濃度不純物領域57aが形成される。また、Pチャネルトランジスタの形成領域を被覆する図示しないレジストパターンが半導体基板1上に形成された状態でN型の不純物イオンを半導体基板1にイオン注入することにより、Nチャネルトランジスタのソース領域やドレイン領域として機能するN型の高濃度不純物領域57bが形成される。これにより、図13(d)に示すように、半導体基板1上にPチャネルトランジスタ50aとNチャネルトランジスタ50bとが形成される。
このように、本発明に係る半導体装置の製造方法によれば、あらかじめ設定されているレジスト除去条件で除去可能であるか否かを容易にかつ短時間で判定することができる。このため、半導体基板上のパーティクル数(レジスト残渣数)を計数する手法によりパーティクル異常を検出する製造工程に比べて製造スループットを向上させることができる。また、測定された表面電位差に基づきレジスト除去条件を最適条件に変更し、パーティクルを発生させることなく、確実にレジストパターンを除去することができる。
なお、以上では、同一基板上に形成されるPチャネルトランジスタとNチャネルトランジスタのエクステンション領域を形成するイオン注入に適用した事例について説明したが、以上の判定は、注入ドーズ量が1×1010/cm2〜1×1014/cm2程度でイオン注入される工程に特に好適である。このため、図13には図示していないが、エクステンション領域と逆導電型で、ウェル層よりも高い不純物濃度を有する不純物領域(いわゆる、ポケット領域)をエクステンション領域の周囲を覆う状態で形成するためのイオン注入工程や、閾値電圧調整のためにチャネル領域に不純物イオンを導入するためのイオン注入工程で使用されるレジストパターンの除去にも適用可能である。また、トランジスタに限らず、固体撮像装置等が備えるフォトダイオードの表面に、表面リーク電流低減のために不純物イオンを導入するイオン注入工程で使用されるレジストパターンの除去にも適用可能である。
以上説明したように、本発明に係る樹脂膜の評価方法によれば、従来、有効な手法が存在しなかった、注入イオンなど荷電エネルギー粒子によってフォトレジストのような樹脂膜表面に形成される変質層の状態を、簡便にかつかなりの確度で評価することが可能となる。また、本発明は、半導体集積回路装置の製造工程に対する樹脂膜の適正を評価する上で非常に有益である。さらに、本発明に係る半導体装置の製造方法によれば、イオン注入により表面に変質層が形成されたレジストパターンが、あらかじめ設定されているレジスト除去条件で除去可能であるか否かを容易にかつ短時間で判定することができる。また、レジストパターンを、パーティクルを発生させることなく、確実に除去することができる。
なお、本発明は、以上で説明した実施形態に限定されるものではなく、本発明の効果を奏する範囲において、種々の変形および応用が可能である。例えば、上述の説明では、主として、樹脂膜がフォトレジスト膜、絶縁膜がシリコン酸化膜である事例について説明したが、樹脂膜や絶縁膜は任意の材料に適用することが可能である。また、上述の説明では、樹脂膜除去処理の達成度に応じて変動する物理量をレジスト残渣数(樹脂膜残渣数)とした事例を説明したが、当該物理量は、残渣密度(単位面積当たりの樹脂膜残渣数)を採用することができる。また、その他、荷電エネルギー粒子照射後に実施される処理が、樹脂膜除去ではなく、他の処理である場合には、物理量として、当該処理の結果を定量化可能な任意の物理量を採用することができる。
本発明によれば、フォトレジスト膜などの樹脂膜の製造工程への適否を簡便に判断することができ、注入用およびエッチング用の最適なレジスト選択などのための樹脂膜の評価方法として有用である。
本発明の一実施形態における評価基板の作製から表面電位測定に至るまでのフローを示す断面図 変質層の形成メカニズムを説明する模式図 変質層の形成メカニズムを説明する模式図 表面電位測定結果の一例を示す図 図4に示すデータを取得した評価基板の断面図 評価基板を示す平面図 図6に示す直線Lに沿った表面電位分布の一例を示す模式図 レジスト開口率と表面電位との対応関係を示す図 レジスト種と表面電位との対応関係を示す図 注入ドーズ量とレジスト残渣数との対応関係を示す図 表面電位差とレジスト残渣数との対応関係を示す模式図 本発明の一実施形態における表面電位測定システムを示す概略構成図 本発明の一実施形態における半導体装置の製造過程を示す工程断面図 従来の樹脂膜の評価方法を示す工程断面図 酸素プラズマを適用した場合に発生する不具合を示す断面図
符号の説明
1 シリコン基板
2 シリコン酸化膜(絶縁膜)
3 フォトレジスト膜(樹脂膜)
6 注入イオン
9 電荷
12 変質層
54a、54b ゲート電極
56a、56b エクステンション領域(不純物領域)
59a、59bレジストパターン

Claims (18)

  1. 絶縁膜上に、該絶縁膜の表面を露出する開口部を有する樹脂膜が形成された基板に荷電エネルギー粒子を照射するステップと、
    前記荷電エネルギー粒子が照射された基板表面の表面電位を測定するステップと、
    前記樹脂膜の表面電位と前記開口部に露出した絶縁膜の表面電位との電位差を求めるステップと、
    前記表面電位の電位差に基づいて、前記荷電エネルギー粒子を照射した樹脂膜に所定の処理を行った際の、当該処理の達成度に応じて変動する物理量を予測するステップと、
    を含むことを特徴とする樹脂膜の評価方法。
  2. 前記予測された物理量が、あらかじめ設定された許容範囲に属するか否かを判定する、あるいは、前記表面電位の電位差が、前記許容範囲に対応する電位差の範囲に属するか否かを判定することにより、前記樹脂膜の材料、前記荷電粒子エネルギーの照射条件、または前記樹脂膜の処理条件の適否を判定するステップを、さらに含む請求項1に記載の樹脂膜の評価方法。
  3. 所定の膜厚を有する絶縁膜上に、該絶縁膜の表面を露出するとともに一定面積の開口部を有する樹脂膜が形成された複数の基板に、それぞれ異なる照射量で荷電エネルギー粒子を照射するステップと、
    荷電エネルギー粒子が照射されたそれぞれの前記開口部に露出した絶縁膜の表面電位を測定し、前記表面電位と荷電エネルギー粒子照射量との対応関係を求めるステップと、
    前記対応関係に基づいて、前記開口部に露出した絶縁膜の表面電位の最大値である限界電位となる荷電エネルギー粒子照射量を求めるステップと、
    前記限界電位または前記限界電位に対応する荷電エネルギー粒子照射量に基づいて、特定の荷電エネルギー粒子の照射量で、前記荷電エネルギー粒子に起因して前記絶縁膜に蓄積した電荷が前記絶縁膜中を流れるか否かを判定するステップと、
    を含むことを特徴とする樹脂膜の評価方法。
  4. 絶縁膜上に、該絶縁膜の表面を露出する開口部を有し、互いに構成成分が異なる複数の樹脂膜のそれぞれが形成された複数の基板に、荷電エネルギー粒子を一定条件で照射するステップと、
    前記荷電エネルギー粒子が照射された前記複数の基板表面の表面電位を測定するステップと、
    前記複数の基板上における前記樹脂膜の表面電位と前記開口部に露出した絶縁膜の表面電位との電位差をそれぞれ求めるステップと、
    前記それぞれの表面電位の電位差を比較することにより、前記荷電エネルギー粒子の照射で前記それぞれの樹脂膜に生じる変質層の変質の進行度を比較するステップと、
    を含むことを特徴とする樹脂膜の評価方法。
  5. 前記表面電位の電位差は、前記樹脂膜の開口部端を含む領域における前記樹脂膜の表面電位と前記絶縁膜の表面電位との電位差である請求項1、2または4のいずれか1項に記載の樹脂膜の評価方法。
  6. 前記所定の処理が前記樹脂膜の除去処理であり、前記物理量が前記樹脂膜の除去後の樹脂膜の残渣数または残渣密度である請求項1または2記載の樹脂膜の評価方法。
  7. 前記樹脂膜の除去処理は、薬液による除去処理である請求項6に記載の樹脂膜の評価方法。
  8. 前記荷電エネルギー粒子が注入イオンであり、前記樹脂膜がフォトレジストである請求項1〜7のいずれか1項に記載の樹脂膜の評価方法。
  9. 前記荷電エネルギー粒子がプラズマ粒子であり、前記樹脂膜がフォトレジストである請求項1〜7のいずれか1項に記載の樹脂膜の評価方法。
  10. 前記絶縁膜がシリコン酸化膜である請求項8または9記載の樹脂膜の評価方法。
  11. 前記絶縁膜が、少なくとも前記注入イオンの前記絶縁膜に対する投影飛程をRp1、前記投影飛程の標準偏差をΔRp1として、Rp1+3ΔRp1以上の膜厚を有する請求項8記載の樹脂膜の評価方法。
  12. 前記フォトレジストが、少なくとも前記注入イオンの前記フォトレジストに対する投影飛程をRp2、前記投影飛程の標準偏差をΔRp2として、Rp2+3ΔRp2以上の膜厚を有する請求項8記載の樹脂膜の評価方法。
  13. 前記基板の面積に対する前記樹脂膜の面積の比が90%以上である請求項1、2または4に記載の樹脂膜の評価方法。
  14. 前記荷電エネルギー粒子が注入イオンであり、前記樹脂膜がフォトレジストであり、注入イオンの注入ドーズ量は1×1010/cm2〜1×1014/cm2である請求項4に記載の樹脂膜の評価方法。
  15. イオン注入により形成された不純物領域を有する半導体装置の製造方法であって、
    半導体基板上に第1のレジストパターンを形成するステップと、
    前記第1のレジストパターンをマスクとしたイオン注入により、半導体基板に不純物領域を形成するステップと、
    基板に形成された絶縁膜上に、前記絶縁膜が露出する開口を有し、前記第1のレジストパターンと同一の材料からなる第2のレジストパターンが形成された評価基板に、前記イオン注入と同一条件のイオン注入を行うステップと、
    前記評価基板上の前記第2のレジストパターン上および前記絶縁膜上の表面電位を測定するステップと、
    前記測定された第2のレジストパターン上の表面電位および前記測定された絶縁膜上の表面電位の差に基づいて、あらかじめ設定されているレジスト除去条件により前記第1のレジストパターンが除去可能であるか否かを判定するステップと、
    前記判定の結果が除去不能であった場合、前記測定された第2のレジストパターン上の表面電位および前記測定された絶縁膜上の表面電位の差であっても除去可能とするレジスト除去条件に変更して、前記変更されたレジスト除去条件により前記第1のレジストパターンを除去するステップと、
    を含むことを特徴とする半導体装置の製造方法。
  16. 前記第2のレジストパターンが除去可能であるか否かの判定が、前記測定された第2のレジストパターン上の表面電位および前記測定された絶縁膜上の表面電位の差に対応する、レジストパターン除去後のレジスト残渣数またはレジスト残渣密度が、前記半導体装置の製造工程における許容範囲内であるか否かによって行われる請求項15に記載の半導体装置の製造方法。
  17. 前記イオン注入された注入イオンのドーズ量が1×1010/cm2〜3×1014/cm2である請求項15または16に記載の半導体装置の製造方法。
  18. 前記レジストパターンが薬液のみで除去される請求項15〜17のいずれか1項に記載の半導体装置の製造方法。
JP2007297688A 2006-12-01 2007-11-16 樹脂膜の評価方法および半導体装置の製造方法 Withdrawn JP2008160078A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007297688A JP2008160078A (ja) 2006-12-01 2007-11-16 樹脂膜の評価方法および半導体装置の製造方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006325351 2006-12-01
JP2007297688A JP2008160078A (ja) 2006-12-01 2007-11-16 樹脂膜の評価方法および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2008160078A true JP2008160078A (ja) 2008-07-10

Family

ID=39474628

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007297688A Withdrawn JP2008160078A (ja) 2006-12-01 2007-11-16 樹脂膜の評価方法および半導体装置の製造方法

Country Status (5)

Country Link
US (1) US7880141B2 (ja)
JP (1) JP2008160078A (ja)
KR (1) KR20080050315A (ja)
CN (1) CN101192555A (ja)
TW (1) TW200839918A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018200930A (ja) * 2017-05-26 2018-12-20 大日本印刷株式会社 パターン形成方法、凹凸構造体の製造方法、レプリカモールドの製造方法、レジストパターン改質装置及びパターン形成システム

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10204909B2 (en) * 2015-12-22 2019-02-12 Varian Semiconductor Equipment Associates, Inc. Non-uniform gate oxide thickness for DRAM device
JP7093478B1 (ja) * 2021-06-18 2022-06-29 株式会社荏原製作所 めっき装置及びめっき方法
CN117650043A (zh) * 2023-12-07 2024-03-05 芯联越州集成电路制造(绍兴)有限公司 半导体器件的制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4601095A (en) * 1981-10-27 1986-07-22 Sumitomo Electric Industries, Ltd. Process for fabricating a Schottky-barrier gate field effect transistor
US5285094A (en) * 1987-08-24 1994-02-08 Hitachi, Ltd. Vertical insulated gate semiconductor device with less influence from the parasitic bipolar effect
US5179034A (en) * 1987-08-24 1993-01-12 Hitachi, Ltd. Method for fabricating insulated gate semiconductor device
US5262661A (en) * 1990-06-25 1993-11-16 Matsushita Electric Industrial Co., Ltd. Solid-state image pickup device, having increased charge storage and improved electronic shutter operation
US5469015A (en) * 1990-11-28 1995-11-21 Matsushita Electric Industrial Co., Ltd. Functional vacuum microelectronic field-emission device
US5233459A (en) * 1991-03-06 1993-08-03 Massachusetts Institute Of Technology Electric display device
JP2965783B2 (ja) * 1991-07-17 1999-10-18 三菱電機株式会社 半導体装置およびその製造方法
US5286987A (en) * 1991-11-26 1994-02-15 Sharp Kabushiki Kaisha Charge transfer device
US5275695A (en) * 1992-12-18 1994-01-04 International Business Machines Corporation Process for generating beveled edges
JP2823768B2 (ja) 1993-02-22 1998-11-11 松下電器産業株式会社 半導体装置の製造方法
JP3236225B2 (ja) * 1996-03-06 2001-12-10 松下電器産業株式会社 半導体装置及びその製造方法
JP2004191833A (ja) 2002-12-13 2004-07-08 Matsushita Electric Ind Co Ltd 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018200930A (ja) * 2017-05-26 2018-12-20 大日本印刷株式会社 パターン形成方法、凹凸構造体の製造方法、レプリカモールドの製造方法、レジストパターン改質装置及びパターン形成システム

Also Published As

Publication number Publication date
CN101192555A (zh) 2008-06-04
KR20080050315A (ko) 2008-06-05
US20080128616A1 (en) 2008-06-05
US7880141B2 (en) 2011-02-01
TW200839918A (en) 2008-10-01

Similar Documents

Publication Publication Date Title
TWI606294B (zh) 在膜堆疊上形成硬光罩的方法
JP3892565B2 (ja) パターン形成方法
JP2002203806A (ja) 半導体装置の製造方法、ステンシルマスク及びその製造方法
JP4567110B2 (ja) 装置能力測定による近接効果測定方法及び装置
TWI453798B (zh) 被層積電子線用光阻膜及有機導電性膜之被加工基板,該被加工基板之製造方法,及光阻圖案之形成方法
US20120193763A1 (en) Method of manufacturing semiconductor device, semiconductor device and resist coater
US20170040228A1 (en) Method for reducing charge in critical dimension-scanning electron microscope metrology
JP2008160078A (ja) 樹脂膜の評価方法および半導体装置の製造方法
US7923268B2 (en) Method of measuring resistivity of sidewall of contact hole
JP2009238868A (ja) マスクパターンの形成方法
TWI803337B (zh) 臨界尺寸的測量方法
Bhattacharya et al. A study of electron damage effects during low voltage SEM metrology
US20060019412A1 (en) Method to selectively correct critical dimension errors in the semiconductor industry
JP2006173260A (ja) 半導体装置の製造方法及び装置
Vasconi et al. 193-nm metrology: facing severe e-beam/resist interaction phenomena
US11803125B2 (en) Method of forming a patterned structure and device thereof
US20090206255A1 (en) Substrate inspection device and substrate inspection method
JP2004207590A (ja) 半導体装置の製造方法
US7186487B1 (en) Method of controlling exposure processes by monitoring photon levels, and system for accomplishing same
CN116540498A (zh) 临界尺寸的测量方法
Shin Semiconductor Process and Yield Improvements
KR100905822B1 (ko) 반도체 소자의 모니터링 방법
JPH11338147A (ja) 半導体装置の製造方法
Zhou et al. Reducing CD-SEM measurement carryover effect for 193-nm resist processes using CEq
Lee et al. TOFSIMS Characterization of Molecular Contamination Induced Resist Scumming

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100922

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20120524