JP3236225B2 - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JP3236225B2
JP3236225B2 JP23204396A JP23204396A JP3236225B2 JP 3236225 B2 JP3236225 B2 JP 3236225B2 JP 23204396 A JP23204396 A JP 23204396A JP 23204396 A JP23204396 A JP 23204396A JP 3236225 B2 JP3236225 B2 JP 3236225B2
Authority
JP
Japan
Prior art keywords
film
metal wiring
forming
copper
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP23204396A
Other languages
English (en)
Other versions
JPH09298199A (ja
Inventor
明実 川口
実 久保
信雄 青井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP23204396A priority Critical patent/JP3236225B2/ja
Priority to KR1019970001943A priority patent/KR970067702A/ko
Priority to EP97103473A priority patent/EP0794573A3/en
Priority to US08/811,300 priority patent/US5863834A/en
Publication of JPH09298199A publication Critical patent/JPH09298199A/ja
Application granted granted Critical
Publication of JP3236225B2 publication Critical patent/JP3236225B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53214—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being aluminium
    • H01L23/53223—Additional layers associated with aluminium layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体装置及びそ
の製造方法に関し、特に、半導体基板上に形成された、
銅を含有するアルミニウム合金よりなる金属配線の腐食
を防止する技術に関する。
【０００２】
【従来の技術】金属表面の状態は金属の腐食に大きく影
響する。例えば、半導体基板上に形成された金属配線に
使用されているアルミニウムは、該アルミニウムの表面
に緻密に形成される極薄の自然酸化被膜により耐腐食性
が向上する。
【０００３】ところが、半導体基板上に形成されたアル
ミニウムよりなる金属膜を、塩素ガスを含むエッチング
ガスを用いてドライエッチングする際に、エッチングガ
スに含まれる塩素イオンが残留し、残留した塩素イオン
が大気中の水分と反応して塩酸となり、該塩酸がアルミ
ニウムの自然酸化膜を腐食させるという問題がある。
【０００４】そこで、塩素ガスを含むエッチングガスに
よるドライエッチング後に残留する塩素イオンを除去し
たり、塩素イオンと大気中の水分との反応を防止したり
するために、例えば、ＣＦ4によるプラズマ処理により
塩素イオンを弗素イオンに置換してアルミニウムの表面
に有機膜を形成して金属配線を保護する方法（特開平２
−２６０２９号）や、酸化剤によりアルミニウムの表面
を酸化してアルミニウムを不働態化する（アルミニウム
の表面に酸化膜を形成する）方法（特開昭６３−２９３
８６１号）や、塩素イオンと大気中の水分との反応を防
止するべくエッチング後の金属配線を大気に晒さないよ
うに、真空中においてエッチング処理を行なう方法（特
開昭６０−５９２８号）等が提案されている。
【０００５】
【発明が解決しようとする課題】しかしながら、前述の
金属配線の腐食の防止方法について検証した結果、前述
の金属配線の腐食の防止方法は、アルミニウムよりなる
金属配線に対しては有効であるが、耐エレクトロマイグ
レーション向上のために銅を含有するアルミニウム合金
が用いられた金属配線に対しては完全ではないことに気
がついた。
【０００６】そこで、前述の金属配線の腐食の防止方法
が銅を含有するアルミニウム合金よりなる金属配線に対
しては完全でない理由について種々検討を加えた結果、
次のことを見出した。すなわち、アルミニウムと、該ア
ルミニウムに数％程度添加されている銅との間に電位差
が生じるため、局所的に電池が形成されるので、洗浄工
程等において金属配線を純水中に浸漬しただけでも金属
配線の表面に腐食が発生するというものである。従来
は、アルミニウムと銅との電位差から生じる局所的電池
効果による腐食の防止策については講じられていなかっ
た。
【０００７】前記に鑑み、本発明は、銅を含有するアル
ミニウム合金よりなる金属配線の腐食を防止することを
目的とする。
【０００８】
【課題を解決するための手段】前記の目的を達成するた
め、本発明は、銅を含有するアルミニウム合金よりなる
金属配線の表面に銅の硫化膜を形成することにより、ア
ルミニウムと銅との間に局所的に電池が形成される事態
を防止し、これにより、アルミニウムと銅との間の電位
差から生じる局所的電池効果に起因する金属配線の腐食
を防止するものである。
【０００９】具体的に請求項１の発明が講じた解決手段
は、半導体装置を、半導体基板上に形成されており、銅
を含有するアルミニウム合金よりなる金属配線と、該金
属配線の上面に形成されている反射防止膜と、前記金属
配線の両側面におけるアルミニウムの酸化膜が形成され
ていない領域に形成されている銅の硫化膜とを備えてい
る構成とするものである。
【００１０】請求項１の構成により、金属配線の両側面
におけるアルミニウムの酸化膜が形成されていない領域
には銅の硫化膜が形成されており、該銅の硫化膜は、塩
素系ガスによるドライエッチング後に残留した塩素が大
気中の水分と反応して生成された塩酸に溶解しないた
め、アルミニウム合金に含まれている銅がむき出しにな
らないので、金属配線を構成するアルミニウムと前記の
塩酸との間に電界が生じない。
【００１１】請求項２の発明が講じた解決手段は、半導
体装置を、半導体基板上に形成されており、銅を含有す
るアルミニウム合金よりなる金属配線と、該金属配線の
上面及び両側面におけるアルミニウムの酸化膜が形成さ
れていない領域に形成されている銅の硫化膜とを備えて
いる構成とするものである。
【００１２】請求項２の構成により、請求項１の構成と
同様、金属配線を構成するアルミニウムと前記の塩酸と
の間に電界が生じない。
【００１３】請求項３の発明が講じた解決手段は、半導
体装置の製造方法を、半導体基板上に金属膜を堆積する
金属膜堆積工程と、前記金属膜の上に反射防止膜を堆積
する反射防止膜堆積工程と、前記反射防止膜の上にレジ
ストパターンを形成するレジストパターン形成工程と、
前記反射防止膜及び金属膜に対して前記レジストパター
ンをマスクとしてエッチングを行なって前記金属膜より
なる金属配線を形成する金属配線形成工程と、前記レジ
ストパターンを除去した後、前記金属配線の両側面にお
けるアルミニウムの酸化膜が形成されていない領域に銅
の硫化膜を形成する硫化膜形成工程とを備えている構成
とするものである。
【００１４】請求項４の発明が講じた解決手段は、半導
体装置の製造方法を、半導体基板上に金属膜を堆積する
金属膜堆積工程と、前記金属膜の上にレジストパターン
を形成するレジストパターン形成工程と、前記金属膜に
対して前記レジストパターンをマスクとしてエッチング
を行なって前記金属膜よりなる金属配線を形成する金属
配線形成工程と、前記レジストパターンを除去した後、
前記金属配線の上面及び両側面におけるアルミニウムの
酸化膜が形成されていない領域に銅の硫化膜を形成する
硫化膜形成工程とを備えている構成とするものである。
【００１５】請求項５の発明は、請求項３又は４の構成
に、前記硫化膜形成工程は、前記半導体基板を硫化アン
モニウム溶液に浸漬することにより、前記銅の硫化膜を
形成する工程を含む構成を付加するものである。
【００１６】請求項６の発明が講じた解決手段は、半導
体装置の製造方法を、半導体基板上に金属膜を堆積する
金属膜堆積工程と、前記金属膜の上面におけるアルミニ
ウムの酸化膜が形成されていない領域に銅の硫化膜を形
成する第１の硫化膜形成工程と、前記銅の硫化膜の上に
レジストパターンを形成するレジストパターン形成工程
と、前記金属膜に対して前記レジストパターンをマスク
としてエッチングを行なって前記金属膜よりなる金属配
線を形成する金属配線形成工程と、前記レジストパター
ンを除去した後、前記金属配線におけるアルミニウムの
酸化膜が形成されていない領域に銅の硫化膜を形成する
第２の硫化膜形成工程とを備えている構成とするもので
ある。
【００１７】請求項７の発明は、請求項６の構成に、前
記第１の硫化膜形成工程及び第２の硫化膜形成工程のう
ちの少なくとも１つの工程は、前記半導体基板を硫化ア
ンモニウム溶液に浸漬することにより、前記銅の硫化膜
を形成する工程を含む構成を付加するものである。
【００１８】
【発明の実施の形態】以下、本発明の各実施形態に係る
半導体装置及びその製造方法について図面を参照しなが
ら説明する。
【００１９】（第１の実施形態）図１（ａ）は、本発明
の第１の実施形態に係る半導体装置の断面構造を示して
おり、図１（ａ）に示すように、半導体基板１０の上に
は、例えば、ＳｉＯ2よりなる第１の絶縁膜１１が形成
され、該第１の絶縁膜１１の上に、銅が含有されたアル
ミニウム合金よりなる金属配線１２が形成されている。
この場合のアルミニウム合金は、例えば、９９．５ｗｔ
％のアルミニウムと０．５ｗｔ％の銅との合金である。
金属配線１２の上面には、例えばＴｉＮよりなる反射防
止膜１３が形成されており、該反射防止膜１３は、金属
配線１２をエッチングする際のマスクとなるレジストパ
ターンを形成するときの露光光の反射を防止するために
設けられるものである。
【００２０】第１の実施形態の特徴として、金属配線１
２の両側面におけるアルミニウムの酸化被膜（Ａｌ
2Ｏ3）が形成されていない領域には、銅の硫化膜である
硫化銅膜１４が形成されており、該硫化銅膜１４はＣｕ
xＳ（１≦ｘ≦２）で表される。
【００２１】反射防止膜１３及び硫化銅膜１４が形成さ
れた金属配線１２及び第１の絶縁膜１１の上には、全面
に亘って第２の絶縁膜１５が形成されている。
【００２２】（第２の実施形態）図１（ｂ）は、本発明
の第２の実施形態に係る半導体装置の断面構造を示して
おり、図１（ｂ）に示すように、半導体基板２０の上に
は、例えば、ＳｉＯ2よりなる第１の絶縁膜２１が形成
され、該第１の絶縁膜２１の上に、銅が含有されたアル
ミニウム合金よりなる金属配線２２が形成されている。
この場合のアルミニウム合金は、例えば、９９．５ｗｔ
％のアルミニウムと０．５ｗｔ％の銅との合金である。
【００２３】第２の実施形態の特徴として、金属配線２
２の上面及び両側面におけるアルミニウムの酸化被膜が
形成されていない領域には硫化銅膜２４が形成されてお
り、該硫化銅膜２４は第１の実施形態と同様、ＣｕxＳ
（１≦ｘ≦２）で表される。硫化銅膜２４が形成された
金属配線２２及び第１の絶縁膜２１の上には、全面に亘
って第２の絶縁膜２５が形成されている。
【００２４】図２（ａ）、（ｂ）は、第２の実施形態に
係る半導体装置における金属配線２２の断面構造を示し
ており、金属配線２２の表面部にはアルミニウム合金を
構成する銅２６が偏析している。金属配線２２の表面に
おけるアルミニウムの結晶２８の表面にはアルミニウム
の酸化被膜２９が形成されており、金属配線２２の全表
面におけるアルミニウムの結晶２８の粒界に偏析した銅
２６の表面、つまりアルミニウムの酸化被膜（自然酸化
膜）２９が形成されていない領域には硫化銅膜２４が形
成されている。
【００２５】反射防止膜１３及び硫化銅膜１４が形成さ
れた金属配線１２及び第１の絶縁膜１１の上には、全面
に亘って第２の絶縁膜が形成されている。
【００２６】第１又は第２の実施形態によると、金属配
線２２の表面におけるアルミニウムの酸化被膜が形成さ
れていない領域には、銅の酸化膜よりも安定な硫化銅膜
２４が形成されているので、金属配線２２の腐食が防止
される。すなわち、硫化銅膜２４が形成されていない場
合には、偏析した銅２６の表面には銅の酸化膜が形成さ
れ、該銅の酸化膜が、塩素系ガスによるドライエッチン
グ後に残留した塩素が大気中の水分と反応して生成され
た塩酸に溶解して銅２６がむき出しになる。そして、む
き出しになった銅２６がカソードとして働くため、アル
ミニウムの結晶２８と前記の塩酸との間に電界が生じる
ので、酸化被膜２９が孔食されて酸化被膜２９の腐食が
進行する。ところが、銅２６の表面に硫化銅膜２４が形
成されている場合には、硫化銅膜２４は塩酸に溶解しな
いため、銅２６がむき出しにならないので、銅２６がカ
ソードとして働かず、アルミニウムの結晶２８と塩酸と
の間に電界が生じない。このため、酸化被膜２９に対す
る腐食が起きないのである。
【００２７】また、硫化銅膜２４は、残留エッチングガ
スに含まれる腐食性イオンに侵されないので、金属配線
２２の腐食が防止される。この場合、金属配線２２のパ
ターニング工程において用いられる塩素を含む反応生成
物が金属配線２２の側面に形成されていても、硫化銅膜
２４は前記の反応生成物の上に形成されるので、金属配
線２２の腐食の防止効果は影響を受けない。
【００２８】以上の説明は第１及び第２の実施形態に係
る半導体装置に共通するものであり、局所電池効果によ
る金属配線の腐食、及び、残留エッチングガスに含まれ
る腐食性イオンによる金属配線の腐食の両方を確実に防
止することができる。
【００２９】（第１の実施形態に係る半導体装置の第１
の製造方法）以下、図３（ａ）〜（ｃ）及び図４（ａ）
〜（ｃ）に参照しながら、第１の実施形態に係る半導体
装置の第１の製造方法について説明する。
【００３０】まず、図３（ａ）に示すように、半導体基
板１０の上に第１の絶縁膜としての第１のシリコン酸化
膜（ＳｉＯ2）１１を形成した後、図３（ｂ）に示すよ
うに、第１のシリコン酸化膜１１の上に、スパッタリン
グ法により、銅を含有するアルミニウム合金よりなる金
属膜１２Ａ及び反射防止膜１３を順次堆積する。
【００３１】次に、図３（ｃ）に示すように、反射防止
膜１３の上にレジストパターン１６を形成した後、該レ
ジストパターン１６をマスクとして反射防止膜１３及び
金属膜１２Ａに対してドライエッチングを行なって、図
４（ａ）に示すように、金属配線１２を形成し、その
後、レジストパターン１６を酸素プラズマによるアッシ
ングにより除去する。
【００３２】次に、後述する第１〜第５の硫化銅膜形成
方法によって、図４（ｂ）に示すように、金属配線１２
の両側面に硫化銅膜１４を形成して金属配線１２の表面
に偏析した銅の表面を保護した後、半導体基板１０の表
面の洗浄を行ない、その後、全面に亘って第２の絶縁膜
としての第２のシリコン酸化膜１５を堆積する。
【００３３】以下、第１の硫化銅膜形成方法について説
明する。
【００３４】図９は、硫化銅膜を形成する装置の概略断
面図であって、容器１００の中に硫化物例えば硫化アン
モニウムの原液１０１が貯留されている。硫化アンモニ
ウムの原液１０１に、図４に示すような金属配線１２が
形成された半導体基板１０をウエハー状態で約１０秒間
浸漬した後、半導体基板１０を引き上げて、水洗した後
に乾燥すると、金属配線１２の表面に偏析している銅と
硫化アンモニウムとが反応して、金属配線１２の両側面
に硫化銅膜１４が形成される。この第１の硫化銅膜の形
成方法は、コストが安価であると共に最も簡単な方法で
ある。
【００３５】以下、第２の硫化銅膜形成方法について説
明する。
【００３６】図１０は、気体を用いて硫化銅膜を形成す
る装置の概略断面構造を示しており、該硫化銅膜形成装
置は、真空炉１１０と、該真空炉１１０内に硫化水素ガ
スと窒素ガスとの混合ガスを導入するガス導入孔１１１
と、真空炉１１０内の混合ガスを排出するガス排出孔１
１２とを備えている。図４に示すような金属配線１２が
形成された半導体基板１０をウエハー状態で真空炉１１
０内に設置した後、真空炉１１０内に硫化水素ガスと窒
素ガスとの混合ガスを導入する。この場合、真空炉１１
０内の圧力は約２００Ｔｏｒｒに設定し、真空炉１１０
内の温度は、金属配線１２の表面に形成されているアル
ミニウムの自然酸化膜の膜厚が増加しないように、室温
程度に設定する。半導体基板１０を硫化水素ガスと窒素
ガスのと混合ガスに約３０分間程度晒した後に半導体基
板１０を真空炉１１０から取り出すと、金属配線１２の
表面に偏析している銅と硫化水素ガスとが反応して、金
属配線１２の両側面に硫化銅１４が形成される。
【００３７】以下、第３の硫化銅膜形成方法について説
明する。
【００３８】図１１は、プラズマを用いて硫化銅膜を形
成する装置の概略断面構造を示しており、該硫化銅膜形
成装置は、約２００ｍＴｏｒｒの真空度に保たれている
真空炉１２０と、該真空炉１２０内に硫化水素ガスを導
入するガス導入孔１２１と、真空炉１２０内のガスを排
出するためのガス排出孔１２２と、真空炉１２０内に設
けられ接地された試料台１２３と、真空炉１２０内に、
電力が３００ｗで周波数が１３．５６ＭＨｚの高周波電
力を印加する高周波電力源１２４とを備えている。真空
炉１２０内にガス導入孔１２１からガス流量３０ｓｃｃ
ｍの硫化水素ガスを導入すると共に、真空炉１２０内に
高周波電力源１２４により前記の高周波電力を印加する
と、真空炉１２０内に硫化水素ガスよりなるプラズマが
発生し、硫化水素ガスのイオンが金属配線１２の表面に
偏析している銅とが反応するので、金属配線１２の両側
面に硫化銅膜１４が形成される。
【００３９】以下、第４の硫化銅膜形成方法について説
明する。
【００４０】半導体基板１０の表面を洗浄するための硝
酸等を含む洗浄液に硫化アンモニウムを含有させてお
き、該洗浄液により、図４（ａ）に示すように、金属配
線１２が形成された半導体基板１２の表面を洗浄する。
このようにすると、金属配線１２の表面に偏析している
銅と洗浄液中の硫化アンモニウムとが反応して、金属配
線１２の両側面に硫化銅膜１４が形成される。この第４
の硫化銅膜形成方法によると、洗浄工程において硫化銅
膜１４を形成することができるので、非常に効率良く硫
化銅膜１４を形成する。
【００４１】以下、第５の硫化銅膜形成方法について説
明する。
【００４２】図３（ｃ）に示すレジストパターン１６を
酸素プラズマを用いてアッシングする際に、真空炉内に
導入する酸素ガスに硫化水素ガスを混合しておく。この
ようにすると、酸素ガスのプラズマと共に硫化水素ガス
のプラズマが発生するので、金属配線１２の表面に偏析
した銅と硫化水素のイオンとが反応して、金属配線１２
の両側面に硫化銅膜１４が形成される。この第５の硫化
銅形成方法によると、アッシング工程において硫化銅膜
１４を形成することができるので、非常に効率が良い。
【００４３】（第１の実施形態に係る半導体装置の第２
の製造方法）以下、図５（ａ）〜（ｃ）及び図６（ａ）
〜（ｃ）に参照しながら、第１の実施形態に係る半導体
装置の第２の製造方法について説明する。
【００４４】まず、図５（ａ）に示すように、半導体基
板１０の上に第１の絶縁膜としての第１のシリコン酸化
膜（ＳｉＯ2）１１を形成した後、図５（ｂ）に示すよ
うに、第１のシリコン酸化膜１１の上に、銅を含有する
アルミニウム合金よりなる金属膜１２Ａ及び反射防止膜
１３を順次堆積する。
【００４５】次に、図５（ｃ）に示すように、反射防止
膜１３の上にレジストパターン１６を形成した後、該レ
ジストパターン１６をマスクとして反射防止膜１３及び
金属膜１３Ａに対してドライエッチングを行なう。この
エッチング工程において、金属配線１２の両側面に硫化
銅膜１４を形成する。以下、エッチング工程において硫
化銅膜１４を形成する方法を第６の硫化銅膜形成方法と
して説明する。
【００４６】半導体基板１０の表面に形成された金属膜
１２Ａをドライエッチングするためのエッチングガスに
硫化水素ガスを混合しておき、レジストパターン１６を
マスクとして硫化水素ガスが混合されたエッチングガス
を用いて反射防止膜１３及び金属膜１２Ａをエッチング
すると、図６（ａ）に示すように、金属膜１２Ａがエッ
チングされて金属配線１２が形成される過程において、
金属配線１２の表面に偏析している銅と硫化水素ガスと
が反応するので、金属配線１２の両側面に硫化銅膜１４
が形成される。
【００４７】次に、図６（ｂ）に示すように、レジスト
パターン１６をアッシングにより除去した後、図６
（ｃ）に示すように、全面に亘って第２の絶縁膜として
の第２のシリコン酸化膜１５を堆積する。
【００４８】（第２の実施形態に係る半導体装置の第１
の製造方法）以下、図７（ａ）〜（ｃ）及び図８（ａ）
〜（ｃ）を参照しながら、第２の実施形態に係る半導体
装置の第１の製造方法について説明する。
【００４９】まず、図７（ａ）に示すように、半導体基
板１０の上に第１の絶縁膜としての第１のシリコン酸化
膜（ＳｉＯ2）１１を形成した後、図７（ｂ）に示すよ
うに、第１のシリコン酸化膜１１の上に、銅を含有する
アルミニウム合金よりなる金属膜１２Ａを堆積する。
【００５０】次に、前述した第１〜第４の硫化銅膜形成
方法を用いて、図７（ｂ）に示すように、金属膜１２Ａ
の上に第１の硫化銅膜１７を全面に亘って形成して金属
膜１２Ａの表面に偏析した銅の表面を保護する。
【００５１】次に、図７（ｃ）に示すように、第１の硫
化銅膜１７の上にレジストパターン１６を形成した後、
該レジストパターン１６をマスクとして第１の硫化銅膜
１７及び金属膜１３Ａに対してドライエッチングを行な
って、図８（ａ）に示すように、金属配線１２を形成
し、その後、レジストパターン１６をアッシングによっ
て除去する。
【００５２】次に、前述した第１〜第６の硫化銅膜形成
方法によって、図８（ｂ）に示すように、金属配線１２
の両側面に第２の硫化銅膜１８を形成して金属配線１２
の表面に偏析した銅の表面を保護した後、洗浄を行な
い、その後、全面に亘って第２の絶縁膜としての第２の
シリコン酸化膜１５を堆積する。このようにすると、図
１（ｂ）に示すような、金属配線２２の上面及び両側面
におけるアルミニウムの酸化被膜２９が形成されていな
い部位に硫化銅膜２４が形成されてなる半導体装置が得
られる。
【００５３】（第２の実施形態に係る半導体装置の第２
の製造方法）以下、第２の実施形態に係る半導体装置の
第２の製造方法について説明する。
【００５４】尚、該第２の製造方法は、第２の実施形態
に係る半導体装置の第１の製造方法における１回目の硫
化銅膜形成工程を省略したものであるから、図面につい
ては省略する。
【００５５】まず、半導体基板上に第１の絶縁膜として
の第１のシリコン酸化膜（ＳｉＯ2）を形成した後、該
第１のシリコン酸化膜の上に、銅を含有するアルミニウ
ム合金よりなる金属膜を堆積する。
【００５６】次に、金属膜の上にレジストパターンを形
成した後、該レジストパターンをマスクとして金属膜に
対してドライエッチングを行なって金属配線を形成し、
その後、レジストパターンをアッシングにより除去す
る。
【００５７】次に、前述した第１〜第６の硫化銅膜形成
方法によって、金属配線の上面及び両側面に硫化銅膜を
形成して、金属配線の表面に偏析した銅の表面を保護し
た後、洗浄を行ない、その後、全面に亘って第２の絶縁
膜としての第２のシリコン酸化膜を堆積する。このよう
にすると、図１（ｂ）に示すような、金属配線の全表面
におけるアルミニウムの酸化被膜が形成されていない部
位に硫化銅膜が形成された半導体装置が得られる。
【００５８】図１２（ａ）は、表面に硫化銅膜が形成さ
れた金属配線の平面構造を示す顕微鏡写真であり、図１
２（ｂ）は表面に硫化銅膜が形成されていない金属配線
の平面構造を示す顕微鏡写真である。図１２（ａ）に示
すように、金属配線の表面に従来技術の項で説明した、
ＣＦ4によるプラズマ処理によってアルミニウムの表面
に表面保護膜である有機膜を形成しなくても、金属配線
の表面に腐食が発生しなかった。これに対して、図１２
（ｂ）に示すように、硫化銅膜が形成されていない金属
配線には腐食生成物が形成されている。すなわち、図１
２（ｂ）の写真における上側の配線の上側中央部の側壁
及び下側の配線の下側中央部の側壁には、腐食生成物が
それぞれ観測される。
【００５９】
【発明の効果】請求項１の発明に係る半導体装置による
と、金属配線の両側面におけるアルミニウムの酸化膜が
形成されていない領域には銅の硫化膜が形成されている
ため、金属配線を構成するアルミニウムと塩酸との間に
電界が生じないので、アルミニウムの酸化膜が腐食され
ず、また、銅の硫化膜は残留エッチングガスの含まれる
腐食性イオンに侵されないので、銅を含有するアルミ合
金よりなる金属配線の腐食を確実に防止することができ
る。
【００６０】請求項２の発明に係る半導体装置による
と、金属配線の上面及び両側面におけるアルミニウムの
酸化膜が形成されていない領域には銅の硫化膜が形成さ
れているため、請求項１の発明と同様、銅を含有するア
ルミ合金よりなる金属配線の腐食を確実に防止すること
ができる。
【００６１】請求項３の発明に係る半導体装置の製造方
法によると、反射防止膜及び金属膜に対してエッチング
を行なって金属配線を形成した後に、金属配線の両側面
におけるアルミニウムの酸化膜が形成されていない領域
に銅の硫化膜を形成するため、金属配線の上面に反射防
止膜が形成されていると共に金属配線の両側面における
アルミニウムの酸化膜が形成されていない領域に銅の硫
化膜が形成されてなる請求項１の半導体装置を確実に形
成することができる。
【００６２】請求項４の発明に係る半導体装置の製造方
法によると、金属膜に対してエッチングを行なって金属
配線を形成した後に、金属配線の上面及び両側面におけ
るアルミニウムの酸化膜が形成されていない領域に銅の
硫化膜を形成するため、金属配線の上面及び両側面にお
けるアルミニウムの酸化膜が形成されていない領域に銅
の酸化膜が形成されてなる請求項２の発明に係る半導体
装置を確実に製造することができる。
【００６３】請求項５の発明に係る半導体装置の製造方
法によると、半導体基板を硫化アンモニウム溶液に浸漬
することにより銅の硫化膜を形成するため、低コストで
且つ簡易に銅の硫化膜を形成することができる。
【００６４】請求項６の発明に係る半導体装置の製造方
法によると、半導体基板上に形成された金属膜の上面に
おけるアルミニウムの酸化膜が形成されていない領域に
銅の硫化膜を形成した後、金属膜に対してエッチングを
行なって金属配線を形成し、その後、金属配線における
アルミニウムの酸化膜が形成されていない領域に銅の硫
化膜を形成するため、金属配線の上面及び両側面におけ
るアルミニウムの酸化膜が形成されていない領域に銅の
酸化膜が形成されてなる請求項２の発明に係る半導体装
置を確実に製造することができる。
【００６５】請求項７の発明に係る半導体装置の製造方
法によると、半導体基板を硫化アンモニウム溶液に浸漬
することにより銅の硫化膜を形成するため、低コストで
且つ簡易に銅の硫化膜を形成することができる。
【図面の簡単な説明】
【図１】（ａ）は本発明の第１の実施形態に係る半導体
装置の断面図であり、（ｂ）は本発明の第２の実施形態
に係る半導体装置の断面図である。
【図２】（ａ）は、前記第２の実施形態に係る半導体装
置における金属配線の断面図であり、（ｂ）は（ａ）に
おける拡大断面図である。
【図３】（ａ）〜（ｃ）は前記第１の実施形態に係る半
導体装置の第１の製造方法の各工程を示す断面図であ
る。
【図４】（ａ）〜（ｃ）は前記第１の実施形態に係る半
導体装置の第１の製造方法の各工程を示す断面図であ
る。
【図５】（ａ）〜（ｃ）は前記第１の実施形態に係る半
導体装置の第２の製造方法の各工程を示す断面図であ
る。
【図６】（ａ）〜（ｃ）は前記第１の実施形態に係る半
導体装置の第２の製造方法の各工程を示す断面図であ
る。
【図７】（ａ）〜（ｃ）は前記第２の実施形態に係る半
導体装置の第１の製造方法の各工程を示す断面図であ
る。
【図８】（ａ）〜（ｃ）は前記第２の実施形態に係る半
導体装置の第１の製造方法の各工程を示す断面図であ
る。
【図９】第１の硫化銅膜形成装置の概略断面図である。
【図１０】第２の硫化銅膜形成装置の概略断面図であ
る。
【図１１】第３の硫化銅膜形成装置の概略断面図であ
る。
【図１２】（ａ）は表面に硫化銅膜が形成された金属配
線の平面構造を示す顕微鏡写真であり、（ｂ）は表面に
硫化銅膜が形成されていない金属配線の平面構造を示す
顕微鏡写真である。
【符号の説明】
１０ 半導体基板 １１ 第１の絶縁膜 １２ 金属配線 １２Ａ 金属膜 １３ 反射防止膜 １４ 硫化銅膜 １５ 第２の絶縁膜 １６ レジストパターン １７ 第１の硫化銅膜 １８ 第２の硫化銅膜 ２０ 半導体基板 ２１ 第１の絶縁膜 ２２ 金属配線 ２４ 硫化銅膜 ２５ 第２の絶縁膜 ２６ 銅 ２８ アルミニウムの結晶 ２９ 酸化被膜 １００ 容器 １０１ 硫化アンモニウムの原液 １１０ 真空炉 １１１ ガス導入孔 １１２ ガス排出孔 １２０ 真空炉 １２１ ガス導入孔 １２２ ガス排出孔 １２３ 試料台 １２４ 高周波電源
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平６−342793（ＪＰ，Ａ) 特開 昭63−293861（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 H01L 21/321 H01L 21/3213 H01L 21/768 H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/43 H01L 29/47 H01L 29/872 H01L 21/027 H01L 21/31 H01L 21/314

Claims (7)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体基板上に形成されており、銅を含
    有するアルミニウム合金よりなる金属配線と、該金属配
    線の上面に形成されている反射防止膜と、前記金属配線
    の両側面におけるアルミニウムの酸化膜が形成されてい
    ない領域に形成されている銅の硫化膜とを備えているこ
    とを特徴とする半導体装置。
  2. 【請求項２】 半導体基板上に形成されており、銅を含
    有するアルミニウム合金よりなる金属配線と、該金属配
    線の上面及び両側面におけるアルミニウムの酸化膜が形
    成されていない領域に形成されている銅の硫化膜とを備
    えていることを特徴とする半導体装置。
  3. 【請求項３】 半導体基板上に金属膜を堆積する金属膜
    堆積工程と、 前記金属膜の上に反射防止膜を堆積する反射防止膜堆積
    工程と、 前記反射防止膜の上にレジストパターンを形成するレジ
    ストパターン形成工程と、 前記反射防止膜及び金属膜に対して前記レジストパター
    ンをマスクとしてエッチングを行なって前記金属膜より
    なる金属配線を形成する金属配線形成工程と、 前記レジストパターンを除去した後、前記金属配線の両
    側面におけるアルミニウムの酸化膜が形成されていない
    領域に銅の硫化膜を形成する硫化膜形成工程とを備えて
    いることを特徴とする半導体装置の製造方法。
  4. 【請求項４】 半導体基板上に金属膜を堆積する金属膜
    堆積工程と、 前記金属膜の上にレジストパターンを形成するレジスト
    パターン形成工程と、 前記金属膜に対して前記レジストパターンをマスクとし
    てエッチングを行なって前記金属膜よりなる金属配線を
    形成する金属配線形成工程と、 前記レジストパターンを除去した後、前記金属配線の上
    面及び両側面におけるアルミニウムの酸化膜が形成され
    ていない領域に銅の硫化膜を形成する硫化膜形成工程と
    を備えていることを特徴とする半導体装置の製造方法。
  5. 【請求項５】 前記硫化膜形成工程は、前記半導体基板
    を硫化アンモニウム溶液に浸漬することにより、前記銅
    の硫化膜を形成する工程を含むことを特徴とする請求項
    ３又は４に記載の半導体装置の製造方法。
  6. 【請求項６】 半導体基板上に金属膜を堆積する金属膜
    堆積工程と、 前記金属膜の上面におけるアルミニウムの酸化膜が形成
    されていない領域に銅の硫化膜を形成する第１の硫化膜
    形成工程と、 前記銅の硫化膜の上にレジストパターンを形成するレジ
    ストパターン形成工程と、 前記金属膜に対して前記レジストパターンをマスクとし
    てエッチングを行なって前記金属膜よりなる金属配線を
    形成する金属配線形成工程と、 前記レジストパターンを除去した後、前記金属配線にお
    けるアルミニウムの酸化膜が形成されていない領域に銅
    の硫化膜を形成する第２の硫化膜形成工程とを備えてい
    ることを特徴とする半導体装置の製造方法。
  7. 【請求項７】 前記第１の硫化膜形成工程及び第２の硫
    化膜形成工程のうちの少なくとも１つの工程は、前記半
    導体基板を硫化アンモニウム溶液に浸漬することによ
    り、前記銅の硫化膜を形成する工程を含むことを特徴と
    する請求項６に記載の半導体装置の製造方法。
JP23204396A 1996-03-06 1996-09-02 半導体装置及びその製造方法 Expired - Fee Related JP3236225B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP23204396A JP3236225B2 (ja) 1996-03-06 1996-09-02 半導体装置及びその製造方法
KR1019970001943A KR970067702A (ko) 1996-03-06 1997-01-23 반도체 장치 및 그 제조 방법
EP97103473A EP0794573A3 (en) 1996-03-06 1997-03-03 Semiconductor device and method of manufacturing the same
US08/811,300 US5863834A (en) 1996-03-06 1997-03-04 Semiconductor device and method of manufacturing the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP8-48596 1996-03-06
JP4859696 1996-03-06
JP23204396A JP3236225B2 (ja) 1996-03-06 1996-09-02 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH09298199A JPH09298199A (ja) 1997-11-18
JP3236225B2 true JP3236225B2 (ja) 2001-12-10

Family

ID=26388899

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23204396A Expired - Fee Related JP3236225B2 (ja) 1996-03-06 1996-09-02 半導体装置及びその製造方法

Country Status (4)

Country Link
US (1) US5863834A (ja)
EP (1) EP0794573A3 (ja)
JP (1) JP3236225B2 (ja)
KR (1) KR970067702A (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19980070753A (ko) * 1997-01-28 1998-10-26 모리시타 요이치 반도체 소자 및 그 제조 공정
JP3003657B2 (ja) * 1997-12-24 2000-01-31 日本電気株式会社 半導体装置の製造方法
US6750149B2 (en) * 1998-06-12 2004-06-15 Matsushita Electric Industrial Co., Ltd. Method of manufacturing electronic device
US6683002B1 (en) 2000-08-10 2004-01-27 Chartered Semiconductor Manufacturing Ltd. Method to create a copper diffusion deterrent interface
CN100560359C (zh) 2002-06-26 2009-11-18 艾利丹尼森公司 包括聚丙烯/烯烃弹性体混合物的取向膜
US7573133B2 (en) * 2003-12-09 2009-08-11 Uri Cohen Interconnect structures and methods for their fabrication
US7709958B2 (en) 2004-06-18 2010-05-04 Uri Cohen Methods and structures for interconnect passivation
BRPI0711963B1 (pt) 2006-06-14 2019-09-17 Avery Dennison Corporation Etiquetas e rótulos conformáveis e destacáveis de orientação direcionada por máquina, e processos para preparação
CN101484315B (zh) 2006-06-20 2013-04-10 艾利丹尼森公司 用于热熔粘合剂标记和标签原料以及此种标签的多层聚合膜
AU2007275336B2 (en) * 2006-07-17 2012-03-22 Avery Dennison Corporation Asymmetric multilayered polymeric film and label stock and label thereof
KR100792358B1 (ko) * 2006-09-29 2008-01-09 주식회사 하이닉스반도체 반도체 소자의 금속배선 및 그 형성방법
JP2008160078A (ja) * 2006-12-01 2008-07-10 Matsushita Electric Ind Co Ltd 樹脂膜の評価方法および半導体装置の製造方法
US9676532B2 (en) 2012-08-15 2017-06-13 Avery Dennison Corporation Packaging reclosure label for high alcohol content products
EP3149097A1 (en) 2014-06-02 2017-04-05 Avery Dennison Corporation Films with enhanced scuff resistance, clarity, and conformability

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS605928A (ja) * 1983-06-23 1985-01-12 Komatsu Ltd パワ−シヨベルの油圧回路装置
JPS63293861A (ja) * 1987-05-26 1988-11-30 Nec Corp 半導体装置の製造方法
JPH0226029A (ja) * 1988-07-14 1990-01-29 Matsushita Electron Corp 半導体装置の製造方法
JPH04103130A (ja) * 1990-08-22 1992-04-06 Fujitsu Ltd 半導体装置の製造方法
US5217570A (en) * 1991-01-31 1993-06-08 Sony Corporation Dry etching method
JPH04354133A (ja) * 1991-05-31 1992-12-08 Sony Corp 銅配線の形成方法
JPH04356923A (ja) * 1991-06-03 1992-12-10 Sony Corp エッチング方法
JP3116533B2 (ja) * 1992-04-08 2000-12-11 ソニー株式会社 ドライエッチング方法
JP3298234B2 (ja) * 1993-06-02 2002-07-02 ソニー株式会社 配線形成方法

Also Published As

Publication number Publication date
EP0794573A3 (en) 1998-04-15
JPH09298199A (ja) 1997-11-18
US5863834A (en) 1999-01-26
EP0794573A2 (en) 1997-09-10
KR970067702A (ko) 1997-10-13

Similar Documents

Publication Publication Date Title
EP0918081B1 (en) Etching composition and use
JP3236225B2 (ja) 半導体装置及びその製造方法
JPH0665753B2 (ja) プラズマエッチングしたアルミニウム膜のエッチング処理後の侵食を防止するプラズマパッシベ−ション技術
JP2000012514A (ja) 後処理方法
JP3170791B2 (ja) Ａｌ系材料膜のエッチング方法
JP2001508944A (ja) メタライゼーション層のパッシベーション方法
JPH04165619A (ja) Ａｌ合金の腐食防止法
KR100262506B1 (ko) 반도체 소자의 제조 방법
US7413993B2 (en) Process for removing a residue from a metal structure on a semiconductor substrate
JPH08306668A (ja) アッシング方法
US7055532B2 (en) Method to remove fluorine residue from bond pads
JP2983356B2 (ja) 半導体素子の製造方法
JP4559565B2 (ja) 金属配線の形成方法
JPS5852324B2 (ja) 半導体装置の製造方法
JP3701193B2 (ja) 半導体装置の製造方法
JPH0513534B2 (ja)
JPH11154659A (ja) 基板表面金属汚染除去方法及び半導体基板
JPH01243528A (ja) 表面処理方法
US5755891A (en) Method for post-etching of metal patterns
JP3058979B2 (ja) Ａｌ合金のドライエッチング後の腐蝕防止方法
KR100214251B1 (ko) 배선층 형성방법
US20060254617A1 (en) Etching residue removal method and semiconductor device fabrication method using this method
JPH0962013A (ja) 半導体装置用洗浄剤及び半導体装置の製造方法
JPH07273120A (ja) 半導体基板の処理方法
JP2661355B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20010911

LAPS Cancellation because of no payment of annual fees