KR950005351B1 - 알루미늄 합금의 부식 방지 방법 - Google Patents

알루미늄 합금의 부식 방지 방법 Download PDF

Info

Publication number
KR950005351B1
KR950005351B1 KR1019910019163A KR910019163A KR950005351B1 KR 950005351 B1 KR950005351 B1 KR 950005351B1 KR 1019910019163 A KR1019910019163 A KR 1019910019163A KR 910019163 A KR910019163 A KR 910019163A KR 950005351 B1 KR950005351 B1 KR 950005351B1
Authority
KR
South Korea
Prior art keywords
plasma
oxygen
aluminum alloy
ammonia
gas
Prior art date
Application number
KR1019910019163A
Other languages
English (en)
Inventor
히데노부 미야모또
Original Assignee
니쁜 덴끼 가부시끼가이샤
세끼모또 다다히로
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 니쁜 덴끼 가부시끼가이샤, 세끼모또 다다히로 filed Critical 니쁜 덴끼 가부시끼가이샤
Application granted granted Critical
Publication of KR950005351B1 publication Critical patent/KR950005351B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

내용 없음.

Description

알루미늄 합금의 부식 방지 방법
제1a도 내지 제1c도는 본 발명의 실시예에서 제조 단계를 도시하는 단면도.
제2도는 본 발명의 제1예의 테스트 결과를 나타내는 표.
* 도면의 주요부분에 대한 부호의 설명
11 : 레지스트 12,13 : TiN피막
14 : 산화피막 15 : 기판
본 발명은 알루미늄 합금의 부식 방지 방법과 특히, 반도체 기판에 코팅된 알루미늄 합금을 염소계 가스를 사용해서 드라이 에칭한 알루미늄 합금의 부식 방지 방법에 관한 것이다.
염소계 가스(chlorine-based gases)를 사용해서 알루미늄 혹은 이들의 합금의 드라이 에칭은 잔류 염소 성분에 의하여 알루미늄 혹은 이들의 합금의 부식 문제에 당면하고 있다. 또 알루미늄 합금 배선이 최근에 요구되고 있으며, 이런 배선은 구리뿐만 아니라 알루미늄 합금 피막하에서 내부층으로서 TiN 혹은 TiW와 같은 배리어 금속을 사용한다. TiN 혹은 TiW와 같은 배리어 금속(barrier metal)이 내부층으로써 제공되는 경우에, 부식이 알루미늄 합금만으로 된 층 배선의 경우에 비해 훨씬 쉽게 일어난다. 이것은 후자의 경우가 보다 더 완전한 부식 방지법을 요구한다는 의미이다. 여기에서, 염소계 가스를 사용해서 드라이 에칭된 Al-Cu합금, 알루미늄 합금에 대한 부식 대책 방법은 아래와 같다.
1) 드라이 에칭 후 연속적으로 진공을 유지하면 레지스트(resist)를 제거된다. 이것은 산소(O2)와 카본테트라플루라이드(CF4)를 포함하는 가스를 사용한 마이크로파다운 블우 에싱(μdown blow ashing)에 의해 행해진다.
2) 드라이 에칭 후, 플라스마 공정은 예를들어 일본국 특허 공보 제83-12,343호에 공개된 CF4, SF6, CHF3와 같은 불소계가스를 사용해서 진행된다.
3) 드라이 에칭 후, 열처리는 예를들면, 일본국 특허 공개 제88-58,835호에 공개된 바와같이, 270℃ 혹은 그 이상에서 진행된다. 그러나 1), 2)와 3)과 같이 종래 알루미늄 합금 부식 방지법과 더불어, 부식 방지 효과는 양호하지 못하고, 알칼리 용액 혹은 산을 사용하는 습식 공정(wet process)후에 수행해야 한다. 그외에도, 알루미늄 합금하에서 내부층으로써 불소계 가스를 사용해서 에칭되는 피막이 있고, 불소계 가스를 사용하는 부식 방지 공정 동안 TiN 혹은 TiW의 측면 에칭의 문제가 있다. 또 반도체 기판이 에칭 후 270℃ 혹은 그 이상으로 가열되는 곳에서는, 알루미늄 합금 피막에 힐록(hillocks)이 형성되어 신뢰성을 떨어뜨린다.
본 발명의 목적은 알루미늄 합금뿐만 아니라 불소계 가스와 에칭되는 TiN 혹은 TiW등으로 된 외부 혹은 내부층이 있어도, 외부 혹은 내부층을 전혀 에칭하지 않고 또 내부 절연층을 전혀 에칭하지 않고 알루미늄 합금 피막 부식을 방지시켜 주는 알루미늄 합금의 부식 방지 방법을 제공하는 것이다.
본 발명에 따른 알루미늄 합금 부식 방지 방법은 반도체 기판상에 알루미늄 합금층을 코팅하는 단계와, 알루미늄 합금층상에 레지스트 패턴을 형성하는 단계와, 마스크로서 레지스터 패턴을 사용하고 또한 염소계 가스를 사용해서 알루미늄을 드라이 에칭하는 단계와, 연속해서, 산소(O2)와 암모니아(NH3)를 포함하는 혼합 가스를 사용해서 플라스마 공정을 수행하는 단계와 계속해서 산소 플라스마를 사용해서 레지스트를 제거하는 단계를 포함한다. 효과적으로, 가스 유량비에서의 암모니아 비는 5 내지 25%이며, 반도체 기판 가열 온도는 150 내지 250℃이고 플라스마는 마이크로파 혹은 고주파수 여자에서 발생되는 다운 블우 플라스마(down blow plasma)가 사용된다.
본 발명을 도면을 참조로 설명하겠다. 제1a도 내지 제1c도는 본 발명의 제조 단계를 도시하는 단면도이다.
제1a도를 참조하면, 4,000옴스트롱(Å)의 두께를 가진 산화 피막(14)을 반도체 기판(15)에 형성한다. 그 다음 약 1,000옴스트롱의 두께를 가진 TiN피막을 형성하고 그리고 약 10,000옴스트롱의 두께를 가진 Al-Si-Cu피막을 TiN피막(13)상에 스퍼터링 공정에 의해 형성한다. 그러므로, 포토레지스트(11 ; photo-resist) 패턴을 대개 리소그래피 공정(lithorgraphic process)에 의해 형성한다. 그리고 나서 Al-Si-Cu과 TiN피막(12,13)은 마스크로서 사용된 포토레지스트(11)와 더불어 RIE공정에 의해 에칭된다.
예로서, RIE는 BCI3의 70sccm, CI2의 30sccm, CHCI3의 15sccm 과 N2150의 sccm을 포함하는 에칭 가스를 사용해서 수행되었다. 가스의 압력을 0.3토르(Torr)로 감소하고, 이상태에서 주파수 1356MHz의 300W의 전력을 3분동안 가해졌다. 그리고 나서, 에칭 후 반도체 기판은 연속적으로 진공을 유지하면서 다운 블우 플라스마에서(down blow plasma asher)내에 유지되었다. 이상태에서, 산소-암모니아 혼합 가스 플라스마를 사용하는 공정은 수행되고, 그다음 산소 플라스마로 포토레지스트를 제거하는 연속적인 공정이 수행되었다. 이때에, 도체 기판은 200℃로 가열되었다. 산소-암모니아 혼합 가스 플라스마 공정의 상태에서, 13.56HHz전력 300W이 설정되었고 압력은 0.75토르로 설정되었고, 전체 가스 유량은 500sccm으로 설정되었고, 암모니아 비율은 0, 10, 20, 30, 50과 100%로 설정되었다. 공정 시간은 20분으로 설정되었다. 산소 플라스마를 가진 에칭 조건은 13.56MHz의 전력 300W, 0.75토르의 압력, 500sccm의 가스 유량과 2분의 처리 시간을 설정하여서 수행되었다.
그리고 나서 반도체 기판을 대기로 끄집어 내고 증기 분위기에서 그것을 놓아 둠으로써 부식 발생 가속테스트(acceleration test)를 취했다. 가속 테스트 동안, 10분 간격으로 매번 현미경으로 반도체 기판을 관찰하여 부식 발생을 검사했다. 테스트의 결과는 제2도에 도시되어 있다. 제2도에 도시한 바와같이, 부식방지 효과는 암모니아비가 10과 20%일때 가장 높다. 계속해서, 20%의 암모니아비를 가지고 처리된 반도체 기판을 클린룸(clean room)에서 놓아 둠으로써 상기 가속 테스트와 별도로 부식 발생 테스트를 수행하였다. 88시간 이후 관찰된 부식은 하나도 없었다.
제2예를 지금 설명하겠다. 이 예에 있어서, 알루미늄 합금 구조와 장치 및 알루미늄 에칭 상태는 제1예와 동일한 것이지만, 2.45GHz의 주파수의 마이크로파 다운 블우 플라스마에셔를 사용했다. 산소 암모니아 혼합 가스 플라스마 공정의 조건으로서, 반도체 기판의 가열 온도는 200℃로 설정했고, 마이크로파 전력은 마크네트론 양극 전류(magnetron anode current)로써 400mA로 설정했고, 압력은 1.2토르로 설정했고, 암모니아와 산소의 유량은 제각기 100과 400sccm으로 설정했고 공정 시간은 2분으로 설정했다. 다음으로, 산소 플라스마에 의한 에칭은 200℃로 설정된 반도체 기판의 가열 온도, 400mA로 설정된 마그네트론 양극전류, 1.4토르로 설정된 압력과 200sccm으로 설정된 산소 유량을 가지고 1분 동안 수행되었다.
그리고 나서 기판을 대기로 끄집어 내어 부식 발생을 관찰하기 위하여 클린 룸에 놓아 두었다. 5일 이상동안 관찰된 부식은 전혀 없었다. 다운 블우 플라스마 공정 동안 마이크로파 다운 블우 에셔를 사용함으로써, 플라스마의 밀도를 높혀 부식방지 공정의 시간을 단축하고 효과를 증가시킬 수 있음을 알 수 있다.
상술한 바와 같이, 본 발명에 따라서, 반도체 기판상에 코팅된 알루미늄 합금층은 염소계 가스를 사용해서 드라이 에칭하고, 산소/암모니아 혼합 가스 플라스마를 사용해서 다운 블우 플라스마 공정을 수행하고 연속해서 산소 가스를 사용해서 다운 블우 플라스마 에싱 공정을 수행한다. 그러므로, 알루미늄 합금뿐만 아니라 불소계 가스로 에칭된 TiN , TiW등의 외부 혹은 내부층에서도, 알루미늄 합금 피막의 부식은 외부 혹은 내부층을 전혀 에칭하지 않고 또한 내부 절연 피막을 전혀 에칭하지 않고 방지될 수가 있다.
본 발명에 따른 방법은 처리된 반도체 기판이 대기로 나온 후 부식이 발생하기 전까지의 허용 시간을 연장할 수 있어, 공정 자동화를 용이하게 허용한다.

Claims (4)

  1. 반도체 기판상에 알루미늄 합금층을 코팅하는 단계와, 알루미늄 합금층상에 레지스터 패턴을 형성하는 단계와, 마스크로서 레지스터 패턴을 사용하고 또한 염소계 가스를 사용해서 알루미늄 합금층을 드라이 에칭하는 단계와, 연속해서 산소(O2)와 암모니아(NH3)를 포함하는 혼합 가스를 사용해서 플라스마 공정을 수행하는 단계와 연속해서 산소 플라스마를 사용해서 레지스터를 제거하는 공정을 수행하는 단계를 포함하는 것을 특징으로 하는 알루미늄 합금의 부식 방지 방법.
  2. 제1항에 있어서, 상기 암모니아는 전체 유량에서 5 내지 25%까지 함유되는 것을 특징으로 하는 알루미늄 합금의 부식 방지 방법.
  3. 제1항 또는 제2항에 있어서, 상기 산소-암모니아 혼합 가스를 사용하는 상기 플라스마 가스 공정과 산소 플라스마를 사용하는 레지스트 제거 공정은 150 내지 225℃로 상기 반도체 기판을 가열함으로써 수행되는 것을 특징으로 하는 알루미늄 합금의 부식 방지 방법.
  4. 제1항 또는 제2항에 있어서, 상기 산소-암모니아 가스 플라스마와 산소 플라스마는 마이크로파 혹은 고주파수 여자에 의해서 얻어진 각 다운 블우 플라스마인 것을 특징으로 하는 알루미늄 합금의 부식 방지 방법.
KR1019910019163A 1990-10-30 1991-10-30 알루미늄 합금의 부식 방지 방법 KR950005351B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2292876A JP2663704B2 (ja) 1990-10-30 1990-10-30 Al合金の腐食防止法
JP2-292876 1990-10-30

Publications (1)

Publication Number Publication Date
KR950005351B1 true KR950005351B1 (ko) 1995-05-23

Family

ID=17787524

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019910019163A KR950005351B1 (ko) 1990-10-30 1991-10-30 알루미늄 합금의 부식 방지 방법

Country Status (5)

Country Link
US (1) US5246888A (ko)
EP (1) EP0485802B1 (ko)
JP (1) JP2663704B2 (ko)
KR (1) KR950005351B1 (ko)
DE (1) DE69110620T2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112538628B (zh) * 2019-09-20 2023-03-14 力晶积成电子制造股份有限公司 铝层的蚀刻后保护方法

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5868854A (en) * 1989-02-27 1999-02-09 Hitachi, Ltd. Method and apparatus for processing samples
AU3726593A (en) * 1992-02-26 1993-09-13 Materials Research Corporation Ammonia plasma treatment of silicide contact surfaces in semiconductor devices
KR950009281B1 (ko) * 1992-07-10 1995-08-18 현대전자산업주식회사 알루미늄 금속배선 형성방법
JP3449741B2 (ja) * 1992-11-26 2003-09-22 東京エレクトロン株式会社 プラズマエッチング方法
US5397433A (en) * 1993-08-20 1995-03-14 Vlsi Technology, Inc. Method and apparatus for patterning a metal layer
KR100268640B1 (ko) * 1996-01-22 2000-10-16 모리시타 요이찌 알루미늄합금막의 드라이에칭방법과,그 방법에 사용하는 에칭용 가스
US5795829A (en) * 1996-06-03 1998-08-18 Advanced Micro Devices, Inc. Method of high density plasma metal etching
US5846443A (en) * 1996-07-09 1998-12-08 Lam Research Corporation Methods and apparatus for etching semiconductor wafers and layers thereof
JP2985858B2 (ja) * 1997-12-19 1999-12-06 日本電気株式会社 エッチング方法
KR20040079506A (ko) * 2003-03-07 2004-09-16 엘지전자 주식회사 화합물 반도체 발광 소자의 제조 방법
US7037849B2 (en) * 2003-06-27 2006-05-02 Taiwan Semiconductor Manufacturing Company, Ltd. Process for patterning high-k dielectric material

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54158343A (en) * 1978-06-05 1979-12-14 Hitachi Ltd Dry etching method for al and al alloy
JPS55158275A (en) * 1979-05-28 1980-12-09 Hitachi Ltd Corrosion preventing method for al and al alloy
JPS59119744A (ja) * 1982-12-25 1984-07-11 Fujitsu Ltd 半導体装置の製造方法
JPS60169140A (ja) * 1984-02-13 1985-09-02 Hitachi Ltd ドライエツチング方法
JPS61242039A (ja) * 1985-04-19 1986-10-28 Nec Corp 半導体装置
JPS62281331A (ja) * 1986-05-29 1987-12-07 Fujitsu Ltd エツチング方法
JPH02140923A (ja) * 1988-11-22 1990-05-30 Oki Electric Ind Co Ltd アルミニウム合金膜のエッチング方法
US4985113A (en) * 1989-03-10 1991-01-15 Hitachi, Ltd. Sample treating method and apparatus
JP3034259B2 (ja) * 1989-03-31 2000-04-17 株式会社東芝 有機化合物膜の除去方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112538628B (zh) * 2019-09-20 2023-03-14 力晶积成电子制造股份有限公司 铝层的蚀刻后保护方法

Also Published As

Publication number Publication date
US5246888A (en) 1993-09-21
EP0485802B1 (en) 1995-06-21
EP0485802A1 (en) 1992-05-20
JPH04165619A (ja) 1992-06-11
DE69110620T2 (de) 1996-02-29
JP2663704B2 (ja) 1997-10-15
DE69110620D1 (de) 1995-07-27

Similar Documents

Publication Publication Date Title
US5174856A (en) Method for removal of photoresist over metal which also removes or inactivates corrosion-forming materials remaining from previous metal etch
US5397432A (en) Method for producing semiconductor integrated circuits and apparatus used in such method
US4547260A (en) Process for fabricating a wiring layer of aluminum or aluminum alloy on semiconductor devices
US20060128159A1 (en) Method of removing etch residues
US5770523A (en) Method for removal of photoresist residue after dry metal etch
JP2003504693A (ja) フォーミングガスプラズマを用いたフォトレジスト除去プロセス
KR950005351B1 (ko) 알루미늄 합금의 부식 방지 방법
US5792672A (en) Photoresist strip method
EP1053566B1 (en) Method and composition for dry photoresist stripping in semiconductor fabrication
JPH03204928A (ja) コンタクトホール形成方形
US5863834A (en) Semiconductor device and method of manufacturing the same
US6806038B2 (en) Plasma passivation
JPH04288828A (ja) ドライエッチング方法
JPH08306668A (ja) アッシング方法
KR20020027588A (ko) 에칭 방법 및 플라즈마 처리 방법
US7067433B2 (en) Method to reduce the fluorine contamination on the Al/Al-Cu pad by a post high cathod temperature plasma treatment
KR19980059903A (ko) 반도체소자의 배선 형성방법
KR19980044194A (ko) 반도체 소자의 금속배선 형성방법
KR100214251B1 (ko) 배선층 형성방법
JPH07263426A (ja) 積層配線のドライエッチング方法
JPH05206082A (ja) 半導体装置の製造方法
KR100363178B1 (ko) 반도체 소자용 금속 배선의 후처리 방법
US20040018743A1 (en) Method for removing photoresist after metal layer etching in a semiconductor device
JPS6358835A (ja) 半導体装置の製造方法
JP4435332B2 (ja) 金属エッチング後の乾式クリーニング方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20000429

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee