JP2661355B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2661355B2 JP2661355B2 JP2266789A JP26678990A JP2661355B2 JP 2661355 B2 JP2661355 B2 JP 2661355B2 JP 2266789 A JP2266789 A JP 2266789A JP 26678990 A JP26678990 A JP 26678990A JP 2661355 B2 JP2661355 B2 JP 2661355B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- metal
- semiconductor device
- aluminum alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法の関し、特に半導体基
板上への配線の形成方法に関する。
板上への配線の形成方法に関する。
近年、半導体集積回路の高集積化に伴い、アルミニウ
ムの配線技術においては各種のマイグレーションの発生
が確認され、その抑制効果として微量の銅（例えば0.1
〜５％）をアルミニウムに添加する技術が知られてお
り、すでに量産工程に導入されている。しかし、アルミ
ニウムに微量の銅を添加した合金は、微細加工する上で
数多くの問題をかかえており、その最も大きなものとし
て銅添加による配線の腐食（以下アフターコロージョン
と称す）が報告されている。しかしその腐食の発生機構
に関しては依然不明な点が多い。重量比0.5％の銅入り
アルミニウム合金（以下Al−0.5％Cuと称す）を半導体
集積回路の配線材料に用いた従来の配線技術を、第３図
を用いて説明する。
ムの配線技術においては各種のマイグレーションの発生
が確認され、その抑制効果として微量の銅（例えば0.1
〜５％）をアルミニウムに添加する技術が知られてお
り、すでに量産工程に導入されている。しかし、アルミ
ニウムに微量の銅を添加した合金は、微細加工する上で
数多くの問題をかかえており、その最も大きなものとし
て銅添加による配線の腐食（以下アフターコロージョン
と称す）が報告されている。しかしその腐食の発生機構
に関しては依然不明な点が多い。重量比0.5％の銅入り
アルミニウム合金（以下Al−0.5％Cuと称す）を半導体
集積回路の配線材料に用いた従来の配線技術を、第３図
を用いて説明する。
まず、第３図（ａ）に示すように、所定の拡散層や絶
縁膜等が形成された半導体基板１の表面にAl−0.5％Cu
合金膜２をスパッタ法により膜付けを行ない、その上に
フォトリソグラフィー工程によりフォトレジストパタン
３を形成する。ここで、この後のフォトレジストパタン
３の耐ドライエッチング性を増す為に紫外光（UV光）を
照射する。
縁膜等が形成された半導体基板１の表面にAl−0.5％Cu
合金膜２をスパッタ法により膜付けを行ない、その上に
フォトリソグラフィー工程によりフォトレジストパタン
３を形成する。ここで、この後のフォトレジストパタン
３の耐ドライエッチング性を増す為に紫外光（UV光）を
照射する。
次に第３図（ｂ）に示すように、フォトレジストパタ
ン３をマスクにしてAl−0.5％CU合金膜２を反応性イオ
ンエッチング法（RIE法）によりドライエッチングを行
ない、Al−0.5％Cu配線４を形成する。ここで用いられ
るドライエッチングガスとしては、三塩化ホウ素（BC
l3）と塩素（Cl2）にアルミニウム配線のサイドエッチ
ングを防止する為に、フロン系ガス（例えばCF3又はCHF
3など）を少量添加したガスが一般に用いられる。この
場合は、エッチング時にAl−0.5％Cu配線４及びフォト
レジストパタン３の側壁にデポジション膜５が付着し、
そのデポジション膜中には、反応生成物である塩化アル
ミニウム（AlCl3）やガスそのものの成分である塩素（C
l）が含まれた状態となっている。
ン３をマスクにしてAl−0.5％CU合金膜２を反応性イオ
ンエッチング法（RIE法）によりドライエッチングを行
ない、Al−0.5％Cu配線４を形成する。ここで用いられ
るドライエッチングガスとしては、三塩化ホウ素（BC
l3）と塩素（Cl2）にアルミニウム配線のサイドエッチ
ングを防止する為に、フロン系ガス（例えばCF3又はCHF
3など）を少量添加したガスが一般に用いられる。この
場合は、エッチング時にAl−0.5％Cu配線４及びフォト
レジストパタン３の側壁にデポジション膜５が付着し、
そのデポジション膜中には、反応生成物である塩化アル
ミニウム（AlCl3）やガスそのものの成分である塩素（C
l）が含まれた状態となっている。
次に第３図（ｃ）に示すように、半導体基板１を酸素
プラズマ雰囲気にさらしてレジストパタン３のアッシン
グを行なう。しかしながら、レジストやアルミ合金配線
の側壁に付着したデポジション膜５は完全に除去されず
に塩化アルミニウム（AlCl3）や塩素（Cl）を含んだま
まの状態で残存している。
プラズマ雰囲気にさらしてレジストパタン３のアッシン
グを行なう。しかしながら、レジストやアルミ合金配線
の側壁に付着したデポジション膜５は完全に除去されず
に塩化アルミニウム（AlCl3）や塩素（Cl）を含んだま
まの状態で残存している。
上述した従来の半導体装置の製造方法は、アルミニウ
ム合金配線形成後に、マスクであるフォトレジストのア
ッシングを行なっても、アルミ合金配線の側壁に塩化ア
ルミニウムや塩素を含んだデポジション膜が残存してい
るので、大気中の水分と反応し塩化水素（HCl）を形成
し、アルミニウムと銅の電池効果によって、アルミニウ
ム合金配線にアフターコロージョンが発生する欠点があ
る。アフターコロージョンは、配線の断線へとつながり
製品の信頼性の面からも大きな問題となる。
ム合金配線形成後に、マスクであるフォトレジストのア
ッシングを行なっても、アルミ合金配線の側壁に塩化ア
ルミニウムや塩素を含んだデポジション膜が残存してい
るので、大気中の水分と反応し塩化水素（HCl）を形成
し、アルミニウムと銅の電池効果によって、アルミニウ
ム合金配線にアフターコロージョンが発生する欠点があ
る。アフターコロージョンは、配線の断線へとつながり
製品の信頼性の面からも大きな問題となる。
本発明の半導体装置の製造方法は、半導体基板上に金
属膜を形成したのち、フォトレジストをマスクとしてド
ライエッチングを行ない金属配線を形成し、次に塩素ガ
スによるプラズマ処理を行ない前記金属配線の側壁に付
着したデポジション膜をエッチングして除去し、次に酸
素系ガスによりフォトレジストのアッシング処理を行な
うと共に、前記金属配線を酸化しその表面に金属酸化膜
を形成し、次にプラズマ放電を用いた化学的気相成長に
よってパッシベーション膜を前記金属配線上に形成する
ものである。
属膜を形成したのち、フォトレジストをマスクとしてド
ライエッチングを行ない金属配線を形成し、次に塩素ガ
スによるプラズマ処理を行ない前記金属配線の側壁に付
着したデポジション膜をエッチングして除去し、次に酸
素系ガスによりフォトレジストのアッシング処理を行な
うと共に、前記金属配線を酸化しその表面に金属酸化膜
を形成し、次にプラズマ放電を用いた化学的気相成長に
よってパッシベーション膜を前記金属配線上に形成する
ものである。
〔実施例〕 次に本発明について図面を参照して説明する。第１図
は本発明の一実施例を説明するための工程順に示した半
導体チップの断面図である。
は本発明の一実施例を説明するための工程順に示した半
導体チップの断面図である。
はじめに第１図（ａ）に示すように、所定の拡散層や
絶縁膜等が形成された半導体基板１の表面に、Al−0.5
％Cu合金膜２をスパッタ法により約1.0μｍの厚さに膜
付けする。その上にフォトリソグラフィー工程により微
細なフォトレジストパタン３を形成する。ここで、この
後のフォトレジストパタンの耐ドライエッチング性の向
上を目的として紫外光（UV光）を照射する。
絶縁膜等が形成された半導体基板１の表面に、Al−0.5
％Cu合金膜２をスパッタ法により約1.0μｍの厚さに膜
付けする。その上にフォトリソグラフィー工程により微
細なフォトレジストパタン３を形成する。ここで、この
後のフォトレジストパタンの耐ドライエッチング性の向
上を目的として紫外光（UV光）を照射する。
次に第１図（ｂ）に示すように、フォトレジストパタ
ン３をマスクとしてAl−0.5％Cu合金膜２を反応性イオ
ンエッチング法によりドライエッチングを行ない、Al−
0.5％Cu配線４を形成する。この時、フォトレジストパ
ターン３とAl−0.5％Cu配線４の側壁にはデボジション
膜５が付着している。ドライエッチング条件はBCl3:80S
CCM,Cl2:30SCCM,CHCl3:10SCCMの混合ガスで、エッチン
グ時の圧力は250mTorr,RFパワーは400Wとした。
ン３をマスクとしてAl−0.5％Cu合金膜２を反応性イオ
ンエッチング法によりドライエッチングを行ない、Al−
0.5％Cu配線４を形成する。この時、フォトレジストパ
ターン３とAl−0.5％Cu配線４の側壁にはデボジション
膜５が付着している。ドライエッチング条件はBCl3:80S
CCM,Cl2:30SCCM,CHCl3:10SCCMの混合ガスで、エッチン
グ時の圧力は250mTorr,RFパワーは400Wとした。
次に第１図（ｃ）に示す様に、ドライエッチング終了
後、Cl2ガスによるプラズマ処理にてデポジション膜５
の除去を行なう。この時の条件はCl2:20SCCM,圧力:400m
Torr,RFパワー:100Wで１分間の処理時間とした。
後、Cl2ガスによるプラズマ処理にてデポジション膜５
の除去を行なう。この時の条件はCl2:20SCCM,圧力:400m
Torr,RFパワー:100Wで１分間の処理時間とした。
次に第１図（ｄ）に示すように、酸素系ガスによるア
ッシングを行ないフォトレジストパターン３を除去する
と共に、Al−0.5％Cu配線４のまわりに不動態の膜であ
る酸化アルミニウム膜６を形成した。アッシングにおけ
る条件はO2:250SCCM,CF4:5SCCM,圧力0.6Torr,マイクロ
波パワー1000W,サセプター温度:150℃で行なった。
ッシングを行ないフォトレジストパターン３を除去する
と共に、Al−0.5％Cu配線４のまわりに不動態の膜であ
る酸化アルミニウム膜６を形成した。アッシングにおけ
る条件はO2:250SCCM,CF4:5SCCM,圧力0.6Torr,マイクロ
波パワー1000W,サセプター温度:150℃で行なった。
更に第１図（ｅ）に示すように、プラズマ放電を用い
た化学的気相成長によりプラズマ窒化膜７を0.1μｍ成
長した。成長条件はSiH3:150SCCM,N2:1500SCCM,NH3:50S
CCM,圧力:5Torr,RFパワー430W,電極間隔:10mm,サセプタ
ー温度:350℃で行なった。
た化学的気相成長によりプラズマ窒化膜７を0.1μｍ成
長した。成長条件はSiH3:150SCCM,N2:1500SCCM,NH3:50S
CCM,圧力:5Torr,RFパワー430W,電極間隔:10mm,サセプタ
ー温度:350℃で行なった。
また、前記（ａ）〜（ｄ）間の処理はマルチチャンバ
ータイプのインライン処理として連続して行ない、各工
程間の半導体基板の移送は全て真空中で行なった。
ータイプのインライン処理として連続して行ない、各工
程間の半導体基板の移送は全て真空中で行なった。
第２図はこのようにして形成した半導体基板を大気中
に放置し、アフターコロージョンが発生する迄の時間を
示すグラフである。従来例では36時間以内にアフターコ
ロージョンが発生するが、本実施例では240時間後で
も、アフターコロージョンの発生は全く見られなかっ
た。
に放置し、アフターコロージョンが発生する迄の時間を
示すグラフである。従来例では36時間以内にアフターコ
ロージョンが発生するが、本実施例では240時間後で
も、アフターコロージョンの発生は全く見られなかっ
た。
尚上記実施例では金属膜としてアルミ合金膜を用いた
場合について説明したが、配線のストレスマイグレーシ
ョン及びエレクトロマイグレーション耐性を向上するた
めのアルミ合金膜とバリアメタルとの積層膜でもよい。
この場合、例えば最下層に厚さ500ÅのTi,次に厚さ1000
ÅTiNそしてその上に厚さ10000ÅのAl−0.5％Cu膜を連
続スパッタ法により形成した膜を用いる。そしてこの積
層膜を前記実施例と同様のドライエッチングとCl2ガス
によるプラズマ処理、更に酸素系ガスによるアッシング
を行なうことにより、120時間後でも、アフターコロー
ジョンの発生の無い配線を形成することができた。
場合について説明したが、配線のストレスマイグレーシ
ョン及びエレクトロマイグレーション耐性を向上するた
めのアルミ合金膜とバリアメタルとの積層膜でもよい。
この場合、例えば最下層に厚さ500ÅのTi,次に厚さ1000
ÅTiNそしてその上に厚さ10000ÅのAl−0.5％Cu膜を連
続スパッタ法により形成した膜を用いる。そしてこの積
層膜を前記実施例と同様のドライエッチングとCl2ガス
によるプラズマ処理、更に酸素系ガスによるアッシング
を行なうことにより、120時間後でも、アフターコロー
ジョンの発生の無い配線を形成することができた。
以上説明したように本発明は、アルミニウム合金配線
を形成する工程において、アルミニウム合金膜のドライ
エッチング後に塩素ガス単独のプラズマ処理を施し、更
に酸素系ガスプラズマによるフォトレジストのアッシン
グを行なうことにより、アフターコロージョンを発生さ
せる原因となる塩化アルミニウムや塩素を含んだデポジ
ション膜を完全に除去し、酸素プラズマによってアルミ
合金膜の表面に不動態の酸化アルミニウム膜を形成し、
更に、アフターコロージョンを誘発させる水分とアルミ
ニウム合金配線との接触を完全にさけるためにアルミニ
ウム合金配線上にプラズマCVD膜を成長したので、配線
の腐食を防止できる効果がある。従って、微細配線を用
いる半導体装置の信頼性を向上させることができる。
を形成する工程において、アルミニウム合金膜のドライ
エッチング後に塩素ガス単独のプラズマ処理を施し、更
に酸素系ガスプラズマによるフォトレジストのアッシン
グを行なうことにより、アフターコロージョンを発生さ
せる原因となる塩化アルミニウムや塩素を含んだデポジ
ション膜を完全に除去し、酸素プラズマによってアルミ
合金膜の表面に不動態の酸化アルミニウム膜を形成し、
更に、アフターコロージョンを誘発させる水分とアルミ
ニウム合金配線との接触を完全にさけるためにアルミニ
ウム合金配線上にプラズマCVD膜を成長したので、配線
の腐食を防止できる効果がある。従って、微細配線を用
いる半導体装置の信頼性を向上させることができる。
第１図（ａ）〜（ｅ）は本発明の一実施例を説明するた
めの工程順に示した半導体チップの断面図、第２図は本
発明を実施したAl−0.5％Cu配線の形成された半導体基
板を大気中に放置した場合のアフターコロージョンが発
生する迄の時間を従来例と比較して示した図、第３図
（ａ）〜（ｃ）は従来の技術を説明するための半導体チ
ップの断面図である。 １…半導体基板、２…Al−0.5％Cu合金膜、３…フォト
レジストパタン、４…Al−0.5％Cu配線、５…デポジシ
ョン膜、６…酸化アルミニウム膜、７…プラズマ窒化
膜。
めの工程順に示した半導体チップの断面図、第２図は本
発明を実施したAl−0.5％Cu配線の形成された半導体基
板を大気中に放置した場合のアフターコロージョンが発
生する迄の時間を従来例と比較して示した図、第３図
（ａ）〜（ｃ）は従来の技術を説明するための半導体チ
ップの断面図である。 １…半導体基板、２…Al−0.5％Cu合金膜、３…フォト
レジストパタン、４…Al−0.5％Cu配線、５…デポジシ
ョン膜、６…酸化アルミニウム膜、７…プラズマ窒化
膜。
Claims (2)
- 【請求項１】半導体基板上に金属膜を形成したのち、フ
ォトレジストをマスクとしてドライエッチングを行ない
金属配線を形成し、次に塩素ガスによるプラズマ処理を
行ない前記金属配線の側壁に付着したデポジション膜を
エッチングして除去し、次に酸素系ガスによりフォトレ
ジストのアッシング処理を行なうと共に、前記金属配線
を酸化しその表面に金属酸化膜を形成し、次にプラズマ
放電を用いた化学的気相成長によってパッシベーション
膜を前記金属配線上に形成することを特徴とする半導体
装置の製造方法。 - 【請求項２】金属膜はアルミニウム合金膜またはアルミ
ニウム合金膜とバリアメタルとの積層膜である請求項１
記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2266789A JP2661355B2 (ja) | 1990-10-04 | 1990-10-04 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2266789A JP2661355B2 (ja) | 1990-10-04 | 1990-10-04 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04144136A JPH04144136A (ja) | 1992-05-18 |
| JP2661355B2 true JP2661355B2 (ja) | 1997-10-08 |
Family
ID=17435712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2266789A Expired - Lifetime JP2661355B2 (ja) | 1990-10-04 | 1990-10-04 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2661355B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106887390A (zh) * | 2017-04-06 | 2017-06-23 | 京东方科技集团股份有限公司 | 一种电极制作方法、薄膜晶体管、阵列基板及显示面板 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02165656A (ja) * | 1988-12-20 | 1990-06-26 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1990
- 1990-10-04 JP JP2266789A patent/JP2661355B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106887390A (zh) * | 2017-04-06 | 2017-06-23 | 京东方科技集团股份有限公司 | 一种电极制作方法、薄膜晶体管、阵列基板及显示面板 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04144136A (ja) | 1992-05-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5700740A (en) | Prevention of corrosion of aluminum interconnects by removing corrosion-inducing species | |
| JPH05267157A (ja) | 配線形成法 | |
| JP3236225B2 (ja) | 半導体装置及びその製造方法 | |
| JPH07147271A (ja) | 半導体装置の製造方法 | |
| US6136691A (en) | In situ plasma clean for tungsten etching back | |
| JPH0837165A (ja) | Ｃｖｄ処理により生成された合金の後堆積除去を有する金属ｃｖｄプロセス | |
| JP2891952B2 (ja) | 半導体装置の製造方法 | |
| US6057230A (en) | Dry etching procedure and recipe for patterning of thin film copper layers | |
| US7125809B1 (en) | Method and material for removing etch residue from high aspect ratio contact surfaces | |
| JP2661355B2 (ja) | 半導体装置の製造方法 | |
| JPH0786255A (ja) | アルミニウム系金属パターンの形成方法 | |
| JP3324466B2 (ja) | 金属配線のドライエッチング方法 | |
| JP3199945B2 (ja) | 半導体装置の製造方法およびその製造装置 | |
| JPH08111420A (ja) | 半導体装置の製造方法及び製造装置 | |
| US6376156B1 (en) | Prevent defocus issue on wafer with tungsten coating on back-side | |
| JP2002158213A (ja) | 半導体装置の製造方法 | |
| JPH06232093A (ja) | 半導体装置の製造方法 | |
| JP4207284B2 (ja) | 半導体装置の製造方法 | |
| JPH02111867A (ja) | シリコン基体への金属の堆積方法 | |
| JP2708019B2 (ja) | コンタクトホール形成方法 | |
| KR0141172B1 (ko) | 금속배선 형성방법 | |
| JPH08288255A (ja) | 半導体装置の製造方法 | |
| JP2708018B2 (ja) | コンタクトホール形成方法 | |
| JP3418162B2 (ja) | ＴｉＮおよびＳｉＯ２材料のエッチング方法およびターミナル・ビアの形成方法 | |
| JPH04164321A (ja) | 半導体装置の製造方法 |