JPH0837165A - Ｃｖｄ処理により生成された合金の後堆積除去を有する金属ｃｖｄプロセス - Google Patents
Ｃｖｄ処理により生成された合金の後堆積除去を有する金属ｃｖｄプロセスInfo
- Publication number
- JPH0837165A JPH0837165A JP7019272A JP1927295A JPH0837165A JP H0837165 A JPH0837165 A JP H0837165A JP 7019272 A JP7019272 A JP 7019272A JP 1927295 A JP1927295 A JP 1927295A JP H0837165 A JPH0837165 A JP H0837165A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- metal
- metal contact
- alloy
- adhesion layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 238000000034 method Methods 0.000 title claims abstract description 49
- 229910052751 metal Inorganic materials 0.000 title claims abstract description 48
- 239000002184 metal Substances 0.000 title claims abstract description 48
- 229910045601 alloy Inorganic materials 0.000 title claims abstract description 22
- 239000000956 alloy Substances 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 claims abstract description 17
- 230000002093 peripheral effect Effects 0.000 claims abstract description 15
- 230000008021 deposition Effects 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 9
- 239000010410 layer Substances 0.000 claims description 129
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 33
- 239000010936 titanium Substances 0.000 claims description 33
- 229910052719 titanium Inorganic materials 0.000 claims description 33
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 30
- 239000010937 tungsten Substances 0.000 claims description 30
- 229910052721 tungsten Inorganic materials 0.000 claims description 28
- 238000005229 chemical vapour deposition Methods 0.000 claims description 20
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 17
- 238000000151 deposition Methods 0.000 claims description 16
- 239000011241 protective layer Substances 0.000 claims description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052710 silicon Inorganic materials 0.000 claims description 10
- 239000010703 silicon Substances 0.000 claims description 10
- 235000012239 silicon dioxide Nutrition 0.000 claims description 9
- 239000000377 silicon dioxide Substances 0.000 claims description 9
- 238000011109 contamination Methods 0.000 claims description 5
- 239000002245 particle Substances 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 claims description 4
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 230000000873 masking effect Effects 0.000 claims 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-M Fluoride anion Chemical compound [F-] KRHYYFGTRYWZRS-UHFFFAOYSA-M 0.000 claims 1
- 239000003795 chemical substances by application Substances 0.000 claims 1
- 239000000376 reactant Substances 0.000 claims 1
- 238000004519 manufacturing process Methods 0.000 abstract 1
- 238000000926 separation method Methods 0.000 abstract 1
- 235000012431 wafers Nutrition 0.000 description 23
- 238000005240 physical vapour deposition Methods 0.000 description 14
- 239000004020 conductor Substances 0.000 description 11
- 239000007789 gas Substances 0.000 description 6
- 230000032798 delamination Effects 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 3
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910001069 Ti alloy Inorganic materials 0.000 description 2
- 229910001080 W alloy Inorganic materials 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000003628 erosive effect Effects 0.000 description 2
- 229910052731 fluorine Inorganic materials 0.000 description 2
- 239000011737 fluorine Substances 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 239000002243 precursor Substances 0.000 description 2
- 229910001295 No alloy Inorganic materials 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 238000009616 inductively coupled plasma Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
- C23F4/00—Processes for removing metallic material from surfaces, not provided for in group C23F1/00 or C23F3/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Plasma & Fusion (AREA)
- Materials Engineering (AREA)
- Mechanical Engineering (AREA)
- Metallurgy (AREA)
- Organic Chemistry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【目的】 半導体構造に金属ＣＶＤを施す場合、後のス
テップにおいて金属層の離層原因となる合金を効率良く
除去し、プロセス歩留りを改善する。 【構成】 下地層（７０）、上記下地層（７０）を覆う
相対的に薄い金属付着層（８０）および上記付着層（８
０）の上にある相対的に厚い金属コンタクト層を有する
半導体加工部材（６０）であって、上記加工部材（６
０）の端部（６５）付近の上記付着層（８０）の周辺部
が露出し、金属コンタクト層の堆積中に形成される合金
（１００）を含み、当該方法は上記加工部材（６０）を
エッチング剤に晒し、金属コンタクト層の相対的に割合
の小さい部分と、上記合金（１００）の相対的に割合の
大きい部分を除去する。
テップにおいて金属層の離層原因となる合金を効率良く
除去し、プロセス歩留りを改善する。 【構成】 下地層（７０）、上記下地層（７０）を覆う
相対的に薄い金属付着層（８０）および上記付着層（８
０）の上にある相対的に厚い金属コンタクト層を有する
半導体加工部材（６０）であって、上記加工部材（６
０）の端部（６５）付近の上記付着層（８０）の周辺部
が露出し、金属コンタクト層の堆積中に形成される合金
（１００）を含み、当該方法は上記加工部材（６０）を
エッチング剤に晒し、金属コンタクト層の相対的に割合
の小さい部分と、上記合金（１００）の相対的に割合の
大きい部分を除去する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体構造上の金属の
化学蒸着（ＣＶＤ）法に関し、特に、下地金属層を浸食
しがちの金属先駆ガス(precursor gas) を用いた、金属
ＣＶＤ処理に関する。
化学蒸着（ＣＶＤ）法に関し、特に、下地金属層を浸食
しがちの金属先駆ガス(precursor gas) を用いた、金属
ＣＶＤ処理に関する。
【０００２】
【従来の技術】マイクロエレクトロニック半導体構造の
一定のタイプは、多結晶シリコン、シリコン、アルミニ
ウム、タングステン等のような導電材料から成る複数の
相互接続された導体層を有する。導体層は、二酸化珪素
のような絶縁材料から成る絶縁層によって分離されてい
る。一対の導体層間の相互接続は、半導体ウエハ２２上
の下部導体層２０を覆う絶縁層１５を貫通したコンタク
ト開口１０（図１参照）をエッチングすることにより、
上部導体層の形成前に提供される。上部導体層２０は、
通常はシリコンまたは多結晶シリコンである（あるい
は、上部導体層２０は、ウエハ２２および結晶シリコン
である。）。通常、二酸化珪素絶縁層１５は約２０００
オングストロームの膜厚であるが、一方、コンタクト開
口１０は約５００オングストロームの幅である。コンタ
クト開口１５は、深くて狭い傾向にある。それゆえ、金
属コンタクト層で完全に埋めるのは少し困難である。タ
ングステンＣＶＤが深くて狭いコンタクト開口１５を数
多くの他の金属やプロセスよりも良好に完全に埋めるの
に役立つことから、コンタクト開口１５を埋めるのは、
タングステンコンタクト層２５の化学蒸着（ＣＶＤ）で
行なうのが好ましい。
一定のタイプは、多結晶シリコン、シリコン、アルミニ
ウム、タングステン等のような導電材料から成る複数の
相互接続された導体層を有する。導体層は、二酸化珪素
のような絶縁材料から成る絶縁層によって分離されてい
る。一対の導体層間の相互接続は、半導体ウエハ２２上
の下部導体層２０を覆う絶縁層１５を貫通したコンタク
ト開口１０（図１参照）をエッチングすることにより、
上部導体層の形成前に提供される。上部導体層２０は、
通常はシリコンまたは多結晶シリコンである（あるい
は、上部導体層２０は、ウエハ２２および結晶シリコン
である。）。通常、二酸化珪素絶縁層１５は約２０００
オングストロームの膜厚であるが、一方、コンタクト開
口１０は約５００オングストロームの幅である。コンタ
クト開口１５は、深くて狭い傾向にある。それゆえ、金
属コンタクト層で完全に埋めるのは少し困難である。タ
ングステンＣＶＤが深くて狭いコンタクト開口１５を数
多くの他の金属やプロセスよりも良好に完全に埋めるの
に役立つことから、コンタクト開口１５を埋めるのは、
タングステンコンタクト層２５の化学蒸着（ＣＶＤ）で
行なうのが好ましい。
【０００３】しかし、タングステンは二酸化珪素絶縁層
１５は良く付着せず、さらに、下地シリコン導電層２０
と共に比較的に高抵抗のショットキー障壁コンタクトを
形成してしまう。
１５は良く付着せず、さらに、下地シリコン導電層２０
と共に比較的に高抵抗のショットキー障壁コンタクトを
形成してしまう。
【０００４】高コンタクト抵抗および弱い付着の問題
は、コンタクト層２５のＣＶＤ前に、下にある(underly
ing)チタニウム付着層３０の物理蒸着（ＰＶＤ）により
処理される(addressed) 。付着層３０は、約１００オン
グストロームから約２００オングストロームの間の膜厚
であることが好ましい。チタニウム付着層３０は、下に
あるシリコン導体層２０と良好に付着し、シリコン導体
層２０に対し低い接触抵抗を与える。しかし、タングス
テンＣＶＤプロセスが、チタン付着層３０と反応しチタ
ン、タングステン及びフッ素の合金を形成するタングス
テンヘクサフルオライド（ＷＦ6 ）のようなタングステ
ン先駆ガス(precursor gas) を用いるという点で、この
方式は別の問題を引き起こす。タングステンＣＶＤプロ
セスにおける、そのような浸食からチタン付着層３０を
保護する為、タングステン層２５をＣＶＤで形成する前
にチタン層３０上に、ＰＶＤにより窒化チタン保護層３
５が形成される。窒化チタン保護層３５は約５００から
１０００オングストロームの膜厚で形成されることが好
ましく、後続するタングステンＣＶＤプロセス間に導入
されるＷＦ6 ガスによる浸食に対し相対的に免疫性があ
る。窒化チタン層３５は、下にあるチタン層３０、上に
あるタングステンコンタクト層２５とオーミック接触を
形成する。
は、コンタクト層２５のＣＶＤ前に、下にある(underly
ing)チタニウム付着層３０の物理蒸着（ＰＶＤ）により
処理される(addressed) 。付着層３０は、約１００オン
グストロームから約２００オングストロームの間の膜厚
であることが好ましい。チタニウム付着層３０は、下に
あるシリコン導体層２０と良好に付着し、シリコン導体
層２０に対し低い接触抵抗を与える。しかし、タングス
テンＣＶＤプロセスが、チタン付着層３０と反応しチタ
ン、タングステン及びフッ素の合金を形成するタングス
テンヘクサフルオライド（ＷＦ6 ）のようなタングステ
ン先駆ガス(precursor gas) を用いるという点で、この
方式は別の問題を引き起こす。タングステンＣＶＤプロ
セスにおける、そのような浸食からチタン付着層３０を
保護する為、タングステン層２５をＣＶＤで形成する前
にチタン層３０上に、ＰＶＤにより窒化チタン保護層３
５が形成される。窒化チタン保護層３５は約５００から
１０００オングストロームの膜厚で形成されることが好
ましく、後続するタングステンＣＶＤプロセス間に導入
されるＷＦ6 ガスによる浸食に対し相対的に免疫性があ
る。窒化チタン層３５は、下にあるチタン層３０、上に
あるタングステンコンタクト層２５とオーミック接触を
形成する。
【０００５】
【発明が解決しようとする課題】しかし、窒化チタン保
護層３５はチタン層３０の全てを覆うものではない。問
題は、最初にチタン層、次に窒化チタン保護層３５とい
うＰＶＤ堆積中に、図２に示された円形クランプリング
４０が、所定位置でウエハ２２を保持し、かつウエハ２
２及びＰＶＤ反応炉内のウエハステージ間に良好な熱接
触を与える為に、ウエハ端部２４付近のウエハ２２の周
辺を覆うことである。チタンはクランプリング４０の下
方に入り込んでいるが、窒化チタンはその下でより少な
い程度に入り込んでいる。その結果、チタン付着層３０
はかなりの距離（約０．１ｍｍ）だけクランプリングの
下にあるが、窒化チタン保護層３５は、本質的に、図２
に示されるように、クランプリング４０の端部で止って
いる。これが、窒化チタン層３５により保護されていな
いチタン付着層３０の周辺環帯(peripheral annulus)を
残し、この保護されていない環帯３０ａは約０．１ｍｍ
の幅である。
護層３５はチタン層３０の全てを覆うものではない。問
題は、最初にチタン層、次に窒化チタン保護層３５とい
うＰＶＤ堆積中に、図２に示された円形クランプリング
４０が、所定位置でウエハ２２を保持し、かつウエハ２
２及びＰＶＤ反応炉内のウエハステージ間に良好な熱接
触を与える為に、ウエハ端部２４付近のウエハ２２の周
辺を覆うことである。チタンはクランプリング４０の下
方に入り込んでいるが、窒化チタンはその下でより少な
い程度に入り込んでいる。その結果、チタン付着層３０
はかなりの距離（約０．１ｍｍ）だけクランプリングの
下にあるが、窒化チタン保護層３５は、本質的に、図２
に示されるように、クランプリング４０の端部で止って
いる。これが、窒化チタン層３５により保護されていな
いチタン付着層３０の周辺環帯(peripheral annulus)を
残し、この保護されていない環帯３０ａは約０．１ｍｍ
の幅である。
【０００６】最初にチタン、次に窒化チタンの物理蒸着
ステップが、複数反応炉処理システムにおける異なる反
応チャンバで、連続して行なわれる場合、この保護され
ていない或いは露出した、チタン層３０の部分は一層大
きくなりがちである。この問題は、ＰＶＤシステムのウ
エハ処理装置における位置決めの不正確さによる、ウエ
ハ２２の不整列に起因する。特に、複数の反応炉システ
ムにおけるウエハ処理装置は、ウエハを先較正位置決め
情報を用いる反応チャンバに搬送する。位置の較正は、
連続プロセスステップの異なるチャンバの各々におい
て、それに対し窒化チタン保護層３５の不整列の為、チ
タン層３０のより大きな部分を露出させて、同一ウエハ
を同一の相対位置に配置するために、常に十分とは限ら
ない。そのような場合、露出した部分３０ａは環帯とい
うより、三日月形になる。そして、この最大幅は、１ｍ
ｍから２ｍｍ程度(on the order of) になる。
ステップが、複数反応炉処理システムにおける異なる反
応チャンバで、連続して行なわれる場合、この保護され
ていない或いは露出した、チタン層３０の部分は一層大
きくなりがちである。この問題は、ＰＶＤシステムのウ
エハ処理装置における位置決めの不正確さによる、ウエ
ハ２２の不整列に起因する。特に、複数の反応炉システ
ムにおけるウエハ処理装置は、ウエハを先較正位置決め
情報を用いる反応チャンバに搬送する。位置の較正は、
連続プロセスステップの異なるチャンバの各々におい
て、それに対し窒化チタン保護層３５の不整列の為、チ
タン層３０のより大きな部分を露出させて、同一ウエハ
を同一の相対位置に配置するために、常に十分とは限ら
ない。そのような場合、露出した部分３０ａは環帯とい
うより、三日月形になる。そして、この最大幅は、１ｍ
ｍから２ｍｍ程度(on the order of) になる。
【０００７】後に、タングステンコンタクト層２５のＣ
ＶＤ形成の間、保護されていないチタン周辺環帯（又は
三日月）３０ａは、タングステンＣＶＤプロセス間に導
入されたＷＦ6 により浸食される。ｘ、ｙを化学分析に
より決定し得る場合、これが、チタン、タングステン及
びフッ素の合金であるＴｉＷx Ｆy を形成する。チタン
環状周辺部３０ａ付近では、下にある二酸化珪素層１５
まで、この合金が入り込む傾向にあり、これが、端部３
０ｂから始まるチタン層３０の離層を生じさせる。後の
処理ステップの間、この離層はＴｉＷx Ｆy 粒子汚染を
形成し、プロセス歩留りを大きく低下させる。このよう
な汚染を防止する方法はないようである。
ＶＤ形成の間、保護されていないチタン周辺環帯（又は
三日月）３０ａは、タングステンＣＶＤプロセス間に導
入されたＷＦ6 により浸食される。ｘ、ｙを化学分析に
より決定し得る場合、これが、チタン、タングステン及
びフッ素の合金であるＴｉＷx Ｆy を形成する。チタン
環状周辺部３０ａ付近では、下にある二酸化珪素層１５
まで、この合金が入り込む傾向にあり、これが、端部３
０ｂから始まるチタン層３０の離層を生じさせる。後の
処理ステップの間、この離層はＴｉＷx Ｆy 粒子汚染を
形成し、プロセス歩留りを大きく低下させる。このよう
な汚染を防止する方法はないようである。
【０００８】そこで本発明は、離層の原因となる合金を
効率良く除去することにより、プロセス歩留りの改善を
目的とする。
効率良く除去することにより、プロセス歩留りの改善を
目的とする。
【０００９】
【課題を解決するための手段および作用】本発明は、下
地層、上記下地層を覆う相対的に薄い金属付着層および
上記付着層の上にある相対的に厚い金属コンタクト層を
有する半導体加工部材であって、上記加工部材端部付近
の上記付着層の周辺部が露出し、金属コンタクト層の堆
積中に形成される合金を含み、当該方法は上記加工部材
をエッチング剤に晒し、金属コンタクト層の相対的に割
合の小さい部分と、上記合金の相対的に割合の大きい部
分を除去する。
地層、上記下地層を覆う相対的に薄い金属付着層および
上記付着層の上にある相対的に厚い金属コンタクト層を
有する半導体加工部材であって、上記加工部材端部付近
の上記付着層の周辺部が露出し、金属コンタクト層の堆
積中に形成される合金を含み、当該方法は上記加工部材
をエッチング剤に晒し、金属コンタクト層の相対的に割
合の小さい部分と、上記合金の相対的に割合の大きい部
分を除去する。
【００１０】
【実施例】本発明の好適プロセスを参照して、本発明を
説明する。図３を参照して、周辺端部６５を有するシリ
コン半導体ウエハ６０は、上に位置する二酸化珪素絶縁
層７０を有し、ある場合において、通常、例えば２００
０から５０００オングストロームの膜厚範囲内にある。
ウエハ６０は物理蒸着（ＰＶＤ）反応炉（図示せず）内
に配置され、クランプリング７５（点線）により所定位
置に保持されている。第１に、チタンの付着層８０はＰ
ＶＤにより、１００から２００オングストロームの膜厚
まで堆積される。その後、窒化チタンの保護層８５がそ
の上にＰＶＤにより５００から１０００オングストロー
ムの膜厚まで堆積される。
説明する。図３を参照して、周辺端部６５を有するシリ
コン半導体ウエハ６０は、上に位置する二酸化珪素絶縁
層７０を有し、ある場合において、通常、例えば２００
０から５０００オングストロームの膜厚範囲内にある。
ウエハ６０は物理蒸着（ＰＶＤ）反応炉（図示せず）内
に配置され、クランプリング７５（点線）により所定位
置に保持されている。第１に、チタンの付着層８０はＰ
ＶＤにより、１００から２００オングストロームの膜厚
まで堆積される。その後、窒化チタンの保護層８５がそ
の上にＰＶＤにより５００から１０００オングストロー
ムの膜厚まで堆積される。
【００１１】図３は、チタンの幾らかがＰＶＤクランプ
リング７５の下方に入り込み、チタン付着層８０がクラ
ンプリング７５の下方に周辺環帯８０ａを有することを
示す。窒化チタンは、クランプリング７５の下方に著し
くは入り込まず、そのため、チタン層８０の周辺環帯８
０ａが露出する。周辺環帯８０ａの幅Ｗは、ある場合に
は約０．１から０．５ｍｍの範囲内にある。ある実施例
では、チタン層３０のＰＶＤは、圧力：０．００３Torr
でチタンを、１５秒間、２０リットル容積チャンバ内
で、６００オングストローム／分の速度で、スパッタリ
ングすることにより実行される。
リング７５の下方に入り込み、チタン付着層８０がクラ
ンプリング７５の下方に周辺環帯８０ａを有することを
示す。窒化チタンは、クランプリング７５の下方に著し
くは入り込まず、そのため、チタン層８０の周辺環帯８
０ａが露出する。周辺環帯８０ａの幅Ｗは、ある場合に
は約０．１から０．５ｍｍの範囲内にある。ある実施例
では、チタン層３０のＰＶＤは、圧力：０．００３Torr
でチタンを、１５秒間、２０リットル容積チャンバ内
で、６００オングストローム／分の速度で、スパッタリ
ングすることにより実行される。
【００１２】図４に示されるように、次のステップは、
ＣＶＤ処理によりタングステンのコンタクト層９０を約
２０００から５０００オングストロームの膜厚まで堆積
することである。このステップは、ウエハ端部付近のタ
ングステン堆積を抑制する為に（そうしないと、後の処
理ステップで離層の原因となる）、ウエハの周辺環帯９
５をマスク或いは陰にする(shadows) マスクリング９３
を用いたＣＶＤ反応炉（図示せず）内で行なわれる。こ
のステップは、タングステンヘクサフルオライド（ＷＦ
6 ）ガス及び水素ガスをＣＶＤ反応炉の中に導入するこ
とにより実行される。このステップの間、露出したチタ
ン周辺環帯８０ａは、ＷＦ6 により浸食される。ＷＦ6
ガスはマスクリング９３の下方に入り込み、露出したチ
タン環帯８０ａ内で、ＴｉＷx Ｆy から成る、合金化領
域を生成する。合金化領域１００の大きさは、露出した
チタン周辺環帯８０ａの幅により決定される。
ＣＶＤ処理によりタングステンのコンタクト層９０を約
２０００から５０００オングストロームの膜厚まで堆積
することである。このステップは、ウエハ端部付近のタ
ングステン堆積を抑制する為に（そうしないと、後の処
理ステップで離層の原因となる）、ウエハの周辺環帯９
５をマスク或いは陰にする(shadows) マスクリング９３
を用いたＣＶＤ反応炉（図示せず）内で行なわれる。こ
のステップは、タングステンヘクサフルオライド（ＷＦ
6 ）ガス及び水素ガスをＣＶＤ反応炉の中に導入するこ
とにより実行される。このステップの間、露出したチタ
ン周辺環帯８０ａは、ＷＦ6 により浸食される。ＷＦ6
ガスはマスクリング９３の下方に入り込み、露出したチ
タン環帯８０ａ内で、ＴｉＷx Ｆy から成る、合金化領
域を生成する。合金化領域１００の大きさは、露出した
チタン周辺環帯８０ａの幅により決定される。
【００１３】一実施例において、タングステンＣＶＤプ
ロセスは、商業的に利用可能なプラズマＣＶＤ反応炉の
中で、チャンバ圧：８０トール、チャンバ容積：５リッ
トル、温度４５０℃、タングステンヘクサフルオライド
流量：７５sccm、水素流量：１０００sccmで、熱分解的
に実行される。
ロセスは、商業的に利用可能なプラズマＣＶＤ反応炉の
中で、チャンバ圧：８０トール、チャンバ容積：５リッ
トル、温度４５０℃、タングステンヘクサフルオライド
流量：７５sccm、水素流量：１０００sccmで、熱分解的
に実行される。
【００１４】図５は、本発明のプロセスにおける仕上ス
テップを図示し、その中で、図４の構造は、十分な質量
流速、十分な反応エネルギー、および十分な時間で、Ｎ
Ｆ３のようなエッチャントガスに露出され、きちんと十
分に露出材料がエッチング除去（ｅｔｃｈ ａｗａｙ）
でき、合金化領域１００が除去される。このステップ
の間、ウエハ６０はマスクリング９３よりかなり低いと
ころまで移動され、マスクリング９３はウエハ周辺付近
のエッチングプロセスを妨害しない。チタン層８０は１
００から２００オングストロームの間の膜厚なので、約
５００オングストロームの材料を除去することによりオ
ーバエッチし、合金化領域１００の完全な除去を保証す
ることが好ましい。
テップを図示し、その中で、図４の構造は、十分な質量
流速、十分な反応エネルギー、および十分な時間で、Ｎ
Ｆ３のようなエッチャントガスに露出され、きちんと十
分に露出材料がエッチング除去（ｅｔｃｈ ａｗａｙ）
でき、合金化領域１００が除去される。このステップ
の間、ウエハ６０はマスクリング９３よりかなり低いと
ころまで移動され、マスクリング９３はウエハ周辺付近
のエッチングプロセスを妨害しない。チタン層８０は１
００から２００オングストロームの間の膜厚なので、約
５００オングストロームの材料を除去することによりオ
ーバエッチし、合金化領域１００の完全な除去を保証す
ることが好ましい。
【００１５】このエッチングステップは約５００オング
ストロームのタングステンをタングステン層９０から除
去するが、除去された量は、タングステン層の最初の膜
厚に対する率としては(as a fraction) 非常に小さいの
で（即ち、２０００から５０００オングストローム）、
タングステン層９０の残りの膜厚の均一性において結果
として生じる劣化は無視できる。（ある実施例におい
て、この最後のエッチングステップのエッチング均一性
は約＋−１０％）。図５は、この最終エッチングステッ
プで除去される、タングステン層９０の比較的に小さな
率を表示するため、タングステン層９０の最初の境界線
を鎖線（phantom line）で表示する。
ストロームのタングステンをタングステン層９０から除
去するが、除去された量は、タングステン層の最初の膜
厚に対する率としては(as a fraction) 非常に小さいの
で（即ち、２０００から５０００オングストローム）、
タングステン層９０の残りの膜厚の均一性において結果
として生じる劣化は無視できる。（ある実施例におい
て、この最後のエッチングステップのエッチング均一性
は約＋−１０％）。図５は、この最終エッチングステッ
プで除去される、タングステン層９０の比較的に小さな
率を表示するため、タングステン層９０の最初の境界線
を鎖線（phantom line）で表示する。
【００１６】合金化領域１００の除去に伴い、後のプロ
セスステップでは合金粒子汚染は存在しない。
セスステップでは合金粒子汚染は存在しない。
【００１７】一実施例において、図５に描画された最終
エッチングステップは、誘導結合プラズマＣＶＤ反応炉
の中で、チャンバ容積：５リットル、圧力０．３トー
ル、ＮＦ3 の質量流速：１５０sccm（標準立方センチメ
ートル／分）、印加ＲＦ電力：３００ワット、ＲＦ周波
数：１３．５６ＭＨｚ、持続期間：２秒、温度：４７５
℃の下で実行された。
エッチングステップは、誘導結合プラズマＣＶＤ反応炉
の中で、チャンバ容積：５リットル、圧力０．３トー
ル、ＮＦ3 の質量流速：１５０sccm（標準立方センチメ
ートル／分）、印加ＲＦ電力：３００ワット、ＲＦ周波
数：１３．５６ＭＨｚ、持続期間：２秒、温度：４７５
℃の下で実行された。
【００１８】後堆積(post-deposition) エッチングステ
ップの間隔は、除去する材料の量を変えるべく変化す
る。例えば、窒化チタン保護層８５の幾分かは、次の後
堆積エッチングステップに残り、一方、他の実施例にお
いて、タングステン層９０の直接は下に存在しない、露
出した窒化チタン層８５の全部が除去されるように、持
続期間が増大される。
ップの間隔は、除去する材料の量を変えるべく変化す
る。例えば、窒化チタン保護層８５の幾分かは、次の後
堆積エッチングステップに残り、一方、他の実施例にお
いて、タングステン層９０の直接は下に存在しない、露
出した窒化チタン層８５の全部が除去されるように、持
続期間が増大される。
【００１９】
【発明の効果】本発明は、以上説明したように構成され
ているので、半導体構造に金属ＣＶＤを施す場合、後の
ステップにおいて金属層の離層原因となる合金を効率良
く除去することができ、プロセス歩留りが改善される。
ているので、半導体構造に金属ＣＶＤを施す場合、後の
ステップにおいて金属層の離層原因となる合金を効率良
く除去することができ、プロセス歩留りが改善される。
【図面の簡単な説明】
【図１】絶縁層を貫通するコンタクト開口を含む、半導
体構造の側断面図。
体構造の側断面図。
【図２】図１の構造を作製する為の物理蒸着ステップを
図示する、図１に対応した側断面図。
図示する、図１に対応した側断面図。
【図３】本発明との関係で実施されたＰＶＤステップに
よる、チタン付着層及び窒化チタン保護層間の異なる不
整列を伴う半導体構造のウエハ端部周辺での断面図。
よる、チタン付着層及び窒化チタン保護層間の異なる不
整列を伴う半導体構造のウエハ端部周辺での断面図。
【図４】本発明による、タングステンコンタクト層のＣ
ＶＤ堆積後の図３に対応するウエハ端部周辺での半導体
構造の断面図。
ＶＤ堆積後の図３に対応するウエハ端部周辺での半導体
構造の断面図。
【図５】タングステンＣＶＤプロセスにより形成された
合金の、堆積後のエッチ除去の後、図４に対応した半導
体構造のウエハ端部周辺での断面図。
合金の、堆積後のエッチ除去の後、図４に対応した半導
体構造のウエハ端部周辺での断面図。
１０…コンタクト開口、１５…絶縁層、２０…導体層、
２２…ウエハ、２５…タングステンコンタクト層、３０
…チタン付着層、３５…窒化チタン保護層、４０…クラ
ンプリング、６０…半導体ウエハ、６５…周辺端、７０
…二酸化珪素絶縁層、７５…クランプリング、８０…チ
タン付着層、８５…保護層、９０…コンタクト層、９３
…マスクリング、９５…周辺環帯、１００…合金化領
域。
２２…ウエハ、２５…タングステンコンタクト層、３０
…チタン付着層、３５…窒化チタン保護層、４０…クラ
ンプリング、６０…半導体ウエハ、６５…周辺端、７０
…二酸化珪素絶縁層、７５…クランプリング、８０…チ
タン付着層、８５…保護層、９０…コンタクト層、９３
…マスクリング、９５…周辺環帯、１００…合金化領
域。
Claims (20)
- 【請求項１】 下地層、前記下地層上の金属付着層、お
よび前記付着層を覆う金属コンタクト層を有する半導体
加工部材を処理する際に合金の粒子汚染を減少する方法
であって、前記加工部材の端部付近に前記付着層の周辺
部が露出しており、前記金属コンタクト層の堆積中に形
成される合金を含む前記方法において、 前記加工部材をエッチング剤(an etching agent)に晒し
(subjecting)、前記金属コンタクト層の一部(a portion
of)および少なくとも前記合金の一部を除去する方法。 - 【請求項２】 前記金属コンタクト層は前記金属付着層
より厚く、もって、エッチング剤に晒すステップが前記
合金の大部分と前記金属コンタクト層のより少ない部分
を除去する請求項１記載の方法。 - 【請求項３】 前記エッチング剤は、ＮＦ3 を含む請求
項１記載の方法。 - 【請求項４】 前記下地層は二酸化珪素を含み、前記付
着層はチタンを含む請求項１記載の方法。 - 【請求項５】 前記金属コンタクト層は、前記金属付着
層の厚さの５倍を越えるような厚さである請求項２記載
の方法。 - 【請求項６】 無絶縁層(non-insulating layer)、前記
半導体層のコンタクト部が露出するコンタクト開口を有
し前記無絶縁層を覆う絶縁層、前記無絶縁層上および前
記無絶縁層上のコンタクト部上の金属付着層、および前
記付着層を覆う金属コンタクト層を有する半導体加工部
材を処理する際に合金の粒子汚染を減少する方法であっ
て、前記加工部材の端部付近に前記付着層の周辺部が露
出されており、前記金属コンタクト層の堆積中に形成さ
れる合金を含む前記方法において、 前記加工部材をエッチング剤に晒し、前記金属コンタク
ト層の一部および少なくとも前記合金の一部を除去する
方法。 - 【請求項７】 前記金属コンタクト層は前記金属付着層
より厚くなっており、もって、前記エッチング剤に晒す
ステップは大きな比率の前記合金、および、より小さな
比率の前記金属コンタクト層を除去する請求項６記載の
方法。 - 【請求項８】 前記エッチング剤はＮＦ3 を含む請求項
６記載の方法。 - 【請求項９】 前記無絶縁層は、(a) シリコン, (b) 多
結晶シリコン, (c)アルミニウム、(d) タングステンの
一つを含み、 前記絶縁層は二酸化珪素を含み、 前記付着層はチタニウムを含む請求項６記載の方法。 - 【請求項１０】 前記加工部材は、前記付着層および前
記金属コンタクト層との間に、窒化チタン(titanium ni
tride)の保護層を更に有する請求項９記載の方法。 - 【請求項１１】 前記金属コンタクト層は、前記金属付
着層の厚さの５倍を越えるような厚さである請求項７記
載の方法。 - 【請求項１２】 半導体ウエハを処理する方法であっ
て、前記ウエハの無絶縁層上に絶縁層を形成する形成ス
テップと、 前記絶縁層上に金属付着層を堆積し、それから、前記ウ
エハの周端部上のクランプで前記ウエハを保持する間に
前記付着層上に導電保護層を堆積し前記付着層の周辺部
が前記保護層に覆われない状態にする第１堆積ステップ
と、 前記露出した(uncovered) 付着層の周辺部を浸食する(a
ttack)反応物質を生成するガスを用いて、前記付着層上
にコンタクト金属層を化学蒸着法により堆積し、前記付
着層内に合金を形成する第２堆積ステップと、 前記ウエハをエッチング剤に露出させ、前記コンタクト
金属層の一部および少なくとも前記合金の一部を除去す
る露出ステップと、を有する方法。 - 【請求項１３】 前記金属コンタクト層は前記金属付着
層より厚くなっており、もって、前記露出ステップは大
きな比率の前記合金、および、より小さな比率の前記金
属コンタクト層を除去する請求項１２記載の方法。 - 【請求項１４】 前記第２堆積ステップに先立ち、前記
ウエハ端部付近の前記金属コンタクト層の堆積部を抑制
する(suppress)ように前記ウエハの周辺端付近のマスキ
ングリングを置き、前記露出ステップに先立ち、前記ウ
エハから前記マスキングリングを回収する、請求項１２
記載の方法。 - 【請求項１５】 前記ウエハはシリコンであり、前記絶
縁層は二酸化珪素であり、前記付着層はチタニウムであ
り、前記コンタクト層はタングステンである請求項１２
記載の方法。 - 【請求項１６】 前記無絶縁層は、(a) シリコン, (b)
多結晶シリコン, (c) アルミニウム、(d) タングステン
の一つを含む、請求項１５記載の方法。 - 【請求項１７】 前記無絶縁層は、前記ウエハのシリコ
ン表面を有する請求項１５記載の方法。 - 【請求項１８】 前記ガスは、フッ化タングステン(tun
gsten fluoride) ガスを有する請求項１２記載の方法。 - 【請求項１９】 前記露出ステップは、前記付着層の約
５００オングストロームを除去する請求項１２記載の方
法。 - 【請求項２０】 前記金属コンタクト層は、前記金属付
着層の厚さの５倍を越えるような厚さである請求項１３
記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/192,686 US5413669A (en) | 1994-02-07 | 1994-02-07 | Metal CVD process with post-deposition removal of alloy produced by CVD process |
| US08/192686 | 1994-02-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0837165A true JPH0837165A (ja) | 1996-02-06 |
Family
ID=22710661
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7019272A Withdrawn JPH0837165A (ja) | 1994-02-07 | 1995-02-07 | Ｃｖｄ処理により生成された合金の後堆積除去を有する金属ｃｖｄプロセス |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5413669A (ja) |
| EP (1) | EP0666588A3 (ja) |
| JP (1) | JPH0837165A (ja) |
| KR (1) | KR100219967B1 (ja) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5620615A (en) * | 1994-05-13 | 1997-04-15 | Micron Technology, Inc. | Method of etching or removing W and WSix films |
| JP3942672B2 (ja) * | 1996-04-12 | 2007-07-11 | キヤノンアネルバ株式会社 | 基板処理方法および基板処理装置 |
| US6127269A (en) * | 1996-11-12 | 2000-10-03 | Taiwan Semiconductor Manufacturing Company | Method for enhancing sheet resistance uniformity of chemical vapor deposited (CVD) tungsten silicide layers |
| TW365691B (en) * | 1997-02-05 | 1999-08-01 | Samsung Electronics Co Ltd | Method for etching Pt film of semiconductor device |
| US5994775A (en) * | 1997-09-17 | 1999-11-30 | Lsi Logic Corporation | Metal-filled via/contact opening with thin barrier layers in integrated circuit structure for fast response, and process for making same |
| US6103633A (en) * | 1997-11-24 | 2000-08-15 | Taiwan Semiconductor Manufacturing Company | Method for cleaning metal precipitates in semiconductor processes |
| CN1187978C (zh) * | 1998-10-07 | 2005-02-02 | 索尼公司 | 编码设备和方法、解码设备和方法以及数据处理设备 |
| FR2796492B1 (fr) * | 1999-07-13 | 2005-05-20 | Ibm | Methode amelioree pour graver les materiaux tin et sio2 a la meme vitesse |
| JP2001035808A (ja) * | 1999-07-22 | 2001-02-09 | Semiconductor Energy Lab Co Ltd | 配線およびその作製方法、この配線を備えた半導体装置、ドライエッチング方法 |
| KR100761757B1 (ko) * | 2006-08-17 | 2007-09-28 | 삼성전자주식회사 | 막 형성 방법 |
| DE102008030847B4 (de) * | 2008-06-30 | 2010-07-29 | Advanced Micro Devices, Inc., Sunnyvale | Reduzierung der Kontamination von Halbleitersubstraten während der Aufbringung der Metallisierung durch Ausführen eines Abscheide/Ätzzyklus während der Barrierenabscheidung |
| DE102012203443A1 (de) * | 2012-03-05 | 2013-09-05 | Robert Bosch Gmbh | Verfahren zum Bilden eines Kontakts auf einem Halbleitersubstrat und Halbleitervorrichtung |
| JP5864503B2 (ja) * | 2013-09-30 | 2016-02-17 | 株式会社日立国際電気 | 半導体装置の製造方法、基板処理装置、プログラム及び記録媒体 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0383335A (ja) * | 1989-08-28 | 1991-04-09 | Hitachi Ltd | エッチング方法 |
-
1994
- 1994-02-07 US US08/192,686 patent/US5413669A/en not_active Expired - Fee Related
-
1995
- 1995-02-07 EP EP95101648A patent/EP0666588A3/en not_active Withdrawn
- 1995-02-07 JP JP7019272A patent/JPH0837165A/ja not_active Withdrawn
- 1995-02-07 KR KR1019950002107A patent/KR100219967B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| US5413669A (en) | 1995-05-09 |
| EP0666588A2 (en) | 1995-08-09 |
| EP0666588A3 (en) | 1996-07-10 |
| KR950034609A (ko) | 1995-12-28 |
| KR100219967B1 (ko) | 1999-09-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5322812A (en) | Improved method of fabricating antifuses in an integrated circuit device and resulting structure | |
| US6242358B1 (en) | Method for etching metal film containing aluminum and method for forming interconnection line of semiconductor device using the same | |
| JPH0837165A (ja) | Ｃｖｄ処理により生成された合金の後堆積除去を有する金属ｃｖｄプロセス | |
| EP0740336B1 (en) | Method for fabricating semiconductor device having buried contact structure | |
| JPS6289333A (ja) | 金属と半導体間にオ−ム型接触を形成するための改良されたｒｉｅプラズマエツチング法 | |
| US6136691A (en) | In situ plasma clean for tungsten etching back | |
| JP2891952B2 (ja) | 半導体装置の製造方法 | |
| JPH10209278A (ja) | 半導体装置およびその製造方法 | |
| JPH11145279A (ja) | 窒化シリコン保護膜のピンホール除去方法 | |
| JP2000058643A (ja) | プラグの形成方法 | |
| JPH1041389A (ja) | 半導体装置の製造方法 | |
| KR20070042887A (ko) | 피쳐 제한부들을 형성하는 방법 | |
| US6174795B1 (en) | Method for preventing tungsten contact plug loss after a backside pressure fault | |
| US5856238A (en) | Method for fabricating metal wire of semiconductor device | |
| US20040224501A1 (en) | Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena | |
| US5915202A (en) | Blanket etching process for formation of tungsten plugs | |
| JPH11288923A (ja) | トレンチの形成方法およびそれを用いる半導体装置の製造方法 | |
| US5350711A (en) | Method of fabricating high temperature refractory metal nitride contact and interconnect structure | |
| JP2661355B2 (ja) | 半導体装置の製造方法 | |
| US7205243B2 (en) | Process for producing a mask on a substrate | |
| JP4207284B2 (ja) | 半導体装置の製造方法 | |
| US6376156B1 (en) | Prevent defocus issue on wafer with tungsten coating on back-side | |
| JPH1022379A (ja) | 半導体装置の製造方法 | |
| JPH08288255A (ja) | 半導体装置の製造方法 | |
| JP3475666B2 (ja) | ドライエッチング方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20020507 |