JPH02111867A - シリコン基体への金属の堆積方法 - Google Patents

シリコン基体への金属の堆積方法

Info

Publication number
JPH02111867A
JPH02111867A JP17283689A JP17283689A JPH02111867A JP H02111867 A JPH02111867 A JP H02111867A JP 17283689 A JP17283689 A JP 17283689A JP 17283689 A JP17283689 A JP 17283689A JP H02111867 A JPH02111867 A JP H02111867A
Authority
JP
Japan
Prior art keywords
silicon substrate
depositing
metal
deposition
depositing metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP17283689A
Other languages
English (en)
Inventor
Ikuo Hirase
育生 平瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Air Liquide SA
LAir Liquide SA pour lEtude et lExploitation des Procedes Georges Claude
Original Assignee
Air Liquide SA
LAir Liquide SA pour lEtude et lExploitation des Procedes Georges Claude
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Air Liquide SA, LAir Liquide SA pour lEtude et lExploitation des Procedes Georges Claude filed Critical Air Liquide SA
Publication of JPH02111867A publication Critical patent/JPH02111867A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041Cleaning
    • H01L21/02043Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02046Dry cleaning only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、シリコンへの金属の堆積方法に係り、特に、
シリコン表面に金属を堆積するに際してのシリコン表面
の表面処理に関する。
[従来の技術] 半導体装置の製造において、金属の堆積方法、特に、選
択的堆積方法は、電極、コンタクト、配線等を形成する
上で極めて重要な技術である。そのような選択的堆積方
法として、近年、低圧化学的気相成長法(以下、LPG
VDと略す)によるタングステン等の金属の選択的堆積
方法が注目されている。
LPGVDによるシリコン基体上へのタングステンの選
択的堆積方法は、通常、次のようにして行われる。即ち
、SiO□膜等のマスクパターンで覆われたS1ウエハ
をCVDチャンバ内に収容し、チャンバにW F bガ
スとF2ガスとの混合ガスを導入する。そして、W F
 bの還元により、マスクパターンで覆われていないS
lウェハの表面に選択的にWを堆積する。この場合、堆
積方法は、次の2つの堆積工程に従って進行するものと
考えられる。
第1の堆積工程 次の反応式(1)に従ってWの薄膜が形成される。
1、VF6+SI  →  Si  F、  +W  
 ・・・ (1)即ち、第1の堆積工程では、Slが還
元剤として働き、WF、が還元されてWの選択堆積が行
われる。
第2の堆積工程 WF6+3H2→ W+6HF  ・・・(2)即ち、
第2の堆積工程では、F2が還元剤として働き、WF6
が還元され、Wと8102との触媒能力の相違により、
Wの選択堆積が行われる。
以上説明したLPCVDによるWの選択堆積には大きな
問題がある。それは、堆積されるべきS1ウ工ハ表面の
自然酸化物の存在である。この自然酸化物の存在のため
、堆積されたW膜の表面は平滑とならず、またW膜の厚
さも不均一となる。
その原因は、次のようなことによるものと考えられる。
第1A図に示すように、Slウェハ1の表面に薄く不均
一な自然酸化II!2が存在する場合には、反応式(1
)による反応は、WF6が侵入し得る、自然酸化膜2の
最も弱い部位3において最初に進行する。そして、m1
8図に示すように、不均一な薄膜4が形成される。次に
、反応式(2)による反応が進行すると、第1C図に示
すように表面に凹凸のある不均一な厚さのW膜5が形成
される。
このような表面に凹凸のある不均一な厚さの金属膜では
、電極、コンタクト、配線等に用いた場合、良好な特性
のものが得られず、また、その上方に他の配線層を形成
する場合、段切れを生ずるなど好ましくない。更に、S
lウェハ表面の自然酸化膜の存在は、接触抵抗を増加さ
せてしまう。
[発明が解決しようとする課題] 上述の不所望なS1ウ工ハ表面の自然酸化膜を除去する
ため、弗酸等によるウェットエツチングが行われていた
が、ウェットエツチングではその後の洗浄および乾燥の
工程が必要であり、手間がかがるるだけでなく、ウェッ
トエツチングにより除去された自然酸化膜は、−旦除去
されても空気にさらされるとすぐに再び形成されてしま
う。
本発明の目的は、シリコン表面の自然酸化物を除去して
、平滑かつ均一な膜厚の金属を堆積する方法を提供する
ことにある。
[課題を解決するための手段] 本発明によると、シリコン基体を表面処理する工程と、
表面処理されたシリコン基体の表面に金属を堆積する工
程とを具備する方法であって、前記シリコン基体を表面
処理する工程は、シリコン基体を50〜650℃の温度
で、N2F4、CI F、  CI F5  F2  
Cl2およびCF4からなる群から選ばれた少なくとも
1種を含むガスにより処理することからなることを特徴
とするシリコン基体への金属の堆積方法が提供される。
処理に用いられるガスは、キャリアガスとして、ヘリウ
ムやアルゴンとうの不活性ガスを含有していてもよい。
本発明の方法によりシリコン基体上に堆積される金属と
しては、モリブデン、タングステン、モリブデンシリサ
イド、タングステンシリサイド、チタン、窒化チタン、
チタンタングステン、アルミニウム、銅、および多結晶
シリコンが挙げられる。
金属を堆積する工程としては、蒸着、化学的気相成長法
(CvD)、プラズマCVD、イオンプレー、ティング
、およびスパッタリング等を用いることが出来る。
前記シリコン基体への金属の堆積は、パターン膜を有す
る前記基体に対して選択的に、または基体の全面に対し
て行なうことが出来る。
本発明における表面処理の温度は、50〜650℃であ
り、好ましくは50〜400℃である。温度が50℃未
満では、処理時間が長くかかり過ぎ、650℃を越える
と、ウェハに形成されている他の半導体素子に悪影響を
与え、好ましくない。
本発明における表面処理の時間は、ガスの種類と温度条
件に依存するが、通常、10秒〜3分が好ましい。
本発明における表面処理の雰囲気の圧力は、10″3〜
100トルであるのが好ましい。
[作用] 本発明によると、金属の堆積に先立ち、シリコン基体の
表面を所定のガスにより処理することにより、比較的低
温で、短時間で、シリコン基体の表面の自然酸化物を完
全に除去するすることが可能であり、従って、引き続き
金属を堆積することにより、表面が平滑でかつ均一な膜
厚の金属膜を得ることが出来る。
[実施例] 以下、図面を参照して、本発明の実施例につき説明する
本発明において、所定の温度下で所定のガスによりシリ
コン基体を表面処理すると、第2A図に示すように、シ
リコン基体11の表面の自然酸化膜は完全に除去される
。従って、引続きW F bガスとH2ガスとの混合ガ
スを導入すると、前述した反応式(1)による反応は均
一に進行し、第2B図に示すように、平滑な表面を有す
る、均一な厚さのW膜15が形成される。
試験例 枚葉式コールドウオール型LPGVD反応器を用い、シ
リコンウェハ表面へのタングステンの堆積を行った。
まず、反応室内に設置された熱板上にシリコンウェハ(
径:4インチ)を載置した後、ターボモレキュラーポン
プを用いて、反応室内を排気し、圧力を10−8トルと
した。なお、この装置における真空系は、ロータリーポ
ンプとメカニカルブスターボンブとを具備しており、反
応室内の圧力を10−1〜100トルの範囲で変化させ
ることが可能である。反応室内の圧力は、キャパシタマ
ノメーターによりモニターすることが出来る。反応室の
中央部に設置された熱板はハロゲンランプヒーターを有
しており、これによってウェハ表面の温度分布を、急速
に均一かつ安定にすることが出来る。ウェハの温度は、
IR温度計により測定し、制御することが出来る。
次に、反応室内に、CIF、ガスを流量30SCCM 
(標準立法センチメートル7分)で導入し、ウェハ表面
を処理した。処理条件は、反応室内の圧力0.3トル、
温度20・0℃、時間30秒であった。
表面処理後、引続き反応室内にWF6ガスとH2ガスと
の混合ガス(WF6  : 10SCCM。
H2:200SCCM)で導入し、ウェハ表面に厚さ6
000AのW膜を形成した。堆積の条件は、反応室内の
圧力0.5トル、温度500℃であった。
このW膜の表面は、凹凸はなく、極めて平滑であった。
また、シリコンウェハとW膜の界面の状態をSEMによ
り測定したところ、自然酸化物は殆ど存在せず、W膜の
厚さは極めて均一であった。
[発明の効果] 以上説明したように、本発明によると、金属の堆積に先
立ち、シリコン基体の表面を所定のガ−40弓− スにより処理することにより、比較的低温で、短時間で
、シリコン基体の表面の自然酸化物を完全に除去するす
ることが可能である。従って、処理後に引き続き金属を
堆積することにより、表面が平滑でかつ均一な膜厚の金
属膜を得ることが出来る。
【図面の簡単な説明】
第1A〜IC図は、従来のシリコンウェハへの金属の堆
積の工程を示す断面図、第2A〜20図は、本発明の方
法によるシリコンウェハへの金属の堆積の工程を示す断
面図である。 1・・・シリコンウェハ、2・・・自然酸化膜、4゜1
4・・・W薄膜、5.15・・・W膜。 出願人代理人 弁理士 鈴江武彦 寸 0 ?

Claims (8)

    【特許請求の範囲】
  1. (1)シリコン基体を表面処理する工程と、表面処理さ
    れたシリコン基体の表面に金属を堆積する工程とを具備
    する方法であって、前記シリコン基体を表面処理する工
    程は、シリコン基体を50〜650℃の温度で、N_2
    F_4、ClF_3、ClF_5、F_2、Cl_2、
    およびCF_4からなる群から選ばれた少なくとも1種
    を含むガスにより処理することからなることを特徴とす
    るシリコン基体への金属の堆積方法。
  2. (2)前記シリコン基体に堆積される金属は、モリブデ
    ン、タングステン、モリブデンシリサイド、タングステ
    ンシリサイド、チタン、窒化チタン、チタンタングステ
    ン、アルミニウム、銅、および多結晶シリコンからなる
    群から選択された少なくとも1種である請求項1に記載
    のシリコン基体への金属の堆積方法。
  3. (3)前記金属を堆積する工程は、蒸着、化学的気相成
    長法、イオンプレーティング、およびスパッタリングか
    らなる群から選ばれた1種により行われる請求項1に記
    載のシリコン基体への金属の堆積方法。
  4. (4)前記シリコン基体への金属の堆積は、パターン膜
    を有する前記基体に対して行われる請求項1に記載のシ
    リコン基体への金属の堆積方法。
  5. (5)前記シリコン基体への金属の堆積は、前記基体の
    全面に対して行われる請求項1に記載のシリコン基体へ
    の金属の堆積方法。
  6. (6)前記表面処理の温度は、50〜400℃である請
    求項1に記載のシリコン基体への金属の堆積方法。
  7. (7)前記表面処理の時間は、10秒〜3分である請求
    項1に記載のシリコン基体への金属の堆積方法。
  8. (8)前記表面処理の雰囲気の圧力は、10^−^3〜
    100トルである請求項1に記載のシリコン基体への金
    属の堆積方法。
JP17283689A 1988-07-08 1989-07-04 シリコン基体への金属の堆積方法 Pending JPH02111867A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP88401786.4 1988-07-08
EP88401786A EP0349695A1 (en) 1988-07-08 1988-07-08 Method of depositing metal on a silicon substrate

Publications (1)

Publication Number Publication Date
JPH02111867A true JPH02111867A (ja) 1990-04-24

Family

ID=8200402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP17283689A Pending JPH02111867A (ja) 1988-07-08 1989-07-04 シリコン基体への金属の堆積方法

Country Status (2)

Country Link
EP (1) EP0349695A1 (ja)
JP (1) JPH02111867A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661601A (ja) * 1992-06-04 1994-03-04 Internatl Business Mach Corp <Ibm> メタライゼーション層及びその形成方法
JPH06507210A (ja) * 1992-08-14 1994-08-11 ヒューズ・エアクラフト・カンパニー 炭素質材料上に窒化チタンを形成するための表面処理および蒸着方法

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2001007677A1 (fr) * 1999-07-26 2001-02-01 Tokyo Electron Limited Procede et appareil de fabrication d'un dispositif a semi-conducteurs
EP1099776A1 (en) * 1999-11-09 2001-05-16 Applied Materials, Inc. Plasma cleaning step in a salicide process

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4359490A (en) * 1981-07-13 1982-11-16 Fairchild Camera & Instrument Corp. Method for LPCVD co-deposition of metal and silicon to form metal silicide
US4585517A (en) * 1985-01-31 1986-04-29 Motorola, Inc. Reactive sputter cleaning of semiconductor wafer
US4605479A (en) * 1985-06-24 1986-08-12 Rca Corporation In-situ cleaned ohmic contacts

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0661601A (ja) * 1992-06-04 1994-03-04 Internatl Business Mach Corp <Ibm> メタライゼーション層及びその形成方法
JPH06507210A (ja) * 1992-08-14 1994-08-11 ヒューズ・エアクラフト・カンパニー 炭素質材料上に窒化チタンを形成するための表面処理および蒸着方法

Also Published As

Publication number Publication date
EP0349695A1 (en) 1990-01-10

Similar Documents

Publication Publication Date Title
US4605479A (en) In-situ cleaned ohmic contacts
US6013575A (en) Method of selectively depositing a metal film
JP3094004B2 (ja) 半導体ウェーハ上へのタングステン層のcvd蒸着方法
JP3228746B2 (ja) シランを用いないcvdにより窒化チタン上にタングステンを核生成する方法
JP3194971B2 (ja) Cvdチャンバに導入されるプロセスガスをcvdチャンバへの導入前に濾過するための装置
US5232871A (en) Method for forming a titanium nitride barrier layer
JP3590416B2 (ja) 薄膜形成方法および薄膜形成装置
JPS6345373A (ja) ケイ素高含有ケイ化タングステンを付着させる方法
JPH0642480B2 (ja) 半導体ウエファの背面を処理する方法
JPH04226025A (ja) シリコン半導体ウエーハ上にケイ化チタンの導電層を形成する方法
JPH07118855A (ja) 複合被膜を沈積する方法
JP3297291B2 (ja) 半導体装置の製造方法
US4777061A (en) Blanket tungsten deposition for dielectric
US6184132B1 (en) Integrated cobalt silicide process for semiconductor devices
US5731225A (en) Method for fabricating semiconductor device having buried contact structure
JPH07100865B2 (ja) 減圧cvd処理装置のクリーニング法
US6136691A (en) In situ plasma clean for tungsten etching back
JPH02111867A (ja) シリコン基体への金属の堆積方法
JP3189771B2 (ja) 半導体装置の製造方法
IE911059A1 (en) Process and apparatus for producing conductive layers or¹structures for circuits integrated on the very largest scale
JPH04100221A (ja) 半導体装置の製造方法
JPH07114203B2 (ja) 半導体装置の製造方法
JPH0492423A (ja) 半導体集積回路装置の製造方法
JPH11509692A (ja) TiNとAl合金との間の界面の安定化
EP0349696A1 (en) Method of depositing metal on an aluminium substrate