JP3189771B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3189771B2 JP3189771B2 JP32504097A JP32504097A JP3189771B2 JP 3189771 B2 JP3189771 B2 JP 3189771B2 JP 32504097 A JP32504097 A JP 32504097A JP 32504097 A JP32504097 A JP 32504097A JP 3189771 B2 JP3189771 B2 JP 3189771B2
- Authority
- JP
- Japan
- Prior art keywords
- titanium
- film
- semiconductor device
- gas
- reaction chamber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 27
- 238000000034 method Methods 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 239000010936 titanium Substances 0.000 claims description 40
- 229910052719 titanium Inorganic materials 0.000 claims description 39
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 38
- 229910052736 halogen Inorganic materials 0.000 claims description 16
- 150000002367 halogens Chemical class 0.000 claims description 16
- 238000005229 chemical vapour deposition Methods 0.000 claims description 13
- 238000000151 deposition Methods 0.000 claims description 13
- 230000008021 deposition Effects 0.000 claims description 11
- 229910000077 silane Inorganic materials 0.000 claims description 6
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 4
- 150000002366 halogen compounds Chemical class 0.000 claims description 2
- 239000007789 gas Substances 0.000 description 29
- 239000000758 substrate Substances 0.000 description 25
- XJDNKRIXUMDJCW-UHFFFAOYSA-J titanium tetrachloride Chemical compound Cl[Ti](Cl)(Cl)Cl XJDNKRIXUMDJCW-UHFFFAOYSA-J 0.000 description 13
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 12
- 229910021341 titanium silicide Inorganic materials 0.000 description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 10
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical group [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 10
- 238000009792 diffusion process Methods 0.000 description 9
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 7
- 229910052710 silicon Inorganic materials 0.000 description 7
- 239000010703 silicon Substances 0.000 description 7
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 6
- 229910021529 ammonia Inorganic materials 0.000 description 6
- 229910052786 argon Inorganic materials 0.000 description 5
- 238000002955 isolation Methods 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 238000005260 corrosion Methods 0.000 description 3
- 230000007797 corrosion Effects 0.000 description 3
- 239000001257 hydrogen Substances 0.000 description 3
- 229910052739 hydrogen Inorganic materials 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052757 nitrogen Inorganic materials 0.000 description 3
- KPZGRMZPZLOPBS-UHFFFAOYSA-N 1,3-dichloro-2,2-bis(chloromethyl)propane Chemical group ClCC(CCl)(CCl)CCl KPZGRMZPZLOPBS-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 150000004756 silanes Chemical class 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- 239000000460 chlorine Substances 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005121 nitriding Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- -1 titanium halide Chemical class 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 235000012431 wafers Nutrition 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
- H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
- H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
- H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
- H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
- C23C16/06—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material
- C23C16/08—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of metallic material from metal halides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
- H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
- H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
- H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
- H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76841—Barrier, adhesion or liner layers
- H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
- H01L21/76855—After-treatment introducing at least one additional element into the layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- Organic Chemistry (AREA)
- Metallurgy (AREA)
- Mechanical Engineering (AREA)
- Materials Engineering (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Chemical Vapour Deposition (AREA)
Description
【0001】
【発明の属する技術分野】この発明は、半導体装置の製
造方法に係り、特に化学的気相成長によりチタンを堆積
してバリアメタルを形成する工程を含む半導体装置の製
造方法に関する。
造方法に係り、特に化学的気相成長によりチタンを堆積
してバリアメタルを形成する工程を含む半導体装置の製
造方法に関する。
【0002】
【従来の技術】化学的気相成長を用いてコンタクトホー
ル(接続孔)にバリアメタルを形成する半導体装置の製
造方法について、特に窒化チタンとチタンの化学的気相
成長を例にあげて説明する。
ル(接続孔)にバリアメタルを形成する半導体装置の製
造方法について、特に窒化チタンとチタンの化学的気相
成長を例にあげて説明する。
【0003】まず、図1(A)に示すように、シリコン
基板1上に厚さ200nmの素子分離酸化膜2を形成し
てシリコン基板1に所定の不純物を導入し拡散層3を形
成する。続いて、厚さ1500nmの絶縁膜4を堆積し
拡散層3上に接続孔5を開口する。
基板1上に厚さ200nmの素子分離酸化膜2を形成し
てシリコン基板1に所定の不純物を導入し拡散層3を形
成する。続いて、厚さ1500nmの絶縁膜4を堆積し
拡散層3上に接続孔5を開口する。
【0004】次に図1(B)に示すように、四塩化チタ
ン、水素、アルゴンを原料ガスとした化学的気相成長法
を用いて絶縁膜4上に厚さ10nmのチタン膜6を堆積
し、これにより拡散層3上に厚さ20nmのチタンシリ
サイド膜7を形成する。
ン、水素、アルゴンを原料ガスとした化学的気相成長法
を用いて絶縁膜4上に厚さ10nmのチタン膜6を堆積
し、これにより拡散層3上に厚さ20nmのチタンシリ
サイド膜7を形成する。
【0005】次に図1(C)に示すように、絶縁膜4上
のチタン膜6をアンモニアにより窒化し窒化チタン膜8
を形成し、図1(D)に示すように四塩化チタン、アン
モニア、窒素を原料ガスとした化学的気相成長法を用い
て窒化チタン膜8とチタンシリサイド膜7上に厚さ50
0nmの窒化チタン膜9を形成する。
のチタン膜6をアンモニアにより窒化し窒化チタン膜8
を形成し、図1(D)に示すように四塩化チタン、アン
モニア、窒素を原料ガスとした化学的気相成長法を用い
て窒化チタン膜8とチタンシリサイド膜7上に厚さ50
0nmの窒化チタン膜9を形成する。
【0006】
【発明が解決しようとする課題】上述した従来の半導体
装置の製造方法は、以下に示す欠点がある。すなわち、
ハロゲン化チタンガスと高周波放電を用いた化学的気相
成長法によるチタン堆積においては、反応室内に残留す
るハロゲンを含むガスが半導体基板以外の場所に堆積し
たTiを腐食し基板上に過剰な塩化チタンを供給するた
め、塩化チタン分圧が半導体基板(ウエハ)の処理枚数
により変動し所望の分圧が得られない。従って、半導体
基板上のチタン堆積速度が変動し安定したコンタクト電
極の電気特性を得ることができないという欠点があった
のである。
装置の製造方法は、以下に示す欠点がある。すなわち、
ハロゲン化チタンガスと高周波放電を用いた化学的気相
成長法によるチタン堆積においては、反応室内に残留す
るハロゲンを含むガスが半導体基板以外の場所に堆積し
たTiを腐食し基板上に過剰な塩化チタンを供給するた
め、塩化チタン分圧が半導体基板(ウエハ)の処理枚数
により変動し所望の分圧が得られない。従って、半導体
基板上のチタン堆積速度が変動し安定したコンタクト電
極の電気特性を得ることができないという欠点があった
のである。
【0007】この発明は以上説明した事情に鑑みてなさ
れたものであり、半導体基板上のチタン堆積速度が安定
しており、良好な電気的特性のコンタクト電極が得られ
る半導体装置の製造方法を提供することを目的としてい
る。
れたものであり、半導体基板上のチタン堆積速度が安定
しており、良好な電気的特性のコンタクト電極が得られ
る半導体装置の製造方法を提供することを目的としてい
る。
【0008】
【課題を解決するための手段】この発明に係る半導体装
置の製造方法は、ハロゲン化合物ガスを用いて化学的気
相成長法によりチタンを堆積する半導体装置の製造方法
において、チタン堆積後に反応室内に残留するハロゲン
を含むガスを、シランガスを用いて除去するハロゲンガ
ス除去工程を有することを特徴とする。
置の製造方法は、ハロゲン化合物ガスを用いて化学的気
相成長法によりチタンを堆積する半導体装置の製造方法
において、チタン堆積後に反応室内に残留するハロゲン
を含むガスを、シランガスを用いて除去するハロゲンガ
ス除去工程を有することを特徴とする。
【0009】
【発明の実施の形態】以下、図面を参照し、本発明の実
施の形態について説明する。 A.第1の実施形態 本実施形態に係る製造方法では、まず、図1(A)に示
すように、シリコン基板1上に厚さ200nmの素子分
離酸化膜2を形成してシリコン基板1に所定の不純物を
導入し拡散層3を形成する。続いて厚さ2000nmの
絶縁膜4を堆積し拡散層3上に接続孔5を開口する。
施の形態について説明する。 A.第1の実施形態 本実施形態に係る製造方法では、まず、図1(A)に示
すように、シリコン基板1上に厚さ200nmの素子分
離酸化膜2を形成してシリコン基板1に所定の不純物を
導入し拡散層3を形成する。続いて厚さ2000nmの
絶縁膜4を堆積し拡散層3上に接続孔5を開口する。
【0010】次に図1(B)に示すように、高周波放電
を用いた化学的気相成長法により、例えば四塩化チタン
2sccm、水素1000sccm、アルゴン500s
ccmの混合ガスを原料ガスとして、基板温度600
℃、圧力5T、高周波放電出力500kWの条件の下で
絶縁膜4上に厚さ10nmのチタン膜6を堆積し、これ
により拡散層3上に厚さ20nmのチタンシリサイド膜
7を形成する。そして、半導体基板を反応室から搬出す
る。
を用いた化学的気相成長法により、例えば四塩化チタン
2sccm、水素1000sccm、アルゴン500s
ccmの混合ガスを原料ガスとして、基板温度600
℃、圧力5T、高周波放電出力500kWの条件の下で
絶縁膜4上に厚さ10nmのチタン膜6を堆積し、これ
により拡散層3上に厚さ20nmのチタンシリサイド膜
7を形成する。そして、半導体基板を反応室から搬出す
る。
【0011】このときの反応室の概略を図2(A)に示
す。チタン膜11を堆積した後、半導体基板は搬出され
ている状能であり、反応室内にTiCl x 等の残留ハロ
ゲンガス12が浮遊している。そこで、図2(B)に示
すように、残留ハロゲンガス12を除去するために、1
T、100sccm、30秒の条件のもとで、シラン
(SiH 4 )ガス15を流す。この処理により残留ハロ
ゲンガス12の分圧が低下するだけでなく、反応室に堆
積したチタン膜11がシリサイド化されチタンシリサイ
ド膜13が形成されるため、反応室に堆積したチタン膜
11の四塩化チタンによる腐食も抑制することが可能と
なる。従って、引き続き処理される基板のチタン成膜に
おいて過剰な塩化チタンの供給を抑制できる。また、こ
のシランガス照射工程においてアルゴン500sccm
を加えて500kW程度の高周波放電を用いても良い。
す。チタン膜11を堆積した後、半導体基板は搬出され
ている状能であり、反応室内にTiCl x 等の残留ハロ
ゲンガス12が浮遊している。そこで、図2(B)に示
すように、残留ハロゲンガス12を除去するために、1
T、100sccm、30秒の条件のもとで、シラン
(SiH 4 )ガス15を流す。この処理により残留ハロ
ゲンガス12の分圧が低下するだけでなく、反応室に堆
積したチタン膜11がシリサイド化されチタンシリサイ
ド膜13が形成されるため、反応室に堆積したチタン膜
11の四塩化チタンによる腐食も抑制することが可能と
なる。従って、引き続き処理される基板のチタン成膜に
おいて過剰な塩化チタンの供給を抑制できる。また、こ
のシランガス照射工程においてアルゴン500sccm
を加えて500kW程度の高周波放電を用いても良い。
【0012】次に図1(C)に示すように、アンモニア
100sccm、基板温度600℃、圧力20T、高周
波放電出力500kWの条件の下で絶縁膜4上のチタン
膜6上に窒化処理を施し窒化チタン膜8を形成する。
100sccm、基板温度600℃、圧力20T、高周
波放電出力500kWの条件の下で絶縁膜4上のチタン
膜6上に窒化処理を施し窒化チタン膜8を形成する。
【0013】次に図1(D)に示すように、化学的気相
成長法を用いて四塩化チタン40sccm、アンモニア
100sccm、窒素3000sccmの混合ガスを原
料ガスとして基板温度600℃、圧力20Tの条件の下
で化学的気相成長法を用いて窒化チタン膜8上に厚さ5
0nmの窒化チタン膜9を形成する。
成長法を用いて四塩化チタン40sccm、アンモニア
100sccm、窒素3000sccmの混合ガスを原
料ガスとして基板温度600℃、圧力20Tの条件の下
で化学的気相成長法を用いて窒化チタン膜8上に厚さ5
0nmの窒化チタン膜9を形成する。
【0014】本実施形態において示した半導体装置の製
造方法によれば、チタン堆積用反応室では常に残留ハロ
ゲンガスが除去されており堆積チタン膜の四塩化チタン
による腐食も発生しないため、安定した四塩化チタン分
圧を得ることができる。従って、安定したチタン堆積速
度が得られるためコンタクト電極の電気特性の安定化が
可能となる。
造方法によれば、チタン堆積用反応室では常に残留ハロ
ゲンガスが除去されており堆積チタン膜の四塩化チタン
による腐食も発生しないため、安定した四塩化チタン分
圧を得ることができる。従って、安定したチタン堆積速
度が得られるためコンタクト電極の電気特性の安定化が
可能となる。
【0015】B.第2の実施形態 次に本発明の第2の実施形態について図面を参照して説
明する。本実施形態では、まず、図3(A)に示すよう
に、シリコン基板1上に厚さ200nmの素子分離酸化
膜2を形成してシリコン基板1に所定の不純物を導入し
拡雌層3を形成する。続いて、厚さ2000nmの絶縁
膜4を堆積し拡散層3上に接続孔5を開口する。
明する。本実施形態では、まず、図3(A)に示すよう
に、シリコン基板1上に厚さ200nmの素子分離酸化
膜2を形成してシリコン基板1に所定の不純物を導入し
拡雌層3を形成する。続いて、厚さ2000nmの絶縁
膜4を堆積し拡散層3上に接続孔5を開口する。
【0016】次に図3(B)に示すように、高周波放電
を用いた化学的気相成長法により、例えば四塩化チタン
2sccm、水素1000sccm、アルゴン500s
ccmの混合ガスを原料ガスとして、基板温度600
℃、圧力5T、高周波放電出力500kWの条件の下で
絶縁膜4上に厚さ10nmのチタン膜6を堆積し、これ
により拡散層3上に厚さ20nmのチタンシリサイド膜
7を形成する。
を用いた化学的気相成長法により、例えば四塩化チタン
2sccm、水素1000sccm、アルゴン500s
ccmの混合ガスを原料ガスとして、基板温度600
℃、圧力5T、高周波放電出力500kWの条件の下で
絶縁膜4上に厚さ10nmのチタン膜6を堆積し、これ
により拡散層3上に厚さ20nmのチタンシリサイド膜
7を形成する。
【0017】このときの反応室の概略を図4(A)に示
す。チタン膜11を堆積した後、半導体基板は搬出され
ていない状態であり、反応室内にTiCl x 等の残留ハ
ロゲンガス12が浮遊している。そこで、図4(B)に
示すように、残留ハロゲンガス12を除去するために、
1T、100sccm、30秒の条件のもとで、シラン
(SiH 4 )ガス15を流す。この処理により残留ハロ
ゲンガス12の分圧が低下するだけでなく、反応室に堆
積したチタン膜11がシリサイド化されチタンシリサイ
ド膜13が形成されるため、反応室に堆積したチタン膜
11の四塩化チタンによる腐食も抑制することが可能と
なる。従って、引き続き処理される基板のチタン成膜に
おいて過剰な塩化チタンの供給を抑制できる。また、こ
のシランガス照射工程においてアルゴン500sccm
を加えて500kW程度の高周波放電を用いても良い。
す。チタン膜11を堆積した後、半導体基板は搬出され
ていない状態であり、反応室内にTiCl x 等の残留ハ
ロゲンガス12が浮遊している。そこで、図4(B)に
示すように、残留ハロゲンガス12を除去するために、
1T、100sccm、30秒の条件のもとで、シラン
(SiH 4 )ガス15を流す。この処理により残留ハロ
ゲンガス12の分圧が低下するだけでなく、反応室に堆
積したチタン膜11がシリサイド化されチタンシリサイ
ド膜13が形成されるため、反応室に堆積したチタン膜
11の四塩化チタンによる腐食も抑制することが可能と
なる。従って、引き続き処理される基板のチタン成膜に
おいて過剰な塩化チタンの供給を抑制できる。また、こ
のシランガス照射工程においてアルゴン500sccm
を加えて500kW程度の高周波放電を用いても良い。
【0018】以上の処理によって、図3(C)に示すよ
うに、半導体基板上のチタン膜6はチタンシリサイド膜
10に相転移する。従って、第1の実施形態で行ったチ
タン膜のアンモニア窒化処理による窒化チタン膜形成工
程は不要となる
うに、半導体基板上のチタン膜6はチタンシリサイド膜
10に相転移する。従って、第1の実施形態で行ったチ
タン膜のアンモニア窒化処理による窒化チタン膜形成工
程は不要となる
【0019】次に図3(D)に示すように、化学的気相
成長法を用いて四塩化チタン40sccm、アンモニア
100sccm、窒素3000sccmの混合ガスを原
料ガスとして基板温度600℃、圧力20Tの条件の下
で化学的気相成長法を用いてチタンシリサイド膜10上
に厚さ50nmの窒化チタン膜9を形成する。
成長法を用いて四塩化チタン40sccm、アンモニア
100sccm、窒素3000sccmの混合ガスを原
料ガスとして基板温度600℃、圧力20Tの条件の下
で化学的気相成長法を用いてチタンシリサイド膜10上
に厚さ50nmの窒化チタン膜9を形成する。
【0020】本実施形態において示した半導体装置の製
造方法によれば、チタン堆積用反応室では常に残留ハロ
ケンガスが除去されており、堆積チタン膜の四塩化チタ
ンによる腐食も発生しないため、安定した四塩化チタン
分圧を得ることができる。従って、安定したチタン堆積
速度が得られるためコンタクト電極の電気特性の安定化
が可能となる。
造方法によれば、チタン堆積用反応室では常に残留ハロ
ケンガスが除去されており、堆積チタン膜の四塩化チタ
ンによる腐食も発生しないため、安定した四塩化チタン
分圧を得ることができる。従って、安定したチタン堆積
速度が得られるためコンタクト電極の電気特性の安定化
が可能となる。
【0021】
【発明の効果】以上説明したように、この発明によれ
ば、半導体基板上のチタン堆積速度が安定しているた
め、良好な電気的特性のコンタクト電極が得られるとい
う効果がある。
ば、半導体基板上のチタン堆積速度が安定しているた
め、良好な電気的特性のコンタクト電極が得られるとい
う効果がある。
【図1】 この発明の第1の実施形態である半導体装置
の製造方法および従来の半導体装置の製造方法を説明す
る工程縦断面図である。
の製造方法および従来の半導体装置の製造方法を説明す
る工程縦断面図である。
【図2】 同実施形態において使用する反応室の断面図
である。
である。
【図3】 この発明の第2の実施形態である半導体装置
の製造方法を説明する工程縦断面図である。
の製造方法を説明する工程縦断面図である。
【図4】 同実施形態において使用する反応室の断面図
である。
である。
1 シリコン基板 2 素子分離酸化膜 3 拡散層 4 絶縁膜 5 接続孔 6 チタニウム膜 7 チタンシリサイド膜 8 窒化チタン膜 9 窒化チタン膜 10 チタンシリサイド膜 11 チタン膜 12 残留ハロゲンガス 13 チタンシリサイド膜 14 半導体基板 l5 シランガス
Claims (3)
- 【請求項1】 ハロゲン化合物ガスを用いて化学的気相
成長法によりチタンを堆積する半導体装置の製造方法に
おいて、チタン堆積後に反応室内に残留するハロゲンを
含むガスを、シランガスを用いて除去するハロゲンガス
除去工程を有することを特徴とする半導体装置の製造方
法。 - 【請求項2】 前記反応室から前記半導体装置を搬出し
た後に前記ハロゲンガス除去工程を実施することを特徴
とする請求項1に記載の半導体装置の製造方法。 - 【請求項3】 前記反応室から前記半導体装置を搬出す
る前に前記ハロゲンガス除去工程を実施することを特徴
とする請求項1に記載の半導体装置の製造方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32504097A JP3189771B2 (ja) | 1997-11-26 | 1997-11-26 | 半導体装置の製造方法 |
US09/198,005 US6174805B1 (en) | 1997-11-26 | 1998-11-23 | Titanium film forming method |
CN98124972A CN1218282A (zh) | 1997-11-26 | 1998-11-25 | 钛膜形成方法 |
KR1019980050946A KR19990045603A (ko) | 1997-11-26 | 1998-11-26 | 티탄막 형성방법 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32504097A JP3189771B2 (ja) | 1997-11-26 | 1997-11-26 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11162875A JPH11162875A (ja) | 1999-06-18 |
JP3189771B2 true JP3189771B2 (ja) | 2001-07-16 |
Family
ID=18172487
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32504097A Expired - Fee Related JP3189771B2 (ja) | 1997-11-26 | 1997-11-26 | 半導体装置の製造方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6174805B1 (ja) |
JP (1) | JP3189771B2 (ja) |
KR (1) | KR19990045603A (ja) |
CN (1) | CN1218282A (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3003608B2 (ja) * | 1997-01-23 | 2000-01-31 | 日本電気株式会社 | 半導体装置の製造方法 |
JP3191290B2 (ja) * | 1999-01-07 | 2001-07-23 | 日本電気株式会社 | 半導体装置の製造方法及び半導体装置の製造方法に用いられるプラズマcvd装置 |
US6524952B1 (en) * | 1999-06-25 | 2003-02-25 | Applied Materials, Inc. | Method of forming a titanium silicide layer on a substrate |
KR100681155B1 (ko) * | 2000-06-15 | 2007-02-09 | 주성엔지니어링(주) | 질화티타늄막 형성방법 |
JP5211503B2 (ja) * | 2007-02-16 | 2013-06-12 | 富士通セミコンダクター株式会社 | 半導体装置の製造方法 |
JP2008258656A (ja) * | 2008-07-16 | 2008-10-23 | Renesas Technology Corp | 半導体装置の製造方法 |
CN106943627B (zh) * | 2017-02-15 | 2020-10-27 | 北京华钽生物科技开发有限公司 | 高生物相容性纤维 |
US10714334B2 (en) * | 2017-11-28 | 2020-07-14 | Taiwan Semiconductor Manufacturing Co., Ltd. | Conductive feature formation and structure |
US20230193473A1 (en) * | 2021-12-22 | 2023-06-22 | Intel Corporation | Titanium contact formation |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02148715A (ja) * | 1988-11-29 | 1990-06-07 | Canon Inc | 半導体デバイスの連続形成装置 |
US5834371A (en) * | 1997-01-31 | 1998-11-10 | Tokyo Electron Limited | Method and apparatus for preparing and metallizing high aspect ratio silicon semiconductor device contacts to reduce the resistivity thereof |
US5926737A (en) * | 1997-08-19 | 1999-07-20 | Tokyo Electron Limited | Use of TiCl4 etchback process during integrated CVD-Ti/TiN wafer processing |
-
1997
- 1997-11-26 JP JP32504097A patent/JP3189771B2/ja not_active Expired - Fee Related
-
1998
- 1998-11-23 US US09/198,005 patent/US6174805B1/en not_active Expired - Fee Related
- 1998-11-25 CN CN98124972A patent/CN1218282A/zh active Pending
- 1998-11-26 KR KR1019980050946A patent/KR19990045603A/ko active IP Right Grant
Also Published As
Publication number | Publication date |
---|---|
KR19990045603A (ko) | 1999-06-25 |
JPH11162875A (ja) | 1999-06-18 |
US6174805B1 (en) | 2001-01-16 |
CN1218282A (zh) | 1999-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100519798B1 (ko) | 향상된 생산성을 갖는 박막 형성 방법 | |
US6208033B1 (en) | Apparatus having titanium silicide and titanium formed by chemical vapor deposition | |
US6037263A (en) | Plasma enhanced CVD deposition of tungsten and tungsten compounds | |
US6274496B1 (en) | Method for single chamber processing of PECVD-Ti and CVD-TiN films for integrated contact/barrier applications in IC manufacturing | |
US6841203B2 (en) | Method of forming titanium film by CVD | |
US20060024959A1 (en) | Thin tungsten silicide layer deposition and gate metal integration | |
JP3050152B2 (ja) | 半導体装置の製造方法 | |
US4751101A (en) | Low stress tungsten films by silicon reduction of WF6 | |
US20090071404A1 (en) | Method of forming titanium film by CVD | |
JPH11162880A (ja) | 半導体装置の製造装置および半導体装置の製造方法 | |
JP3189771B2 (ja) | 半導体装置の製造方法 | |
US6602785B1 (en) | Method of forming a conductive contact on a substrate and method of processing a semiconductor substrate using an ozone treatment | |
KR100447031B1 (ko) | 텅스텐 실리사이드막의 형성방법 | |
JP3003608B2 (ja) | 半導体装置の製造方法 | |
US6734051B2 (en) | Plasma enhanced chemical vapor deposition methods of forming titanium silicide comprising layers over a plurality of semiconductor substrates | |
JPH0661181A (ja) | バリアメタルの形成方法 | |
JP3199945B2 (ja) | 半導体装置の製造方法およびその製造装置 | |
JP3211290B2 (ja) | 半導体装置の形成方法 | |
JPH11150086A (ja) | 半導体装置の製造方法 | |
KR20010049541A (ko) | 막의 제조 방법 및 그 방법에 의해 제조된 막 | |
JP3068522B2 (ja) | 半導体装置の製造方法 | |
KR100564419B1 (ko) | 텅스텐 실리사이드층 형성방법 | |
JPH06112159A (ja) | 半導体装置の製造方法 | |
KR20020002561A (ko) | 반도체 소자의 게이트전극 형성 방법 | |
JPH10261597A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010417 |
|
LAPS | Cancellation because of no payment of annual fees |