KR20010049541A - 막의 제조 방법 및 그 방법에 의해 제조된 막 - Google Patents

막의 제조 방법 및 그 방법에 의해 제조된 막 Download PDF

Info

Publication number
KR20010049541A
KR20010049541A KR1020000032412A KR20000032412A KR20010049541A KR 20010049541 A KR20010049541 A KR 20010049541A KR 1020000032412 A KR1020000032412 A KR 1020000032412A KR 20000032412 A KR20000032412 A KR 20000032412A KR 20010049541 A KR20010049541 A KR 20010049541A
Authority
KR
South Korea
Prior art keywords
film
wsi
deposition
producing
gas
Prior art date
Application number
KR1020000032412A
Other languages
English (en)
Other versions
KR100372046B1 (ko
Inventor
이케다유지로
Original Assignee
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 마찌다 가쯔히꼬
Publication of KR20010049541A publication Critical patent/KR20010049541A/ko
Application granted granted Critical
Publication of KR100372046B1 publication Critical patent/KR100372046B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4405—Cleaning of reactor or parts inside the reactor by using reactive gases
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C23C16/4404—Coatings or surface treatment on the inside of the reaction chamber or on parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H01L21/28035—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities
    • H01L21/28044—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer
    • H01L21/28061—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the final conductor layer next to the insulator being silicon, e.g. polysilicon, with or without impurities the conductor comprising at least another non-silicon conductive layer the conductor comprising a metal or metal silicide formed by deposition, e.g. sputter deposition, i.e. without a silicidation reaction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/906—Cleaning of wafer as interim step

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명에 따른 막의 제조방법은 퇴적장치 내에 세정 가스를 통과시킴으로써 세정한 후, 24시간 이내에 목적으로 하는 금속 막 또는 규화물 막의 원료를 사용하여 공 퇴적을 행한 퇴적 장치에 의해 금속 막이나 규화물 막을 형성하는 단계를 포함하며, 본 발명의 방법에 의하면, 제조된 막 중에 할로겐 원소의 함량이 감소된다.

Description

막의 제조 방법 및 그 방법에 의해 제조된 막{Film Forming Method And Film Formed By The Method}
본 발명은 할로겐 원소의 함량이 감소된 금속 막 또는 규화물 막을 형성하는 방법, 및 그 방법에 의해 제조된 막에 관한 것이다. 특히, 본 발명은 소정의 전처리를 한 퇴적 장치를 사용함으로써 할로겐 원소의 함량을 감소시킨 금속 막 및 규화물 막을 형성하는 방법, 및 그 방법에 의해 제조된 막에 관한 것이다.
할로겐 함유 막으로서는, 이를 테면 트랜지스터의 게이트 전극에 사용되는 WSi 막(WSi/폴리실리콘의 폴리사이드 막)이 공지되어 있다. 종래의 WSi 막 제조 기술에 의해 제조된 폴리사이드 막에서, WSi 및 폴리실리콘 막의 제조 후 열처리 단계에서 WSi 막 내의 불소로 인해 WSi 막과 폴리실리콘 막 사이의 계면에서 산화가 일어나기 쉽고, 그리고 또한 WSi 및 폴리실리콘 막의 에칭 후 WSi 막의 옆에서 유사한 산화가 일어나기 쉽다는 것은 공지되어 있다. 더욱 자세히 설명하면, WSi 막은 통상 SiH4가스와 WF6가스와의 반응에 의해 형성되기 때문에, 폴리사이드 막을 구성하는 WSi 막은 불소를 함유한다. WSi 막에 함유된 불소는 폴리사이드 막 아래에 형성된 게이트 산화막의 Si-O 결합을 끊고, 산소 원자와 치환된다. 떨어져 나온 산소 원자는 게이트 산화막 상의 폴리실리콘 막과 반응하여 SiOx를 형성한다. 그러므로, 산화막은 WSi-폴리실리콘 계면이나 WSi 막의 측면에 형성된다. 이하, 이를 "비정상 산화"라 칭한다.
이러한 문제를 해결하기 위해서, 일본 특허공개 제9(1997)-213942호에서는 질소를 게이트 산화막에 도입하는 것을 제안하고 있다. 이 문헌에 의하면, 게이트 산화막에 도입된 질소는 게이트 산화막 내의 실리콘이나 산소와 강하게 결합하기 때문에, 불소는 게이트 산화막 내의 Si-O 결합을 끊을 수 없다. 그러므로, 상기 비정상 산화는 억제될 수 있다. 그러나, 이 기술에 의해 형성된 WSi 막은 게이트 산화막 이외의 위치에서 비정상 산화될 수 있다.
또한, WSi 및 폴리실리콘의 폴리사이드 막의 제조 시 WSi 막의 측면 및 상부에 산화 보호막으로서 SiO2막 및 Si3N4막을 형성하여 고온 하에 있는 WSi 막의 직접 산화를 방지하는 방법이 제안되어 있다. 그러나, 이 방법에서도, WSi 및 폴리실리콘 막의 에칭 후에 WSi 막의 측면에서 비정상 산화가 일어난다.
또한, 일본 특허 공개 제 2(1990)-218164호에서는 WSi 막의 스트레스를 주목하여, 측벽 막을 형성하기 위한 마스크로서 P-Si3N4막을 이용하여 폴리사이드 막의 측면을 선택적으로 산화하고 WSi 막의 스트레스를 상쇄하기 위해서 WSi 및 폴리실리콘의 폴리사이드 막 상에 P-Si3N4막을 퇴적시키는 방법을 제안하고 있다. 이 방법에서는, WSi 막의 스트레스를 개선시킬 수 있지만, 도3에서 나타낸 바와 같이, WSi 막 내의 불소 함량이 조절되지 않기 때문에 폴리사이드의 측면 상의 WSi 막과 측벽 산화 막 사이의 계면(10)에서 비정상 산화가 일어날 수 있다.
일본 특허 공개 제 8(1996)-186256호에서는 WSi 막의 박리를 방지하기 위하여 WSi 및 폴리실리콘의 폴리사이드 막의 측면과 상부에서 SiO2막, Si3N4막 등을 형성하는 방법에 대해 기재하고 있다(도4 참조). 그러나, 이 방법은, SiO2막을 형성하기 위해 800∼900℃의 고온에서 급속 열처리를 하는 경우 WSi 막에 균열이 발생하는 문제가 있다.
WSi 막을 형성하는 상기 종래의 방법에 있어서, WSi 막의 비정상 산화, 특히 WSi 및 폴리실리콘 막의 에칭 후 WSi 막의 측면에서의 비정상 산화, 그리고 WSi/폴리실리콘의 폴리사이드 막을 형성할 때 WSi 막의 균열 및 막 박리 현상이 발생하는 문제점이 있다.
따라서, 이러한 문제점을 해결하기 위해서, 본 발명에서는 막의 비정상 산화, 박리 및 균열을 방지하도록 할로겐 원소를 소량 함유하는 막을 형성하는 방법, 및 그 방법에 의해 얻어진 막을 제공한다.
상기 문제점을 해결하기 위해서, 본 발명자들은 퇴적 장치의 전처리 조건에 관해 연구를 하였다. 통상, 퇴적하기 전에 퇴적 장치에 세정 가스를 통과시켜 퇴적 장치를 세정하여 상기 퇴적에 사용된 가스의 잔류 물질과 그로부터 생긴 먼지를 제거한다. 또는 세정 후에 장치를 감압 하에 장시간 유지한 후, 공(idle) 퇴적을 때때로 실시한다. 본 발명자들은, 세정 후에 소정의 시간 내에 공 퇴적을 갖는 퇴적 장치에 의해 막이 형성되는 경우 막 내의 할로겐 원소 함량이 크게 감소될 수 있다는 사실을 우연히 알아내고 본 발명을 완성하기에 이르렀다.
도1a∼도1e는 본 발명의 방법을 이용하는 폴리사이드 막의 제조 단계를 나타낸 개략 단면도,
도2는 본 발명의 방법을 이용하여 제조된 폴리사이드 막의 단면도,
도3은 종래의 방법에 의해 제조된 폴리사이드 막의 단면도,
도4는 종래의 방법에 의해 제조된 폴리사이드 막의 단면도.
*도면의 주요 부분에 대한 부호의 설명
1...실리콘 기판 2...게이트 산화막 3...폴리실리콘 막
4...WSi 막 5...SiO2막 6...Si3N4막
7...산화 보호막 8...Si3N4막 9...측벽 막
10...이상 산화
본 발명은 퇴적장치 내에 세정 가스를 통과시킴으로써 세정한 후, 24시간 이내에 목적으로 하는 금속 막 또는 규화물 막의 원료를 사용하여 공 퇴적을 행한 퇴적 장치에 의해 할로겐 원소의 함량을 감소시킨 금속 막 또는 규화물 막을 형성하는 것을 특징으로 하는 막의 제조 방법을 제공한다.
본 발명은 또한 불소 함량이 4x1016기압/cm3이하까지 감소되는 상기 방법에 의해 형성된 WSi 막을 제공한다.
본 발명의 이들 및 기타 목적들은 하기의 상세한 설명으로부터 더욱 명백해진다. 그러나, 상세한 설명 및 구체 예는 본 발명의 양호한 실시예를 나타내며, 본 발명의 정신 및 범위가 상기 상세한 설명으로부터 당해 업자의 숙련자라면 분명히 알 수 있기 때문에 예증 목적으로만 제공된다.
본 발명의 방법에 따라서, 할로겐 원소의 함량이 감소되는 금속이나 규화물막은, 퇴적 장치 내에 세정 가스를 통과시켜 퇴적 장치를 세정한 후 24시간 내에 목적으로 하는 금속 또는 규화물 막의 원료를 사용하여 공 퇴적을 실시하는 퇴적 장치에 의해서 형성된다.
퇴적 장치는 목적으로 하는 금속이나 규화물 막을 형성하는 방법, 이를 테면 스퍼터링법, 대기압 CVD법, LPCVD법 등과 같은 공지의 방법을 실시하는 데에 적합한 어느 장치를 사용해도 좋다. 퇴적 장치는 퇴적 장치 내에 세정 가스를 통과시킴으로써 세정된다. 세정 가스는 퇴적 장치의 내벽에 남아있는 잔류 가스와 잔류 가스로부터 나온 먼지를 제거할 수 있다.
세정 가스는 특히 제한 받지 않으며 퇴적 장치를 세정하는 데에 통상 사용되는 것이면 어느 것을 사용해도 좋다. 예를 들면, NF3, N2및 He, Ne, Ar, Kr, Xe 및 Rn 과 같은 불활성 가스가 있는데 이들은 단독으로 또는 조합하여 사용할 수 있다. 세정 가스의 유입 속도는, 이를 테면 200∼2,000 cc/분이다. 세정 시간은, 이를 테면 4∼40분이다.
본 명세서에서 "공 퇴적"이란 막이 퇴적 될 때와 똑같은 조건에서 막이 퇴적될 시료를 퇴적 장치에 도입하지 않고 퇴적 장치를 작동시키는 것을 의미한다.
공 퇴적은 공지의 방법, 이를 테면 스퍼터링법, 대기압 CVD법, LPCVD법 등에 의해 실시될 수 있다. 막 형성 조건은 사용된 퇴적 장치의 종류 및 목적으로 하는 막의 종류에 따라 적절히 조절될 수 있다.
공 퇴적에 의해, 퇴적 장치의 내벽은 목적으로 하는 막의 금속 막이나 규화물 막으로 코팅될 수 있다.
본 발명의 방법에서는, 퇴적 장치가 세정된 후 24시간 이내, 바람직하게는 1시간 이내에 공 퇴적이 실시된다. 세정 후 24시간 이상 지나서 공 퇴적을 하면 막 내에 할로겐 원소의 함량이 높아지고 비정상 산화가 고온에서 일어난다. 그 외에, WSi 막이 폴리실리콘 막에 형성되는 경우에, 이를 테면 폴리실리콘-WSi 계면과 WSi 막의 측면에 비정상 산화가 발생한다. 또한, 열처리 후 막은 박리될 가능성이 높다.
본 발명의 방법에서는, 금속 막이나 규화물 막이 공 퇴적에서와 똑 같은 방법으로 형성될 수 있다. 막 형성 조건은 사용된 퇴적 장치의 종류와 목적으로 하는 막의 종류에 따라 적당히 조절될 수 있다.
본 발명에 의해서 형성되는 할로겐 원소의 함량이 감소된 금속 막이나 규화물 막은, 할로겐 원소 함유 원료 가스를 사용함으로써 형성된 막인 이상 특히 제한 받지 않는다. 예를 들면, WSi 막, 티탄 막, 티탄 질화막, MoSi 막 등이 있다.
막을 형성하는데 사용된 가스는 목적으로 하는 막에 따라 적절히 선택될 수 있다. 예를 들면, WSi 막이 형성되는 경우, SiH2Cl2가스, SiH4가스, WF6가스 등이 있다. 티탄 막이 형성되는 경우, TiCl4가스 등이 사용될 수 있다. 티탄 질화막이 형성되는 경우, TiCl4가스, N2(NH3) 가스 등이 사용될 수 있다. MoSi 막이 형성되는 경우, MoCl5가스, SiCl4가스 등이 사용될 수 있다.
본 발명의 방법에 의해서 형성된 WSi 막은 불소 함량이 낮고, 바람직하기로는 4x1016기압/cm3이하이다. WSi 막 내의 W/Si 조성비는 특히 제한되지 않지만, 바람직하기로는 2.5∼2.6이다.
본 발명의 방법에 의해서 형성된 WSi 막은 통상 어닐링된다.
어닐링은 공지의 방법, 이를 테면 전자 오븐 어닐링, 레이저 어닐링, 램프 어닐링 등에 의해 실시된다.
본 발명에서는, 종래의 어닐링 기술 대신에, 제1 퇴적 온도에서 WSi 막에 산화막을 형성한 다음 제1 퇴적 온도보다 높은 제2 퇴적 온도에서 산화막에 질화막을 형성함으로써 WSi 막을 어닐링할 수 있다.
본 명세서에서 "제1 퇴적 온도"란 WSi 막에 균열을 야기하지 않고 산화막을 형성하는데 통상 고정되는 온도를 의미한다. 예를 들면, 제1 퇴적 온도는 350∼500℃, 바람직하기로는 380∼450℃이다.
산화막은 특히 제한 받지 않는 방법, 이를 테면, 스퍼터링, 대기압 CVD, LPCVD, 열 산화, 유리 상의 스핀(SOG) 등과 같은 공지의 방법에 의해 형성될 수 있다.
산화막을 형성하는데 사용된 가스로서는 TEOS(Si(C2H5O)4) 가스, SiCl4가스, O2가스 등이 있으며, 이 중에서 TEOS가 바람직하다.
질화막은 제1 퇴적 온도보다 더 높은 제2 퇴적 온도에서 형성된다. 제2 퇴적 온도는 650∼850℃, 바람직하기로는 700∼800℃이다. 질화막은 특히 제한 받지 않는 방법에 의해 형성될 수 있고, 공지의 방법 이를 테면 대기압 CVD, LPCVD 등에 의해 형성될 수 있다.
질화막을 형성하는데 사용된 가스로서는 SiH2Cl2가스, SiH4가스, NH3가스 등이 있으며, 이중에서 SiH2Cl2가스와 NH3가스를 조합해서 사용하는 것이 바람직하다.
질화막을 형성하기 전에, 산화막 표면 상의 불순물 및 산화막 내의 수분은 펌핑에 의해 제거되어 산화막을 고밀화시킬 수 있다.
상기한 바와 같이, 산화막이 제1 온도 하에서 형성되고 질화막이 제1 온도보다 높은 제2 온도 하에서 형성됨으로써 WSi 막은 결과적으로 어닐링되고 결정화된다.
WSi 막이 본 발명의 막 형성법에 의해 형성된 후, 보호 산화막은 WSi 막의 측면 상에 형성될 수 있다.
실시예
WSi/폴리실리콘의 폴리사이드 막 내에 WSi 막을 형성하는 공정은 첨부 도면을 참고로 실시예에서 상세히 설명된다. 그러나, 본 발명은 본 실시예에 한정되는 것은 아니다.
먼저, 도1(a)에 나타낸 바와 같이, 두께 7nm의 게이트 산화막(2)은 Si 기판(1)에 형성된다. 두께 100 nm의 폴리실리콘 막(3)은 400 sccm에서 SiH4가스를 사용하여 40 Pa의 퇴적 압력하 및 620℃의 퇴적 온도에서 LPCVD에 의해 게이트 산화막(2) 상에 형성된다. 그 다음, 폴리실리콘 막(3)의 전체 표면에 불순물 31P+를 20keV의 에너지와 3x1015원자/cm2의 투여량으로 주입한다. 그 후, 폴리실리콘 막(3)을 800℃의 N2가스 분위기에서 30분 동안 어닐링하여 폴리실리콘 막(3)에 도핑된 불순물을 활성화시킨다. 이러한 어닐링을 통해 폴리실리콘 막(3) 위에서 성장하는 산화막을 희석된 HF로 제거한다. 그 다음, 불소의 불순물 함량이 4x1016원자/cm3이하가 되도록, W/Si 조성비 2.5∼2.6을 갖는 WSi 막(4)이 폴리실리콘 막(3) 상에 두께 100 nm로 형성된다.
WSi 막(4)의 형성은 하기에서 더 상세히 설명된다. 여기서, WSi 막은 대기압 CVD에 의해 형성되므로, 대기압 CVD에 사용된 퇴적 장치가 사용된다. 퇴적 장치 챔버의 내벽에 부착된 금속은 먼지를 발생시키기 때문에, 퇴적 장치 챔버의 내벽은 감압 하에서 NF3가스로 세정된다. 이 때의 압력은 400 Pa이고, NF3가스는 200 cc/분의 유속으로 계속해서 20분 동안 챔버를 통과한다.
세정 후 1시간 내에, WF6가스(3.5 cc/분) 및 SiH2Cl2가스(175 cc/분)를 사용하여 500℃ 및 160 Pa의 압력하에 5분 동안 공퇴적을 실시하여 챔버의 내벽을 WSi로 코팅한다.
그 다음, 기판 상에 형성된 폴리실리콘 막(3)을 갖는 반도체 기판을 퇴적 장치에 놓고, WSi 막(4)은 SiH2Cl2(175 sccm), WF6(3.5 sccm) 및 Ar(825 sccm)을 사용하여 550℃의 퇴적 온도 및 160 Pa의 퇴적 압력 하에 폴리실리콘 막(3) 위에 형성된다.
그 후, WSi 막(4) 상에, 두께 50 nm의 SiO2막(5)이 O3함량 4중량% 및 O3/O2가스(5,000 sccm) 중에서 TEOS 250 mg을 사용하여 4600 Pa의 퇴적 압력 하에 400℃의 퇴적 온도에서 대기압 CVD에 의해 형성된다.
그런 다음, SiO2막(5)의 표면에 있는 불순물과 SiO2막(5) 내의 수분을 펌핑 제거하여 SiO2막(5)을 고밀화시킨다.
그 후, Si3N4막(6)이 NH3(540 sccm) 및 SiH2Cl2(72 sccm)를 사용하여 20 Pa의 퇴적 압력 하에 770℃의 퇴적 온도에서 LPCVD에 의해 SiO2막(5) 위에 200 nm 두께로 형성된다.
상기 한 바와 같이, SiO2막(5)이 형성될 때 400 ℃까지 가열된 후, Si3N4막(6)이 형성될 때 770℃까지 더 가열되기 때문에 WSi 막(4)이 어닐링된다.
그 다음, 레지스트 패턴이 포토리소그래피에 의해 Si3N4막 위에 형성되므로 Si3N4/SiO2/WSi/폴리실리콘이 폭 0.30 μm의 라인 상으로 제조된 다음, Si3N4/SiO2/WSi/폴리실리콘은 드라이 에칭에 의해 에칭된다(도1b 참조).
그리고 나서, 두께 10nm의 보호 산화막(7)이 O2가스(15 리터/분)를 사용하여 900℃의 퇴적 온도에서 60분 동안 WSi/폴리실리콘의 측면에 형성된다(도1c 참조).
그 후, LDD 구조의 트랜지스터를 제조하기 위해서, 두께 100nm의 Si3N4막(8)이 NH3(540 sccm) 및 SiH2Cl2(72 sccm)를 사용하여 20 Pa의 퇴적 압력 하에 770℃의 퇴적 온도에서 게이트 전극을 갖는 반도체 기판의 전체 표면에 LPCVD에 의해 형성된다(도1d 참조). 그 다음, 폴리사이드 측면에 Si3N4의 측벽 막(9)(두께 100 nm)을 형성하기 위해서 Si3N4막(8)의 표면 전체를 드라이 에칭에 의해 에칭백한다(도1e 참조).
WSi-폴리실리콘 계면과 WSi 막의 측면 상에서 발생하는 비정상 산화는 SEM 시험을 함으로써 검사될 수 있다. 본 실시예에서, SEM 시험은 보호 산화막(7)이 WSi/폴리실리콘의 측면 상에 형성된 후 실시되었다. 그 결과, WSi-폴리실리콘 계면과 WSi 막(4)의 측면 상에서 비정상 산화가 관찰되지 않았다.
본 실시예의 방법에 따르면, WSi 막 내의 불소 함량을 특정 치 이하까지 감소시키도록 특수 전처리를 수용하는 퇴적 장치에 의해 WSi 막을 주로 형성함으로써 WSi-폴리실리콘 계면과 WSi 막의 측면 상에서의 비정상 산화를 방지할 수 있고, WSi 막의 박리와 균열이 억제될 수 있다.
표1에서는 불소 함량과 WSi 막의 비정상 산화 간의 관계를 나타낸다.
표 1
불소 함량(원자/cm3) 비정상 산화
4 x 1016무
2 x 1017유
표1에서 보면, 불소 함량 4 x 1016원자/cm3를 갖는 WSi 막에서는 비정상 산화가 없음을 알 수 있다.
본 발명의 막 형성 방법에 따르면, 금속 막이나 규화물 막은 할로겐 원소의 함량이 감소되도록 형성될 수 있다. 그러므로, 비정상 산화를 억제하고 막의 박리와 균열을 감소시켜 안정한 막을 형성할 수 있다.

Claims (14)

  1. 퇴적장치 내에 세정 가스를 통과시킴으로써 세정한 후, 24시간 이내에 목적으로 하는 금속 막 또는 규화물 막의 원료를 사용하여 공 퇴적을 행한 퇴적 장치에 의해, 형성된 금속 막이나 규화물 막중 할로겐 원소의 함량을 감소시킨 금속 막 또는 규화물 막을 형성하는 것을 특징으로 하는 막의 제조 방법.
  2. 제 1항에 있어서, 공 퇴적이, 퇴적 장치가 세정된 후 1시간 내에 실시되는 막의 제조 방법.
  3. 제 1항 또는 제 2항에 있어서, 세정 가스가 NF3, N2및 He, Ne, Ar, Kr, Xe 및 Rn으로 이루어진 그룹으로부터 선택되는 하나 이상인 막의 제조방법.
  4. 제 1항 내지 제 3항중 어느 하나에 있어서, 세정이 세정 가스 200∼2,000 cc/분의 유속으로 실시되는 막의 제조 방법.
  5. 제 1항 내지 제 4항중 어느 하나에 있어서, 세정이 4∼40분 동안 실시되는 막의 제조 방법.
  6. 제 1항 내지 제 5항중 어느 하나에 있어서, 공 퇴적이 스퍼터링법, 대기압 CVD법 또는 LPCVD법에 의해 실시되는 막의 제조 방법.
  7. 제 1항 내지 제 6항중 어느 하나에 있어서, 목적으로 하는 금속 막이나 규화물 막이 WSi 막인 막의 제조 방법.
  8. 제 7항에 있어서, WSi 막이 형성된 후, 산화막이 소정의 퇴적 온도에서 WSi 막 상에 형성된 다음, 질화막이 상기 퇴적 온도 보다 높은 퇴적 온도에서 산화막 상에 형성되어 WSi 막을 어닐링시키는 막의 제조 방법.
  9. 제 8항에 있어서, 산화막이 380∼450℃의 퇴적 온도에서 TEOS를 사용하여 형성되고, 질화막이 700∼800℃에서 SiH2Cl2가스와 NH3가스를 사용하여 형성되는 막의 제조 방법.
  10. 제 8항 또는 제 9항에 있어서, 산화막이 스퍼터링법, 대기압 CVD법, LPCVD법, 열 산화법 또는 유리 상의 스핀(SOG) 법에 의해 형성되는 막의 제조 방법.
  11. 제 8항 내지 제 10항중 어느 하나에 있어서, 질화막이 대기압 CVD법 또는 LPCVD법에 의해 형성되는 막의 제조 방법.
  12. 제 8항 내지 제 11항중 어느 하나에 있어서, 질화막을 형성하기 전에, 산화막 표면 상의 불순물 및 산화막 내의 수분이 펌핑에 의해 제거되어 산화막을 고밀화시키는 막의 제조 방법.
  13. WSi 막중 불소 함량이 4x1016원자/cm3이하까지 감소되는, 제 7항 내지 제 12항중 어느 하나에 따라 제조된 WSi 막.
  14. 제 13항에 있어서, WSi 막이 W/Si 조성비 2.5∼2.6을 갖는 WSi 막.
KR10-2000-0032412A 1999-07-02 2000-06-13 막의 제조 방법 및 그 방법에 의해 제조된 막 KR100372046B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP18920199A JP3562997B2 (ja) 1999-07-02 1999-07-02 成膜方法
JP11-189201 1999-07-02

Publications (2)

Publication Number Publication Date
KR20010049541A true KR20010049541A (ko) 2001-06-15
KR100372046B1 KR100372046B1 (ko) 2003-02-14

Family

ID=16237226

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0032412A KR100372046B1 (ko) 1999-07-02 2000-06-13 막의 제조 방법 및 그 방법에 의해 제조된 막

Country Status (4)

Country Link
US (1) US6346483B1 (ko)
JP (1) JP3562997B2 (ko)
KR (1) KR100372046B1 (ko)
TW (1) TW490711B (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100945868B1 (ko) * 2007-12-03 2010-03-05 주식회사 동부하이텍 반도체 소자 제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060124058A1 (en) * 2002-11-11 2006-06-15 Hitachi Kokusai Electric Inc. Substrate processing device
US7049245B2 (en) * 2003-09-12 2006-05-23 Promos Technologies, Inc. Two-step GC etch for GC profile and process window improvement

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02218164A (ja) 1989-02-17 1990-08-30 Matsushita Electron Corp Ｍｉｓ型電界効果トランジスタ
US5643633A (en) * 1992-12-22 1997-07-01 Applied Materials, Inc. Uniform tungsten silicide films produced by chemical vapor depostiton
JPH08186256A (ja) 1994-12-29 1996-07-16 Sony Corp Ｌｄｄ構造のトランジスタの製造方法及びトランジスタ
JPH09213942A (ja) 1996-01-29 1997-08-15 Matsushita Electron Corp 半導体装置およびその製造方法
US6125859A (en) * 1997-03-05 2000-10-03 Applied Materials, Inc. Method for improved cleaning of substrate processing systems
US6037213A (en) * 1998-06-03 2000-03-14 Taiwan Semiconductor Manufacturing Company, Ltd. Method for making cylinder-shaped capacitors for dynamic random access memory

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100945868B1 (ko) * 2007-12-03 2010-03-05 주식회사 동부하이텍 반도체 소자 제조 방법

Also Published As

Publication number Publication date
US6346483B1 (en) 2002-02-12
TW490711B (en) 2002-06-11
KR100372046B1 (ko) 2003-02-14
JP2001015438A (ja) 2001-01-19
JP3562997B2 (ja) 2004-09-08

Similar Documents

Publication Publication Date Title
US4847111A (en) Plasma-nitridated self-aligned tungsten system for VLSI interconnections
KR100236500B1 (ko) 전기 전도성 장벽층과 전도성 비아를 형성하는 방법 및 장치
US5364803A (en) Method of preventing fluorine-induced gate oxide degradation in WSix polycide structure
US5747384A (en) Process of forming a refractory metal thin film
US20060024959A1 (en) Thin tungsten silicide layer deposition and gate metal integration
US6100188A (en) Stable and low resistance metal/barrier/silicon stack structure and related process for manufacturing
JP2002314076A (ja) 金属ゲートの形成方法
US5434096A (en) Method to prevent silicide bubble in the VLSI process
KR100281887B1 (ko) 반도체장치의 제조방법
WO2001041544A2 (en) Deposition of gate stacks including silicon germanium layers
JP2000188333A (ja) 半導体装置及びその製造方法
US6303427B1 (en) Method of manufacturing a capacitor in a semiconductor device
KR100447031B1 (ko) 텅스텐 실리사이드막의 형성방법
JP3189771B2 (ja) 半導体装置の製造方法
US7781337B2 (en) Forming method of silicide film
KR100372046B1 (ko) 막의 제조 방법 및 그 방법에 의해 제조된 막
US6124178A (en) Method of manufacturing MOSFET devices
JPH0653165A (ja) メタルプラグの形成方法
JP3332063B2 (ja) ＳｉＮｘ／ＰＳＧ積層構造の形成方法
US5946599A (en) Method of manufacturing a semiconductor IC device
KR19990045196A (ko) 반도체 장치 제조방법
KR100585011B1 (ko) 반도체 소자의 게이트전극 형성 방법
JPH0778991A (ja) 半導体装置および半導体装置の製造方法
KR100271789B1 (ko) 반도체장치의제조방법
JPH08250507A (ja) 半導体膜の堆積方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140107

Year of fee payment: 12

FPAY Annual fee payment

Payment date: 20150116

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee