JPH0653165A - メタルプラグの形成方法 - Google Patents
メタルプラグの形成方法Info
- Publication number
- JPH0653165A JPH0653165A JP20133292A JP20133292A JPH0653165A JP H0653165 A JPH0653165 A JP H0653165A JP 20133292 A JP20133292 A JP 20133292A JP 20133292 A JP20133292 A JP 20133292A JP H0653165 A JPH0653165 A JP H0653165A
- Authority
- JP
- Japan
- Prior art keywords
- contact hole
- forming
- metal plug
- layer
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】 ＴｉをＳｉ上にＣＶＤ法によりＣｌを含む材
料ガスを用いて成膜する際に、ＣｌのＳｉへの浸食を回
避して、リーク電流の低減化をはかる。 【構成】 半導体層上に開口したコンタクトホールに配
線層を埋込むメタルプラグの形成方法において、その一
例の製造工程図を図１Ａ〜Ｃ及び図２Ａ〜Ｃに示すよう
に、コンタクトホール３の底部に薄い酸化膜１０を形成
した後、ＣＶＤ法によりこのコンタクトホール３内にIV
Ａ族金属即ちＴｉ、Ｚｒ又はＨｆの例えばＴｉ層５を堆
積して、配線層を被着形成する。
料ガスを用いて成膜する際に、ＣｌのＳｉへの浸食を回
避して、リーク電流の低減化をはかる。 【構成】 半導体層上に開口したコンタクトホールに配
線層を埋込むメタルプラグの形成方法において、その一
例の製造工程図を図１Ａ〜Ｃ及び図２Ａ〜Ｃに示すよう
に、コンタクトホール３の底部に薄い酸化膜１０を形成
した後、ＣＶＤ法によりこのコンタクトホール３内にIV
Ａ族金属即ちＴｉ、Ｚｒ又はＨｆの例えばＴｉ層５を堆
積して、配線層を被着形成する。
Description
【０００１】
【産業上の利用分野】本発明は、各種半導体装置の半導
体層上の配線層との接続部におけるメタルプラグの形成
方法に係わる。
体層上の配線層との接続部におけるメタルプラグの形成
方法に係わる。
【０００２】
【従来の技術】超ＬＳＩなどの高密度の半導体装置にお
いてはコンタクトホールの微細化が進められており、こ
の微細コンタクトホールにＡｌ等の配線層を埋込む技術
としては、高温におけるＡｌの流動性を利用した高温Ａ
ｌスパッタ法とか、スパッタ法よりカバレッジが優れた
ＣＶＤ（化学気相成長）法によってＡｌより高温耐熱性
を有するＷ（タングステン）をコンタクトホール内を含
んで全面的に被着するいわゆるＢＬＫ（ブランケット）
−Ｗ ＣＶＤ法等が現在多く利用されている。
いてはコンタクトホールの微細化が進められており、こ
の微細コンタクトホールにＡｌ等の配線層を埋込む技術
としては、高温におけるＡｌの流動性を利用した高温Ａ
ｌスパッタ法とか、スパッタ法よりカバレッジが優れた
ＣＶＤ（化学気相成長）法によってＡｌより高温耐熱性
を有するＷ（タングステン）をコンタクトホール内を含
んで全面的に被着するいわゆるＢＬＫ（ブランケット）
−Ｗ ＣＶＤ法等が現在多く利用されている。
【０００３】このような高温Ａｌスパッタ法やＢＬＫ−
Ｗ ＣＶＤ法のいずれのプロセスを用いる場合において
も、整流性のない低抵抗の半導体−金属接合（オーミッ
クプロセス）を形成することが必要である。このため上
述の高温Ａｌスパッタ法ＢＬＫ−Ｗ ＣＶＤ法の両プロ
セスにおいて、半導体層と配線層との間に高融点金属の
中でも比較的低いコンタクト抵抗を有し、シリコン酸化
膜を還元できるチタンＴｉを形成する方法が採られてい
る。
Ｗ ＣＶＤ法のいずれのプロセスを用いる場合において
も、整流性のない低抵抗の半導体−金属接合（オーミッ
クプロセス）を形成することが必要である。このため上
述の高温Ａｌスパッタ法ＢＬＫ−Ｗ ＣＶＤ法の両プロ
セスにおいて、半導体層と配線層との間に高融点金属の
中でも比較的低いコンタクト抵抗を有し、シリコン酸化
膜を還元できるチタンＴｉを形成する方法が採られてい
る。
【０００４】チタンは、その酸化物がシリコン酸化物に
比し生成自由エネルギーが低く即ちチタン酸化物を形成
した方が安定であるため、上述したようにシリコン酸化
物を還元し得る能力を有するが、チタン膜厚が薄い場合
やシリコン酸化膜が厚い場合はチタンはシリコン酸化物
を還元することができず、低オーミックコンタクト抵抗
を得ることができない（例えば第38回春季応用物理学会
講演会予稿集p.691 ）。
比し生成自由エネルギーが低く即ちチタン酸化物を形成
した方が安定であるため、上述したようにシリコン酸化
物を還元し得る能力を有するが、チタン膜厚が薄い場合
やシリコン酸化膜が厚い場合はチタンはシリコン酸化物
を還元することができず、低オーミックコンタクト抵抗
を得ることができない（例えば第38回春季応用物理学会
講演会予稿集p.691 ）。
【０００５】またチタンは通常スパッタ法により堆積さ
れているため、高アスペクト比の微細コンタクトホール
内に被着しようとすると、コンタクトホールの底部にお
いて拡散層上の自然シリコン酸化膜を還元し得るに充分
なチタン膜厚が得られず、低コンタクト抵抗が得られな
いという問題がある。
れているため、高アスペクト比の微細コンタクトホール
内に被着しようとすると、コンタクトホールの底部にお
いて拡散層上の自然シリコン酸化膜を還元し得るに充分
なチタン膜厚が得られず、低コンタクト抵抗が得られな
いという問題がある。
【０００６】
【発明が解決しようとする課題】このため、コンタクト
ホール内にチタンをスパッタ法によらずに、化学気相成
長法により被着形成することが試みられている。例えば
ＥＣＲ（電子サイクロトロン共鳴）プラズマＣＶＤ法や
熱ＣＶＤ法、ＭＯＣＶＤ（有機金属による化学気相成
長）法など多くの方法によりチタンを成膜することが試
みられているが、ＭＯＣＶＤ法ではチタン単体を成膜で
きる適当な有機材料がみつかっていないこと、熱ＣＶＤ
法では１０００℃程度以上の高温を必要とするため、Ｌ
ＳＩの製造には適用しにくいなどの問題がある。
ホール内にチタンをスパッタ法によらずに、化学気相成
長法により被着形成することが試みられている。例えば
ＥＣＲ（電子サイクロトロン共鳴）プラズマＣＶＤ法や
熱ＣＶＤ法、ＭＯＣＶＤ（有機金属による化学気相成
長）法など多くの方法によりチタンを成膜することが試
みられているが、ＭＯＣＶＤ法ではチタン単体を成膜で
きる適当な有機材料がみつかっていないこと、熱ＣＶＤ
法では１０００℃程度以上の高温を必要とするため、Ｌ
ＳＩの製造には適用しにくいなどの問題がある。
【０００７】そこで現状では、ＥＣＲプラズマによって
ＴｉＣｌ4 の解離を促進させることを利用したＴｉＣｌ
4 ＋Ｈ2 系のＥＣＲプラズマＣＶＤ法によるＴｉ成膜
と、ＴｉＣｌ4 ＋ＳｉＨ4 系熱ＣＶＤ法によるＴｉＳｉ
2 成膜が行われている。
ＴｉＣｌ4 の解離を促進させることを利用したＴｉＣｌ
4 ＋Ｈ2 系のＥＣＲプラズマＣＶＤ法によるＴｉ成膜
と、ＴｉＣｌ4 ＋ＳｉＨ4 系熱ＣＶＤ法によるＴｉＳｉ
2 成膜が行われている。
【０００８】しかしながらこれらの方法では、ＴｉＣｌ
4 ソースを利用しているため、ＴｉＣｌ4 中のＣｌや或
いは生成されるＨＣｌが例えばコンタクトホール底部の
シリコン拡散層を浸食する問題がある（例えば"Extende
d Abstracts of 1991 Inter-national Conference on S
olid State Devices and Materials,Yokohama,1991,pp2
10-212"）。
4 ソースを利用しているため、ＴｉＣｌ4 中のＣｌや或
いは生成されるＨＣｌが例えばコンタクトホール底部の
シリコン拡散層を浸食する問題がある（例えば"Extende
d Abstracts of 1991 Inter-national Conference on S
olid State Devices and Materials,Yokohama,1991,pp2
10-212"）。
【０００９】例えば図５に示すように、Ｓｉ等より成る
基板１上に拡散層２を形成し、厚いＳｉＯ2 等より成る
絶縁層３を被着して拡散層２に達する深さのコンタクト
ホール４を開口した後上述の例えばＴｉＣｌ4 ＋Ｈ2 系
のＥＣＲプラズマＣＶＤ法によりＴｉ層５を被着する
と、拡散層２のＳｉがＨＣｌに削られて矢印ｔで示すよ
うにＴｉが浸食して拡散層２と基板１の間の接合破壊が
生じ、リーク電流が増大する恐れがある。
基板１上に拡散層２を形成し、厚いＳｉＯ2 等より成る
絶縁層３を被着して拡散層２に達する深さのコンタクト
ホール４を開口した後上述の例えばＴｉＣｌ4 ＋Ｈ2 系
のＥＣＲプラズマＣＶＤ法によりＴｉ層５を被着する
と、拡散層２のＳｉがＨＣｌに削られて矢印ｔで示すよ
うにＴｉが浸食して拡散層２と基板１の間の接合破壊が
生じ、リーク電流が増大する恐れがある。
【００１０】本発明は、このようなＳｉ拡散層の浸食が
生じないようにＴｉ等のバリアメタルを形成し得るメタ
ルプラグの形成方法を提供するものである。
生じないようにＴｉ等のバリアメタルを形成し得るメタ
ルプラグの形成方法を提供するものである。
【００１１】
【課題を解決するための手段】本発明は、半導体層上に
開口したコンタクトホールに配線層を埋込むメタルプラ
グの形成方法において、その一例の製造工程図を図１Ａ
〜Ｃに示すように、コンタクトホール３の底部に薄い酸
化膜１０を形成した後、ＣＶＤ法によりこのコンタクト
ホール３内に、Ｔｉ、Ｚｒ又はＨｆのIVＡ族金属、例え
ばＴｉ層５を堆積して、配線層を被着形成する。
開口したコンタクトホールに配線層を埋込むメタルプラ
グの形成方法において、その一例の製造工程図を図１Ａ
〜Ｃに示すように、コンタクトホール３の底部に薄い酸
化膜１０を形成した後、ＣＶＤ法によりこのコンタクト
ホール３内に、Ｔｉ、Ｚｒ又はＨｆのIVＡ族金属、例え
ばＴｉ層５を堆積して、配線層を被着形成する。
【００１２】また他の本発明は、半導体層上に開口した
コンタクトホールに配線層を埋込むメタルプラグの形成
方法において、図４Ａ〜Ｃにその一例の製造工程図を示
すように、コンタクトホール３の底部に薄い酸化膜１０
を形成した後、ＣＶＤ法によりコンタクトホール３内に
ＴｉＳｉx 、ＺｒＳｉx 又はＨｆＳｉx のIVＡ族金属シ
リサイド、例えばＴｉＳｉX 層８を堆積して、配線層を
被着形成する。
コンタクトホールに配線層を埋込むメタルプラグの形成
方法において、図４Ａ〜Ｃにその一例の製造工程図を示
すように、コンタクトホール３の底部に薄い酸化膜１０
を形成した後、ＣＶＤ法によりコンタクトホール３内に
ＴｉＳｉx 、ＺｒＳｉx 又はＨｆＳｉx のIVＡ族金属シ
リサイド、例えばＴｉＳｉX 層８を堆積して、配線層を
被着形成する。
【００１３】また本発明は、上述の図１Ａ〜Ｃに示すメ
タルプラグの形成方法において、上述のIVＡ族金属例え
ばＴｉ層５をＥＣＲプラズマＣＶＤ法により形成する。
タルプラグの形成方法において、上述のIVＡ族金属例え
ばＴｉ層５をＥＣＲプラズマＣＶＤ法により形成する。
【００１４】更にまた本発明は、上述の図４Ａ〜Ｃに示
すメタルプラグの形成方法において、上述のIVＡ族金属
シリサイド例えばＴｉＳｉX 層８を熱ＣＶＤ法により形
成する。
すメタルプラグの形成方法において、上述のIVＡ族金属
シリサイド例えばＴｉＳｉX 層８を熱ＣＶＤ法により形
成する。
【００１５】
【作用】上述したように、本発明メタルプラグの形成方
法は、コンタクトホール３の底部に薄い酸化膜を形成し
た後、この上にIVＡ族金属又はIVＡ族金属シリサイドを
ＣＶＤ法により成膜するものであり、成膜中にＣｌによ
って浸食されにくい酸化膜を薄く形成しておくことによ
ってＳｉの浸食を回避して、リーク電流を低減化し得る
ものである。
法は、コンタクトホール３の底部に薄い酸化膜を形成し
た後、この上にIVＡ族金属又はIVＡ族金属シリサイドを
ＣＶＤ法により成膜するものであり、成膜中にＣｌによ
って浸食されにくい酸化膜を薄く形成しておくことによ
ってＳｉの浸食を回避して、リーク電流を低減化し得る
ものである。
【００１６】また、IVＡ族金属即ちＴｉ、Ｚｒ及びＨｆ
がＳｉ酸化膜の還元能力を有するため、その後の熱処理
により酸化膜が還元されて耐熱性に優れたシリサイドを
形成することができて、低コンタクト抵抗でカバレッジ
の優れたメタルプラグを形成することができる。
がＳｉ酸化膜の還元能力を有するため、その後の熱処理
により酸化膜が還元されて耐熱性に優れたシリサイドを
形成することができて、低コンタクト抵抗でカバレッジ
の優れたメタルプラグを形成することができる。
【００１７】更にまた、IVＡ族金属の成膜方法としてＥ
ＣＲプラズマＣＶＤ法、IVＡ族金属シリサイドの成膜方
法として熱ＣＶＤ法を採ることによって、微細な形状の
コンタクトホール内においても埋め込み性良く所望の膜
厚をもって形成することができ、この下の拡散層上の自
然酸化膜を十分還元することができ、良好なコンタクト
抵抗を得ることができる。
ＣＲプラズマＣＶＤ法、IVＡ族金属シリサイドの成膜方
法として熱ＣＶＤ法を採ることによって、微細な形状の
コンタクトホール内においても埋め込み性良く所望の膜
厚をもって形成することができ、この下の拡散層上の自
然酸化膜を十分還元することができ、良好なコンタクト
抵抗を得ることができる。
【００１８】
【実施例】以下本発明実施例を図面を参照して詳細に説
明する。各例共に、Ｓｉ基板等より成る半導体層上に不
純物拡散層を設け、この上に配線層を接続する場合を示
す。
明する。各例共に、Ｓｉ基板等より成る半導体層上に不
純物拡散層を設け、この上に配線層を接続する場合を示
す。
【００１９】実施例１ この例においては、Ｔｉ層をＥＣＲプラズマＣＶＤ法に
より形成する際に、予め薄い酸化膜を被着しておく場合
で、先ず図１Ａに示すように、Ｓｉ等より成る基板１上
の所定位置に不純物等を注入して拡散層２を形成する。
そしてこの後ＳｉＯ2 等の絶縁層３をＣＶＤ法等により
厚く堆積し、拡散層２上に達する深さでその径が０．４
μｍ〜０．６μｍ程度の微細なコンタクトホール４を開
口する。
より形成する際に、予め薄い酸化膜を被着しておく場合
で、先ず図１Ａに示すように、Ｓｉ等より成る基板１上
の所定位置に不純物等を注入して拡散層２を形成する。
そしてこの後ＳｉＯ2 等の絶縁層３をＣＶＤ法等により
厚く堆積し、拡散層２上に達する深さでその径が０．４
μｍ〜０．６μｍ程度の微細なコンタクトホール４を開
口する。
【００２０】次に図１Ｂに示すように、熱酸化等により
コンタクトホール４の底部即ち拡散層２の上部に厚さ３
〜５ｎｍ程度の薄いＳｉＯ2 酸化膜１０を形成する。こ
の酸化条件としては、例えば酸素流量を１０ｌ／ｍｉ
ｎ、基板温度を８５０℃、処理時間を５〜１０ｍｉｎと
して形成することができる。
コンタクトホール４の底部即ち拡散層２の上部に厚さ３
〜５ｎｍ程度の薄いＳｉＯ2 酸化膜１０を形成する。こ
の酸化条件としては、例えば酸素流量を１０ｌ／ｍｉ
ｎ、基板温度を８５０℃、処理時間を５〜１０ｍｉｎと
して形成することができる。
【００２１】そして図１Ｃに示すように、この上を覆っ
て全面的にIVＡ族金属の例えばＴｉ層５をＣＶＤ法によ
り被着する。この場合ＴｉＣｌ4 ＋Ｈ2 系によるＥＣＲ
プラズマＣＶＤ法により厚さ３０ｎｍ程度として堆積す
る。ＥＣＲプラズマＣＶＤの条件は、基板温度を４２０
℃〜５４０℃、マイクロ波パワーを２．８ｋＷ、ＴｉＣ
ｌ4 、Ｈ2 の流量をそれぞれ１０ｓｃｃｍ、５０ｓｃｃ
ｍとし、Ａｒの流量を４３ｓｃｃｍとした。
て全面的にIVＡ族金属の例えばＴｉ層５をＣＶＤ法によ
り被着する。この場合ＴｉＣｌ4 ＋Ｈ2 系によるＥＣＲ
プラズマＣＶＤ法により厚さ３０ｎｍ程度として堆積す
る。ＥＣＲプラズマＣＶＤの条件は、基板温度を４２０
℃〜５４０℃、マイクロ波パワーを２．８ｋＷ、ＴｉＣ
ｌ4 、Ｈ2 の流量をそれぞれ１０ｓｃｃｍ、５０ｓｃｃ
ｍとし、Ａｒの流量を４３ｓｃｃｍとした。
【００２２】Ｓｉ−Ｓｉ原子間の結合エネルギーは７６
ｋｃａｌ／ｍｏｌであり、Ｓｉ−Ｃｌ間の結合エネルギ
ーは７７ｋｃａｌ／ｍｏｌであるため、前述したよう
に、従来の方法による場合はＴｉ成膜材料のＴｉＣｌ4
中のＣｌによって下地Ｓｉ拡散層が容易に浸食されてし
まう。これに対し、Ｓｉ−Ｏ間の結合エネルギーは１９
２ｋｃａｌ／ｍｏｌと比較的高く、本発明によればこの
ように安定なＳｉＯ2 膜を予め形成しておくため、Ｃｌ
により下地Ｓｉが浸食されることなく拡散層−基板間の
接合が破壊されることを確実に回避できる。
ｋｃａｌ／ｍｏｌであり、Ｓｉ−Ｃｌ間の結合エネルギ
ーは７７ｋｃａｌ／ｍｏｌであるため、前述したよう
に、従来の方法による場合はＴｉ成膜材料のＴｉＣｌ4
中のＣｌによって下地Ｓｉ拡散層が容易に浸食されてし
まう。これに対し、Ｓｉ−Ｏ間の結合エネルギーは１９
２ｋｃａｌ／ｍｏｌと比較的高く、本発明によればこの
ように安定なＳｉＯ2 膜を予め形成しておくため、Ｃｌ
により下地Ｓｉが浸食されることなく拡散層−基板間の
接合が破壊されることを確実に回避できる。
【００２３】そしてこの後図２Ａに示すように、ＥＣＲ
プラズマＣＶＤ法にてＴｉＮ層６を厚さ例えば７０ｎｍ
として全面的に堆積する。この場合基板温度を４２０℃
〜５４０℃、マイクロ波パワーを２．８ｋＷとし、Ｔｉ
Ｃｌ4 ，Ｎ2 ，Ｈ2 ，Ａｒの各流量をそれぞれ１０，１
５，５０，４３ｓｃｃｍとした。
プラズマＣＶＤ法にてＴｉＮ層６を厚さ例えば７０ｎｍ
として全面的に堆積する。この場合基板温度を４２０℃
〜５４０℃、マイクロ波パワーを２．８ｋＷとし、Ｔｉ
Ｃｌ4 ，Ｎ2 ，Ｈ2 ，Ａｒの各流量をそれぞれ１０，１
５，５０，４３ｓｃｃｍとした。
【００２４】この後、２段階のアニールを行って図２Ｂ
に示すようにコンタクトホール４の底部にてＴｉと下地
Ｓｉ拡散層をＳｉＯ2 酸化膜を介して反応させ、ＴｉＳ
ｉx（チタンシリサイド）等のシリサイド１１を形成す
る。この場合、第１のアニールはＡｒ雰囲気中で基板温
度を６５０℃、３０秒間行い、第２のアニールをＮ2中
で９００℃、３０秒間行った。このように第２のアニー
ル処理において窒素を導入することによってコンタクト
ホール４の側壁部及び絶縁層３上のＴｉ層は窒化され、
コンタクトホール４内のシリサイド１１上を含めて全面
的にＴｉＮ層１６が形成される。
に示すようにコンタクトホール４の底部にてＴｉと下地
Ｓｉ拡散層をＳｉＯ2 酸化膜を介して反応させ、ＴｉＳ
ｉx（チタンシリサイド）等のシリサイド１１を形成す
る。この場合、第１のアニールはＡｒ雰囲気中で基板温
度を６５０℃、３０秒間行い、第２のアニールをＮ2中
で９００℃、３０秒間行った。このように第２のアニー
ル処理において窒素を導入することによってコンタクト
ホール４の側壁部及び絶縁層３上のＴｉ層は窒化され、
コンタクトホール４内のシリサイド１１上を含めて全面
的にＴｉＮ層１６が形成される。
【００２５】尚、上述したようにＴｉ等のIVＡ族金属
は、Ｓｉ酸化物を形成するよりも金属酸化物を形成した
方が安定であるためＳｉ酸化物を還元することができ
る。そして上述したように３〜５ｎｍ程度の薄い酸化膜
を介してアニールを施すことによって高温耐熱性に優れ
たシリサイド膜を形成することができることが、例えば
本出願人の出願に係る特開平３─３８８２３号公開公
報、又は特開平４─３４９２６号公開公報等おいて示さ
れている。本発明においては特にこの酸化膜１０の上に
ＣＶＤ法によってIVＡ族金属またはIVＡ族金属シリサイ
ドを形成することにより、高アスペクト比のコンタクト
ホールにおいても良好に成膜することができる。
は、Ｓｉ酸化物を形成するよりも金属酸化物を形成した
方が安定であるためＳｉ酸化物を還元することができ
る。そして上述したように３〜５ｎｍ程度の薄い酸化膜
を介してアニールを施すことによって高温耐熱性に優れ
たシリサイド膜を形成することができることが、例えば
本出願人の出願に係る特開平３─３８８２３号公開公
報、又は特開平４─３４９２６号公開公報等おいて示さ
れている。本発明においては特にこの酸化膜１０の上に
ＣＶＤ法によってIVＡ族金属またはIVＡ族金属シリサイ
ドを形成することにより、高アスペクト比のコンタクト
ホールにおいても良好に成膜することができる。
【００２６】そして更に、図２Ｃに示すように例えばＢ
ＬＫ−ＷをＣＶＤ法により埋込み形成して配線層７を形
成し、メタルプラグを構成する。この場合、堆積条件と
しては例えば基板温度４５０℃、圧力１×１０4 Ｐａ、
ＷＦ6 の流量を９５ｓｃｃｍ、Ｈ2 の流量を５５０ｓｃ
ｃｍとした。
ＬＫ−ＷをＣＶＤ法により埋込み形成して配線層７を形
成し、メタルプラグを構成する。この場合、堆積条件と
しては例えば基板温度４５０℃、圧力１×１０4 Ｐａ、
ＷＦ6 の流量を９５ｓｃｃｍ、Ｈ2 の流量を５５０ｓｃ
ｃｍとした。
【００２７】また、このＢＬＫ−Ｗを用いずに、例えば
高温Ａｌスパッタ法により図３に示すようにＡｌより成
る配線層７を形成することもできる。図３において、図
１及び図２に対応する部分には同一符号を付して重複説
明を省略する。この場合はＴｉＮ層１６の表面に自然発
生的に形成される自然酸化膜を逆スパッタにてエッチン
グ除去した後、Ａｌとの濡れ性を良好にするためのＴｉ
層１７とＡｌより成る配線層７とを、大気開放すること
なく順次連続堆積することによって、埋込みを良好に行
うことができる。上述の逆スパッタ条件としては、ＲＦ
電圧を１０００Ｖ、基板温度２００℃、Ａｒの流量を５
０ｓｃｃｍ、圧力０．５Ｐａとして行い、またＴｉ層１
７のスパッタ条件としてはＤＣ４ｋＷ、基板温度１５０
℃、Ａｒ流量１００ｓｃｃｍ、圧力０．５Ｐａとし、更
にＡｌスパッタ条件を基板温度４８０℃〜５００℃、Ａ
ｒ流量を１００ｓｃｃｍ、圧力０．５Ｐａとして行っ
た。
高温Ａｌスパッタ法により図３に示すようにＡｌより成
る配線層７を形成することもできる。図３において、図
１及び図２に対応する部分には同一符号を付して重複説
明を省略する。この場合はＴｉＮ層１６の表面に自然発
生的に形成される自然酸化膜を逆スパッタにてエッチン
グ除去した後、Ａｌとの濡れ性を良好にするためのＴｉ
層１７とＡｌより成る配線層７とを、大気開放すること
なく順次連続堆積することによって、埋込みを良好に行
うことができる。上述の逆スパッタ条件としては、ＲＦ
電圧を１０００Ｖ、基板温度２００℃、Ａｒの流量を５
０ｓｃｃｍ、圧力０．５Ｐａとして行い、またＴｉ層１
７のスパッタ条件としてはＤＣ４ｋＷ、基板温度１５０
℃、Ａｒ流量１００ｓｃｃｍ、圧力０．５Ｐａとし、更
にＡｌスパッタ条件を基板温度４８０℃〜５００℃、Ａ
ｒ流量を１００ｓｃｃｍ、圧力０．５Ｐａとして行っ
た。
【００２８】このように、コンタクトホール４内にＳｉ
Ｏ2 酸化膜１０を薄く形成した後、ＴｉをＥＣＲプラズ
マＣＶＤ法等により形成することによって、微細なコン
タクトホール４内においても良好な密着性をもってメタ
ルプラグを形成することができる。
Ｏ2 酸化膜１０を薄く形成した後、ＴｉをＥＣＲプラズ
マＣＶＤ法等により形成することによって、微細なコン
タクトホール４内においても良好な密着性をもってメタ
ルプラグを形成することができる。
【００２９】実施例２ 次に、本発明による他の実施例を図４Ａ〜Ｃを参照して
説明する。この例においては熱ＣＶＤ法によりＴｉＳｉ
x を形成する場合に、予め薄い酸化膜を形成する方法を
適用したものである。
説明する。この例においては熱ＣＶＤ法によりＴｉＳｉ
x を形成する場合に、予め薄い酸化膜を形成する方法を
適用したものである。
【００３０】先ず図４Ａに示すように、Ｓｉ等より成る
基板１上に拡散層２を形成した後、厚くＳｉＯ2 等の絶
縁層３を形成して、０．４μｍ〜０．６μｍ程度の微細
なコンタクトホール４をフォトリソグラフィ等の適用に
より開口する。そして上述の実施例と同様に、即ち熱酸
化等によりコンタクトホール４の底部即ち拡散層２の上
部に厚さ３〜５ｎｍ程度の薄いＳｉＯ2 酸化膜１０を形
成する。この酸化条件としては、例えば酸素流量を１０
ｌ／ｍｉｎ、基板温度を８５０℃、処理時間を５〜１０
ｍｉｎとして形成することができる。
基板１上に拡散層２を形成した後、厚くＳｉＯ2 等の絶
縁層３を形成して、０．４μｍ〜０．６μｍ程度の微細
なコンタクトホール４をフォトリソグラフィ等の適用に
より開口する。そして上述の実施例と同様に、即ち熱酸
化等によりコンタクトホール４の底部即ち拡散層２の上
部に厚さ３〜５ｎｍ程度の薄いＳｉＯ2 酸化膜１０を形
成する。この酸化条件としては、例えば酸素流量を１０
ｌ／ｍｉｎ、基板温度を８５０℃、処理時間を５〜１０
ｍｉｎとして形成することができる。
【００３１】そしてこの後、図４Ｂに示すように、全面
的にIVＡ族金属シリサイドの例えばＴｉＳｉx 層８を、
ＴｉＣｌ4 ＋ＳｉＨ4 系熱ＣＶＤ法により被着形成す
る。このとき、ＴｉＳｉx をＴｉリッチな組成とし、即
ちＳｉのＴｉに対する組成比を２．０より小さい１．０
〜１．８の例えば１．８程度とし、堆積条件としては、
基板温度を５００℃以上の例えば７００℃程度とし、Ｓ
ｉＨ4 のＴｉＣｌ4 に対する流量比ＳｉＨ4 ／ＴｉＣｌ
4 を５〜１０とした。
的にIVＡ族金属シリサイドの例えばＴｉＳｉx 層８を、
ＴｉＣｌ4 ＋ＳｉＨ4 系熱ＣＶＤ法により被着形成す
る。このとき、ＴｉＳｉx をＴｉリッチな組成とし、即
ちＳｉのＴｉに対する組成比を２．０より小さい１．０
〜１．８の例えば１．８程度とし、堆積条件としては、
基板温度を５００℃以上の例えば７００℃程度とし、Ｓ
ｉＨ4 のＴｉＣｌ4 に対する流量比ＳｉＨ4 ／ＴｉＣｌ
4 を５〜１０とした。
【００３２】通常このようにシリコン基体上等にＴｉＳ
ｉX を成膜する場合は、ストレスを抑制するためにＳｉ
リッチな組成とし、Ｓｉの組成比ｘは２．６程度とされ
るが、本発明においては、ＴｉＳｉX の下層のＳｉＯ2
酸化膜１０を十分還元することができるように、Ｓｉ組
成比を１．８程度以下とするものである。尚、Ｓｉ組成
比を１．０以上とするのは、組成比が１．０未満のとき
は熱ＣＶＤ法による成膜を行いにくことによる。尚、Ｔ
ｉＳｉX は例えばＥＣＲプラズマＣＶＤ法により成膜す
ることもできる。
ｉX を成膜する場合は、ストレスを抑制するためにＳｉ
リッチな組成とし、Ｓｉの組成比ｘは２．６程度とされ
るが、本発明においては、ＴｉＳｉX の下層のＳｉＯ2
酸化膜１０を十分還元することができるように、Ｓｉ組
成比を１．８程度以下とするものである。尚、Ｓｉ組成
比を１．０以上とするのは、組成比が１．０未満のとき
は熱ＣＶＤ法による成膜を行いにくことによる。尚、Ｔ
ｉＳｉX は例えばＥＣＲプラズマＣＶＤ法により成膜す
ることもできる。
【００３３】このようにＴｉＳｉX をＴｉリッチな組成
として被着した後シリサイド化することによって酸化膜
１０中のＳｉを完全に反応させることができ、耐熱性に
優れた良好なシリサイド１１を形成することができると
共に、実施例１において説明したと同様に、薄い酸化膜
１０を予め形成しておくことによって、ＴｉＳｉX 成膜
の際のＣｌによるＳｉの浸食を抑制することができる。
として被着した後シリサイド化することによって酸化膜
１０中のＳｉを完全に反応させることができ、耐熱性に
優れた良好なシリサイド１１を形成することができると
共に、実施例１において説明したと同様に、薄い酸化膜
１０を予め形成しておくことによって、ＴｉＳｉX 成膜
の際のＣｌによるＳｉの浸食を抑制することができる。
【００３４】そしてこの後ＮＨ3 雰囲気中において基板
温度９００℃、３０秒間のアニールを行う。このとき、
ＴｉＳｉX （ｘ＝１．０〜１．８）と下地Ｓｉ拡散層２
とがＳｉＯ2 酸化膜１０を介して反応し、図４Ｃに示す
ように、コンタクトホール４の底部に厚いシリサイド１
１が形成される。このシリサイド１１即ちＴｉＳｉ
Xは、化学式通りのいわゆるストイキオメトリーなｘ＝
２．０の組成となる。またＴｉＳｉX 層８の表面は窒化
され、薄いＴｉＮ層９が形成される。
温度９００℃、３０秒間のアニールを行う。このとき、
ＴｉＳｉX （ｘ＝１．０〜１．８）と下地Ｓｉ拡散層２
とがＳｉＯ2 酸化膜１０を介して反応し、図４Ｃに示す
ように、コンタクトホール４の底部に厚いシリサイド１
１が形成される。このシリサイド１１即ちＴｉＳｉ
Xは、化学式通りのいわゆるストイキオメトリーなｘ＝
２．０の組成となる。またＴｉＳｉX 層８の表面は窒化
され、薄いＴｉＮ層９が形成される。
【００３５】そしてこの後、上述の実施例１と同様に、
ＢＬＫ−Ｗまたは高温Ａｌスパッタ法等により配線層を
形成して、微細なコンタクトホール４内においても良好
な密着性をもってメタルプラグを形成することができ
る。
ＢＬＫ−Ｗまたは高温Ａｌスパッタ法等により配線層を
形成して、微細なコンタクトホール４内においても良好
な密着性をもってメタルプラグを形成することができ
る。
【００３６】尚、上述の各例においては半導体装置の拡
散層上にコンタクトホールを設ける場合について説明し
たが、その他ポリシリコンゲート上の接続部などの種々
のメタルプラグ形成の際に本発明を適用し得ることはい
うまでもない。また、上述の各例においてはＴｉを用い
てメタルプラグを形成したが、その他IVＡ族金属のＺ
ｒ、Ｈｆを用いた場合も同様の効果を得ることができ
る。更に、その形成方法としても上述の各方法に限定さ
れることなく、温度、反応ガス流量等において種々の変
形変更をなし得ることはいうまでもない。
散層上にコンタクトホールを設ける場合について説明し
たが、その他ポリシリコンゲート上の接続部などの種々
のメタルプラグ形成の際に本発明を適用し得ることはい
うまでもない。また、上述の各例においてはＴｉを用い
てメタルプラグを形成したが、その他IVＡ族金属のＺ
ｒ、Ｈｆを用いた場合も同様の効果を得ることができ
る。更に、その形成方法としても上述の各方法に限定さ
れることなく、温度、反応ガス流量等において種々の変
形変更をなし得ることはいうまでもない。
【００３７】
【発明の効果】上述したように、本発明方法によれば予
めＳｉＯ2 酸化膜を形成した後、Ｔｉ又はＴｉＳｉX を
ＣＶＤ法により成膜することによって、成膜材料に含ま
れるＣｌによってＳｉが浸食されることを回避でき、カ
バレッジに優れ、低リーク電流のメタルプラグを形成す
ることができる。特に、Ｔｉ又はＴｉＳｉX を成膜した
後アニールを施してＳｉＯ2 酸化膜をシリサイド化する
ことにより、コンタクト抵抗の低減化をはかることがで
きる。
めＳｉＯ2 酸化膜を形成した後、Ｔｉ又はＴｉＳｉX を
ＣＶＤ法により成膜することによって、成膜材料に含ま
れるＣｌによってＳｉが浸食されることを回避でき、カ
バレッジに優れ、低リーク電流のメタルプラグを形成す
ることができる。特に、Ｔｉ又はＴｉＳｉX を成膜した
後アニールを施してＳｉＯ2 酸化膜をシリサイド化する
ことにより、コンタクト抵抗の低減化をはかることがで
きる。
【００３８】また、特にＴｉＳｉを形成する場合にＴｉ
リッチな組成とすることによって、確実に酸化膜を還元
させてシリサイド化することができ、低コンタクトで耐
熱性に優れたメタルプラグを形成することができる。
リッチな組成とすることによって、確実に酸化膜を還元
させてシリサイド化することができ、低コンタクトで耐
熱性に優れたメタルプラグを形成することができる。
【図１】本発明メタルプラグの形成方法の一例の製造工
程図である。
程図である。
【図２】本発明メタルプラグの形成方法の一例の製造工
程図である。
程図である。
【図３】本発明メタルプラグの形成方法の他の例の一製
造工程図である。
造工程図である。
【図４】本発明メタルプラグの形成方法の他の例の製造
工程図である。
工程図である。
【図５】従来のメタルプラグの形成方法の一製造工程図
である。
である。
１ 基板 ２ 拡散層 ３ 絶縁層 ４ コンタクトホール ５ Ｔｉ層 ６ ＴｉＮ層 ７ 配線層 １０ 酸化膜 １１ シリサイド
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/90 Ｃ 7514−4Ｍ
Claims (4)
- 【請求項１】 半導体層上に開口したコンタクトホール
に配線層を埋込むメタルプラグの形成方法において、 上記コンタクトホールの底部に薄い酸化膜を形成した
後、化学気相成長法により上記コンタクトホール内にIV
Ａ族金属を堆積して、配線層を被着形成することを特徴
とするメタルプラグの形成方法。 - 【請求項２】 半導体層上に開口したコンタクトホール
に配線層を埋込むメタルプラグの形成方法において、 上記コンタクトホールの底部に薄い酸化膜を形成した
後、化学気相成長法により上記コンタクトホール内にIV
Ａ族金属シリサイドを堆積して、配線層を被着形成する
ことを特徴とするメタルプラグの形成方法。 - 【請求項３】 上記IVＡ族金属を電子サイクロトロン共
鳴プラズマによる化学気相成長法により形成することを
特徴とする上記請求項１に記載のメタルプラグの形成方
法。 - 【請求項４】 上記IVＡ族金属シリサイドを熱化学気相
成長法により形成することを特徴とする上記請求項２に
記載のメタルプラグの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20133292A JPH0653165A (ja) | 1992-07-28 | 1992-07-28 | メタルプラグの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20133292A JPH0653165A (ja) | 1992-07-28 | 1992-07-28 | メタルプラグの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0653165A true JPH0653165A (ja) | 1994-02-25 |
Family
ID=16439264
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20133292A Pending JPH0653165A (ja) | 1992-07-28 | 1992-07-28 | メタルプラグの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0653165A (ja) |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999035675A1 (fr) * | 1998-01-09 | 1999-07-15 | Tokyo Electron Limited | Procede pour former un film de titane par d.c.p.v. |
| US6020254A (en) * | 1995-11-22 | 2000-02-01 | Nec Corporation | Method of fabricating semiconductor devices with contact holes |
| US7641853B2 (en) | 2002-07-22 | 2010-01-05 | Novalung Gmbh | Intravenous oxygenator |
| US10833199B2 (en) | 2016-11-18 | 2020-11-10 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
| US10872964B2 (en) | 2016-06-17 | 2020-12-22 | Acorn Semi, Llc | MIS contact structure with metal oxide conductor |
| US10879366B2 (en) | 2011-11-23 | 2020-12-29 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US10937880B2 (en) | 2002-08-12 | 2021-03-02 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11043571B2 (en) | 2002-08-12 | 2021-06-22 | Acorn Semi, Llc | Insulated gate field effect transistor having passivated schottky barriers to the channel |
| US12034078B2 (en) | 2022-09-09 | 2024-07-09 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
-
1992
- 1992-07-28 JP JP20133292A patent/JPH0653165A/ja active Pending
Cited By (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6020254A (en) * | 1995-11-22 | 2000-02-01 | Nec Corporation | Method of fabricating semiconductor devices with contact holes |
| WO1999035675A1 (fr) * | 1998-01-09 | 1999-07-15 | Tokyo Electron Limited | Procede pour former un film de titane par d.c.p.v. |
| US7641853B2 (en) | 2002-07-22 | 2010-01-05 | Novalung Gmbh | Intravenous oxygenator |
| US8419674B2 (en) | 2002-07-22 | 2013-04-16 | Novalung Gmbh | Intravenous oxygenator with impermeable sheath and wire grate |
| US11355613B2 (en) | 2002-08-12 | 2022-06-07 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11056569B2 (en) | 2002-08-12 | 2021-07-06 | Acorn Semi, Llc | Method for depinning the fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11043571B2 (en) | 2002-08-12 | 2021-06-22 | Acorn Semi, Llc | Insulated gate field effect transistor having passivated schottky barriers to the channel |
| US10937880B2 (en) | 2002-08-12 | 2021-03-02 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US10950707B2 (en) | 2002-08-12 | 2021-03-16 | Acorn Semi, Llc | Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US11018237B2 (en) | 2002-08-12 | 2021-05-25 | Acorn Semi, Llc | Method for depinning the fermi level of a semiconductor at an electrical junction and devices incorporating such junctions |
| US10879366B2 (en) | 2011-11-23 | 2020-12-29 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US11610974B2 (en) | 2011-11-23 | 2023-03-21 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US11804533B2 (en) | 2011-11-23 | 2023-10-31 | Acorn Semi, Llc | Metal contacts to group IV semiconductors by inserting interfacial atomic monolayers |
| US10872964B2 (en) | 2016-06-17 | 2020-12-22 | Acorn Semi, Llc | MIS contact structure with metal oxide conductor |
| US11843040B2 (en) | 2016-06-17 | 2023-12-12 | Acorn Semi, Llc | MIS contact structure with metal oxide conductor |
| US10833199B2 (en) | 2016-11-18 | 2020-11-10 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
| US11462643B2 (en) | 2016-11-18 | 2022-10-04 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
| US12034078B2 (en) | 2022-09-09 | 2024-07-09 | Acorn Semi, Llc | Nanowire transistor with source and drain induced by electrical contacts with negative Schottky barrier height |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5733816A (en) | Method for depositing a tungsten layer on silicon | |
| US5877074A (en) | Method for improving the electrical property of gate in polycide structure | |
| KR100696143B1 (ko) | 기판위에 두꺼운 질화 티타늄층을 성막하는 방법 | |
| US5525543A (en) | Method of making a semiconductor device using a titanium-rich silicide film | |
| US6326690B2 (en) | Method of titanium/titanium nitride integration | |
| US20020000662A1 (en) | Chemical vapor deposition of titanium | |
| US6136690A (en) | In situ plasma pre-deposition wafer treatment in chemical vapor deposition technology for semiconductor integrated circuit applications | |
| JPH0736403B2 (ja) | 耐火金属の付着方法 | |
| JPH08213343A (ja) | 半導体装置およびその製造方法 | |
| JP2578192B2 (ja) | 半導体装置の製造方法 | |
| JPH11162880A (ja) | 半導体装置の製造装置および半導体装置の製造方法 | |
| US6436820B1 (en) | Method for the CVD deposition of a low residual halogen content multi-layered titanium nitride film having a combined thickness greater than 1000 Å | |
| JP2002025944A (ja) | 半導体素子の製造方法 | |
| US5202287A (en) | Method for a two step selective deposition of refractory metals utilizing SiH4 reduction and H2 reduction | |
| JPH0653165A (ja) | メタルプラグの形成方法 | |
| JPH10284717A (ja) | 半導体デバイスの製造方法 | |
| JPH0741948A (ja) | 配線形成方法 | |
| US6146742A (en) | Barrier/glue layer on polysilicon layer | |
| JPH05129231A (ja) | 電極配線 | |
| US7022601B2 (en) | Method of manufacturing a semiconductor device | |
| KR0174878B1 (ko) | 확산 장벽층 형성방법 | |
| JPH06349774A (ja) | 埋込みプラグの形成方法 | |
| JP3120517B2 (ja) | シリサイドプラグの形成方法 | |
| JP2542617B2 (ja) | 半導体装置の製造方法 | |
| JPH02177427A (ja) | 半導体装置の製造方法 |