JP2578192B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2578192B2 JP2578192B2 JP1015205A JP1520589A JP2578192B2 JP 2578192 B2 JP2578192 B2 JP 2578192B2 JP 1015205 A JP1015205 A JP 1015205A JP 1520589 A JP1520589 A JP 1520589A JP 2578192 B2 JP2578192 B2 JP 2578192B2
- Authority
- JP
- Japan
- Prior art keywords
- tungsten
- layer
- silane
- hydrogen
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 21
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 27
- 239000010937 tungsten Substances 0.000 claims description 27
- 229910052721 tungsten Inorganic materials 0.000 claims description 27
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 13
- 239000001257 hydrogen Substances 0.000 claims description 13
- 229910052739 hydrogen Inorganic materials 0.000 claims description 13
- 229910000077 silane Inorganic materials 0.000 claims description 13
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 claims description 13
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 7
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 5
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 3
- 229910052782 aluminium Inorganic materials 0.000 claims description 3
- 150000002431 hydrogen Chemical class 0.000 claims description 3
- 230000003628 erosive effect Effects 0.000 description 4
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 3
- 239000003638 chemical reducing agent Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910000792 Monel Inorganic materials 0.000 description 2
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 2
- 229910021352 titanium disilicide Inorganic materials 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 235000013405 beer Nutrition 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 150000002222 fluorine compounds Chemical class 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、タングステン層を基板の表面上に、六弗化
タングステンを水素により還元して設ける半導体装置の
製造方法に関するものである。
タングステンを水素により還元して設ける半導体装置の
製造方法に関するものである。
（従来の技術） 上述した種類の方法は例えば米国特許第4612257号か
ら既知である。
ら既知である。
この方法により設けられるタングステン層は基板の表
面の良好な段部被覆を与えるが、基板表面の侵食を生じ
るとが多く、その結果として高い接触抵抗を生じ、また
このようにして設けられるタングステン層の成長速度は
あまり高くなく、例えば300A/分である。
面の良好な段部被覆を与えるが、基板表面の侵食を生じ
るとが多く、その結果として高い接触抵抗を生じ、また
このようにして設けられるタングステン層の成長速度は
あまり高くなく、例えば300A/分である。
（発明が解決しようとする課題） 本発明の目的は基板表面の侵食を低減すると共にタン
グステン層の成長速度を少なくともかなりの程度増大さ
せることにある。
グステン層の成長速度を少なくともかなりの程度増大さ
せることにある。
（課題を解決するための手段） 本発明は、これらの目的はタングステン堆積処理の一
部分中に六弗化タングステンに対し別の還元剤を用いる
ことにより達成し得るという事実の認識に基づくもので
ある。
部分中に六弗化タングステンに対し別の還元剤を用いる
ことにより達成し得るという事実の認識に基づくもので
ある。
本発明は頭書に記載した種類の半導体装置の製造方法
において、前記タングステン層を六弗化タングステンの
水素による還元により設ける前に、最初に六弗化タング
ステンを気相中でシランにより還元してタングステン層
を設け、この還元中気相中のシランのモル分率を六弗化
タングステンのモル分率より小さくすると共に水素を存
在させないことを特徴とする。
において、前記タングステン層を六弗化タングステンの
水素による還元により設ける前に、最初に六弗化タング
ステンを気相中でシランにより還元してタングステン層
を設け、この還元中気相中のシランのモル分率を六弗化
タングステンのモル分率より小さくすると共に水素を存
在させないことを特徴とする。
（作 用） 本発明の方法によれば、水素の不存在およびシラン濃
度の制限により基板表面の侵食が大きく避けられ、低い
接触提供が得られることが確かめられた。これは、おそ
らく弗素や弗素化合物による基板の侵食は小さいという
事実に基づくものと思われる。
度の制限により基板表面の侵食が大きく避けられ、低い
接触提供が得られることが確かめられた。これは、おそ
らく弗素や弗素化合物による基板の侵食は小さいという
事実に基づくものと思われる。
タングステン層はシリコン、アルミニウム又はチタン
−タングステン上に設けるのが好ましい。
−タングステン上に設けるのが好ましい。
また、シランによる還元の場合のタングステンの成長
速度は水素による還元の場合よりも遥かに高く、例えば
1500A/分に達する。
速度は水素による還元の場合よりも遥かに高く、例えば
1500A/分に達する。
一般にシランによる六弗化タングステンの還元のみに
より成長したタングステンは良好な段部被覆を示さな
い。しかし、本発明の方法では六弗化タングステンの還
元剤としてシランを水素と交換するのでこのような問題
を生じない。
より成長したタングステンは良好な段部被覆を示さな
い。しかし、本発明の方法では六弗化タングステンの還
元剤としてシランを水素と交換するのでこのような問題
を生じない。
タングステン層を設ける際に還元剤としてシランを水
素と交換する瞬時は、例えば被覆すべき段部又は開口部
の寸法に依存する。当業者であれば斯かる瞬時を容易に
決定することができる。
素と交換する瞬時は、例えば被覆すべき段部又は開口部
の寸法に依存する。当業者であれば斯かる瞬時を容易に
決定することができる。
タングステン層は450℃以下の温度で設けるのが好ま
しい。これは水素による六弗化タングステンの還元中の
段部被覆に対し好適である。
しい。これは水素による六弗化タングステンの還元中の
段部被覆に対し好適である。
（実施例） 第１〜３図は本発明による半導体装置の製造方法の順
次の製造工程における半導体装置の一部分の断面図を示
すものである。
次の製造工程における半導体装置の一部分の断面図を示
すものである。
例えば、ある半導体装置の一製造工程において第１図
に示すような構造が得られる。この図にはソースおよび
ドレイン領域２および３を有するシリコン半導体本体
１、ポリシリコンのゲート電極４、ゲート絶縁層５、シ
リコン酸化物領域６および７、半導体本体内に埋置され
たシリコン酸化物領域８および９が示されている。一例
として、ドレイン領域３に本発明の方法により接続導体
を設けるものとする。通常の方法により半導体装置の全
表面10に200A厚のチタン層を設ける。窒素雰囲気中での
加熱処理中にチタンはシリコンの上に存在する区域、即
ちソースおよびドレイン領域２および３とゲート電極４
の区域においてシリコンと反応して二珪化チタン11にな
ると共に酸化物の上に存在する区域においては窒素と反
応して窒化チタン12になる。次に、窒化チタン12を二珪
化チタン11に対し選択的にエッチングする。
に示すような構造が得られる。この図にはソースおよび
ドレイン領域２および３を有するシリコン半導体本体
１、ポリシリコンのゲート電極４、ゲート絶縁層５、シ
リコン酸化物領域６および７、半導体本体内に埋置され
たシリコン酸化物領域８および９が示されている。一例
として、ドレイン領域３に本発明の方法により接続導体
を設けるものとする。通常の方法により半導体装置の全
表面10に200A厚のチタン層を設ける。窒素雰囲気中での
加熱処理中にチタンはシリコンの上に存在する区域、即
ちソースおよびドレイン領域２および３とゲート電極４
の区域においてシリコンと反応して二珪化チタン11にな
ると共に酸化物の上に存在する区域においては窒素と反
応して窒化チタン12になる。次に、窒化チタン12を二珪
化チタン11に対し選択的にエッチングする。
次に、ソースおよびドレイン領域２および３に通常の
方法で0.1μｍ厚のチタン−タングステン層21および22
（約15％のチタンを含むタングステン）を設け、約0.8
μｍ厚のシリコン酸化物層23で被覆する（第２図参
照）。チタン−タングステン層21は例えば他の場所にス
ルー接続すると共に、チタン−タングステン層22の上方
に酸化物層23に約１μｍの直径を有する開口24を設け
る。次いで、チタン−タングステン又はアルミニウムの
0.1μｍ厚の層31を層23上および開口24内に設ける（第
３図）。最後にタングステン層32を層31上に設ける。こ
の目的のために、半導体装置を反応器（図示せず）内の
モネルホルダ上に置く。このモネルホルダは手作業で清
掃し、反応器内でこのホルダに0.6μｍ厚の珪化タング
ステン層を設けておく。
方法で0.1μｍ厚のチタン−タングステン層21および22
（約15％のチタンを含むタングステン）を設け、約0.8
μｍ厚のシリコン酸化物層23で被覆する（第２図参
照）。チタン−タングステン層21は例えば他の場所にス
ルー接続すると共に、チタン−タングステン層22の上方
に酸化物層23に約１μｍの直径を有する開口24を設け
る。次いで、チタン−タングステン又はアルミニウムの
0.1μｍ厚の層31を層23上および開口24内に設ける（第
３図）。最後にタングステン層32を層31上に設ける。こ
の目的のために、半導体装置を反応器（図示せず）内の
モネルホルダ上に置く。このモネルホルダは手作業で清
掃し、反応器内でこのホルダに0.6μｍ厚の珪化タング
ステン層を設けておく。
タングステン層32は、最初に反応器内において気相中
で430℃でシランによる六弗化タングステンの還元を実
施して設け、この還元中気相に供給するシランのモル分
率は六弗化タングステンのモル分率より小さくすると共
に水素は存在させないようにする。この場合、0.3μｍ
の厚さのタングステン層が約２分で成長する。次に、同
様に430℃の温度でシランを水素と取り替え、約0.6μｍ
のタングステン層を約20分で成長させる。これら２つの
層が相俟ってタングステン層32を構成する。本発明の方
法は既知のタングステン層形成方法と比べて遥かに高速
に実施し得ると共に、段部被覆性も良好であり、且つタ
ングステンが堆積される層との接触抵抗も低くなる。斯
かる後に半導体装置は通常の方法で完成させることがで
きる。
で430℃でシランによる六弗化タングステンの還元を実
施して設け、この還元中気相に供給するシランのモル分
率は六弗化タングステンのモル分率より小さくすると共
に水素は存在させないようにする。この場合、0.3μｍ
の厚さのタングステン層が約２分で成長する。次に、同
様に430℃の温度でシランを水素と取り替え、約0.6μｍ
のタングステン層を約20分で成長させる。これら２つの
層が相俟ってタングステン層32を構成する。本発明の方
法は既知のタングステン層形成方法と比べて遥かに高速
に実施し得ると共に、段部被覆性も良好であり、且つタ
ングステンが堆積される層との接触抵抗も低くなる。斯
かる後に半導体装置は通常の方法で完成させることがで
きる。
本発明は上述の実施例に限定されるものでない。タン
グステン層は例えばシリコン上に直接設けることもでき
る。
グステン層は例えばシリコン上に直接設けることもでき
る。
一般に、本発明の方法は1.2μｍ以下の直径および0.3
μｍ以上の深さを有する開口内にタングステン層を設け
るのに特に好適である。
μｍ以上の深さを有する開口内にタングステン層を設け
るのに特に好適である。
当業者であれば本発明の範囲を逸脱することなくここ
に記載した以外の種々の変形や変更を加えることができ
ること明らかである。
に記載した以外の種々の変形や変更を加えることができ
ること明らかである。
第１〜３図は本発明半導体装置の製造方法の順次の工程
における半導体装置の一部分の断面図である。 １……半導体本体、２……ソース領域 ３……ドレイン領域、４……ゲート電極 ５……ゲート絶縁層 6,7,8,9……シリコン酸化物領域 10……表面、11……二珪化チタン層 12……窒化チタン層、23……シリコン酸化物層 24……開口 31……チタン−タングステン層 32……タングステン層
における半導体装置の一部分の断面図である。 １……半導体本体、２……ソース領域 ３……ドレイン領域、４……ゲート電極 ５……ゲート絶縁層 6,7,8,9……シリコン酸化物領域 10……表面、11……二珪化チタン層 12……窒化チタン層、23……シリコン酸化物層 24……開口 31……チタン−タングステン層 32……タングステン層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 アントニウス・ヨハネス・マリア・ファ ン・ディエイク オランダ国 5621 ベーアー アインド ーフェン フルーネバウツウェッハ１ (72)発明者 ラッセル・クレイグ・エルワンガー オランダ国 5621 ベーアー アインド ーフェン フルーネバウツウェッハ１ (56)参考文献 特開 平１−160012（ＪＰ，Ａ)
Claims (6)
- 【請求項１】第１の工程において六弗化タングステンWF
6及びシランSiH4を反応容器に供給してWF6を水素H2の不
存在下でSiH4により還元し、第２の工程においてWF6及
びH2を反応容器に供給してWF6をH2により還元し、反応
容器内に置かれた基板の表面上にタングステン層を連続
する２工程におけるWF6の還元により設ける半導体装置
の製造方法において、前記第１の工程において反応容器
に供給するガスのSiH4のモル分率をWF6のモル分率より
小さくすることを特徴とする半導体装置の製造方法。 - 【請求項２】前記タングステン層はシリコン、アルミニ
ウム又はチタン−タングステン上に設けることを特徴と
する請求項１記載の方法。 - 【請求項３】前記タングステン層はシリコン酸化物層に
あけた1.2μｍ以下の直径および0.3μｍ以上の深さを有
する開口内に設けることを特徴とする請求項１又は２記
載の方法。 - 【請求項４】前記開口は直径が約１μｍ、深さが約0.8
μｍであることを特徴とする請求項３記載の方法。 - 【請求項５】シランおよび水素による六弗化タングステ
ンの順次の還元により順次堆積されるタングステン層の
厚さはそれぞれ0.3μｍおよび0.6μｍであることを特徴
とする請求項１〜４の何れかに記載の方法。 - 【請求項６】シランおよび水素による六弗化タングステ
ンの還元により順次堆積されるタングステン層は450℃
以下の温度で設けることを特徴とする請求項１〜５の何
れに記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL8800221 | 1988-01-29 | ||
| NL8800221A NL8800221A (nl) | 1988-01-29 | 1988-01-29 | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH024971A JPH024971A (ja) | 1990-01-09 |
| JP2578192B2 true JP2578192B2 (ja) | 1997-02-05 |
Family
ID=19851679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1015205A Expired - Fee Related JP2578192B2 (ja) | 1988-01-29 | 1989-01-26 | 半導体装置の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4892843A (ja) |
| EP (1) | EP0326217B1 (ja) |
| JP (1) | JP2578192B2 (ja) |
| KR (1) | KR0144737B1 (ja) |
| DE (1) | DE68906034T2 (ja) |
| NL (1) | NL8800221A (ja) |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02141569A (ja) * | 1988-11-24 | 1990-05-30 | Hitachi Ltd | 超伝導材料 |
| US5202287A (en) * | 1989-01-06 | 1993-04-13 | International Business Machines Corporation | Method for a two step selective deposition of refractory metals utilizing SiH4 reduction and H2 reduction |
| US5084417A (en) * | 1989-01-06 | 1992-01-28 | International Business Machines Corporation | Method for selective deposition of refractory metals on silicon substrates and device formed thereby |
| US5023205A (en) * | 1989-04-27 | 1991-06-11 | Polycon | Method of fabricating hybrid circuit structures |
| US5028565A (en) * | 1989-08-25 | 1991-07-02 | Applied Materials, Inc. | Process for CVD deposition of tungsten layer on semiconductor wafer |
| US5041394A (en) * | 1989-09-11 | 1991-08-20 | Texas Instruments Incorporated | Method for forming protective barrier on silicided regions |
| JPH03223462A (ja) * | 1990-01-27 | 1991-10-02 | Fujitsu Ltd | タングステン膜の形成方法 |
| KR930002673B1 (ko) * | 1990-07-05 | 1993-04-07 | 삼성전자 주식회사 | 고융점금속 성장방법 |
| US5189506A (en) * | 1990-06-29 | 1993-02-23 | International Business Machines Corporation | Triple self-aligned metallurgy for semiconductor devices |
| JPH04280436A (ja) * | 1990-09-28 | 1992-10-06 | Motorola Inc | 相補型自己整合ｈｆｅｔの製造方法 |
| EP0491433A3 (en) * | 1990-12-19 | 1992-09-02 | N.V. Philips' Gloeilampenfabrieken | Method of forming conductive region on silicon semiconductor material, and silicon semiconductor device with such region |
| US5474949A (en) * | 1992-01-27 | 1995-12-12 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating capacitor or contact for semiconductor device by forming uneven oxide film and reacting silicon with metal containing gas |
| US5342652A (en) * | 1992-06-15 | 1994-08-30 | Materials Research Corporation | Method of nucleating tungsten on titanium nitride by CVD without silane |
| JP2737764B2 (ja) * | 1995-03-03 | 1998-04-08 | 日本電気株式会社 | 半導体装置及びその製造方法 |
| KR100272523B1 (ko) | 1998-01-26 | 2000-12-01 | 김영환 | 반도체소자의배선형성방법 |
| US6103614A (en) * | 1998-09-02 | 2000-08-15 | The Board Of Trustees Of The University Of Illinois | Hydrogen ambient process for low contact resistivity PdGe contacts to III-V materials |
| US6274494B1 (en) * | 1998-12-16 | 2001-08-14 | United Microelectronics Corp. | Method of protecting gate oxide |
| JP2000265272A (ja) * | 1999-01-13 | 2000-09-26 | Tokyo Electron Ltd | タングステン層の形成方法及びタングステン層の積層構造 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60115245A (ja) * | 1983-11-28 | 1985-06-21 | Toshiba Corp | 半導体装置の製造方法 |
| US4629635A (en) * | 1984-03-16 | 1986-12-16 | Genus, Inc. | Process for depositing a low resistivity tungsten silicon composite film on a substrate |
| JPS615580A (ja) * | 1984-06-19 | 1986-01-11 | Toshiba Corp | 半導体装置の製造方法 |
| EP0211318B1 (de) * | 1985-07-29 | 1989-09-27 | Siemens Aktiengesellschaft | Verfahren zum selektiven Auffüllen von in Isolationsschichten geätzten Kontaktlöchern mit metallisch leitenden Materialien bei der Herstellung von höchstintegrierten Halbleiterschaltungen sowie eine Vorrichtung zur Durchführung des Verfahrens |
| US4617087A (en) * | 1985-09-27 | 1986-10-14 | International Business Machines Corporation | Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits |
| JPS62216224A (ja) * | 1986-03-17 | 1987-09-22 | Fujitsu Ltd | タングステンの選択成長方法 |
| JP2627756B2 (ja) * | 1987-12-17 | 1997-07-09 | 富士通株式会社 | 半導体装置の製造方法 |
-
1988
- 1988-01-29 NL NL8800221A patent/NL8800221A/nl not_active Application Discontinuation
- 1988-12-28 US US07/290,921 patent/US4892843A/en not_active Expired - Lifetime
-
1989
- 1989-01-24 DE DE89200133T patent/DE68906034T2/de not_active Expired - Fee Related
- 1989-01-24 EP EP89200133A patent/EP0326217B1/en not_active Expired - Lifetime
- 1989-01-26 KR KR1019890000786A patent/KR0144737B1/ko not_active IP Right Cessation
- 1989-01-26 JP JP1015205A patent/JP2578192B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0326217A1 (en) | 1989-08-02 |
| DE68906034D1 (de) | 1993-05-27 |
| NL8800221A (nl) | 1989-08-16 |
| KR0144737B1 (ko) | 1998-08-17 |
| US4892843A (en) | 1990-01-09 |
| EP0326217B1 (en) | 1993-04-21 |
| JPH024971A (ja) | 1990-01-09 |
| KR890012363A (ko) | 1989-08-26 |
| DE68906034T2 (de) | 1993-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2578192B2 (ja) | 半導体装置の製造方法 | |
| US4617087A (en) | Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits | |
| US5712193A (en) | Method of treating metal nitride films to reduce silicon migration therein | |
| JPH10284440A (ja) | 半導体デバイス形成方法 | |
| JP3129232B2 (ja) | 半導体装置の製造方法 | |
| JP2742590B2 (ja) | 半導体装置の製造方法 | |
| JPH11507770A (ja) | サリサイドの形成方法 | |
| JPH10209278A (ja) | 半導体装置およびその製造方法 | |
| JPH1032248A (ja) | タングステン膜形成法 | |
| JPH0653165A (ja) | メタルプラグの形成方法 | |
| JPH0917869A (ja) | 半導体素子の金属配線間絶縁膜の製造方法 | |
| JPH0661181A (ja) | バリアメタルの形成方法 | |
| JPH05152292A (ja) | 配線形成方法 | |
| JP3120517B2 (ja) | シリサイドプラグの形成方法 | |
| JPH05144951A (ja) | 配線形成方法 | |
| KR100623612B1 (ko) | 반도체소자의 금속배선 형성방법 | |
| JP2871943B2 (ja) | 半導体装置の製造方法 | |
| JPH0745554A (ja) | 配線形成方法 | |
| KR100266871B1 (ko) | 반도체 소자의 베리어 금속층 형성 방법 | |
| JP2803676B2 (ja) | 半導体装置の製造方法 | |
| JPH053170A (ja) | ブランケツトタングステンプラグ形成法 | |
| JPS6384154A (ja) | 半導体装置の製造方法 | |
| TW412805B (en) | Capping method of metal copper | |
| JPH07183250A (ja) | コンタクト形成方法 | |
| KR20000003941A (ko) | 반도체소자의 베리어메탈 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |