DE68906034T2 - Verfahren zum Herstellen einer Halbleiteranordnung. - Google Patents
Verfahren zum Herstellen einer Halbleiteranordnung.Info
- Publication number
- DE68906034T2 DE68906034T2 DE89200133T DE68906034T DE68906034T2 DE 68906034 T2 DE68906034 T2 DE 68906034T2 DE 89200133 T DE89200133 T DE 89200133T DE 68906034 T DE68906034 T DE 68906034T DE 68906034 T2 DE68906034 T2 DE 68906034T2
- Authority
- DE
- Germany
- Prior art keywords
- tungsten
- layer
- hydrogen
- silane
- hexafluoride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 10
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 25
- 239000010937 tungsten Substances 0.000 claims description 25
- 229910052721 tungsten Inorganic materials 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 15
- NXHILIPIEUBEPD-UHFFFAOYSA-H tungsten hexafluoride Chemical compound F[W](F)(F)(F)(F)F NXHILIPIEUBEPD-UHFFFAOYSA-H 0.000 claims description 15
- 239000001257 hydrogen Substances 0.000 claims description 14
- 229910052739 hydrogen Inorganic materials 0.000 claims description 14
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 claims description 13
- 229910000077 silane Inorganic materials 0.000 claims description 13
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 claims description 11
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 claims description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 4
- 150000002431 hydrogen Chemical class 0.000 claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- 230000008021 deposition Effects 0.000 description 5
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 3
- 239000003638 chemical reducing agent Substances 0.000 description 3
- 239000010936 titanium Substances 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910000792 Monel Inorganic materials 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- DFJQEGUNXWZVAH-UHFFFAOYSA-N bis($l^{2}-silanylidene)titanium Chemical compound [Si]=[Ti]=[Si] DFJQEGUNXWZVAH-UHFFFAOYSA-N 0.000 description 2
- 229910021352 titanium disilicide Inorganic materials 0.000 description 2
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 150000002222 fluorine compounds Chemical class 0.000 description 1
- -1 gate insulation 5 Inorganic materials 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000012299 nitrogen atmosphere Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/32051—Deposition of metallic or metal-silicide layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
- H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
- H01L23/53204—Conductive materials
- H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
- H01L23/53257—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being a refractory metal
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- General Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Chemical & Material Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Electrodes Of Semiconductors (AREA)
- Chemical Vapour Deposition (AREA)
Description
- Die Erfindung betrifft ein Verfahren zur Herstellung einer Halbleiteranordnung, wobei eine Wolframschicht auf einer Oberfläche eines Substrats durch Reduktion von Wolframhexafluorid mittels Wasserstoff aufgebracht wird.
- Ein Verfahren der eingangs erwähnten Art ist beispielsweise aus US-PS 4.612.257 bekannt.
- Eine mit diesem Verfahren aufgebrachte Wolframschicht ergibt eine gute Kantenbedeckung der Oberfläche des Substrats, aber geht häufig mit einem Angreifen dieser Oberfläche einher, was zu einem hohen Kontaktwiderstand führt, während die Abscheiderate für eine so aufgebrachte Wolframschicht nicht sehr hoch ist, beispielsweise 300 Å/min.
- Aufgabe der Erfindung ist es unter anderem, das Angreifen der Substratoberfläche zu reduzieren und die Abscheiderate mindestens auf ein befriedigendes Maß zu bringen.
- Die Erfindung beruht unter anderem auf der Erkenntnis, daß diese Aufgabe dadurch gelöst werden kann, daß während eines Teils der Wolframabscheidung ein anderes Reduktionsmittel für das Wolframhexafluorid verwendet wird.
- Das eingangs erwähnte Verfahren wird daher erfindungsgemäß dadurch gekennzeichnet, daß, bevor die Wolframschicht durch Reduktion von Wolframhexafluorid mittels Wasserstoff aufgebracht wird, eine Wolframschicht durch Reduktion von Wolframhexafluorid mittels Silan aus der Gasphase aufgebracht wird, wobei in der Zufuhr zur Gasphase der Molanteil von Silan kleiner ist als der von Wolframhexafluorid und Wasserstoff nicht vorhanden ist.
- Es hat sich gezeigt, daß mit Hilfe des erfindungsgemäßen Verfahrens wegen der Abwesenheit von Wasserstoff und der Beschränkung der Silankonzentration ein Angreifen der Substratoberfläche weitgehend vermieden und ein niedriger Kontaktwiderstand erhalten wird. Möglicherweise beruht dies auf der Tatsache, daß das Substrat in geringerem Maße durch Fluor oder Fluorverbindungen angegriffen wird.
- Vorzugsweise wird die Wolframschicht auf Silicium, Aluminium oder Titanwolfram aufgebracht.
- Die Abscheiderate für die Wolframschicht ist bei der Reduktion mittels Silan auch viel größer als bei der Reduktion mittels Wasserstoff und beträgt beispielsweise 1500 Å/min.
- Im allgemeinen weisen Wolframschichten, die allein durch Reduktion von Wolframhexafluorid mittels Silan entstanden sind, keine gute Kantenbedeckung auf. Dies ist bei dem erfindungsgemäßen Verfahren, bei dem Silan als Reduktionsmittel für Wolframhexafluorid durch Wasserstoff ersetzt wird, jedoch nicht der Fall.
- Der Zeitpunkt, zu dem beim Aufbringen der Wolframschicht das Reduktionsmittel Silan durch Wasserstoff ersetzt wird, hängt beispielsweise von den Abmessungen einer zu bedeckenden Stufe oder Öffnung ab. Jemand, der fachkundig ist, kann einen solchen Zeitpunkt leicht bestimmen.
- Vorzugsweise werden die Wolframschichten bei einer unterhalb von 450 ºC liegenden Temperatur aufgebracht. Dies ist für die Kantenbedeckung bei der Reduktion von Wolframhexafluorid mittels Wasserstoff günstig.
- Ein Ausführungsbeispiel der Erfindung ist in der Zeichnung dargestellt und wird im folgenden näher beschrieben. Es zeigen:
- Figur 1 bis 3 schematisch und als Schnittansicht einen Teil einer Halbleiteranordnung in aufeinanderfolgenden Schritten der Herstellung mit Hilfe des erfindungsgemäßen Verfahrens.
- Beispielsweise wird bei einem Schritt der Herstellung einer Halbleiteranordnung eine Struktur erhalten, wie sie in Figur 1 gezeigt wird. In dieser Figur werden ein Siliciumhalbleiterkörper 1 mit Source- und Draingebieten 2 und 3, einer Gate-Elektrode 4 aus Polysilicium, Gate-Isolation 5, Siliciumoxidgebieten 6 und 7 und in dem Halbleiterkörper versunkenen Siliciumoxidgebieten 8 und 9 gezeigt. Als Beispiel soll das Draingebiet 3 mit Hilfe des erfindungsgemäßen Verfahrens mit einem Anschluß versehen werden. In üblicher Weise wird 200 Å dickes Titan über der gesamten Oberfläche 10 der Halbleiteranordnung aufgebracht. Während einer Wärmebehandlung in einer Stickstoffatmosphäre reagiert das Titan dort, wo es sich auf dem Silicium befindet, d.h. den Source- und Draingebieten 2 und 3 und der Gate-Elektrode 4, mit Silicium zu Titandisilicid 11, während es dort, wo es sich auf dem Oxid befindet, zu Titannitrid 12 reagieren wird. Anschließend wird das Titannitrid 12 bezüglich des Titandisilicids 11 selektiv geätzt.
- Source- und Draingebiete 2 und 3 werden jetzt in üblicher Weise mit 0,1 um dicken Titanwolframschichten 21 und 22 versehen (Wolfram mit ungefähr 15% Titan) (siehe Figur 2) und mit einer ungefähr 0,8 um dicken Siliciumoxidschicht 23 bedeckt. Die Titanwolframschicht 21 wird beispielsweise anderswo durchverbunden, während eine Öffnung 24 mit einem Durchmesser von ungefahr 1 um über der Titanwolframschicht 22 in der Schicht 23 aufgebracht wird (Figur 3). Eine Wolframschicht 32 wird über der Schicht 31 aufgebracht. Hierzu wird die Halbleiteranordnung auf einen Monelhalter in einem Reaktor gesetzt (nicht abgebildet). Dieser Monelhalter wird manuell gereinigt und in dem Reaktor mit einer 0,6 um dicken Wolframsilicidschicht versehen.
- Die Wolframschicht 32 wird aufgebracht, indem zunächst in dem Reaktor eine Reduktion von Wolframhexafluorid mittels Silan aus der Gasphase bei 430 ºC ausgeführt wird, wobei dafür gesorgt wird, daß in der Zufuhr zur Gasphase der Molanteil von Silan kleiner ist als der von Wolframhexafluorid und daß Wasserstoff nicht vorhanden ist. In diesem Fall wird eine Schicht von 0,3 um in etwa 2 min abgeschieden. Anschließend wird das Silan bei ebenfalls 430 ºC durch Wasserstoff ersetzt und in etwa 20 min wird eine Schicht von 0,3 um abgeschieden. Die beiden letztgenannten Schichten bilden zusammen die Wolframschicht 32. Im Vergleich zu bekannten Verfahren des Aufbringens einer Wolframsehicht verläuft das erfindungsgemäße Verfahren viel schneller, während die Kantenbedeckung gut ist und auch der Kontaktwiderstand mit der Schicht, auf der Abscheidung stattfindet, niedrig ist. Die Halbleiteranordnung kann in üblicher Weise weiter zu Ende bearbeitet werden.
- Die Erfindung beschränkt sich nicht auf die beschriebene Ausführungsform. Die Wolframschicht kann beispielsweise unmittelbar auf Silicium aufgebracht werden.
- Im allgemeinen ist das erfindungsgemäße Verfahren besonders geeignet, um Wolframschichten in Öffnungen mit einem Durchmesser kleiner als 1,2um und einer Tiefe größer als 0,3um aufzubringen.
Claims (6)
1. Verfahren zur Herstellung einer Halbleiteranordnung, wobei eine
Wolframschicht auf einer Oberfläche eines Substrats durch Reduktion von Wolframhexafluorid
mittels Wasserstoff aufgebracht wird, dadurch gekennzeichnet, daß, bevor die
Wolframschicht durch Reduktion von Wolframhexafluorid mittels Wasserstoff aufgebracht wird,
eine Wolframschicht durch Reduktion von Wolframhexafluorid mittels Silan aus der
Gasphase aufgebracht wird, wobei in der Zufuhr zur Gasphase der Molanteil von Silan kleiner
ist als der von Wolframhexafluorid und Wasserstoff nicht vorhanden ist.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die
Wolframschicht auf Silicium, Aluminium oder Titanwolfram aufgebracht wird.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß die
Wolframschicht in einer Siliciumoxidschicht in Öffnungen mit einem Durchmesser kleiner als
1,2um und einer Tiefe größer als 0,3um aufgebracht wird.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der Durchmesser
der Öffnungen ungefähr 1 um und die Tiefe ungefähr 0,8 um ist.
5. Verfahren nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß die Dicken der nacheinander durch Reduktion von Wolframhexafluorid mittels
Silan und mittels Wasserstoff abgeschiedenen Wolframschichten 0,3 um bzw.0,6 um sind.
6. Verfahren nach einem der vorhergehenden Ansprüche, dadurch
gekennzeichnet, daß die Wolframschichten bei einer unterhalb von 450 ºC liegenden Temperatur
aufgebracht werden.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8800221A NL8800221A (nl) | 1988-01-29 | 1988-01-29 | Werkwijze voor het vervaardigen van een halfgeleiderinrichting. |
Publications (2)
Publication Number | Publication Date |
---|---|
DE68906034D1 DE68906034D1 (de) | 1993-05-27 |
DE68906034T2 true DE68906034T2 (de) | 1993-10-21 |
Family
ID=19851679
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE89200133T Expired - Fee Related DE68906034T2 (de) | 1988-01-29 | 1989-01-24 | Verfahren zum Herstellen einer Halbleiteranordnung. |
Country Status (6)
Country | Link |
---|---|
US (1) | US4892843A (de) |
EP (1) | EP0326217B1 (de) |
JP (1) | JP2578192B2 (de) |
KR (1) | KR0144737B1 (de) |
DE (1) | DE68906034T2 (de) |
NL (1) | NL8800221A (de) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02141569A (ja) * | 1988-11-24 | 1990-05-30 | Hitachi Ltd | 超伝導材料 |
US5202287A (en) * | 1989-01-06 | 1993-04-13 | International Business Machines Corporation | Method for a two step selective deposition of refractory metals utilizing SiH4 reduction and H2 reduction |
US5084417A (en) * | 1989-01-06 | 1992-01-28 | International Business Machines Corporation | Method for selective deposition of refractory metals on silicon substrates and device formed thereby |
US5023205A (en) * | 1989-04-27 | 1991-06-11 | Polycon | Method of fabricating hybrid circuit structures |
US5028565A (en) * | 1989-08-25 | 1991-07-02 | Applied Materials, Inc. | Process for CVD deposition of tungsten layer on semiconductor wafer |
US5041394A (en) * | 1989-09-11 | 1991-08-20 | Texas Instruments Incorporated | Method for forming protective barrier on silicided regions |
JPH03223462A (ja) * | 1990-01-27 | 1991-10-02 | Fujitsu Ltd | タングステン膜の形成方法 |
KR930002673B1 (ko) * | 1990-07-05 | 1993-04-07 | 삼성전자 주식회사 | 고융점금속 성장방법 |
US5189506A (en) * | 1990-06-29 | 1993-02-23 | International Business Machines Corporation | Triple self-aligned metallurgy for semiconductor devices |
JPH04280436A (ja) * | 1990-09-28 | 1992-10-06 | Motorola Inc | 相補型自己整合hfetの製造方法 |
EP0491433A3 (en) * | 1990-12-19 | 1992-09-02 | N.V. Philips' Gloeilampenfabrieken | Method of forming conductive region on silicon semiconductor material, and silicon semiconductor device with such region |
US5474949A (en) * | 1992-01-27 | 1995-12-12 | Matsushita Electric Industrial Co., Ltd. | Method of fabricating capacitor or contact for semiconductor device by forming uneven oxide film and reacting silicon with metal containing gas |
US5342652A (en) * | 1992-06-15 | 1994-08-30 | Materials Research Corporation | Method of nucleating tungsten on titanium nitride by CVD without silane |
JP2737764B2 (ja) * | 1995-03-03 | 1998-04-08 | 日本電気株式会社 | 半導体装置及びその製造方法 |
KR100272523B1 (ko) | 1998-01-26 | 2000-12-01 | 김영환 | 반도체소자의배선형성방법 |
US6103614A (en) * | 1998-09-02 | 2000-08-15 | The Board Of Trustees Of The University Of Illinois | Hydrogen ambient process for low contact resistivity PdGe contacts to III-V materials |
US6274494B1 (en) * | 1998-12-16 | 2001-08-14 | United Microelectronics Corp. | Method of protecting gate oxide |
TW451305B (en) * | 1999-01-13 | 2001-08-21 | Tokyo Electron Ltd | Method of forming tungsten layers and laminate structure of tungsten layers |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60115245A (ja) * | 1983-11-28 | 1985-06-21 | Toshiba Corp | 半導体装置の製造方法 |
US4629635A (en) * | 1984-03-16 | 1986-12-16 | Genus, Inc. | Process for depositing a low resistivity tungsten silicon composite film on a substrate |
JPS615580A (ja) * | 1984-06-19 | 1986-01-11 | Toshiba Corp | 半導体装置の製造方法 |
ATE46791T1 (de) * | 1985-07-29 | 1989-10-15 | Siemens Ag | Verfahren zum selektiven auffuellen von in isolationsschichten geaetzten kontaktloechern mit metallisch leitenden materialien bei der herstellung von hoechstintegrierten halbleiterschaltungen sowie eine vorrichtung zur durchfuehrung des verfahrens. |
US4617087A (en) * | 1985-09-27 | 1986-10-14 | International Business Machines Corporation | Method for differential selective deposition of metal for fabricating metal contacts in integrated semiconductor circuits |
JPS62216224A (ja) * | 1986-03-17 | 1987-09-22 | Fujitsu Ltd | タングステンの選択成長方法 |
JP2627756B2 (ja) * | 1987-12-17 | 1997-07-09 | 富士通株式会社 | 半導体装置の製造方法 |
-
1988
- 1988-01-29 NL NL8800221A patent/NL8800221A/nl not_active Application Discontinuation
- 1988-12-28 US US07/290,921 patent/US4892843A/en not_active Expired - Lifetime
-
1989
- 1989-01-24 EP EP89200133A patent/EP0326217B1/de not_active Expired - Lifetime
- 1989-01-24 DE DE89200133T patent/DE68906034T2/de not_active Expired - Fee Related
- 1989-01-26 JP JP1015205A patent/JP2578192B2/ja not_active Expired - Fee Related
- 1989-01-26 KR KR1019890000786A patent/KR0144737B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
EP0326217A1 (de) | 1989-08-02 |
KR890012363A (ko) | 1989-08-26 |
EP0326217B1 (de) | 1993-04-21 |
JP2578192B2 (ja) | 1997-02-05 |
DE68906034D1 (de) | 1993-05-27 |
KR0144737B1 (ko) | 1998-08-17 |
NL8800221A (nl) | 1989-08-16 |
US4892843A (en) | 1990-01-09 |
JPH024971A (ja) | 1990-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE68906034T2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung. | |
DE3901114C2 (de) | Verfahren zur Herstellung einer Gateelektrode | |
DE68910841T2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung, wobei auf selbstregistrierende Art und Weise Metallsilicid angebracht wird. | |
DE68917995T2 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung. | |
DE2832740C2 (de) | Verfahren zum Herstellen einer Halbleiteranordnung mit einer Mehrebenenverdrahtung | |
DE2923737A1 (de) | Passivierung eines integrierten schaltkreises | |
DE3524274A1 (de) | Verfahren zur trennung von halbleiter-bauelementen auf einem siliziumsubstrat | |
DE2313219B2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit einer auf mehreren Niveaus liegenden Metallisierung | |
DE19520768B4 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit Dünnfilmwiderstand | |
DE2033532B2 (de) | Halbleiteranordnung mit einer Passivierungsschicht aus Siliziumdioxid | |
DE102006060800A1 (de) | Verfahren zum Bilden eines Grabens | |
DE2654979C3 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung | |
DE69217838T2 (de) | Herstellungsverfahren für eine Halbleitervorrichtung mit durch eine Aluminiumverbindung seitlich voneinander isolierten Aluminiumspuren | |
DE3134702A1 (de) | Verfahren zum ablagern eines films eines schwerschmelzbaren metalls und durch dasselbe hergestelltes produkt | |
DE1294138B (de) | Verfahren zur Verbesserung einer Siliziumdioxiddeckschicht auf Halbleitergrundkoerpern | |
DE68911778T2 (de) | Verfahren zur Herstellung einer Halbleiteranordnung, bei dem auf einer Oberfläche eines Halbleiterkörpers isolierte Leiterbahnen angebracht werden. | |
DE3007500A1 (de) | Verfahren zum passivieren eines integrierten schaltkreises | |
DE4329260B4 (de) | Verfahren zur Herstellung einer Verdrahtung in einem Halbleiterbauelement | |
DE69219280T2 (de) | Verfahren zur Ätzung eines tiefen Grabens | |
DE2226264C2 (de) | Verfahren zum zweistufigen Ätzen einer Ausnehmung | |
DE1957500B2 (de) | Halbleiterbauelement mit schottky sperrschicht | |
DE2243011C3 (de) | Verfahren zum Herstellen eines Thermokompressionskontaktes | |
DE3807788C2 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
DE3814432A1 (de) | Duennschichtwiderstand und verfahren zu seiner herstellung | |
DE4010585C2 (de) | Verfahren zur Herstellung von thermischen Oxiden hoher Qualität |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8327 | Change in the person/name/address of the patent owner |
Owner name: PHILIPS ELECTRONICS N.V., EINDHOVEN, NL |
|
8327 | Change in the person/name/address of the patent owner |
Owner name: KONINKLIJKE PHILIPS ELECTRONICS N.V., EINDHOVEN, N |
|
8339 | Ceased/non-payment of the annual fee |