DE3807788C2 - Verfahren zum Herstellen eines Halbleiterbauelements - Google Patents
Verfahren zum Herstellen eines HalbleiterbauelementsInfo
- Publication number
- DE3807788C2 DE3807788C2 DE19883807788 DE3807788A DE3807788C2 DE 3807788 C2 DE3807788 C2 DE 3807788C2 DE 19883807788 DE19883807788 DE 19883807788 DE 3807788 A DE3807788 A DE 3807788A DE 3807788 C2 DE3807788 C2 DE 3807788C2
- Authority
- DE
- Germany
- Prior art keywords
- gate electrode
- heat
- semiconductor substrate
- interlayer film
- resistant metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 238000000034 method Methods 0.000 claims description 44
- 239000011229 interlayer Substances 0.000 claims description 24
- 239000000758 substrate Substances 0.000 claims description 22
- 238000010438 heat treatment Methods 0.000 claims description 16
- 229910052751 metal Inorganic materials 0.000 claims description 14
- 239000002184 metal Substances 0.000 claims description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 10
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 8
- 239000000463 material Substances 0.000 claims description 7
- 238000010521 absorption reaction Methods 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 5
- 150000002736 metal compounds Chemical class 0.000 claims description 5
- 229910021332 silicide Inorganic materials 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 4
- 239000010703 silicon Substances 0.000 claims description 4
- 229910052715 tantalum Inorganic materials 0.000 claims description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 claims description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 239000005368 silicate glass Substances 0.000 claims description 3
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 3
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 claims description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims description 2
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 claims description 2
- 238000002513 implantation Methods 0.000 claims description 2
- 229910052750 molybdenum Inorganic materials 0.000 claims description 2
- 239000011733 molybdenum Substances 0.000 claims description 2
- 229910021344 molybdenum silicide Inorganic materials 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 claims description 2
- 239000011574 phosphorus Substances 0.000 claims description 2
- 229910052719 titanium Inorganic materials 0.000 claims description 2
- 239000010936 titanium Substances 0.000 claims description 2
- 229910021341 titanium silicide Inorganic materials 0.000 claims description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 239000010937 tungsten Substances 0.000 claims description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 claims description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 claims description 2
- 238000000889 atomisation Methods 0.000 claims 1
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000008020 evaporation Effects 0.000 claims 1
- 238000001704 evaporation Methods 0.000 claims 1
- 230000001678 irradiating effect Effects 0.000 claims 1
- 238000004544 sputter deposition Methods 0.000 claims 1
- 239000010410 layer Substances 0.000 description 20
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000000137 annealing Methods 0.000 description 3
- 239000005380 borophosphosilicate glass Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000013459 approach Methods 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- DXBNFOZPQUKUHW-UHFFFAOYSA-N [Si](=O)=O.[P] Chemical compound [Si](=O)=O.[P] DXBNFOZPQUKUHW-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000004927 fusion Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Local Oxidation Of Silicon (AREA)
Description
Die Erfindung bezieht sich auf ein Verfahren zum Herstellen
eines Halbleiterbauelements
mit einer durch einen isolierenden
Zwischenschichtfilm bedeckten Gateelektrode.
Fig. 1 ist eine Draufsicht, die einen herkömmlich dynamischen
RAM zeigt, und Fig. 2 ist eine Querschnittsansicht entlang der
Linie II-II in Fig. 1.
Bezugnehmend auf die Fig. 1 und 2 wird die Struktur des in Fig. 1 und
2 gezeigten RAMs beschrieben.
Diffundierte Störstellenbereiche, die als Source-Bereich 19
und Drain-Bereich 10 dienen, sind in einem Feldbereich eines
Halbleitersubstrates 11 gebildet, und eine als Kondensator dienende
Elektrodenschicht 13 ist auf einem Teil des Drain-Bereiches
10 über einem isolierenden Film 12 gebildet. Zusätzlich
ist eine Gate-Elektrode 17 eines Transistors auf einem als Kanalbereich
zwischen dem Source-Bereich 19 und dem Drain-Bereich
10 dienenden Abschnitt über einem isolierenden Film gebildet.
Die gesamte Hauptoberfläche des Halbleitersubstrates 11 einschließlich
der Elektrodenschicht 13 und der Gate-Elektrode
17 ist mit einem isolierenden Zwischenschichtfilm 14 bedeckt.
Eine als Bit-Leitung dienende Elektrodenverbindung 16 ist auf
dem isolierenden Zwischenschichtfilm 14 gebildet und mit dem
Source-Bereich 19 durch ein in dem isolierenden Zwischenschichtfilm
14 vorgesehenen Kontaktloch 20 verbunden. Zusätzlich ist
ein obenliegender isolierender Film 15 zum Schützen der Oberfläche
der Einrichtung auf der gesamten Oberfläche des isolierenden
Zwischenschichtfilmes 14 einschließlich der Elektrodenverbindung
16 gebildet. Der isolierende Zwischenschichtfilm 14
führt eine wichtige Funktion aus, indem er nicht nur die Gateelektrode
17 von der Elektrodenverbindung 16
isoliert, sondern indem er ebenfalls den Effekt der gestuften
Form der Gate-Elektrode 17, die auf
dem Halbleitersubstrat 11 gebildet ist, reduziert.
Somit wurde bei einem herkömmlichen Verfahren zum Herstellen einer Halbleitereinrichtung
ein Vorgehen zum Verbessern der Stufenbedeckung,
zum Verbessern der Zuverlässigkeit einer in dem Schlußprozeß
gebildeten Elektrodenverbindung und zum Verbessern der Ausbeute
der Herstellung gewählt. Bei diesem Vorgehen wird allgemein eine
Technik benutzt, bei der ein isolierender Zwischenschichtfilm
über einem gestuften Abschnitt auf dem Substrat durch
ein CVD-Verfahren oder ähnliches gebildet wird und dann durch
eine Wärmebehandlung erweicht wird, so daß die Stufenbedeckung
über der Gateelektrode in vielen Fällen verbessert wird. Die Wärmebehandlung wird durch
Aufheizen durch einen elektrischen Ofen durchgeführt.
Da in der letzten Zeit jedoch Halbleiterelemente feiner
strukturiert worden sind, ist es begonnen worden, eine Lampenglühtechnik
mit einer guten Steuereigenschaft der Wärmebehandlung
zu benutzen.
Fig. 3A bis 3C zeigen Querschnittsansichten des Halbleiterbauelementes
im Verlauf des herkömmlichen Herstellungsverfahrens, das nachfolgend beschrieben wird.
In Fig. 3A ist eine als Gate-Elektrode eines MOS-Transistors
dienende Polysilizium-(polykristallines Silizium)-Schicht 3a
auf einem Halbleitersubstrat 1, das z. B. aus Silizium gebildet
ist, auf einem als Gate-Isolierung dienenden Oxidfilm
2a gebildet. Störstellenimplantierte Schichten 5a sind in dem
Halbleitersubstrat 1 auf beiden Seiten des Oxidfilmes 2a und
der Polysiliziumschicht 3a als Bereiche mit darin durch Implantation erzeugten
Störstellen gebildet, und Oxidfilme 6 zum Schützen
des Substrates werden auf den störstellenimplantierten Bereichen
5a gebildet.
Als nächstes wird nach Fig. 3B ein z. B. aus PSG (Phosphorsilikatglas)
gebildeter isolierender Zwischenschichtfilm 7a über den darunterliegenden
Oxidfilmen 6 einschließlich der Gateelektrode
3a aus Polysilizium durch den CVD-Prozeß zum Schützen derselben gebildet.
In diesem Zustand wird der isolierende Zwischenschichtfilm 7a
entsprechend der Stufenanordnung der Gateelektrode 3a
gebildet.
Schließlich wird in Fig. 3C eine Wärmebehandlung durch
Infrarotstrahlen 8 aus einer Infrarotstrahlungslampe
durchgeführt. Folglich wird der isolierende Zwischenschichtfilm
7a hinsichtlich der Stufenbedeckung verbessert
und die
störstellenimplantierten Bereiche 5a werden durch
eine Diffusion
in diffundierte Bereiche 5b umgewandelt.
Da in dem oben beschriebenen Herstellungsverfahren der durch
das CVD-Verfahren gebildete isolierende Zwischenschichtfilm,
wie PSG, im allgemeinen eine verschlechterte Temperaturanstiegseigenschaft
hat, da dessen Infrarotstrahlenabsorptionskoefizient
klein ist, ist eine deutlich höhere Temperatur
nötig, um eine ausreichende Stufenbedeckung durch den isolierenden Zwischenschichtfilm
zu erzielen. Selbst wenn daher die Lampenglühtechnik
benutzt wird, wird schließlich die gleiche Menge
von Wärme benötigt im Vergleich mit der Benutzung eines elektrischen
Ofens. Als Resultat expandieren oder dehnen sich die störstellendiffundierten
Bereiche 5b mehr als nötig aus, was verhindert,
daß das sie enthaltende Bauelement mit einer feinen Struktur
ausgeführt werden kann.
Aus der DE 36 14 793 A1 sind Verfahren der eingangs beschriebenen
Art bekannt. Gemäß den bekannten Verfahren wird die
Bedeckung einer Stufe, z. B. Gateelektrode, verbessert, indem Seitenwandabschnitte
aus SiO₂ an den Seitenflächen der Gateelektrode angebracht werden. Diese Seitenwandabschnitte
dienen der Isolierung des Polysiliziums der
Gateelektrode gegen die Source- und Drain-Zonen und
verringern die Steilheit der durch die Gateelektrode gebildeten Stufen, so daß Isolierschichten
leichter darauf aufgebracht werden
können. Zur Verbesserung der Bedeckung wird das gesamte Bauelement
einer Wärmebehandlung unterzogen. Dadurch wird relativ
viel Wärme in die Einrichtung eingetragen.
Aus der DE 29 43 153 A1 ist ein ähnliches Verfahren bekannt,
bei dem jedoch das gesamte Bauelement mit einer phosphordotierten
Siliziumdioxidschicht bedeckt wird. Danach wird
es einer Wärmebehandlung mit Hilfe eines CO₂-
Lasers unterzogen. Die phosphordotierte Schicht absorbiert
Energie besser als das Siliziumsubstrat. Daher ist die Energieabsorption
gut, die phosphordotierte Schicht wird zur Verrundung der Kanten geschmolzen.
Das Siliziumsubstrat wird bei geeigneter Auslegung nicht übermäßig
erwärmt. Da jedoch das gesamte Bauelement einer Wärmebehandlung
unterzogen wird, ist der Wärmeeintrag in die Einrichtung
immer noch unerwünscht hoch; zu dem ist die benötigte CO₂-
Laserapparatur kostenaufwendig.
In S. P. Murarka, "Silicides for VLSI Applications", Academic
Press 1983, Seite 149 bis 161, ist beschrieben, daß Polysilizium-
Gate-Elektroden auf ihrer oberen Oberfläche mit einer wärmebeständigen Metall-Silizidschicht
versehen sein können.
Diese dient zur Reduzierung des
Widerstandes der Gateelektrode und besitzt
insbesondere ein gutes Ätzverhalten. Eine solche
Struktur kann danach mit einer Phosphorsilikatglasschicht
bedeckt werden, welche
durch eine Wärmebehandlung zum
Fließen gebracht wird.
In einem Artikel von J. S. Mercier u. a. mit dem Titel "Rapid
Isothermal Fusion of BPSG Films", REVIEW of MRS (Material
Research Society), Nr. 52, Seiten 251 bis 258, 1985, wird die
Stufenbedeckung, die auf dem Aufschmelzen eines Borphosphorsilikatglas-
(BPSG)-Films durch einen Lampenglühprozeß basiert, im Vergleich
mit dem Aufschmelzen durch einen elektrischen Ofenglühprozeß untersucht.
Es wird
nach der Offenbarung nicht verhindert, daß sich die störstellendiffundierten
Schichten übermäßig ausdehnen, wenn die Lampenglühtechnik
benutzt wird, und es wird kein Verfahren zum Verhindern
dessen vorgeschlagen. Weiterhin schlägt die Offenbarung
kein Verfahren vor, das die Eigenschaften eines Halbleitersubstrates
daran hindert, sich durch Aufheizung auf hohe Temperatur
zu ändern, wenn der Lampenglühprozeß benutzt wird.
Es ist daher Aufgabe der Erfindung, ein Herstellungsverfahren
für ein Halbleiterbauelement zu schaffen,
bei dem die in der Wärmebehandlung
zur Verbesserung der Stufenbedeckung eines isolierenden Zwischenschichtfilmes benötigte Wärmemenge verringert wird.
Erfindungsgemäß wird die obige Aufgabe gelöst durch ein Verfahren
zum Herstellen eines Halbleiterbauelementes, das durch die
Merkmale des Patentanspruches 2
gekennzeichnet ist.
Bevorzugte Ausführungsformen sind in den Unteransprüchen
beschrieben.
Da das Verfahren zum Herstellung des Halbleiterbauelementes die
oben beschriebenen Schritte aufweist, wird keine große Wärmemenge
zum Verbessern der Stufenbedeckung durch den isolierenden Zwischenschichtfilm
benötigt, der Effekt auf das Halbleiterbauelement
selbst wird verringert. Nach einer weiteren Ausbildung
werden die Störstellen nicht übermäßig in einem störstellenimplantierten
Bereich diffundiert, da die Temperatur eines für
die Wärmebehandlung benötigten Abschnittes nur lokal angehoben
wird. Dadurch wird zu einer möglichen hohen Integrationsdichte der Bauelemente
beigetragen.
Es folgt die Beschreibung eines Ausführungsbeispiels der Erfindung anhand der
Figuren. Von den Figuren zeigt
Fig. 1 eine Draufsicht auf einen dynamischen RAM vom
MOS-Typ,
Fig. 2 eine Querschnittsansicht entlang einer Linie
II-II, wie sie in Fig. 1 gezeigt ist,
Fig. 3A bis 3C Herstellungsstufen
in einem herkömmlichen Herstellungsverfahren,
Fig. 4A bis 4D Herstellungsstufen
gemäß einer
Ausführungsform des erfindungsgemäßen
Herstellungsverfahrens.
Unter Bezugnahme auf die Fig. 4A bis 4D wird jetzt eine
Ausführungsform des erfindungsgemäßen Herstellungsverfahrens beschrieben.
In Fig. 4A ist gezeigt, daß ein als Gate-Oxidfilm eines MOS-
Transistors dienender Oxidfilm 2 auf einem aus z. B. Silizium
gebildeten Substrat 1 durch einen thermischen Oxidationsprozeß
oder ähnliches aufgewachsen wird, und dann wird Polysilizium
3a, das als Gate-Elektrode dient, darauf durch ein CVD-Verfahren
erniedrigten Druckes oder ähnlichem gebildet und danach das
Mustern unter Benutzung einer photolithographischen Technik ausgeführt.
Störstellenimplantierte Schichten 5a werden in dem Halbleitersubstrat
1 unter Benutzung der Gate-Elektrode als Maske durch
ein Ionenimplantationsverfahren gebildet.
Danach wird, wie in Fig. 4B gezeigt ist, eine Schicht aus einem einen hohen Infrarotstrahlenabsorptionskoeffizienten aufweisenden Material 4b, im folgenden R-Metallschicht genannt,
auf der gesamten Oberfläche um das Polysilizium 3a durch
ein selektives CVD-Verfahren aus wärmebeständigem Metall gebildet.
In diesem Fall wird das R-Metall nicht auf dem Oxidfilm
2 aufgrund der Eigenschaften des selektiven CVD-Verfahrens mit
wärmebeständigem Metall gebildet.
Dann wird der offenliegende Oxidfilm 2 entfernt, und dann werden
Oxidfilme 6 zum Schutz des Substrates
auf der Hauptoberfläche des Halbleitersubstrates 1 gebildet,
wie es in Fig. 4C gezeigt ist. Ein aus z. B. PSG bestehender
isolierender Zwischenschichtfilm 7 wird über das Ganze einschließlich
der Gateelektrode 3a, die mit der R-Metallschicht
4b bedeckt ist, durch ein CVD-Verfahren oder ähnliches
gebildet. In diesem Schritt wird der isolierende Zwischenschichtfilm
7a entsprechend der Stufenkonfiguration der Gateelektrode 3a
gebildet.
Danach wird die Wärmebehandlung unter Benutzung eines Lampenglühprozesses
mit Infrarotstrahlen durchgeführt, wie es in Fig. 4D
gezeigt ist. Dabei
werden die störstellendiffundierten Schichten 5b durch
den Effekt der R-Metallschicht 4b daran gehindert, sich mehr
als nötig auszudehnen, so daß die Stufenbedeckung des isolierenden
Zwischenschichtfilmes 7 sehr effektiv verbessert wird.
Da die R-Metallschicht 4b nicht
nur auf der oberen Oberfläche des Polysiliziums 3a, sondern
auch auf dessen Seitenoberflächen gebildet wird, wird die Wärmebehandlung
effektiver durchgeführt.
Darauffolgend werden Prozesse, wie ein Prozeß des Bildens einer
Elektrodenverbindung, in bekannter Weise fortgesetzt.
Obwohl in der oben beschriebenen Ausführungsform die
R-Metallschicht gebildet wird, kann auch eine wärmebeständige Metallverbindung
(im folgenden als R-Metallverbindung bezeichnet)
oder ein anderes Material mit einem hohen Infrarotstrahlenabsorptionskoeffizienten
benutzt werden.
Obwohl in der oben beschriebenen Ausführungsform Titan
als R-Metall benutzt worden ist, kann Wolfram, Molybdän oder
Tantal benutzt werden. Ebenfalls können Titansilizid, Wolframsilizid,
Molybdänsilizid oder Tantalsilizid benutzt werden,
wenn sie R-Metallverbindungen sind.
Obwohl in der oben beschriebenen Ausführungsform der
das Substrat schützende Oxidfilm eingesetzt worden ist, ist er nicht nötig,
das hängt von der Art der Halbleitereinrichtung oder von
dem Verfahren zum Bilden eines R-Metalls ab.
Claims (14)
1. Verfahren zum Herstellen eines Halbleiterbauelements mit einer
durch einen isolierenden Zwischenschichtfilm bedeckten Gate-
Elektrode,
bei dem
eine Gate-Elektrode (3a) auf der Hauptoberfläche eines Halbleitersubstrates (1) gebildet wird,
die die Seitenflächen einschließende Oberfläche der Gate-Elektrode (3a) selektiv mit einem einen hohen Infrarotstrahlenabsorptionskoeffizienten aufweisenden Material (4b) bedeckt wird,
ein isolierender Zwischenschichtfilm (7) auf der Hauptoberfläche des Halbleitersubstrates (1) und auf der Gate-Elektrode (3a) aufgebracht wird und
eine Wärmebehandlung durch Einstrahlen von Infrarotstrahlen (8) bei einer Temperatur durchgeführt wird, bei der der Zwischenschichtfilm (7) so weit erwärmt wird, daß Stufen im aufgebrachten Zwischenschichtfilm (7) geglättet werden.
eine Gate-Elektrode (3a) auf der Hauptoberfläche eines Halbleitersubstrates (1) gebildet wird,
die die Seitenflächen einschließende Oberfläche der Gate-Elektrode (3a) selektiv mit einem einen hohen Infrarotstrahlenabsorptionskoeffizienten aufweisenden Material (4b) bedeckt wird,
ein isolierender Zwischenschichtfilm (7) auf der Hauptoberfläche des Halbleitersubstrates (1) und auf der Gate-Elektrode (3a) aufgebracht wird und
eine Wärmebehandlung durch Einstrahlen von Infrarotstrahlen (8) bei einer Temperatur durchgeführt wird, bei der der Zwischenschichtfilm (7) so weit erwärmt wird, daß Stufen im aufgebrachten Zwischenschichtfilm (7) geglättet werden.
2. Verfahren nach
Anspruch 1,
gekennzeichnet durch das Implantieren von Störstellen (5a) in die
freiliegende Hauptoberfläche des Halbleitersubstrates (1) unter
Benutzung der Gateelektrode (3a, 4b) als Maske,
wobei die implantierten Störstellen (5a) durch die Wärmebehandlung in das Halbleitersubstrat
(1) diffundiert werden.
3. Verfahren nach Anspruch 1 oder 2,
gekennzeichnet durch das Bilden eines Oxidfilmes (2) auf der Hauptoberfläche
des Halbleitersubstrates (1),
wobei die Gateelektrode (3a) auf dem Oxidfilm (2) gebildet
wird.
4. Verfahren nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, daß das Material (4b) durch ein selektives
chemisches Gasphasen-Abscheidungsverfahren eines wärmebeständigen Metalls
gebildet wird (CVD-Verfahren).
5. Verfahren nach Anspruch 4,
dadurch gekennzeichnet, daß
die Gateelektrode (3a) durch ein CVD-Verfahren reduzierten
Druckes gebildet wird.
6. Verfahren nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet, daß das Material (4b)
durch ein Zerstäubungsverfahren (Sputterverfahren) oder
ein Verdampfungsverfahren
eines wärmebeständigen Metalls gebildet wird.
7. Verfahren nach einem der Ansprüche 1 bis 6,
dadurch gekennzeichnet, daß die Infrarotstrahlen (8) durch eine
Infrarotstrahlenlampe erzeugt werden.
8. Verfahren nach einem der Ansprüche 1 bis 7,
dadurch gekennzeichnet, daß das Material (4b) ein wärmebeständiges
Metall oder eine wärmebeständige Metallverbindung ist.
9. Verfahren nach Anspruch 8,
dadurch gekennzeichnet, daß das wärmebeständige Metall aus einer
Gruppe ausgewählt wird, die Titan, Wolfram, Molybdän und Tantal
aufweist.
10. Verfahren nach Anspruch 8,
dadurch gekennzeichnet, daß die wärmebeständige Metallverbindung
aus einer Gruppe ausgewählt wird, die Titansilizid, Wolframsilizid,
Molybdänsilizid und Tantalsilizid enthält.
11. Verfahren nach einem der Ansprüche 1 bis 10,
dadurch gekennzeichnet, daß der isolierende Zwischenschichtfilm
(7) durch ein CVD-Verfahren gebildet wird.
12. Verfahren nach einem der Ansprüche 1 bis 11,
dadurch gekennzeichnet, daß der isolierende Zwischenschichtfilm
(7) aus Phosphorsilikatglas (PSG) besteht.
13. Verfahren nach einem der Ansprüche 1 bis 12,
dadurch gekennzeichnet, daß das Halbleitersubstrat aus Silizium
gebildet wird und die
Gateelektrode (3a) aus
Polysilizium gebildet ist und einen Bestandteil eines MOS-Transistors darstellt.
14. Verfahren nach einem der Ansprüche 1 bis 13,
gekennzeichnet durch das Bilden eines Oxidfilmes (6) auf der Hauptoberfläche
des Halbleitersubstrates (1), wobei ein Abschnitt,
in dem die Gateelektrode (3a) zu bilden ist, ausgeschlossen
bleibt, und der isolierende Zwischenschichtfilm (7)
auf dem Oxidfilm (6) gebildet wird.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5592387A JPS63221647A (ja) | 1987-03-10 | 1987-03-10 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| DE3807788A1 DE3807788A1 (de) | 1988-09-22 |
| DE3807788C2 true DE3807788C2 (de) | 1994-09-08 |
Family
ID=13012627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19883807788 Expired - Fee Related DE3807788C2 (de) | 1987-03-10 | 1988-03-09 | Verfahren zum Herstellen eines Halbleiterbauelements |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPS63221647A (de) |
| DE (1) | DE3807788C2 (de) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0793354B2 (ja) * | 1988-11-28 | 1995-10-09 | 株式会社東芝 | 半導体装置の製造方法 |
| US5285102A (en) * | 1991-07-25 | 1994-02-08 | Texas Instruments Incorporated | Method of forming a planarized insulation layer |
| JP4568304B2 (ja) * | 2007-06-22 | 2010-10-27 | 株式会社東芝 | 半導体装置の製造方法 |
| JP4568308B2 (ja) * | 2007-08-06 | 2010-10-27 | 株式会社東芝 | 半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2943153A1 (de) * | 1979-10-25 | 1981-05-07 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zum herstellen von halbleiterbauelementen mit einer aus phosphorhaltigem siliziumdioxid bestehenden passivierungsschicht |
| JPS59169179A (ja) * | 1983-03-16 | 1984-09-25 | Hitachi Ltd | 半導体集積回路装置 |
| JPS60196960A (ja) * | 1984-03-21 | 1985-10-05 | Seiko Epson Corp | 半導体装置 |
| JPS61270870A (ja) * | 1985-05-25 | 1986-12-01 | Mitsubishi Electric Corp | 半導体装置 |
| JP2575106B2 (ja) * | 1985-08-19 | 1997-01-22 | ソニー株式会社 | 半導体装置の製造方法 |
-
1987
- 1987-03-10 JP JP5592387A patent/JPS63221647A/ja active Pending
-
1988
- 1988-03-09 DE DE19883807788 patent/DE3807788C2/de not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63221647A (ja) | 1988-09-14 |
| DE3807788A1 (de) | 1988-09-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE3901114C2 (de) | Verfahren zur Herstellung einer Gateelektrode | |
| DE69531070T2 (de) | Kondensator für einen integrierten Schaltkreis und sein Herstellungsverfahren | |
| DE3855861T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes mit einer isolierten Gitterstruktur | |
| DE19829300B4 (de) | Ferroelektrische Speichereinrichtung mit elektrischer Verbindung zwischen einer unteren Kondensatorelektrode und einem Kontaktstopfen sowie Verfahren zu deren Herstellung | |
| DE3442037A1 (de) | Verfahren zur herstellung einer integrierten halbleiterschaltung | |
| DE3885010T2 (de) | Nichtflüchtige Speicherzelle und Verfahren zu ihrer Herstellung. | |
| DE19950708A1 (de) | Verfahren zum Bilden von selbstjustierenden Cobaltsilicid-Schichten mit zwei Dicken | |
| DE4342047A1 (de) | Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE2817258A1 (de) | Verfahren zur herstellung einer isolierschicht-feldeffekttransistorstruktur | |
| DE3881074T2 (de) | Nichtfluechtige, durch ultraviolette strahlung loeschbare halbleiterspeicheranordnung und verfahren zu ihrer herstellung. | |
| DE3448122C2 (de) | ||
| DE4100525A1 (de) | Halbleitereinrichtung und herstellungsverfahren dafuer | |
| DE3334153A1 (de) | Verfahren zur herstellung einer halbleitereinrichtung | |
| DE3587364T2 (de) | Feldeffekttransistor mit selbstjustierter Torelektrode und Verfahren zu seiner Herstellung. | |
| DE2225374A1 (de) | Halbleitervorrichtung und verfahren zu ihrer herstellung | |
| EP0000545B1 (de) | Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung | |
| EP0159617B1 (de) | Verfahren zum Herstellen von hochintegrierten MOS-Feldeffekttransistoren | |
| DE3931127A1 (de) | Mehrschichtelektrodenstruktur fuer halbleitereinrichtungen und verfahren zum herstellen einer solchen struktur | |
| DE3807788C2 (de) | Verfahren zum Herstellen eines Halbleiterbauelements | |
| DE3301457C2 (de) | Halbleitervorrichtung und Verfahren zu ihrer Herstellung | |
| DE3100979C2 (de) | Planares Halbeiterbauelement | |
| EP0867926A1 (de) | Herstellverfahren für eine Kondensatorelektrode aus einem Platinmetall | |
| DE3540452C2 (de) | Verfahren zur Herstellung eines Dünnschichttransistors | |
| DE19838106B4 (de) | Verfahren zur Verbesserung der Wärmebeständigkeit von Wolframsilicid | |
| DE3850599T2 (de) | Halbleiteranordnung mit einer Elektrode, die eine gemischte Struktur aufweist. |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OP8 | Request for examination as to paragraph 44 patent law | ||
| D2 | Grant after examination | ||
| 8364 | No opposition during term of opposition | ||
| 8320 | Willingness to grant licenses declared (paragraph 23) | ||
| 8339 | Ceased/non-payment of the annual fee |