DE2943153A1 - Verfahren zum herstellen von halbleiterbauelementen mit einer aus phosphorhaltigem siliziumdioxid bestehenden passivierungsschicht - Google Patents

Verfahren zum herstellen von halbleiterbauelementen mit einer aus phosphorhaltigem siliziumdioxid bestehenden passivierungsschicht

Info

Publication number
DE2943153A1
DE2943153A1 DE19792943153 DE2943153A DE2943153A1 DE 2943153 A1 DE2943153 A1 DE 2943153A1 DE 19792943153 DE19792943153 DE 19792943153 DE 2943153 A DE2943153 A DE 2943153A DE 2943153 A1 DE2943153 A1 DE 2943153A1
Authority
DE
Germany
Prior art keywords
phosphorus
silicon dioxide
layer
containing silicon
dioxide layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE19792943153
Other languages
English (en)
Other versions
DE2943153C2 (de
Inventor
Eberhard Dr. 8023 Pullach Krimmel
Andreas Dr. 8011 Zorneding Meyer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE19792943153 priority Critical patent/DE2943153A1/de
Publication of DE2943153A1 publication Critical patent/DE2943153A1/de
Application granted granted Critical
Publication of DE2943153C2 publication Critical patent/DE2943153C2/de
Granted legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)

Description

  • Verfahren zum Herstellen von Halbleiterbauelementen mit
  • einer aus phosphorhaltigem Siliziumdioxid bestehenden Passivierunfflsschicht.
  • Die Patentanmeldung betrifft ein Verfahren zum Herstellen von Halbleiterbauelementen, bei denen als Passivierungs-oder Deckschicht eine phosphorhaltige Siliziumdioxidschicht verwendet wird.
  • Die Stabilität von Phosphorglasschichten und ihre Resistenz gegen Korrosion nimmt mit steigendem Phosphorgehalt ab. Der Gehalt an Phosphor muß deshalb auf die geringst mögliche Konzentration eingestellt werden und zwar so, daß die Erweichungstemperatur noch deutlich unter der Erweichungstemperatur einer reinen Siliziumdioxidschicht liegt, das heißt, daß ein Verfließenlassen der Phosphorglasschicht bei einer Temperaturbehandlung in einer phosphorhaltigen Atmosphäre möglich ist, ohne daß eine z. B. darunterliegende Si02-Schicht oder Si02-Strukturen ihre Gestalt ändern. Es muß also ein Kompromiß zwischen dem Phosphorgehalt der Siliziumdioxidschicht und der für das Verfließenlassen notwendigen Temperatur geschlossen werden.
  • Aufgabe der Erfindung ist es, diesen Kompromiß zu umgehen und ein Verfahren anzugeben, mit dem es möglich ist, stabile und gegen Korrosion resistente Phosphorglasschichten herzustellen, welche ein optimales Verfließen auf Halbleiteroberflächen erlauben.
  • Diese Aufgabe wird dadurch gelöst, daß erfindwngsgemaß die phosphorhaltigen Siliziumdioxidschicht mit einem hohen Phosphorgehalt von maximal 5 Prozent aufgebracht wird, daß anschließend eine Bestrahlung mit intensiven, langweiligen, im /um-Bereich liegenden Laserlicht durchgeführt wird, wobei die fellenlänge des Lichtes so gewählt wird, daß sie in das Absorptionsmaximum der phosphorhaltigen Siliziumdioxidschicht fällt und daß die Bestrahlung in Bezug auf Dauer und Intensität so eingestellt wird, daß sie in der oberflächennahen Zone der phosphorhaltigen Siliziumdioxidschicht eine Abreicherung des Phosphors bewirkt.
  • Es liegt im Rahmen des Erfindungsgedankens, die Bestrahlungsdauer auf 1 ms/Flächeneinheit einzustellen.
  • Durch diese Bestrahlungsart wird nur eine dünne Oberflächenschicht der hochdotierten Phosphorglasschicht beeinflußt. Dadurch verarmt diese Grenzschicht an Phosphor, beispielsweise bei Bestrahlung mit Licht eines Kohlendioxidlasers von 10,6 um von 2 O,/c auf C,6 % Phosphor, wodurch in der oberflächennahen Zone eine gegen Korrosion resistente und stabile Deckschicht entsteht, die für die Passivierung des Bauelementes ausreichend ist.
  • Die Bestrahlung mit Laserlicht kann ganzflächig, aber auch rastermäßig durchgeführt werden.
  • Eine solche Behandlung kann auch mehrmals erfolgen oder auch mit anderen Verfahren, bei dem die Bestrahlung mit Laserlicht zum Verfließenlassen einer Deckschicht eingesetzt wird, kombiniert werden. Dabei ist der Prozeß des Verfließenlassens bereits abgeschlossen, bevor die Abreicherung an der Oberfläche mit dem Heraufsetzen der Schmelztemperatur wirksam wird.
  • Im folgenden soll die Anwendung des erfindungsgemäßen Verfahrens bei der Herstellung einer integrierten MOS-Halbleiterschaltung nach der Silizium-Gate-Technologie beschrieben werden, bei der vor dem Aufbringen der Leiterbahnen auf dem Isolationsoxid die beim Herstellungsprozeß durch Strukturkanten und -spalte bestehenden Oberflächenunebenneiten durch eine aus phosphorhaltigem Siliziumdioxid bestehende Deckschicht ausgeglichen werden. Die Figur zeigt im Schnittbild eine Halbleiteranordnung nach dem Verrunden der Kanten bzw. dem Beseitigen von Spalten mittels einer vorher aufgebrachten Deckschicht aus phosphorhaltigem Siliziumdioxid.
  • Auf einem Siliziumsubstrat 1 ist eine z. B. 50 nm dicke thermische Oxidschicht 2 aufgewachsen. Auf diese Oxidschicht 2 ist als Struktur, z. B. als Gateelektrode eines MOS-Transistors, eine polykristalline, seitlich definierte Siliziumschicht 3 der Dicke 500 nm aufgebracht. Zum Schutz und zur elektrischen Isolierung wird diese Anordnung (1, 2, 3) mit einer z. B. 400 nm dicken phosphorhaltigen SiO2-Schicht 4 mit einem Phosphorgehalt von 2 °ß0 versehen. Diese Struktur wird nun mit dem geDundelten Licht (Wellenlänge 10 /fl:i) eines starken C02-Lasers 5 (200 Watt) mit einer Geschwindigkeit von z. B. 12 mm/Sekunde abgerastert, wobei die Phosphor dotierte Schicht 4 unter dem Einfluß des absorbierten Lichtes zu schmelzen beginnt und zwar bei einer Temperatur, welche weit unterhalb der Schmelztemperatur der Schichten 1, 2, 3 liegt. Da das Laserlicht 5 unterhalb einer kritischen Energiedichte von Silizium sowieso nicht absorbiert, werden die aus Silizium bestehenden Teile der Struktur praktisch nicht beeinflußt, das heißt, Dotierungsprofile bleiben erhalten. Danach bildet die Schicht 4, wie aus der Figur zu ersehen ist, eine zusammenhängende Deckschicht, bei der alle Kanten verrundet und die Spalte geschlossen sind.
  • Zur Abreicherung des Phosphors in der oberflächennahen Zone dieser Deckschicht 4 wird nun eine weitere Laserstrahlbehandlung 5 durchgeführt, wobei der Phosphorgehalt im Oberflächenbereich der Schicht 4 von ursprünglich 2 % auf 0,6 % gesenkt wird. Dann wird über die Schicht 4 die Leiterbahn (in der Figur nicht dargestellt) gelegt, welche infolge der vorausgegangenen Laserbestrahlung(en) keine Unterbrechungen aufweist und auch im weiteren Zeitverlauf wegen der Stabilität der darunterliegenden Phosphorglasschicht durch thermische oder elektrische Belastungen nicht unterbrochen wird.
  • 8 Patentansprüche 1 Figur

Claims (8)

  1. Patentanstruche.
    Verfahren zum Herstellen von Halbleiterbauelementen, bei denen als Passivierungs- oder Deckschicht eine phosphorhaltige Siliziumdioxidschicht verwendet wird, d a -d u r c h g e k e n n z e i c h n e t , daß die phosphorhaltige Siliziumdioxidschicht mit einem hohen Phosphorgehalt von maximal 5 Prozent aufgebracht wird, daß anschließend eine Bestrahlung mit intensivem, langwelligem Laserlicht im #um-Bereich durchgeführt wird, wobei die Wellenlänge des Lichtes so gewählt wird, daß sie in das Absorptionsmaximum der phosphorhaltigen Siliziumdioxidschicht fällt und daß die Bestrahlung in Bezug auf Dauer und Intensität so eingestellt wird, daß sie in der oberflächennahen Zone der phosphorhaltigen Siliziumdioxidschicht eine Abreicherung des Phosphors bewirkt.
  2. 2. Verfahren nach Anspruch 1, d a d u r c h g e -k e n n z e i c h n e t , daß die Bestrahlungsdauer auf 1 ms/Flächeneinheit eingestellt wird.
  3. 3. Verfahren nach Anspruch 1 und/oder 2, d a d u r c h g e k e n n z e i c h n e t , daß die Bestrahlung ganzflächig erfolgt.
  4. 4. Verfahren nach Anspruch 1 und/oder 2, d a d u r c h g e k e n n z e i c h n e t , daß die Oberfläche der phosphorhaltigen Siliziumdioxidschicht mit einem oder mehreren Laserstrahlen abgerastert wird.
  5. 5. Verfahren nach Anspruch 1 bis 4, d a d u r c h g e k e n n z e i c h n e t , daß die BestraI#ung mit Licht eines C02-Lasers durcrgefüllrt wird.
  6. 6. Verfahren nach Anspruch 1 bis 5, d a d u r c h g e k e n n z e i c h n e t , da der PhosphorCehalt der Si02-Schicht auf 2 % eingestellt wird und ein C02-Laser mit einer Wellenlänge von 10,6 /um verwendet wird.
  7. 7. Verfahren nach Anspruch 1 bis 6, da du r c h g e k e n n z e i c h n e t , daß die phosphorhaltige Siliziumdioxidschicht in einer Schichtdicke von 400 nm aufgebracht wird.
  8. 8. Verwendung des Verfahrens nach Anspruch 1 bis 7, bei der Herstellung integriert MOS-Halbleiterschaltungen nach der Silizium-Gate-Technologie, bei der vor dem Aufbringen der Leiterbahnen auf dem IEolationsoxid die beim Herstellungsprozeß durch Strukturkanten und spalte entstehenden Oberflächenunebenheiten durch eine aus phosphorhaltigem Siliziumdioxid bestehende Deckschrcht ausgeglichen werden.
DE19792943153 1979-10-25 1979-10-25 Verfahren zum herstellen von halbleiterbauelementen mit einer aus phosphorhaltigem siliziumdioxid bestehenden passivierungsschicht Granted DE2943153A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE19792943153 DE2943153A1 (de) 1979-10-25 1979-10-25 Verfahren zum herstellen von halbleiterbauelementen mit einer aus phosphorhaltigem siliziumdioxid bestehenden passivierungsschicht

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE19792943153 DE2943153A1 (de) 1979-10-25 1979-10-25 Verfahren zum herstellen von halbleiterbauelementen mit einer aus phosphorhaltigem siliziumdioxid bestehenden passivierungsschicht

Publications (2)

Publication Number Publication Date
DE2943153A1 true DE2943153A1 (de) 1981-05-07
DE2943153C2 DE2943153C2 (de) 1987-07-30

Family

ID=6084378

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19792943153 Granted DE2943153A1 (de) 1979-10-25 1979-10-25 Verfahren zum herstellen von halbleiterbauelementen mit einer aus phosphorhaltigem siliziumdioxid bestehenden passivierungsschicht

Country Status (1)

Country Link
DE (1) DE2943153A1 (de)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0045593A2 (de) * 1980-07-31 1982-02-10 Fujitsu Limited Verfahren zum Herstellen einer Halbleitervorrichtung
DE3133516A1 (de) * 1981-08-25 1983-03-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum verrunden des zwischenoxids zwischen polysiliziumebene und metall-leiterbahnebene beim herstellen von integrierten n-kanal-mos-feldeffekttransistoren
EP0109499A2 (de) * 1982-11-18 1984-05-30 Texas Instruments Incorporated Verfahren zur Behandlung von PSG, Oxyd und Nitrid mit Laser durch Laserausglühen via selektiv optimalisierter Absorption
DE3807788A1 (de) * 1987-03-10 1988-09-22 Mitsubishi Electric Corp Verfahren zum herstellen einer halbleitereinrichtung

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3741671A1 (de) * 1987-12-09 1989-06-22 Asea Brown Boveri Cvd-verfahren zur randpassivierung bei halbleiterbauelementen

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2302148A1 (de) * 1972-01-18 1973-07-19 Philips Nv Verfahren zur herstellung eines phosphosilikatglasschichtmusters auf einem substrat und mit einem durch dieses verfahren hergestellten schichtmuster versehene anordnung
US3940289A (en) * 1975-02-03 1976-02-24 The United States Of America As Represented By The Secretary Of The Navy Flash melting method for producing new impurity distributions in solids
DE2705444A1 (de) * 1977-02-09 1978-08-10 Siemens Ag Verfahren zur lokal begrenzten erwaermung eines festkoerpers
US4131487A (en) * 1977-10-26 1978-12-26 Western Electric Company, Inc. Gettering semiconductor wafers with a high energy laser beam
DE2837315A1 (de) * 1977-09-06 1979-03-15 Nat Semiconductor Corp Verfahren zur aenderung der leitfaehigkeit einer halbleiterschicht in einem halbleiterkoerper
US4151008A (en) * 1974-11-15 1979-04-24 Spire Corporation Method involving pulsed light processing of semiconductor devices

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2302148A1 (de) * 1972-01-18 1973-07-19 Philips Nv Verfahren zur herstellung eines phosphosilikatglasschichtmusters auf einem substrat und mit einem durch dieses verfahren hergestellten schichtmuster versehene anordnung
US4151008A (en) * 1974-11-15 1979-04-24 Spire Corporation Method involving pulsed light processing of semiconductor devices
US3940289A (en) * 1975-02-03 1976-02-24 The United States Of America As Represented By The Secretary Of The Navy Flash melting method for producing new impurity distributions in solids
DE2705444A1 (de) * 1977-02-09 1978-08-10 Siemens Ag Verfahren zur lokal begrenzten erwaermung eines festkoerpers
DE2837315A1 (de) * 1977-09-06 1979-03-15 Nat Semiconductor Corp Verfahren zur aenderung der leitfaehigkeit einer halbleiterschicht in einem halbleiterkoerper
US4131487A (en) * 1977-10-26 1978-12-26 Western Electric Company, Inc. Gettering semiconductor wafers with a high energy laser beam

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
US-Z: "Applied Physics Lett.", Bd. 32, (1978), Nr. 4, S. 254-256 *
US-Z: "J. Electrochem. Soc.", Bd. 113, (1966), Nr. 4, S. 399-401 *
US-Z: "RCA-Review", Bd. 37 (1976), Nr. 1, S. 1-7, 24, 25, 56-59 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0045593A2 (de) * 1980-07-31 1982-02-10 Fujitsu Limited Verfahren zum Herstellen einer Halbleitervorrichtung
EP0045593A3 (en) * 1980-07-31 1982-09-29 Fujitsu Limited Process for producing semiconductor device
DE3133516A1 (de) * 1981-08-25 1983-03-17 Siemens AG, 1000 Berlin und 8000 München Verfahren zum verrunden des zwischenoxids zwischen polysiliziumebene und metall-leiterbahnebene beim herstellen von integrierten n-kanal-mos-feldeffekttransistoren
EP0109499A2 (de) * 1982-11-18 1984-05-30 Texas Instruments Incorporated Verfahren zur Behandlung von PSG, Oxyd und Nitrid mit Laser durch Laserausglühen via selektiv optimalisierter Absorption
EP0109499A3 (en) * 1982-11-18 1985-07-31 Texas Instruments Incorporated Laser processing of psg, oxide and nitride via absorption optimized selective laser annealing
DE3807788A1 (de) * 1987-03-10 1988-09-22 Mitsubishi Electric Corp Verfahren zum herstellen einer halbleitereinrichtung

Also Published As

Publication number Publication date
DE2943153C2 (de) 1987-07-30

Similar Documents

Publication Publication Date Title
DE69825931T2 (de) Verfahren zur Herstellung von SOI-Substraten mit einer sehr effizienten Beseitigung von durch Ionenimplantation verursachten Schäden
DE3043676C2 (de) Verfahren zur Herstellung einer einkristallinen Siliziumschicht auf gewünschten Bereichen eines Halbleitersubstrats
DE2832740C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung mit einer Mehrebenenverdrahtung
DE1952626B2 (de) Verfahren zur herstellung von isolationsschichten auf halbleitersubstraten durch hochfrequenz-kathodenzerstaeubung
DE3150222A1 (de) "verfahren zum herstellen einer halbleitervorrichtung"
DE2534158A1 (de) Halbleiteraufbau und verfahren zu seiner herstellung
DE2753613B2 (de) Isolierschicht-Feldeffekttransistor
DE2425382A1 (de) Verfahren zur herstellung von isolierschicht-feldeffekttransistoren
DE2834344A1 (de) Verfahren zur herstellung einer optoelektronischen integrierten struktur und eine solche enthaltender optoelektronischer bauteil
DE1544275A1 (de) Herstellung von Halbleitervorrichtungen
DE2943153A1 (de) Verfahren zum herstellen von halbleiterbauelementen mit einer aus phosphorhaltigem siliziumdioxid bestehenden passivierungsschicht
DE2162445C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
EP1927139A1 (de) Verfahren und vorrichtung zur bearbeitung von substraten mit lasergeschriebenen grabenkontakten, insbesondere solarzellen
DE19638433B4 (de) Verfahren zur Herstellung einer Halbleitervorrichtung
DE2162219A1 (de) Verfahren zum Herstellen eines Feldeffekttransistors
DE2063726B2 (de) Verfahren zum Herstellen eines Halbleiterbauelements
EP0028786A1 (de) Ionenimplantationsverfahren
DE2430859C3 (de) Verfahren zum Herstellen einer oxydierten, bordotierten Siliciumschicht auf einem Substrat
DE2937993A1 (de) Verfahren zum herstellen von integrierten mos-halbleiterschaltungen nach der silizium-gate-technologie
DE3913123A1 (de) Verfahren zur reduktion der ladungstraeger-lebensdauer
DE1614691B2 (de) Verfahren zum Herstellen von Halbleiterbauelementen
DE2150859A1 (de) Verfahren zum Anbringen von kleinen OEffnungen in Isolierschichten bei der Herstellung von Halbleiterbausteinen
DE1803025A1 (de) Elektrisches Bauelement und Verfahren zu seiner Herstellung
DE2014903A1 (de) Halbleitervorrichtung mit niedrigem Rauschpegel und Verfahren zu deren Herstellung
DE1952626C (de) Verfahren zur Herstellung von Isolationsschichten~auf Halbleitersubstraten durch Hochfrequenz-Kathodenzerstäubung

Legal Events

Date Code Title Description
8110 Request for examination paragraph 44
D2 Grant after examination
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee