DE2162445C3 - Verfahren zur Herstellung einer Halbleiteranordnung - Google Patents
Verfahren zur Herstellung einer HalbleiteranordnungInfo
- Publication number
- DE2162445C3 DE2162445C3 DE2162445A DE2162445A DE2162445C3 DE 2162445 C3 DE2162445 C3 DE 2162445C3 DE 2162445 A DE2162445 A DE 2162445A DE 2162445 A DE2162445 A DE 2162445A DE 2162445 C3 DE2162445 C3 DE 2162445C3
- Authority
- DE
- Germany
- Prior art keywords
- insulating layer
- layer
- getter
- semiconductor
- glass
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 title claims description 29
- 239000004065 semiconductor Substances 0.000 title claims description 26
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 239000000463 material Substances 0.000 claims description 25
- 238000005530 etching Methods 0.000 claims description 14
- 238000005247 gettering Methods 0.000 claims description 14
- 230000005669 field effect Effects 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 9
- 229910052698 phosphorus Inorganic materials 0.000 claims description 9
- 239000011574 phosphorus Substances 0.000 claims description 9
- 239000005360 phosphosilicate glass Substances 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 8
- 238000011282 treatment Methods 0.000 claims description 7
- 239000011521 glass Substances 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 6
- 239000002800 charge carrier Substances 0.000 claims description 4
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 claims description 3
- 230000000694 effects Effects 0.000 claims description 3
- 238000010438 heat treatment Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 3
- 229910052802 copper Inorganic materials 0.000 claims description 2
- 230000002349 favourable effect Effects 0.000 claims description 2
- 229910052737 gold Inorganic materials 0.000 claims description 2
- 229910001385 heavy metal Inorganic materials 0.000 claims description 2
- 230000001771 impaired effect Effects 0.000 claims description 2
- -1 sodium Chemical class 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 claims 1
- 230000032683 aging Effects 0.000 claims 1
- 229910052783 alkali metal Inorganic materials 0.000 claims 1
- 150000001340 alkali metals Chemical class 0.000 claims 1
- 229910000040 hydrogen fluoride Inorganic materials 0.000 claims 1
- 229910052751 metal Inorganic materials 0.000 claims 1
- 239000002184 metal Substances 0.000 claims 1
- 150000002739 metals Chemical class 0.000 claims 1
- 229910052708 sodium Inorganic materials 0.000 claims 1
- 239000011734 sodium Substances 0.000 claims 1
- 230000000087 stabilizing effect Effects 0.000 claims 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 11
- 229910052710 silicon Inorganic materials 0.000 description 11
- 239000010703 silicon Substances 0.000 description 11
- 238000009792 diffusion process Methods 0.000 description 7
- 230000005855 radiation Effects 0.000 description 4
- 238000010894 electron beam technology Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 229910001415 sodium ion Inorganic materials 0.000 description 1
- 230000006641 stabilisation Effects 0.000 description 1
- 238000011105 stabilization Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
- H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
- H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/053—Field effect transistors fets
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/06—Gettering
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Formation Of Insulating Films (AREA)
Description
beseitigt werden, daß das Gettermaterial nicht auf der
Isolierschicht, sondern örtlich auf anderen Teilen des Körpers in Form einer Paste angebracht wird. Ein
derartiges Verfahren ist z. B. aus »Journal of the Electrochemical Society« 110 (1963), Nr. 6, 533-537
bekannt, hat aber den Nachteil, daß es ziemlich umständlich ist und daß die Gefahr, daß ein wenig
Gettermaterial vor oder während der Durchführung des Gettervorgangs dennoch auf die Isolierschicht gejjngt,
ziemlich groß ist.
Der Erfindung liegt die Aufgabe zugrunde, ein Getterverfahren zu schaffen, bei dem einerseits die
vorhandenen Verunreinigungen völlig aus dem Halbleitermaterial und aus der Isolierschicht entfernt
werden, andererseits aber empfindliche Isolierschichtstellen (z. B. sehr dünne Isolierschichtteile) nicht bei
hoher Temperatur mit dem Gettermaterial in Berührung kommen, wobei dennoch das Gettermaterial ohne
Maskierung oder sonstige aufwendige Maßnahmen auf der gesamten Oberfläche, einschließlich der gesamten
Isolierschicht, angebracht werden kann.
Diese Aufgabe wird erfindungsgemäß durch die im kennzeichnenden Teil des Anspruchs 1 angegebenen
Merkmale gelöst.
Dadurch, daß das Gettermaterial bei niedriger Temperatur angebracht wird, dringt es praktisch nicht
in die Isolierschicht ein, so daß die obenerwähnten, u. a. infolge von Perforation der Isolierschicht auftretenden
Unstabilitälen vermieden werden. Eine besonders wirkungsvolle Getterung, auch von Anordnungen mit
sehr dünnen Oxydschichten, ist nun möglich, wobei, gleich wie bei den üblichen Getterverfahren für z. B.
bipolare monolithische Schaltungen, der Getterschritt als die letzte Behandlung bei hoher Temperatur
durchgeführt wird, so daß noch folgende Behandlungen praktisch keine weiteren Verunreinigungen in den
Halbleiterkörper einführen.
Ferner kann das Verfahren nach der Erfindung vorteilhaft mit bekannten Verfahren kombiniert werden,
nach denen die Emitterzonen in einer monolithisehen Schaltung vorhandener Bipolartransistoren zugleich
mit dem Getterschritt angebracht werden. Zu diesem Zweck wird die Getterschicht nur von
denjenigen Teilen der Isolierschicht entfernt, die nicht bei hoher Temperatur mit Gettermaterial in Berührung
kommen sollen, z. B. an der Stelle der Toreleklroden zu der Schaltung gehöriger Feldeffekttransistoren mit
isolierter Torelektrode, während die Gettorschicht an der Stelle der erwähnten zu bildenden Emitterzonen
vorhanden bleibt und während des Getierschrittes durch Diffusion die Emitterzonen bildet.
Weitere Ausgestaltungen der Erfindung ergeben sich aus den Unteransprüchen.
Einige Ausführungsbeispiele der Erfindung iind in der Zeichnung dargestellt und werden im folgenden näher
beschrieben. Es zeigen
Fig. 1—9 schematisch Querschnitte durch eine Halbleiteranordnung in aufeinanderfolgenden Stufen
der Herstellung.
Fig. 10—14 schematisch Querschnitte durch eine
andere Halbleiteranordn.. .b .;; aufeinanderfolgenden
Stufen der Herstellung.
Die Figuren sind schematisch und nicht maßstäblich gezeichnet. Entsprechende Teile sind in den Figuren im
allgemeinen mit den gleichen Bezugsziffern bezeichnet.
Fig. 1—9 zeigen schematisch im Querschnitt eine Halbleiteranordnung in aufeinanderfolgenden Stufen
der Herstellung.
Die Halbleiteranordnung besteht in diesem Beispiel (siehe Fi g. 9) aus einem plattenförmigen Halbleiterkörper
1 aus Silicium, der einen Feldeffekttransistor mit isolierter Torelektrode enthält. Außer diesem Feldeffekttransistor
kann die Siliciumplatte 1, von der nur ein Teil im Schnitt dargestellt ist, noch andere Schaltungselemente
enthalten, die zusammen mit dem erwähnten Feldeffekttransistor eine monolithische integrierte
Schaltung bilden können.
Der Feldeffekttransistor enthält ein p-leilendes
Substratgebiet 1 mit einem spezifischen Widerstand von 3,3 Ω · cm in dem η-leitende Source- und Drainzonen 4
bzw. 5 angebracht sind. Die Oberfläche 3 der Siliciumplatte ist mit einer Isolierschicht (2, 6) aus
Siliciumoxyd überzogen. Auf dem Teil 6 der Oxydschicht, der eine Dicke von 0,13 μπι aufweist, ist eine aus
Aluminium bestehende Torelektrode 12 angebracht. Die Source- und Drainzonen 4, 5 sind über Kontaktfenster
in der Oxydschicht 2 mit Aluminiumschichten 10 bzw. 11 verbunden.
Bei dem beschriebenen Feldeffekttransistor können in die Oxydschirht 6 und/oder in den Halbleiterkörper
Verunreinigungen eingeführt werden, und zwar in das Silicium oft Schwermetallionen, wie Au und Cu, und in
die Oxydschicht z. B. Natriumionen, die sich außerdem unter der Einwirkung der im Betriebszustand auftretenden
elektrischen Felder verschieben können. Dadurch können die elektrische Stabilität und andere elektrische
Eigenschaften, wie der Leckstrom (Ounkelstrom) und die Durchschlagspannung zwischen den Source- und
Drain/onen 4 und 5 und dem Substratgebiet 1 beeinträchtigt werden. Unter »Dunkelstrom« ist hier,
wie üblich, der eine in der Sperrichtung wirkende Diode durchfließende Strom in Abwesenheit auffallender
Strahlung zu verstehen. Infolge der geringen Dicke und anderer an die Oxydschicht 6 zu stellenden Anforderungen
kann diese Schicht zur Entfernung der erwähnten Verunreinigungen nicht einer Getterdiffusion bei hoher
Temperatur ausgesetzt werden, wie sie /.. B. bei Bipolartransistorstrukturen vorteilhaft Anwendung findet.
Die Anordnung nach F i g. 9 wird daher auf folgende Weise hergestellt. Es wird (siehe Fig. 1) von einer
p-!eitenden Siliciumplatte 1 mit einer (lOO)-Orientierung und einem spezifischen Widerstand von 3,3 Ω · cm, mit
einer Dicke von 200 μιπ ausgegangen, von der eine Oberfläche 3 auf übliche Weise durch Ätzen und
Polieren vorbereitet worden ist, während die gegenüberliegende Oberfläche der Platte abgeschliffen
worden ist. Durch thermische Oxydation bei 1000°C in feuchtem Sauerstoff während 45 Minuten wird auf der
ganzen Oberfläche der Platte 1 eine Siliciumoxydschicht 2 angebracht (siehe Fig. 1). Auf der Seite der
Oberfläche 3 werden in der Oxydschicht 2 an der Stelle der anzubringenden Source- und Drainzonen durch
bekannte photolithographische Ätztechniken Öffnungen angebracht (siehe F i g. 2).
Dann wird auf übliche Weise über diese Öffnungen Phosphor mit einer Oberflächenkonzentration von 1020
Atomin/cm' hineindiffundiert, wobei als Diffusionsquelle POCI) verwendet wird Dabei werden die n-leitenden
Source- und Drainzonen 4 und 5 gebildet (siehe F i g. 3).
Anschließend wird (siehe Fig.4) durch Maskierung
und Ätzung die Oxydschicht 2 an der Stelle der zu bildenden Torelektrode entfernt und durch thermische
Oxydation bei 10000C während 20 Minuten in feuchtem Stickstoff eine Oxydschicht 6 mit einer Dicke von 0,2 μπι
erhalten (siehe F i g. 5). Diese Dicke ist etwas größer als
die endgültig verlangte Dicke (0,13 μιη) des Oxyds
unterhalb der Torelektrode.
Dann wird das Oxyd 2 auf der Unterseite der Siliciumplatte entfernt. Nun wird ein Getterniaterial in
Form einer Phosphorsilikatglasschicht 7 auf dem ganzen Halbleiterkörper und auf der Oxydschicht
dadurch angebracht, daß eine Phosphordiffusion mit einer hohen Oberflächenkonzenlration von 1021 Atomen/cm3
bei 975°C während 12 Minuten durchgeführt wird (siehe Fig. 6), wobei sich in der Unterseite der
Platte durch Diffusion eine dünne η-leitende Schicht 9 bildet. Bei dieser niedrigen Temperatur tritt praktisch
keine Getterwirkung auf.
Die dünne Phosphorsilikatglasschicht 7, die bei der angewandten Temperatur etwa 0,07 μιη tief in die
Oxydschicht 6 eingedrungen ist, wird nun von der phosphorfreien Oxydschicht (2, 6) entfernt (siehe
Fig. 7), indem etwa 10 Sekunden lang bei Zimmertemperatur
in einer Lösung von lOrni' HF 50%, 15cm!
HNO, 65%, und 300 cm1 H2O geätzt wird. Während
dieser Älzbehandlung wird die Unterseite der Siliciumplatte maskiert.
Die erwähnte Ätzflüssigkeit ätzt das Phosphorsilikatglas
erheblich schneller (0,03 μιη/sec) als das darunter liegende phosphorfreie Oxyd (2,6). Infolgedessen ist die
Ätzzeil nicht besonders kritisch, weil beim Erreichen des phosphorfreien Oxyds die Ätzgeschwindigkeit auf
einen sehr niedrigen Wert (3 — 6 · ]()-* μηι/sec) herabsinkt.
So kann die verlangte Dicke der Oxydschicht 6 mit großer Reproduzierbarkeit bestimmt werden.
Anschließend wird zur elektrischen Stabilisierung der Oxydschicht 6 unterhalb der Torelektrode eine Phosphordiffusion
mit einer niedrigen Oberflächenkonzentralion (10IK Atome/cm3) bei einer Temperatur von
975 C während 10 Minuten in N: + O. + POCIi
durchgeführt. Dann wird zum Entfernen der obenerwähnten Verunreinigungen als letzte Behandlung bei
hoher Temperatur ein Getterschritt durchgeführt, indem die Siliciumplatte während 10 Minuten auf
1050° C erhitzt wird. Während der Durchführung dieses
Getterschrittes diffundiert außerdem der mit niedriger Konzentration und bei niedriger Temperatur angebrachte
Phosphor 8 zur Stabilisierung der O\ydschicht 6 in diese Oxydschicht ein. während aus der getternden
Phosphorsilikatglasschicht 7 auf der Unterseite der Platte durch Diffusion eine η-leitende Schicht 9 in der
Platte gebildet wird. (Diese Schicht muß entfernt werden, wenn das p-leitende Gebiet I auf der Unterseite
kontakticrt werden soll).
Schließlich werden auf übliche Weise Fenster in die Oxydschicht (2, 6) geätzt und werden die Toiciekimde
12 und die Source- und Drainkontaktschichien 10 und 11
durch bekannte Aufdampl- und Maskierungstechniken angebracht
Auf die beschriebene Weise kann ein Feldeffekttransistor mit isolierter Torelektrode erhalten werden,
dessen Eigenschaften durch einen Getterschritt erheblich verbessert sind, trotz der Tatsache, daß die dünne,
unterhalb der Torelektrode vorhandene Isolierschicht die Anwendung des bei anderen Strukturen üblichen
Getterschrittes mit einer auf dem ganzen Körper vorhandenen Getterschicht unmöglich macht.
Zur Veranschaulichung der erhaltenen Verbesserung der Eigenschaften in bezug auf MOS-Transistoren, bei
denen kein Ätzschritt durchgeführt wurde, sei noch erwähnt, daß für einen npn-Transistor der obenbeschriebenen
Art bei einer Source- und Torspannung gleich 0 und einer Drainspannung von +10V ein
Leckstrom von 10-9 — 10-8A/cm2 zwischen Source
und Drain gemessen wurde. Bei einem identischen Transistor, bei dem kein Getterschritt durchgeführt
wurde, betrug unter den gleichen Bedingungen der Leckstrom mehr als 10~7 A/cm2.
Für einen pnp-Transistor, also mit einer der des beschriebenen Transistors entgegengesetzten Polarität,
aber mit den gleichen Abmessungen und mit der gleichen Toroxyddicke, betrug ohne Gelterschritl bei
einer Drainspannung von —10 V der Leckstroni mehr
als 10-b A/cm2 und bei Anwendung des beschriebenen
Geiterschrittes 10 " — 10" A/cm2.
An Stelle von Phosphorsilikatglas als Getterniaterial können auch Borsilikatglas oder andere Materialien
Anwendung finden. Ferner kann die isolierschicht statt aus Siliciumoxyd auch aus anderen Materialien, /. B.
Siliciumnitrid oder Aluminiumoxyd, bestehen. Auch kann die Isolierschicht aus aufeinander liegenden
Schichten verschiedener Materialien zusammengesetzt sein und der Halbleiterkörper kann statt aus Silicium aus
anderen Halbleitermaterialien, ζ. Β. aus Germanium oder aus A'"BV-Verbindungen bestehen. Ferner kann
außer Phosphor als Passivierungsmaterial auch ein
21J anderes Material, z. B. Siliciumnitrid, verwendet werden,
das erwünschtenfalls vor, während oder nach Durchführung des Getterschrittes angebracht werden kann.
Zur illustrierung der Talsache, daß sich das Verfahren
nach der vorliegenden Erfindung nicht auf die
in Herstellung von Anordnungen mit einem Feldeffekttransistor mit isolierter Torelektrode beschränkt,
sondern auch vorteilhaft bei anderen Halbleitcranordnungen angewandt werden kann, wird nachstehend die
Anwendung des Verfahrens nach der Erfindung bei der
i> Herstellung einer Auftreffplatte einer Bildaufnahme
röhre zur Umwandlung elektromagnetischer Bildsigna le in elektrische Signale beschrieben. Eine derartige
Auftreffplatle besteht z.B. (siehe Fig. 14) aus einer η-leitenden Siliciumplatte 21. in der eine Anzahl
·"' p-leitender Zonen 22 angebracht sind, die mit dem
η-leitenden Material 21 pn-Übergängc bilden. Auf der Seite der Dioden 21/22 ist die Platte mit einer
Isolierschicht 23 aus z. B. Siliciumoxyd überzogen, in der an der Stelle der Zonen 22 Öffnungen 26 angebracht
4") sind. Wenn auf die Unterseite der Platte, die mit einem
ohmschen Kontakt 25 versehen ist, längs der Pfeile 24 I.ichi einfällt, werden die Dioden 21/22 von den
erzeugten Ladungsträgern bis zu einem Pegel aufgeladen, der durch die örtliche Strahlungsintensität be-
w stimmt wird, wonach die andere Seite der Platte von
einem Elektronenstrahl abgetastet wird, der die Dioden 22 ricuiraüoicri. Der Elektronenstrom des Strahles, der
über den Kontakt 25 abgeführt wird, ist von dem Maß abhängig, in dem die betreffende Diode aufgeladen war,
so daß Änderungen der Strahlungsintensität in Stromänderungen des Elektronenstrahls umgewandelt werden.
Bei der Herstellung einer derartigen Atiftreffplatte ist
es besonders günstig, einen Gettervorgang durchzufüh-
bt) ren. um Dioden mit einem möglichst niedrigen
Leckstrom (Dunkelstrom) zu erhalten.
Die übliche Getterung mit einer dicken Phosphorsilik
iglasschieht bereitet hier aber auch Schwierigkeiten.
Das Vorhandensein einer derartigen dicken Glasschicht
<>5 auf der Oxydschicht 23 macht die Anwendung einer
Ätzmaske zum Ätzen der Öffnungen 26 notwendig, während, wie bereits erwähnt wurde, außerdem die
Gefahr groß ist. daß bei Anwendung eines derartigen
Getterverfahrens Löcher in der Oxydschicht entstehen.
Die Auftreffplatte nach Fig. 14 wird daher auf folgende Weise hergestellt. Auf einer (111)-orientierten
Platte 21 aus η-leitendem Silicium mit einer Dicke von 200 μΐη und einem spezifischen Widerstand von
5 Ω · cm wird auf übliche Weise thermisch eine Oxydschicht 23 angebracht, in die Öffnungen geätzt
werden. Durch diese Öffnungen wird Bor zur Bildung der p-leitenden Zonen 22 eindiffundiert, wonach das
Oxyd auf der Unterseite entfernt wird, so daß die Struktur nach Fig. 10 erhalten wird. Dann wird auf
gleiche Weise wie im vorhergehenden Beispiel auf dem ganzen Körper eine Phosphorsilikatglasschicht 27 bei
einer Temperatur von 975°C und mit einer Oberflächenkonzentration
von 1021 Atomen/cm3 angebracht. Dabei bildet sich auf der Unterseite der Platte είπε dünne,
hochdotierte η-leitende Schicht 28 (siehe F i g. 11).
Die Getterschicht 27 wird nun von der Oberseite der Platte auf die bereits im vorhergehenden Beispiel
beschriebene Weise entfernt (siehe Fig. 12). Anschließend
wird (siehe Fig. 13) die Platte einer Getterbehandlung bei hoher Temperatur (10500C) unterworfen,
wobei der Phosphor aus der Schicht 27 eindiffundiert und eine Getterwirkung ausübt, wodurch die Dioden
21/22 eine reproduzierbare hohe Durchschlagspannung und einen sehr niedrigen Leckstrom aufweisen. Die
Dicke der Schicht 28 nimmt bei dieser Diffusion weiter zu.
Das Anbringen der Fenster 26 (siehe Fig. 14) erfordert nun keine zusätzliche Maske. Die dünne, auf
den Zonen 22 vorhandene Oxydschicht wird durch eine kurzzeitige Ätzung in einer gepufferten HF-Lösung
entfernt, wobei zwischen den Dioden 21/22 eine Oxydschicht genügender Dicke zurückbleibt.
Schließlich wird die Platte auf der Unterseite auf eine Gesamtdicke von 30 μΐη abgeätzt, so daß praktisch alle
von der Strahlung 24 erzeugten Ladungsträger die Dioden 21/22 erreichen können. Nach dem Anbringen
eines Kontakts 25, der vorzugsweise in Form eines ringförmigen Kontakts an dem Rande der Platte
entlang angebracht wird, kann die Auftreffplatte in einer Aufnahmeröhre montiert werden.
Auch bei der Herstellung dieser Auftreffplatte können die Materialien der Isolierschicht 23, der
Getterschicht 27 und des Halbleiterkörper*; nach Wahl
des Fachmanns geändert werden, wie bei dem vorhergehenden Beispiel beschrieben wurde. Bei
Anwendung eines Abtaststrahls mit positiven Ladungsträgern statt des erwähnten Elektronenstrahls können
die Zonen 22 auch η-leitend sein, während die Platte 21 dann p-leitend ist.
Die Getterschicht kann vor der Durchführung des Getterverfahrens in den beschriebenen Beispielen statt
über die ganze obere Oberfläche (3) der Halbleiterplatte über nur einen Teil dieser Oberfläche von der
untenliegenden Isolierschicht entfernt werden, z. B. bei der Herstellung eines MOS-Transistors bloß vom
Torelektrodenoxyd.
Hierzu 3 Blatt Zeichnungen
130 216/56
Claims (7)
1. Verfahren zur Herstellung einer Halbleiteranordnung mit einem Halbleiterkörper, von dem eine
Oberfläche wenigstens teilweise mit einer Isolierschicht überzogen wird, wobei nach dem Anbringer,
der Isolierschicht auf der ganzen Halbleiteroberfläche und auf der Isolierschicht eine Schicht aus einem
Gettermaterial bei einer derart niedrigen Temperatur angebracht wird, das praktisch keine Getterwirkung
auftritt, wonach eine Erhitzui.g auf hohe Temperatur zum Entfernen unerwünschter Verunreinigungen
aus dem Halbleiterkörper und aus der Isolierschicht durchgeführt wird, dadurch gekennzeichnet,
daß nach dem Anbringen des Gettermaterials (7; 27) diese? wenigstens von einem
Teil der Isolierschicht (2, 6; 23), der nicht bei hoher Temperatur mit Gettermaterial in Berührung
kommen soll, entfernt wird, und daß dann die Erhitzung auf hohe Temperatur in Gegenwart des
verbleibenden Gettermaterials durchgeführt wird, wonach nur Behandlungen bei Temperaturen
durchgeführt werden, die niedriger sind als die Temperatur, bei der die Gcttcrwirkung in merklichem
Maße auftritt.
2. Verfahren nach Anspruch 1. dadurch gekennzeichnet,
dall als Getterschicht (7; 27) eine Glasschicht mit einer von der Zusammensetzung der
Isolierschicht (2,6; 23) verschiedenen Zusammensetzung verwendet wird, welche Glasschicht durch
selektives Ätzen von der Isolierschicht entfernt wird.
3. Verfahren nach Anspruch 2, dadurch gekennzeichnet,
daß die Glasschicht (7; 27) selektiv entfernt wird, indem mit einem Ätzmittel geätzt wird, das die
Glasschicht viel schneller als die Isolierschicht (2, 6; 23) angreift.
4. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß auf einer Isolierschicht (2, 6; 23), die
wenigstens an der Oberfläche aus Siliciumoxid besteht, eine Getterschicht (7; 27) aus Phosphorsilikatglas
angebracht wird, und daß für die Ätzung eine fluorwasserstoffhaltige Lösung angewandt wird.
5. Verfahren nach einem oder mehreren der vorangehenden Ansprüche 1 bis 4, dadurch gekennzeichnet,
daß nach Entfernung des Gettermaterials (7; 27) von der Isolierschicht (2, 6; 23) vor oder
während der Durchführung des Getlcrschrittes ein passivierendes Material auf der Isolierschicht
angebracht wird.
6. Verfahren nach Anspruch 4 und 5, dadurch gekennzeichnet, daß vor der Durchführung des
Getterschrittes als passivierendes Material ein Phosphorsilikatglas mit einem niedrigeren Phosphorgehalt
als die Getterschicht (7; 27) bei einer Temperatur nieriger als die Getiertemperatur
angebracht wird.
7. Verfahren nach einem oder mehreren der vorangehenden AnLprüche 1 bis 6 zur Herstellung
einer Halbleiteranordnung mit einem Feldeffekttransistor mit isolierter Torelektrode, dadurch
gekennzeichnet, daß nach dem Anbringen der Getterschicht (7) bei niedriger Temperatur die
Getterschicht von wenigstens der an der Stelle der anzubringenden Torelektrode (12) anwesenden
Isolierschicht (6) entfernt wird.
Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Halbleiteranordnung entsprechend
dem Oberbegriff des Anspruchs 1.
Ein solches Verfahren ist aus der GB-PS 12 09 914 bekannt.
Verfahren dieser Art zum Entfernen von Verunreinigungen, manchmal auch als »Getterverfahren« bezeichnet,
werden in der Halbleitertechnik häufig zur Verbesserung der elektrischen Eigenschaften der
ίο Anordnung verwendet. Die Verbesserung dieser Eigenschaften
kann dabei verschiedenartig sein; insbesondere wird durch Anwendung eines derartigen Getterverfahrens
eine Verbesserung der Strom-Spannungs-Kennlinie (hohe Durchschlagspannung, »harte« Kennlinie.
niedriger Leckstrom) der vorhandenen pn-Übergänge und oft auch eine Verlängerung der Lebensdauer von
Minoritätsladungslrägern in dem Halbleiterkörper oder in Teilen desselben erreicht.
Die zu entfernenden Verunreinigungen sind dabei im wesentlichen Atome oder Ionen von Metallen, insbesondere
von Schwermetallen (Au, Cu) in dem Halbleiterkörper, sowie Ionen von Alkalimetallen, wie Natrium,
die in der Isolierschicht, z. B. in Siliciumoxyd, Unstabilitäten herbeiführen.
Bei einem Verfahren der obenbeschriebenen Art, bei dem das Gettermaterial auf der ganzen Halbleiteroberfläche
und auf der Isolierschicht angebracht wird, wird oft eine Glasschicht verwendet, die während und auch
nach der Durchführung des Getterschrittes sowohl auf
jo der Halbleiteroberfläche als auch auf der Isolierschicht
vorhanden bleibt. Eine derartige Schicht, z. B. aus Phosphorsilikatglas, auf der Isolierschicht ist in vielen
Fällen, z. B. in monolithischen bipolaren Schaltungen, nicht nachteilig und kann sogar als eine auf der
Isolierschicht liegende passivierende Schicht einen günstigen stabilisierenden Einfluß ausüben.
In gewissen, ebenfalls häufig vorkommenden Fällen kann ein derartiges Verfahren aber keine Anwendung
finden. Dies ist insbesondere der Fall bei der
<o Herstellung von Anordnungen, bei denen wenigstens
ein Teil der Isolierschicht äußerst dünn sein muß. wie z. B. die unterhalb der Torelektrode liegende Isolierschicht
von Feldeffekttransistoren mit isolierter Torelektrode. Durch das Vorhandensein einer verhältnismäßig
dicken Getterschicht auf dieser Isolierschicht können die Schwellwertspannung, die Stabilität und die
Steilheit des Feldeffekttransistors beeinträchtigt werden.
Um bei derartigen Anordnungen die endgültige verlangte Dicke der Isolierschicht zu erreichen, konnte
nach dem Getterschritt die mit Gettermaterial überzogene Isolierschicht teilweise abgeätzt werden. Es hat
sich jedoch als praktisch unmöglich erwiesen, diese Behandlung auf reproduzierbare Weise durchzuführen.
Ein weiterer Nachteil ist der, daß bei der Gctterung mit einer Getterschicht auf der Isolierschicht und bei
dem anschließenden Wegätzen der Getterschicht in der verbleibenden Isolierschicht leicht Löcher gebildet
werden. Dies ist insbesondere der Fall, wenn die Isolierschicht aus Siliciumoxyd oder Siliciumnitrid
besteht und eine Cietterschicht aus Phosphorsilikatglas verwendet wird. Dies ist wahrscheinlich darauf zurückzuführen,
daß während des Gettervorgangs örtlich Gettermaterial in die Isolierschicht eindringt und daß
die auf diese Weise verunreinigten Gebiete der Isolierschicht viel schneller als die übrigen Teile der
Isolierschicht von dem Ätzmittel angegriffen werden.
Die erwähnten Nachteile könnten z. B. dadurch
Die erwähnten Nachteile könnten z. B. dadurch
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| NL7100275A NL7100275A (de) | 1971-01-08 | 1971-01-08 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| DE2162445A1 DE2162445A1 (de) | 1972-07-20 |
| DE2162445B2 DE2162445B2 (de) | 1980-08-28 |
| DE2162445C3 true DE2162445C3 (de) | 1981-04-16 |
Family
ID=19812221
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE2162445A Expired DE2162445C3 (de) | 1971-01-08 | 1971-12-16 | Verfahren zur Herstellung einer Halbleiteranordnung |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US3811975A (de) |
| JP (1) | JPS5340077B1 (de) |
| AU (1) | AU3742871A (de) |
| CA (1) | CA937496A (de) |
| DE (1) | DE2162445C3 (de) |
| FR (1) | FR2121664B1 (de) |
| GB (1) | GB1366991A (de) |
| NL (1) | NL7100275A (de) |
Families Citing this family (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5010572A (de) * | 1973-05-25 | 1975-02-03 | ||
| US3923567A (en) * | 1974-08-09 | 1975-12-02 | Silicon Materials Inc | Method of reclaiming a semiconductor wafer |
| JPS51102556A (de) * | 1975-03-07 | 1976-09-10 | Hitachi Ltd | |
| US4040893A (en) * | 1976-04-12 | 1977-08-09 | General Electric Company | Method of selective etching of materials utilizing masks of binary silicate glasses |
| US4125427A (en) * | 1976-08-27 | 1978-11-14 | Ncr Corporation | Method of processing a semiconductor |
| DE3037316C2 (de) * | 1979-10-03 | 1982-12-23 | Tokyo Shibaura Denki K.K., Kawasaki, Kanagawa | Verfahren zur Herstellung von Leistungsthyristoren |
| US4388147A (en) * | 1982-08-16 | 1983-06-14 | Intel Corporation | Method for steam leaching phosphorus from phosphosilicate glass during semiconductor fabrication |
| US4525239A (en) * | 1984-04-23 | 1985-06-25 | Hewlett-Packard Company | Extrinsic gettering of GaAs wafers for MESFETS and integrated circuits |
| JPS6124240A (ja) * | 1984-07-13 | 1986-02-01 | Toshiba Corp | 半導体基板 |
| US4589928A (en) * | 1984-08-21 | 1986-05-20 | At&T Bell Laboratories | Method of making semiconductor integrated circuits having backside gettered with phosphorus |
| JPH1140498A (ja) | 1997-07-22 | 1999-02-12 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US7410901B2 (en) * | 2006-04-27 | 2008-08-12 | Honeywell International, Inc. | Submicron device fabrication |
| US10276362B2 (en) * | 2016-04-29 | 2019-04-30 | Infineon Technologies Ag | Method for processing a semiconductor region and an electronic device |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1209914A (en) * | 1967-03-29 | 1970-10-21 | Marconi Co Ltd | Improvements in or relating to semi-conductor devices |
-
1971
- 1971-01-08 NL NL7100275A patent/NL7100275A/xx unknown
- 1971-12-16 DE DE2162445A patent/DE2162445C3/de not_active Expired
- 1971-12-16 US US00208706A patent/US3811975A/en not_active Expired - Lifetime
- 1971-12-30 AU AU37428/71A patent/AU3742871A/en not_active Expired
-
1972
- 1972-01-05 CA CA131699A patent/CA937496A/en not_active Expired
- 1972-01-05 GB GB50972A patent/GB1366991A/en not_active Expired
- 1972-01-05 JP JP5772A patent/JPS5340077B1/ja active Pending
- 1972-01-07 FR FR7200450A patent/FR2121664B1/fr not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| FR2121664A1 (de) | 1972-08-25 |
| JPS4713870A (de) | 1972-07-21 |
| DE2162445B2 (de) | 1980-08-28 |
| JPS5340077B1 (de) | 1978-10-25 |
| US3811975A (en) | 1974-05-21 |
| DE2162445A1 (de) | 1972-07-20 |
| NL7100275A (de) | 1972-07-11 |
| CA937496A (en) | 1973-11-27 |
| AU3742871A (en) | 1973-07-05 |
| GB1366991A (en) | 1974-09-18 |
| FR2121664B1 (de) | 1977-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE1589810C3 (de) | Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung | |
| DE1614283C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| DE2125303C3 (de) | Verfahren zum Herstellen einer Halbleiteranordnung | |
| DE2611363C2 (de) | Diffusionsverfahren für eine Halbleiteranordnung | |
| DE1764281C3 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
| DE4013643A1 (de) | Bipolartransistor mit isolierter steuerelektrode und verfahren zu seiner herstellung | |
| DE2162445C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE2753613B2 (de) | Isolierschicht-Feldeffekttransistor | |
| CH615781A5 (de) | ||
| EP0071665A1 (de) | Verfahren zum Herstellen einer monolithisch integrierten Festkörperschaltung mit mindestens einem bipolaren Planartransistor | |
| DE2133979C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung | |
| DE2633714C2 (de) | Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung | |
| DE1803024C3 (de) | Verfahren zum Herstellen von Feldeffekttransistorbauelementen | |
| DE1514018C3 (de) | Verfahren zum Aufbringen von Schutz- und Passivierungsschichten auf Halbleiterplättchen | |
| DE2718449A1 (de) | Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung | |
| DE1944131A1 (de) | Verfahren zum Herabsetzen der Stapelfehlerdichte in epitaktischen Schichten von Halbleiterbauelementen | |
| DE1514017A1 (de) | Halbleiteranordnung | |
| DE2111633A1 (de) | Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors | |
| DE4003681A1 (de) | Halbleiteranordnung und verfahren zu ihrer herstellung | |
| EP0028786A1 (de) | Ionenimplantationsverfahren | |
| DE2152057A1 (de) | Verfahren zur Herstellung eines Halbleiteraufbaus | |
| DE1564406C3 (de) | Verfahren zur Herstellung einer Halbleiteranordnung und danach hergestellte Halbleiteranordnung | |
| DE2003952C3 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung mit mindestens einem unter Anwendung eines anodischen Prozesses erzeugten isolierenden Bereich | |
| DE1514656A1 (de) | Verfahren zum Herstellen von Halbleiterkoerpern | |
| DE2013625A1 (de) | Verfahren zur Vorablagerung von Fremdstoffen auf eine Halbleiteroberfläche |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C3 | Grant after two publication steps (3rd publication) | ||
| 8339 | Ceased/non-payment of the annual fee |