DE2003952C3 - Verfahren zur Herstellung einer Halbleitervorrichtung mit mindestens einem unter Anwendung eines anodischen Prozesses erzeugten isolierenden Bereich - Google Patents

Verfahren zur Herstellung einer Halbleitervorrichtung mit mindestens einem unter Anwendung eines anodischen Prozesses erzeugten isolierenden Bereich

Info

Publication number
DE2003952C3
DE2003952C3 DE19702003952 DE2003952A DE2003952C3 DE 2003952 C3 DE2003952 C3 DE 2003952C3 DE 19702003952 DE19702003952 DE 19702003952 DE 2003952 A DE2003952 A DE 2003952A DE 2003952 C3 DE2003952 C3 DE 2003952C3
Authority
DE
Germany
Prior art keywords
layer
silicon
insulating
thickness
porous
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE19702003952
Other languages
English (en)
Other versions
DE2003952B2 (de
DE2003952A1 (de
Inventor
Tetsushi Musashino Sakai
Yoshio Ohta Watanabe
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Publication of DE2003952A1 publication Critical patent/DE2003952A1/de
Publication of DE2003952B2 publication Critical patent/DE2003952B2/de
Application granted granted Critical
Publication of DE2003952C3 publication Critical patent/DE2003952C3/de
Expired legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76245Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using full isolation by porous oxide silicon, i.e. FIPOS techniques
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)
  • Formation Of Insulating Films (AREA)
  • Weting (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Local Oxidation Of Silicon (AREA)

Description

durch Aufdampfen im Vakuum oder eine Reaktion \o Dies geschieht erfindungsgemäß in der Weise, daß in der Dampfphase aufgebracht wird. ein vorbestimmter Oberflächenbereich des Silizium-
Das Verfahren der Verwandlung des Halbleiter- kristalls in einer wäßrigen Lösung von Fluorwassermaterials selbst in einen Isolator mittels einer chemi- stoffsäure mit einer Konzentration von mehr als sehen Reaktion ist leicht auszuführen und ergibt im 10 0Zo anodisiert wird, bis er sich in eine poröse allgemeinen gute Isolationseigenschaften, führt aber 45 Schicht von mehr als 1 um Dicke verwandelt hat, und zu Schwierigkeiten, wenn der Isolator eine größere daß die poröse Schicht anschließend durch oxydie-Schichtdicke haben soll. Verwendet man z.B. die rende Wärmebehandlung in einen porösen Isolator thermische Oxidation eines Siliziumkristalls, so ist umgewandelt wird.
zur Bildung eines Oxidfilms von 2 Mikrometer Dicke Erfindungsgemäß wird also die isolierende Schicht
eine Wärmebehandlung bei einer Temperatur von 50 aus Siliziumdioxyd in zwei Schritten erzeugt, und mehr als HOO0C während eines Mehrfachen von zwar wird zuerst durch Anodisierung unter bestimm-10 Stunden erforderlich. Selbst wenn aber ein solcher ten Bedingungen eine poröse Siliziumschicht gebildet etwa 2 μπι dicker Oxidfilm nach diesem Verfahren und anschließend wird diese poröse Schicht in begebildet ist, treten unweigerlich Risse und Sprünge in kannter Weise thermisch oxydiert,
der Schicht auf, so daß sie unbrauchbar wird. 55 Die thermische Oxydation geht in diesem Falle
Andererseits ist bei anodischer Oxidation der viel rascher vor sich als in einer kompakten Silizium- ^ Widerstand gegen Stromfluß um so größer, je dicker schicht, weil der Sauerstoff oder das sonstige Reakilie Oxidschicht wird. Um eine konstante elektrische tionsgas rasch und leicht in die ganze Tiefe der porö-Stromstarke aufrecht zu erhalten, muß die Formie- sen Schicht eindringen kann. Dadurch läßt sich in fungsspannung ständig gesteigert werden, aber wenn 60 verhältnismäßig kurzer Zeit eine sehr dicke Silizium- »ie einen bestimmten Wert überschreitet, erfolgt ein oxydschicht erzeugen, deren Dicke z. B. 20 bis dielektrischer Durchbruch, weshalb die Schichtdicke 30 μΐη beträgt. Ein weiterer Vorteil des erfindungsgefticht mehr ansteigt. Da die Wachstumsgeschwindig- mäßen Verfahrens liegt darin, daß die porösen Bekeit der Oxidschicht proportional zur elektrischen reiche nicht über die restliche Kristalloberfläche vorStromstärke ist, besteht eine obere Grenze in der 65 stehen, so daß also eine ursprünglich ebene KristalltJicke einer durch anodische Oxidation gebildeten oberfläche auch nach der Ausbildung der isolieren-Oxidschicht. Aus diesem Grunde ist es fast unmög- den Bereiche eben bleibt. Nachträgliche Polier- und lieh, eine Schichtdicke von 1 μΐη zu erzielen. Läppvorgänge wie bei dem Verfahren nach der er-
wähnten Vorveröffentlichung sind deshalb nicht mehr erforderlich.
Es ist bekannt, daß bei der Anodisierung von Silizium in Fluorwasserstoffsäure eine dicke lockere Schicht auftritt, wenn die Säurekonzentration einen bestimmten Wert überschreitet; mit geringen Konzentrationen läßt sich dagegen eine elektrolytische Polierung durchführen. Das Auftreten dieser dicken, im wesentlichen aus Silizium bestehenden Schicht wurde bisher nur als störend empfunden (vgl. »Journal of the Electrochemical Society«, Bd. 105 [1958], Heft 7, S. 402 bis 408). Es hat sich auch herausgestellt, daß im Gegensatz zu der in dieser Literaturstelle vertretenen Meinung die Isolationseigenschaften der dicken Oberflächenschicht nicht ausreichen, um einzelne aktive Elemente in einem Halbleiterkristall wirksam voneinander zu isolieren. Dies gelingt erst mit der hier vorgeschlagenen nachträglichen thermischen Oxydation.
Bei konstanter Spannung ändert sich die Strom- ao dichte im Verlauf der Reaktion. Die Stromdichte nimmt aber nicht wie bei der anodischen Oxydation proportional zur Schichtdicke zu, denn der elektrische Widerstand der gebildeten porösen Substanz ist gering. Es empfiehlt sich, die Stromdichte geringer als 5 mA/mm2 zu wählen, weil bei höheren Stromdichten die Oberfläche der gebildeten Substanz uneben wird. Der wäßrigen Lösung können andere Substanzen beigemischt werden, soweit sie die Wirkung der Fluorwasserstoffsäure nicht stören.
Die mit dem Verfahren nach der Erfindung hergestellten Halbleitervorrichtungen haben einen weiten Anwendungsbereich, beispielsweise in integrierten Schaltungen, Transistoren u. dgl. An den isolierenden Bereichen können leicht Elektroden angebracht werden, r*a die Oberflächen des isolierenden Bereichs und des benachbarten Halbleiterkristalls in der gleichen Ebene liegen.
Einige Ausführungsbeispiele des Verfahrens nach der Erfindung werden nachstehend an Hand der Zeichnung beschrieben. Hierin zeigen
Fig. 1 A bis IG verschiedene Stufen des erfindungsgemäßen Herstellungsverfahrens in Anwendung auf eine Diode,
F i g. 2 eine erfindungsgemäß hergestellte Halbleitervorrichtung in Anwendung auf eine integrierte Schaltung,
F i g. 3 A bis 3 E verschiedene Stufen des erfindungsgemäßen Verfahrens in Anwendung auf die Isolierung der einzelnen Elemente einer integrierten Schaltung,
F i g. 4 A bis 4 E eine andere Ausführungsform des in F i g. 3 erläuterten Verfahrens,
F i g. 5 A bis 5 H verschiedene Stufen des erfindungsgemäßen Verfahrens in Anwendung auf die Herstellung eines Transistors und
F i g. 6 A bis 6 E eine Variante des in F i g. 5 erläuterten Verfahrens.
F i g. 1 zeigt als Beispiel die Herstellung einer Diode.
Eine Oberfläche eines Halbleiterkristalls I vom p-Typ mit einem spezifischen Widerstand von 0,5 Ohm · cm wird spiegelglatt poliert und dann mit einem Ätzmittel (z. B. einem Gemisch von Fluorwaslerstoffsäure und Salpetersäure) leicht angeätzt. Dann werden mehrere kreisförmige Inseln 2 aus SiIitiumnitrid mit einem Durchmesser von 1 mm auf der Oberfläche ausgebildet (F i g. 1 A). Dann wird der Kristall als Anode in ein Bad eingebracht, das aus einer 46q/oigen wäßrigen Lösung von Fluorwasserstoffsäure besteht, und 2 Minuten bei Zimmertemperatur anodisiert. Die Stromdichte gegen Ende der Behandlung beträgt etwa 2 mA/mm8. Dadurch w'-rd eine etwa 5μΐη tiefe poröse Schicht 3 gebildet (Fig. IB). Da der Teil, der durch den Süiziumnitrid-Uberzug 2 geschützt ist, nicht reagiert, bleibt am Rand der porösen Schicht 3 ein 5 μΐη hoher mesaartiger massiver Halbleiterteil stehen.
Dann wird der Siliziumnitrid-Überzug 2 durch Eintauchen des Siliziumkristalls 1 in heiße Phosphorsäure entfernt (F i g. 1 C). Wenn nun das Siliziumkristall 1 30 Minuten lang in einer feuchten Sauerstoffatmosphäre bei 1150° C erhitzt wird, oxidiert sich die poröse Schicht 3 und wird zu einer Isolatorschicht 5 (Fig. ID). In diesem Zeitpunkt hat sich auch die Oberfläche des massiven Halbleiterkristalls mit einer dünnen Oxidschicht 4 überzogen. Die auf der ebenen Oberfläche gebildete Oxidschicht 4 v/ird dann durch mechanisches Poliere.: entfernt (Fig. 1 E). Anschließend wird Phosphor aus der Dampfphase eindiffundiert, so daß in dem Mesa-Teil ein pn-übergang gebildet wird (F i g. 1 F). Hier sind die gebildete n-Zone 6 und das Substrat 1 vom p-Typ sichtbar. Da die nicht an der Oberfläche des Mesa-Teils freiliegenden Teile des Halbleiterkristalls mit dem Oxidüberzug 4 bedeckt sind, kann sich nur im Mesa-Teil ein pn-übergang ausbilden. Schließlich wird Aluminium im Vakuum aufgedampft, so daß Elektroden 7 und 8 auf den Oberflächen der Siliziumbereiche vom η-Typ und vom p-Typ entstehen (Fig. IG).
Das Endergebnis des beschriebenen Verfahrens ist eine Diode vom Mesa-Typ mit ebenen Oberflächen Wie F i g. 1 G deutlich erkennen läßt, hat diese Diode sowohl Eigenschaften der Mesa-Dioden, als auch dei Planardioden. Die Ausbildung der Elektroden au) der Siliziumscheibe ist so leicht, weil die betreffender Oberflächen des Siliziumkristalls und der Isolatorschicht sich in der gleichen Ebene befinden. Ferne! hat die so erhaltene Diode eine hohe Durchbruchsspannung, da der pn-übergang eben ist. Die Durchbruchsspannung der Diode beträgt etwa 23 Volt, isl also größer als diejenige der bekannten pn-Übergänge vom Planartyp im allgemeinen.
Ein Vergleich der physikalischen Eigenschafter der in der oben beschriebenen Weise erzeugten porö- fp.n Substanz und Isolatorschicht mit denjenigen de« zugrunde liegenden Siliziumhalbleiterkristalls ergibi sich aus der r; achfolgenden Tabelle.
Tabelle
A B C
Spezifischer
Widerstand
Ohm -cm ....
2,9 3,8 · 10» > 3,8 · 10
Relative
Dielektrizitäts
konstante ....
11 2,6 1,4 .
Dichte 2,33 0,95
In der Tabelle bedeutet:
A — einen Siliziumkristall vom p-Typ (epitak tisch),
5 J6
B — eine auf der Oberfläche dieses Einkristalls schicht 6 vom p+-Typ in einer Dicke von mehreren in 5O°/oiger wäßriger Lösung von Fluor- ΙΟΟμπι epitaktisch aufwachsen und schleift das SiIiwasserstoffsäure unter einer Spannung von ziumsubstrat 1 auf eine Dicke von etwa lOjim ab 3 V nach 7 Minuten entstandene poröse (F i g. 4 C). Nun wird auf der Unterseite der Silizium-Schicht und 5 schicht 1 ein Überzug aus Siliziumnitrid aufgebracht,
C — einen durch Erhitzen dieser porösen Schicht der anschließend, abgesehen von denjenigen Stellen, in feuchtem Sauerstoff bei 1100° C in die der porösen Isolatorschicht 5 gegenüberstehen, 30 Minuten entstandenen porösen Isolator. durch Photoätzen wieder entfernt wird (F i g. 4 D).
Schließlich werden nur diejenigen Teile des Silizium-
Da es mit dem beschriebenen Verfahren möglich io substrate 1, die nicht vom Siliziumnitrid-Überzug 2 ist, die Isolatorschicht tiefer als bisher in den Halb- bedeckt sind, durch Anodisieren und Oxidieren in leiterkristall hineinragen zu lassen, läßt sich dieses eine poröse Isolatorschicht 5' verwandelt, welche die Verfahren zur Herstellung neuer Typen integrierter Siliziumschicht 1 vollständig durchdringt, d. h. bis zu Schaltungen, Transistoren u. dgl. anwenden. dem p-Silizium 6 reicht. Zuletzt wird der Siliziumni-
F ig. 2 zeigt ein Ausführungsbeispiel in An wen- 15 trid-Überzug 2 entfernt (F i g. 4 E).
dung auf die Isolation der Bauelemente einer inte- Die verbleibenden Halbleiterbereiche 1, in denen
grierten Schaltung. dann entsprechende pn-Übergänge ausgebildet wer-
Die einzelnen Bauelemente der Halbleiterschal- den können, sind mittels der porösen Isolatoren 5 tung sind mit 8,8' und 8" bezeichnet. Sie werden und 5'vollständig voneinander getrennt,
durch poröse Isolationsschichten 5 voneinander gc- ao Nun sollen noch zwei Ausführungsbeispiele in Antrennt. Auf der Halbleiteroberfläche ist ein Oxid- wendung auf die Herstellung von Transistoren befilm 4 ausgebildet. Die einzelnen Bauelemente ent- schrieben werden.
halten je eine p-leitende Schicht 1 und eine η-leitende Bei dem Beispiel nach F i g. 5 wird von einer epiSchicht 6. Die Ausbildung der porösen Isolations- taktischen Schicht 1 aus p-leitendem Silizium ausgeschichten tritt hier einfach an Stelle der bekannten »5 gange«, die sich auf einem Kristall Γ aus Pleiten-Diffusion zur Trennung der einzelnen Bauelemente, dem Silizium befindet (Fig.5A). Dieses Material
Fig.3 zeigt ein anderes Verfahren zur gegenseiti- wird dann durch Photoätaen teilweise mit einer gen Isolierung der einzelnen Bauelemente einer inte- Oxidschicht 4 auf der Oberfläche versehen grierten Schaltung. (F i g. 5 B). Nun wird in den Aussparungen der Oxid-
Es wird ausgegangen von einer Siliziumschicht 6 30 schicht durch Diffusion aus der Dampfphase eine vom η-Typ. Darauf wird eine n+-Schicht9 ausgebil- Verunreinigung vom η-Typ in die Schicht 1 eindifdet und darauf wieder eine poröse Isolatorschicht 10 fundiert. Der entsprechende Bereich ist in F i g. 5 C (Fig.3A). mit 6 bezeichnet. Der Oxidtiberzug4 auf der Ober-
Nun wird die so behandelte Oberfläche durch At- fläche wird dann entfernt (Fig.5D) und anschliezen od. dgl. unter Verwendung einer Abdeckung aus 35 Bend der nicht durch Diffusion η-leitende Teil des Siliziumnitrid, einem Wachs oder einer anderen nicht Oberflächenbereichs durch Anodisieren in der oben von Fluorwasserstoffsäure, Salpetersäure u.dgl. an- beschriebenen Weise in eine poröse Schicht3 vergegriffenen Substanz mit Mesas versehen (F i g. 3 B). wandelt (Fig.5E). Durch thermische Oxidation Die ganze Oberfläche mit den Mesas wird nun epi- wird nun auf der Schicht 3 ein Oxidüberzug 4' ausgetaktisch mit einer Siliziumschicht 1 vom p-Typ in 4= bildet, um als Maske für die Emitterdiffusion zu dieeiner Dicke zwischen einigen 10 und einigen 100 μΐη nen. Gleichzeitig wird die poröse Schicht 3 oxidiert, überdeckt (Fig.3C). Dann wird das Substrate bis so daß sie sich in eine Isolatorschicht5 verwandelt zu der Stelle abgeschliffen, wo die Grundflächen der (Fig.5 F). Nun wird eine Verunreinigung vom einzelnen Mesas freigelegt sind (Fig.3D). Zuletzt p-Typ in die Schichte eindiffundiert, um so den wird nur der untere Teil der im Schritt D freigelegten 45 Emitterbereich 12 zu bilden (Fi g 5 G) Zuletzt wird Teile der Siliziumschicht 1 vom p-Typ, nämlich bis der Siliziumdioxidüberzug 4' durch Fhotoätzen zur Höhe des isolierenden Überzugs 10, in eine po- od. dgl. teilweise entfernt, und es werden Metallelekröse Isolationsschicht5 verwandelt (Fig.3E). In troden 7,7' und 8 angebracht (Fig.5H), um den diesem Falle benötigt die Anodisierung des Siliziums Transistor fertigzustellen.
vom p-Typ keinerlei Abdeckung der übrigen Teile, 50 Auf diese Weise ist es möglich, einen Transistor da Silizium vom p-Typ viel leichter als Silizium vom herzustellen, der gleichzeitig Merkmale von Transin-Typ porös gemacht werden kann. stören vom Mesatyp und vom Planartyp aufweist.
Auf diese Weise können die einzelnen Halbleiter- In dem Ausfuhrungsbeispiel der Fig.6 wird von
bauelemente 6 mittels der porösen Isolatorschicht 10 einem Siliziumkristall 1 vom p-Typ ausgegangen, in- und der Trennschichten 5 vollständig voneinander 55 dem durch Eindiffundieren einer Verunreinigung isoliert werden. Die Isolatorschicht 10 braucht nicht vom η-Typ eine Basisschicht 13 ausgebildet wird, porös zu sein, sondern kann auch aus Süiziumnitrid Darauf wird ein Oxidüberzug 4 aufgebracht oder Siliziumdioxid bestehen. (Fig. 6A). Nun wird ein Süiziumnitrid-Überzug2
Fig.4 zeigt eine weitere Möglichkeit der Isolie- als Maske aufgebracht und die Basisschicht 13 an rung der einzelnen Bauelemente einer integrierten 60 den freiliegenden Stellen in der oben beschriebenen Schaltung. Gemäß Fig. 4A wird auf einem Sub- Weise teilweise in eine poröse Schicht3 umgewandelt strat 1 aus p-leitendem Silizium ein Überzug 2 aus Si- (F i g. 6 B). Dann wird eine Diffusion mit einer Verlizrumnitrid gebildet und dann durch Photoätzung unreinigung vom η-Typ derart durchgeführt, daß die teilweise wieder entfernt. Die freiliegende Fläche des Oberflächenkonzentration der Basisschicht 13 an den Siliziumsubstratsl wird nun anodisiert und oxidiert, 65 durch die poröse Schicht vertieften Oberflächenstelso daß eine poröse Isolatorschicht 5 gebildet wird, len im wesentlichen wieder erreicht wird Anschlieworaufhin der restliche Süiziumnitrid-Überzug 2 ent- Bend wird die poröse Schicht 3 durch Oxidation in fernt wird (Fig.4B). Dann läßt man eine Silizium- eine Isolatorschicht5 umgewandelt und der Silizium-
nitrid-Übcrzug 2 entfernt (Fig. CiC). Nun wird durch Eindiffusion einer Verunreinigung vom p-Typ eine Emitterschicht 12 gebildet und anschließend durch Oxidation ein Oxidüberzug 4' auf der Schicht 12 ausgebildet (F i g. f) D). Zuletzt wird eine Elektrode 7 an der Bavr.sehichl 13 durch Metallaufdampfung und Photoätzung angebracht (F i g. 6II).
Das zuletzt beschriebene Ausfülirungsbcispiel zeichnet sich vor allem dadurch aus, da 3 eine Diffusion durch die poröse Schicht 3 hindurch in die Ba-
sisschiclu 13 stattfindet. Dadurch kann eine Verunreinigung von der Oberfläche des Halbleitermaterial in eine betrachtliche Tiefe eindringen. Es ist gegebenenfalls sogar möglich, einen pn-Ubergang an einer tiefliegenden Stelle des Halbleiters auszubilden.
Dank des an Hand der F i g. fi beschriebenen Verfahrens hat der fertige Transistor keinen erhöhten Basiswiderstand infolge der Einschnürung unterhalb des Emitters und die Streukapazität der Emittcrgren/sehicht wird verringert.
Hierzu 3 Blatt Zeichnungen

Claims (1)

  1. Im allgemeinen hat Silizium die Eigenschaft, daß
    . seine Abmessungen bei der Oxidation zunehmen. So
    Patentanspruch: S die üSe einer nach dem obigen Verfahren gebil-
    Verfahren zur Herstellung einer Halbleiter- deten O^^^f^f""
    richtung mit mindestens einem unter Anwendung 5 jenige der bi —eh.cht d e
    eines anodischen Prozesses erzeugten isolieren- nommeri J»\^enn also m
    den Bereich vorbestimmter Begrenzung in einem ™* ^V^ hat die geblluclc ^,^Wi C|c Sihziumknstall, dadurch gekennzeich- oxiaien wiru, sυ ι αι B
    Bet, daß ein vorbestimmter Oberflächenbereich Dicke von mehr als 2.μη. Da es aus den obe«, ausdes Siliziumkristalls (1) in einer wäßrigen Lösung i«. emandergesetzten °™nJ" f™ ,^ie"g e^™e von Fluorwasserstoffsäure mit einer Konzentra- Oxidschicht von mehr ab 2 μη Dicke zu ««ugn, tion von mehr als 10 V. anodisiert wird, bis er ist es offenbarf ebenso fhTO ern^^rauaududtt »ich in eine poröse Schicht (3) von mehr als 1 μΐη von mehr als 1 μη Dicke in ein isolierendes Matenal Dicke verwandelt hat, und daß die poröse Schicht zu verwandeln.
    (3) anschließend durch oxydierende Wärmebe- 15 Mit dem Ve
    handlung in einen porösen Isolator (5) umgewan- tors auf dem HalbleiterKrisia 1 Kann
    deltwird durch entsprechende Wahl der Ablagerungsge
    schwindigkeit und Ablagerungszeit ohne v.^teres auf mehr als 2 μπι gesteigert werden. Bei diesem Verfah-
    a0 ren treten jedoch gelegentlich Sprünge in der Schicht
    auf und außerdem ist die Durchführung etwas komplizierter als beim ersten Verfahren. Ferner wird an
    Die Erfindung betrifft ein Verfahren zur Herstel- der Grenze zwischen dem Ablagerungsbereich des lung einer Halbleitervorrichtung mit mindestens Isolators und demjenigen Bereich, auf dem keine einem unter Anwendung eines anouischen Prozesses a5 Ablagerung stattfindet, eine Stufe erzeugt. Diese erzeugten isolierenden Bereich vorbestimmter Be- Stufe wird höher, wenn die Schichtdicke größer gegrenzung in einem Siliziumkristall. wählt wird. Sie kann bei der nachfolgenden Anbrin-Wenn man von den integrierten Dünnschichtschal- gung von Elektroden u. dgl. zu Schwierigkeiten fühtungen mit einem isolator als Substrat absieht, sind ren.
    bisher isolierende Bereiche in Halbleitervorrichtun- 30 Der Erfindung liegt deshalb die Aufgabe zügen grundsätzlich nach zwei Verfahren hergestellt gründe, das erstgenannte, beispielsweise aus der worden: USA.-Patentschrift 3 354 360 bekannte Verfahren
    Das eine Verfahren besteht darin, daß der Halb- zur Herstellung einer Halbleitervorrichtung mit leiterkristall selbst in dem betreffenden Bereich in einem unter Anwendung eines anodischen Prozesses einen Isolator verwandelt wird. Hierzu dient eine 35 erzeugten isolierenden Bereich vorbestimmter Bechemische Reaktion, z. B. thermische Oxidation bei grenzung in einem Siliziumkristall derart zu verbeshöherer Temperatur oder anodische Oxidation von sern, daß einwandfreie Isolierschichten beliebiger Silizium. Das andere Verfahren besteht darin, daß Dicke ohne Schwierigkeiten hergestellt werden könauf den Halbleiterkristall eine isolierende Schicht nen.
DE19702003952 1969-01-29 1970-01-29 Verfahren zur Herstellung einer Halbleitervorrichtung mit mindestens einem unter Anwendung eines anodischen Prozesses erzeugten isolierenden Bereich Expired DE2003952C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP597569A JPS4919030B1 (de) 1969-01-29 1969-01-29

Publications (3)

Publication Number Publication Date
DE2003952A1 DE2003952A1 (de) 1972-02-03
DE2003952B2 DE2003952B2 (de) 1974-08-01
DE2003952C3 true DE2003952C3 (de) 1975-03-20

Family

ID=11625834

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19702003952 Expired DE2003952C3 (de) 1969-01-29 1970-01-29 Verfahren zur Herstellung einer Halbleitervorrichtung mit mindestens einem unter Anwendung eines anodischen Prozesses erzeugten isolierenden Bereich

Country Status (5)

Country Link
JP (1) JPS4919030B1 (de)
DE (1) DE2003952C3 (de)
FR (1) FR2029636B1 (de)
GB (1) GB1287221A (de)
NL (1) NL142825B (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3961353A (en) * 1974-10-21 1976-06-01 International Business Machines Corporation High power semiconductor device
US4016017A (en) * 1975-11-28 1977-04-05 International Business Machines Corporation Integrated circuit isolation structure and method for producing the isolation structure
US4111720A (en) * 1977-03-31 1978-09-05 International Business Machines Corporation Method for forming a non-epitaxial bipolar integrated circuit
GB2038548B (en) * 1978-10-27 1983-03-23 Nippon Telegraph & Telephone Isolating semiconductor device by porous silicon oxide

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE671953A (de) * 1964-11-05

Also Published As

Publication number Publication date
FR2029636B1 (de) 1973-10-19
FR2029636A1 (de) 1970-10-23
GB1287221A (en) 1972-08-31
DE2003952B2 (de) 1974-08-01
DE2003952A1 (de) 1972-02-03
NL7001170A (de) 1970-07-31
JPS4919030B1 (de) 1974-05-14
NL142825B (nl) 1974-07-15

Similar Documents

Publication Publication Date Title
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE2628407C2 (de) Verfahren zum Herstellen von dielektrischen Isolationszonen
EP0025854B1 (de) Verfahren zum Herstellen von bipolaren Transistoren
DE2652294C2 (de) Verfahren zum Herstellen eingelegter Oxidbereiche in Halbleitersubstraten
DE1764281C3 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE2224634C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2615754C2 (de)
DE2521568A1 (de) Verfahren zum herstellen von integrierten halbleiterbauelementen
DE2019655C2 (de) Verfahren zur Eindiffundierung eines den Leitungstyp verändernden Aktivators in einen Oberflächenbereich eines Halbleiterkörpers
DE2641752B2 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE2707693B2 (de) Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation
DE2718449C2 (de)
DE2639465C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterstruktur
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE1514018C3 (de) Verfahren zum Aufbringen von Schutz- und Passivierungsschichten auf Halbleiterplättchen
DE2550346A1 (de) Verfahren zum herstellen eines elektrisch isolierenden bereiches in dem halbleiterkoerper eines halbleiterbauelements
DE2162445C3 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE1564423C3 (de) Verfahren zum Herstellen eines doppelt diffundierten Transistors sowie nach diesem Verfahren hergestellter Transistor
DE1814747C2 (de) Verfahren zum Herstellen von Feldefekttransistoren
DE2003952C3 (de) Verfahren zur Herstellung einer Halbleitervorrichtung mit mindestens einem unter Anwendung eines anodischen Prozesses erzeugten isolierenden Bereich
DE2111633A1 (de) Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors
DE1802849B2 (de) Verfahren zum herstellen einer monolithischen schaltung
DE2900747C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2133977C3 (de) Halbleiterbauelement
DE2048201B2 (de) Halbleiterbauelement

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
E77 Valid patent as to the heymanns-index 1977
8327 Change in the person/name/address of the patent owner

Owner name: NIPPON TELEGRAPH AND TELEPHONE CORP., TOKIO/TOKYO,

8328 Change in the person/name/address of the agent

Free format text: PRINZ, E., DIPL.-ING. LEISER, G., DIPL.-ING. SCHWEPFINGER, K., DIPL.-ING. BUNKE, H., DIPL.-CHEM. DR.RER.NAT. DEGWERT, H., DIPL.-PHYS., PAT.-ANW., 8000 MUENCHEN