DE2707693B2 - Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation - Google Patents

Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation

Info

Publication number
DE2707693B2
DE2707693B2 DE2707693A DE2707693A DE2707693B2 DE 2707693 B2 DE2707693 B2 DE 2707693B2 DE 2707693 A DE2707693 A DE 2707693A DE 2707693 A DE2707693 A DE 2707693A DE 2707693 B2 DE2707693 B2 DE 2707693B2
Authority
DE
Germany
Prior art keywords
layer
ion implantation
dopant
openings
mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE2707693A
Other languages
English (en)
Other versions
DE2707693C3 (de
DE2707693A1 (de
Inventor
Conrad Albert Wappingers Falls Barile
Robert Mark Fishkill Brill
John Lawrence Lagrangeville Forneris
Joseph Wappingers Falls Regh
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2707693A1 publication Critical patent/DE2707693A1/de
Publication of DE2707693B2 publication Critical patent/DE2707693B2/de
Application granted granted Critical
Publication of DE2707693C3 publication Critical patent/DE2707693C3/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H01L21/223—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities using diffusion into or out of a solid from or into a gaseous phase
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/131—Reactive ion etching rie
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/143—Shadow masking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/965—Shaped junction formation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Bipolar Transistors (AREA)
  • Weting (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Formation Of Insulating Films (AREA)

Description

Die Erfindung betrifft ein Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation, bei dem zunächst durch öffnungen einer als Passivierungsschicht auf der Substratoberfläche verbleibenden Maske Dotierionen für diese Leitungsart in das Halbleitersubstrat implantiert und nach der Ionenimplantation die Grenzen der durch die Ionenimplantation entstandenen dotierten Zone derart seitlich verschoben werden, daß der die dotierte Zone begrenzende PN-Übergang unterhalb der Passivierungsschicht zu liegen kommt.
Ein derartiges Verfahren ist aus der DE-OS 21 12 115 bekannt
Mit der fortschreitenden Entwicklung in der Hersteilung von monolithischen, integrierten Halbleiterschaltungen wird in zunehmendem Maße das Verfahren der Ionenimplantation verwendet, um Dotierstoffe, welche die Leitungsart des Halbleitermaterials bestimmen, in ein Halbleitersubstrat einzubringen. In vielen Fällen hat die Ionenimplantation das ältere, bereits konventionelle Diffusionsverfahren zum Einbringen von Dotierstoffen ersetzt.
Einer der Hauptvorteile des Verfahrens der Ionenimplantation bei der Bildung aktiver und p'assiver Bereiche in dem Halbleitersubstrat besteht darin, daß es eine erhöhte Genauigkeit der Steuerung der seitlichen Abmessungen und der vertikalen Konzentrationsprofile der eingebrachten Dotierstoffe ermöglicht Das Konzentrationsprofil wird bestimmt durch die Art der implantierten Ionen, die Dosierung und die Energie, mit der die Ionen in der Implantierungsanlage beaufschlagt werden.
Die seitlichen Abmessungen eines lonen-implantierten Bereichs in einem Substrat werden im allgemeinen durch die Abmessungen der öffnungen der lonenimplantationsmaske bestimmt. Diese für die Ionen undurchlässigen Masken bestehen gewöhnlich aus Schichten aus Isoliermaterial, in denen öffnungen vorhanden sind. Im Gegensatz zum Diffusionsverfahren, bei welchem sich die seitlichen Grenzen der durch Diffusion entstandenen Dotierungszonen über den Rand der öffnungen in der Maske hinaus erstrecken, entsprechen bei der Ionenimplantation die seitlichen Grenzen der eingebrachten Bereiche genau den öffnungen der Maske und ragen seitlich nicht darüber hinaus.
Bei integrierten Schaltungen hoher Dichte ermöglicht diese Eigenschaft des Ionenimplantationsverfahrens zwar eine genaue Steuerung der seitlichen Abmessungen der dotierten Bereiche, sie birgt jedoch ein Problem in sich, das dadurch entsteht, daß die aus mehreren Schichten in üblicher Weise gebildeten Masken in ihrer unteren Schicht eine größere öffnung aufweisen als in der oberen Schicht. So ist z. B. aus dem Artikel IBM Technical Disclosure Bulletin, Vol. 18, November 1975, Nr. 6, Seiten 1827 und 1828, ein Verfahren zum Herstellen von dotierten Zonen bekannt, bei dem eine als Passivierungsschicht auf der Substratoberfläche verbleibende Maske aus einer unmittelbar auf der Substratfläche aufgebrachten, zur Diffusion undurchlässigen Schicht aus Siliciumdioxid und einer darüber aufgebrachten, für Ionenimplantation undurchlässigen Schicht aus Siliciumnitrid verwendet wird, und bei dem die öffnung der unteren Siliciumdioxidschicht größer ist als die darüberliegende öffnung der Siliciumnitridschicht.
In diesen Fällen erstreckt sich somit die öffnung der unteren Schicht der Maske seitlich über die durch die öffnung in der oberen Schicht bestimmte Grenze einer durch Ionenimplantation in das Substrat eingebrachten, dotierten Zone, da, wie gesagt, bei der Ionenimplantation die seitlichen Grenzen der implantierten Zone genau mit den Rändern der Maske zusammenfallen. Das hat zur Folge, daß der durch die Implantation gebildete PN-Übergang an seiner Austrittsstelle an der Substratoberfläche bloßliegt. Dies wird besonders dann kritisch,
wenn die für die Implantation verwendete Maske als Passivierungsschicht auf der Halbleiteroberfläche verbleibt. Wenn nämlich die dotierte Zone mit einer durch dieselbe Maskenöffnung aufgebrachten, metallischen Schicht kontaktiert werden soll, kann ein solcher exponierter PN-Übergang durch den Metallkontakt kurzgeschlossen werden- Dadurch kann das ganze Bauelement unbrauchbar werden. Aber auch wenn kein Kurzschluß auftritt, ist die bloßliegende Übergangsstelle ungeschützt und Veränderungen ausgesetzt, die eine Verschlechterung der Verstärkereigenschaften (ß) des Transistors bewirken.
Selbst wenn, wie vielfach üblich, die Struktur anschließend an die Ionenimplantation zum thermischen Eintreiben des implantierten Dotierstoffs auf Temperaturen in der Größenordnung von 1000° C erhitzt wird, kann nicht mit Sicherheit erreicht werden, daß der PN-Übergang soweit seitlich hinausgetrieben wird, daß er unter der Siliciumdioxidschicit liegt Es bleibt auch in diesem Falle ein wesentliches Risiko bestehen.
Das thermische Eintreiben des eine N-Leitung erzeugenden, implantierten Dotierstoffs in das Innere des Halbleitersubstrats durch Erhitzen des Substrats auf 1000°C ist aus der DE-OS 23 12 061 bekannt - vgl. die Ansprüche 4,7 und 12.
Für das angegebene Problem sind schon verschieder e Lösungsvorschläge bekanntgeworden.
Nach dem durch die DE-OS 2! 12 115 bekannten Verfahren kann eine PN-Grenzfläche, die mittels Ionenimplantation durch ein Fenster in einer Isolierschicht gebildet wurde, in der Weise unter die Isolierschicht ausgedehnt werden, daß nach der Ionenimplantation eine Beschießung mit elektrisch inerten Ionen, z. B. Helium- oder Siliciumionen, durchgeführt wird. Dieses Verfahren ist allerdings nur bei einer einfachen Isolierschicht aus Siliciumdioxid anwendbar.
Nach dem aus dem genannten Artikel IBM Technical Disclosure Bulletin, Vol. 18, Nr. 6, November 1975, Seiten 1827 bis 1828 bekannten Verfahren werden anschließend an die in üblicher Weise erfolgte Herstellung der Öffnungen in einer SiO2-Schicht und einer darüberliegenden Si3N4-Schicht durch einen weiteren photolithographischen Schritt mit Hilfe einer weiteren Maske die Öffnungen in der SiiN^Schicht so weit vergrößert, daß die öffnungen in der SiO2-Schicht einschließlich ihrer Flankenbereiche freigelegt werden. Bei der nachfolgenden Ionenimplantation sind diese Flankenbereiche noch für die implantierten Ionen durchlässig, so daß der durch Ionenimplantation gebildete Emitterbereich mit seinem seitlichen, einen PN-Übergang bildenden Rand unterhalb de- S1O2-Schicht zu liegen kommt.
Nach einem anderen, aus dem Artikel IBM Technical Disclosure Bulletin, VoI 17, Nr. 10, März 1975, Seiten 2942 bis 2943 bekannten Verfahren werden die SiO2-Schicht und die SisN^Schicht mittels einer Zwischenschicht räumlich getrennt aufgebracht. Sodann wird eine öffnung in die Si3N4-Schicht und in die Zwischenschicht geätzt. Nach Vergrößerung der öffnung in der SijN^Schicht durch einen photolithographischen Schritt wird eine öffnung in die unter der Zwischenschicht liegende SKVSchicht geätzt. Auch in diesem Fall wird dabei die öffnung in der SiO2-Schicht größer als die Öffnung in der Zwischenschicht. Nun wird die öffnung in der Zwischenschicht vergrößert, und die Flanken der öffnung in der SiO2-Schicht werden begradigt. Da jetzt die öffnungen in der
größer sind als diejenigen in der für die Ionenimplantation durchlässigen SiO2-Schicht, ist bei der darauffolgenden Ionenimplantation der gebildete Emitterbereich mit seinem Rand durch die SiO2-Schicht abgedeckt.
Diese bekannten Verfahren erfordern durchweg zur Erreichung der gewünschten Strukturen weitere Verfahrensschritte, die einen relativ großen Aufwand bedeuten. Dies gilt besonders für die photolithographisehen Prozesse, bei denen Masken hoher Präzision erforderlich sind. Aber auch jeder Verfahrensschritt, bei dem eine Wärmebehandlung durchgeführt werden muß, vergrößert die Gefahr, daß sich gebildete Zonen in ungewollter Weise verschieben und daß unerwünschte Verunreinigungen in die Struktur des Bauelementes gelangen.
Aufgabe der Erfindung ist es daher, ein Verfahren zur Bildung einer dotierten Zone mittels Ionenimplantation durch eine doppelschichtige, als Passivierungsschicht auf dem Substrat verbleibende Maske, in der die öffnungen in der oberen Schicht einen kleineren Durchmesser haben als in der unteren Schicht, anzugeben, bei welchem auf einfache und sichere Weise erreicht wird, daß die Austrittsstelle des PN-Überganges an der Substratoberfiäche durch die Passivierungsschicht geschützt ist.
Gemäß der Erfindung wird diese Aufgabe bei einem Verfahren der eingangs genannten Art dadurch gelöst, daß zum seitlichen Verschieben des PN-Überganges der dotierten Zone ein dieselbe Leitungsart wie die implantierten Dotierionen erzeugender Dotierstoff durch die öffnungen der Masken eindiffundiert wird.
Der wesentliche Vorteil des erfindungsgemäßen Verfahrens besteht darin, daß keine zusätzlichen Maskierungs- und Ätzschritte erforderlich sind, daß keine weiteren Wärmebehandlungen notwendig werden und daß eine erhebliche Zeitersparnis im Herstellungsprozeß der Halbleiterbauelemente eintritt.
Gemäß einer weiteren Ausgestaltung der Erfindung erfolgt das Eindiffundieren des Dotierstoffs gleichzeitig mit einem thermischen Eintreiben des implantierten Dotierstoffs in das Innere des Halbleitersubstrats. Nach einer Weiterbildung der Erfindung wird das Eindiffundieren des Dotierstoffs in einer inerten Atmosphäre durchgeführt. Späterhin soll zur Kontaktierung eine metallische Schicht auf die dotierte Zone aufgebracht und deshalb die Oxidbildung verhindert werden. Die besten Ergebnisse zeigten sich, wenn gemäß einer weiteren Ausgestaltung der Erfindung das Eindiffundieren des Dotierstoffs mit dem gleichzeitigen thermischen Eintreiben des implantierten Dotierstoffs bei einer Temperatur von mindestens 1000°C durchgeführt wird.
Im Hinblick auf die Verwendung des Verfahrens zur Herstellung von integrierten Transistoren besteht eine Weiterbildung der Erfindung darin, daß die Maske aus einer unmittelbar auf die Substratoberfläche aufgebrachten, für Diffusion undurchlässigen Schicht aus Siliciumdioxid und einer darüber aufgebrachten, für Ionenimplantation undurchlässigen Schicht aus Siliciumnitrid verwendet wird, bei welcher gemäß einer weiteren Ausgestaltung der Erfindung die öffnungen der unteren Siliciumdioxidschicht größer sind als die darüberliegenden öffnungen der Siliciumnitridschicht. Nach einer Weiterbildung der Erfindung wird ein η-Leitung erzeugender Dotierstoff eingebracht. Das Verfahren gemäß einer weiteren Ausgestaltung der Erfindung zum Herstellen der Emitter von integrierten Transistoren verwendet, wohpi Hnrrh Λ\ρ rtffnnn<»<.n ^»r
Maske auf die Oberfläche der gebildeten Zone metallische Kontakte aufgebracht werden.
Die Erfindung wird anhand eines in den Zeichnungen erläuterten Ausführungsbeispieles beschrieben. Die Figuren stellen im Querschnitt einen Ausschnitt aus einer integrierten Schaltung mit einer Transistorstruktur in verschiedenen Verfahrensschritten dar. Es zeigt
Fig. 1 die Struktur mit der als Maske dienenden Passivierungsschicht und einer öffnung in der oberen Schicht der Maske,
F i g. 1A, 1B zwei Beispiele der Struktur der F i g. 1 in weiteren Verfahrenszuständen zur Erläuterung der Ionenimplantation,
F i g. 2 die Struktur der F i g. 1 nach der Ionenimplantation,
F i g. 3Λ, 4A die sich nach den Verfahren des Standes der Technik ergebenden Strukturen beim Eintreiben der Dotierungszone und der Metallisierung und
Fig.3B, 4B die entsprechenden Strukturen, die sich bei Anwendung des in den Ansprüchen gekennzeichneten Verfahrens ergeben.
Bei dem im folgenden beschriebenen Ausführungsbeispiel wird ausgegangen von einer integrierten Halbleiterstruktur, bei der das Halbleitersubstrat mit einer doppelschichtigen Maske aus Siliciumdioxyd und Siliciumnitrid bedeckt ist, die sowohl als Passivierungsschicht auf der Oberfläche der integrierten Schaltung dient als auch als Maske für die Ionenimplantation und für die Diffusion. Bei dieser Maske sind die öffnungen in der unteren Schicht größer als die darüber ausgerichteten öffnungen in der oberen Schicht.
In der Darstellung der F i g. 1 ist mit 11 ein P-Ieitender Basisbereich bezeichnet, dessen Oberflächenkonzentration ungefähr 1018 Atome pro cm3 eines üblichen P-Leitung erzeugenden Dotierungsstoffes beträgt und der in einer N-Ieitenden Epitaxieschicht als Halbleitersubstrat 10 mit einer maximalen Dotierungsstoffkonzentration von ungefähr 1016 Atomen pro cm3 eingebettet ist. Die Passivierungsschicht auf der Oberfläche der Struktur besteht aus einer Schicht 12 aus Siliciumdioxyd, die in bekannter Weise durch thermische Oxydation oder durch Aufdampfen oder durch pyrolytische Ablagerung hergestellt sein kann. Die Siliciumdioxydschicht 12 hat eine Dicke in der Größenordnung von 800 Ä. Auf der Siliciumdioxydschicht ist eine Siliciumnitridschicht 13 mit einer Dicke in der Größenordnung von 1600 A aufgebracht Die Siliciumnitridschicht kann in bekannter Weise, beispielsweise durch eine Aufdampfreaktion von Silanen und Ammoniak erfolgen. Diese Reaktion wird normalerweise bei einer Temperatur von ungefähr 1000°C durchgeführt. Die Siliciumnitridschicht 13 kann andererseits auch durch Kathodenzerstäubung aufgebracht werden. Zur Bildung eines N-Ieitenden Emitters innerhalb des Basisbereichs 11 werden mit Hilfe von üblichen photolithographischen Ätzverfahren öffnungen 14 in die Siliciumnitridschicht 13 eingebracht. Ein bekanntes Verfahren zum Ätzen der Öffnung 14 durch die Siliciumnitridschicht besteht darin, daß durch übliche Photolackverfahren eine (nicht dargestellte) Maske aus Siliciumdioxyd auf der Siliciumnitridschicht aufgebracht wird, daß durch öffnungen in der Maske die öffnungen 14 definiert werden, die dann mit einem geeigneten Ätzmittel für Siliciumnitrid, beispielsweise heiße Phosphorsäure oder heißes Phosphorsalz herausgeätzt werden. Die (nicht dargestellte) Siliciumdioxyd-Maske wird dann entfernt, so daß die in F i g. 1 dargestellte Struktur übrig bleibt
Daraufhin werden Dotierungsstoffe, die N-Leitung erzeugen, durch die Siliciumdioxydschicht 12 einge bracht zur Bildung der ionenimplantierten, N-Ieitenden Emitterzone 15, die in Fig. IB dargestellt ist. Di< Dotierungsstoffkonzentration in dieser Zone betrag etwa 1021 Atome pro cm3. Der unter der Öffnung 14 liegende Bereich der Siliciumdioxydschicht 12 kanr auch zur Bildung einer öffnung 16 weggeätzt werden wie dies in Fig. IA dargestellt ist, und die Emitterzone 15 kann dann durch direkte Ionenimplantation in da; Substrat 11 erfolgen. Die resultierende Struktur ist ir F i g. 2 dargestellt.
Wenn die öffnungen 16 vor der Ionenimplantation gebildet werden, wie dies in Fig. IA dargestellt ist werden die üblichen Photolackverfahren zur Bildung dieser öffnungen verwendet. Ein geeignetes Ätzmitte für Siliciumdioxyd ist eine übliche gepufferte Fluorwasserstoffsäure. Bei den bekannten Herstellungsverfahrer wird dieses Ätzen solange fortgesetzt, daß die seitlicher Abmessungen der öffnung 16 ausgedehnt werden, se daß sie die Siliciumnitridschicht 13 in den Bereichen 17 unterschneidet.
Wenn z. B. die öffnungen 14 in der Siliciumnitridschicht 13 Durchmesser von ungefähr zwei Mikron haben, beträgt die seitliche Ausdehnung der Unterschneidung im Bereich 17 ungefähr 2500 Ä bis 3000 Ä vom Rand der öffnung 14. Die Unterschneidung ist ir Fig. IAdargestellt.
Danach wird die Emitterzone 15 gebildet durch direkte Ionenimplantation in die Oberfläche des Basisbereichs 11. Diese Emitterzone wird gebildet durch das Einbringen von Arsenionen 75As+. Der auf das Substrat gerichtete Ionenstrahl hat genügend Energie, um in das Substrat bis zu einer Tiefe von ungefähr 0,08 Mikron einzudringen. Er hat jedoch nicht genügend Energie, um die Siliciumnitridschicht 13 der Maske zu durchdringen. Um dieses zu erreichen, sollte die Dosierung in der Größenordnung von 7 χ 1015 Ionen pro cm2 und die Beschleunigungsenergie der Anlage in der Größenordnung von 40 KeV liegen. Als Alternative kann das Verfahren der Fig. IR angewendet werden und der N-ieitende Bereich durch die Siliciumdioxydschicht 12 mittels Ionenimplantation eingebracht werden. Wenn die Ionenimplantation durch die Schicht 12 hindurch erfolgt, sollte diese eine Dicke von ungefähr 100 A haben. In diesem Falle ist es günstig, diesen dünnen Teil der Schicht 12 in einem separaten Verfahrensschritt herzustellen. Wenn die Schicht 12 eine Dicke von 800 Ä hat, kann sie auch durch übliche Tauchätzverfahren bis auf 100 Ä Dicke dünner gemacht werden.
Auch in diesem Falle muß nach der Bildung der implantierten Emitterzone 15 eine öffnung in die Siliciumdioxydschicht 12 geätzt werden, da schließlich die Emitterzone 15 durch eine Metallisierung kontaktiert werden muß. Die entstandene Struktur ist in F i g. 2 dargestellt Bei dem Verfahren entsprechend der Fig. IB kann die öffnung 16 mit jedem bekannten Verfahren hergestellt werden.
In jedem Falle liegt daher der PN-Übergang 18 exponiert in der öffnung 16, da einerseits die Begrenzungen der öffnung 14 durch die Siliciumnitridschicht 13 die seitliche Lage des PN-Oberganges 18 bestimmen und andererseits die Unterschneidung im Bereich 17 vorhanden ist Unter diesen Umständen bleibt, wie in Fig.3A dargestellt ist, selbst wenn die Struktur anschließend bei dem bekannten Eintreiben der Emitterzone erhitzt wird, ein wesentliches Risiko, daß der PN-Übergang 18 nicht so weit seitlich hinaus
getrieben wird, daß er unter der Siliciumdioxydschicht 12 liegt, sonderen, wie aus Fig.3A zu ersehen, exponiert in der öffnung 16 verbleibt. Selbst das bekannte Eintreiben des Emitters bei Temperaturen in der Größenordnung von 10000C während einer Zeitdauer von 100 Minuten stellt nicht sicher, daß der PN-Übergang 18 nicht in einer exponierten Lage verbleibt.
Wenn nun ein üblicher metallischer schichtförmiger Kontakt 19, z. B. aus Aluminium oder Platin, in der bei der Herstellung von integrierten Schaltungen üblichen Technik aufgebracht wird, so besteht, wie in Fig.4A dargestellt, die Wahrscheinlichkeit, daß sich die Kontakte seitlich ausdehnen und den PN-Übergang 18 kurzschließen. Auch wenn dies nicht der Fall ist, bleibt der PN-Übergang in unerwünschter Weise unpassiviert.
Die Gefahr eines kurzgeschlossenen oder nicht passivierten PN-Überganges wird, wie in Fig.3B dargestellt, dadurch vermieden, daß während des Eintreibens der Emitterzone der umgebenden Atmosphäre ein N-Leitung erzeugender Dotierungsstoff zugefügt wird. Wenn beispielsweise das Eintreiben bei einer Temperatur in der Größenordnung von 1000° C und einer Zeitdauer von 100 Minuten durchgeführt wird, wird ein üblicher N-Ieitender Dotierungsstoff, beispielsweise entweder AsH3 oder PH3 der umgebenden Atmosphäre zugefügt mit den beim Dotieren aus der ί Gasphase üblichen Konzentrationen. Da in der öffnung ein Metallkontakt gebildet wird, muß dieser Schritt in einer inerten Atmosphäre ausgeführt werden, beispielsweise in einer Argon- oder Stickstoffatmosphäre, um zu erreichen, daß sich in der öffnung kein thermisches
in Oxid bildet.
Wenn, wie in Fig.3B dargestellt, während des Eintreibens N-leitende Dotierungsstoffe zugefügt werden, findet eine Diffusion statt, die vom Rand der öffnungen 16 ausgeht und den PN-Übergang 18 in seitlicher Richtung nach außen treibt über den Rand der öffnung 16 hinaus, so daß der Übergang 18 durch die Siliciumdioxydschicht 12 bedeckt ist. Wenn nun der metallische Kontakt 19 auf diese Struktur aufgebracht wird, so bedeckt, wie in Fig.4B dargestellt ist, der Kontakt nur die Emitterzone 15 und schließt den PN-Übergang nicht kurz. Ebenfalls ist die Passivierung des PN-Überganges sichergestellt.
Hierzu 1 Blatt Zeichnungen

Claims (8)

Patentansprüche:
1. Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation, bei dem zunächst durch öffnungen einer als Passivierungsschicht auf der Substratoberfläche verbleibenden Maske Dotierionen für diese Leitungsart in das Halbleitersubstrat implantiert und nach der Ionenimplantation die Grenzen der durch die Ionenimplantation entstandenen dotierten Zone derart seitlich verschoben werden, daß der die dotierte Zone begrenzende PN-Übergang unterhalb der Passivierungsschicht zu liegen kommt, dadurch gekennzeichnet, daß zum seitlichen Verschieben des PN-Überganges (18) der dotierten Zone (15) ein dieselbe Leitursgsart wie die implantierten Dotierionen erzeugender Dotierstoff durch die öffnungen (14,16) der Maske (12,13) eindiffundiert wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß das Eindiffundieren des Dotierstoffs gleichzeitig mit einem thermischen Eintreiben des implantierten Dotierstoffs in das Innere des Halbleitersubstrats (10) erfolgt
3. Verfahren nach den Ansprüchen 1 und 2, dadurch gekennzeichnet, daß das Eindiffundieren des Dotierstoffs in einer inerten Atmosphäre durchgeführt wird.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, daß das Eindiffundieren des Dotierstoffs mit dem gleichzeitigen thermischen Eintreiben des implantierten Dotierstoffs bei einer Temperatur von mindestens 10000C durchgeführt wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, daß die Maske aus einer unmittelbar auf der Substratoberfläche aufgebrachten, für Diffusion undurchlässigen Schicht (12) aus Siliciumdioxid und einer darüber aufgebrachten, für Ionenimplantation undurchlässigen Schicht (13) aus Siliciumnitrid verwendet wird.
6. Verfahren nach Anspruch 5, dadurch gekennzeichnet, daß eine Maske verwendet wird, bei welcher die öffnungen der unteren Siliciumdioxidschicht (12) größer sind als die darüberliegenden öffnungen der Siliciumnitridschicht (13).
7. Verfahren nach den Ansprüchen 1 bis 6, dadurch gekennzeichnet, daß ein N-Leitung erzeugender Dotierstoff eingebracht wird. >o
8. Verfahren nach einem oder mehreren der Ansprüche 1 bis 7, gekennzeichnet durch seine Verwendung zum Herstellen der Emitter von integrierten Transistoren, wobei durch die öffnungen der Maske auf die Oberfläche der gebildeten >■> Zone metallische Kontakte (19) aufgebracht werden.
DE2707693A 1976-04-05 1977-02-23 Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation Expired DE2707693C3 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/673,314 US4060427A (en) 1976-04-05 1976-04-05 Method of forming an integrated circuit region through the combination of ion implantation and diffusion steps

Publications (3)

Publication Number Publication Date
DE2707693A1 DE2707693A1 (de) 1977-10-06
DE2707693B2 true DE2707693B2 (de) 1978-12-07
DE2707693C3 DE2707693C3 (de) 1979-08-16

Family

ID=24702144

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2707693A Expired DE2707693C3 (de) 1976-04-05 1977-02-23 Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation

Country Status (12)

Country Link
US (1) US4060427A (de)
JP (1) JPS6025894B2 (de)
AU (1) AU504131B2 (de)
BE (1) BE851929A (de)
CA (1) CA1082373A (de)
DE (1) DE2707693C3 (de)
FR (1) FR2347778A1 (de)
GB (1) GB1516292A (de)
IT (1) IT1118012B (de)
NL (1) NL7703632A (de)
SE (1) SE7702443L (de)
ZA (1) ZA771835B (de)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4131497A (en) * 1977-07-12 1978-12-26 International Business Machines Corporation Method of manufacturing self-aligned semiconductor devices
US4119446A (en) * 1977-08-11 1978-10-10 Motorola Inc. Method for forming a guarded Schottky barrier diode by ion-implantation
US4149904A (en) * 1977-10-21 1979-04-17 Ncr Corporation Method for forming ion-implanted self-aligned gate structure by controlled ion scattering
FR2417909A1 (fr) * 1978-02-17 1979-09-14 Thaille Jean Louis Regulateur de pression (ou charge) acoustique
US4263603A (en) * 1978-03-02 1981-04-21 Sperry Corporation Subminiature bore and conductor formation
US4176029A (en) * 1978-03-02 1979-11-27 Sperry Rand Corporation Subminiature bore and conductor formation
US4157269A (en) * 1978-06-06 1979-06-05 International Business Machines Corporation Utilizing polysilicon diffusion sources and special masking techniques
US4262399A (en) * 1978-11-08 1981-04-21 General Electric Co. Ultrasonic transducer fabricated as an integral park of a monolithic integrated circuit
US4199380A (en) * 1978-11-13 1980-04-22 Motorola, Inc. Integrated circuit method
US4198250A (en) * 1979-02-05 1980-04-15 Intel Corporation Shadow masking process for forming source and drain regions for field-effect transistors and like regions
DE2917455A1 (de) * 1979-04-30 1980-11-13 Ibm Deutschland Verfahren zur vollstaendigen ausheilung von gitterdefekten in durch ionenimplantation von phosphor erzeugten n-leitenden zonen einer siliciumhalbleitervorrichtung und zugehoerige siliciumhalbleitervorrichtung
US4371423A (en) * 1979-09-04 1983-02-01 Vlsi Technology Research Association Method of manufacturing semiconductor device utilizing a lift-off technique
US4309812A (en) * 1980-03-03 1982-01-12 International Business Machines Corporation Process for fabricating improved bipolar transistor utilizing selective etching
US4318751A (en) * 1980-03-13 1982-03-09 International Business Machines Corporation Self-aligned process for providing an improved high performance bipolar transistor
US4334348A (en) * 1980-07-21 1982-06-15 Data General Corporation Retro-etch process for forming gate electrodes of MOS integrated circuits
JPS5870570A (ja) * 1981-09-28 1983-04-27 Fujitsu Ltd 半導体装置の製造方法
JPH0654778B2 (ja) * 1985-04-23 1994-07-20 株式会社東芝 半導体装置及びその製造方法
JPS6393153A (ja) * 1986-10-07 1988-04-23 Toshiba Corp 半導体装置の製造方法
US5098851A (en) * 1989-02-10 1992-03-24 Hitachi, Ltd. Fabricating a semiconductor photodetector by annealing to smooth the PN junction
US5244821A (en) * 1991-06-07 1993-09-14 At&T Bell Laboratories Bipolar fabrication method
US5766695A (en) * 1996-11-27 1998-06-16 Hughes Electronics Corporation Method for reducing surface layer defects in semiconductor materials having a volatile species
US6331468B1 (en) * 1998-05-11 2001-12-18 Lsi Logic Corporation Formation of integrated circuit structure using one or more silicon layers for implantation and out-diffusion in formation of defect-free source/drain regions and also for subsequent formation of silicon nitride spacers
JP2000040691A (ja) * 1998-07-21 2000-02-08 Oki Electric Ind Co Ltd 半導体装置製造方法
US8791546B2 (en) * 2010-10-21 2014-07-29 Freescale Semiconductor, Inc. Bipolar transistors having emitter-base junctions of varying depths and/or doping concentrations
CN112053952B (zh) * 2019-06-05 2022-02-11 上海先进半导体制造有限公司 高耐压大电流增益的衬底pnp晶体管及其制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
BE756040A (fr) * 1969-09-15 1971-02-15 Western Electric Co Procede pour former, par implantation d'ions, une zone localisee dans un corps de semi-conducteur
DE1952632A1 (de) * 1969-10-18 1971-04-22 Licentia Gmbh Verfahren zum Herstellen einer Diffusionszone
US3717790A (en) * 1971-06-24 1973-02-20 Bell Telephone Labor Inc Ion implanted silicon diode array targets for electron beam camera tubes
US3764423A (en) * 1972-03-15 1973-10-09 Bell Telephone Labor Inc Removal of dielectric ledges on semiconductors
JPS5242842B2 (de) * 1972-09-05 1977-10-27
US3947866A (en) * 1973-06-25 1976-03-30 Signetics Corporation Ion implanted resistor having controlled temperature coefficient and method
DE2341154C2 (de) * 1973-08-14 1975-06-26 Siemens Ag, 1000 Berlin Und 8000 Muenchen Verfahren zur Herstellung einer Zweiphasen-Ladungsverschiebeanordnung
JPS50120257A (de) * 1974-03-05 1975-09-20

Also Published As

Publication number Publication date
IT1118012B (it) 1986-02-24
NL7703632A (nl) 1977-10-07
DE2707693C3 (de) 1979-08-16
DE2707693A1 (de) 1977-10-06
BE851929A (fr) 1977-06-16
AU2365277A (en) 1978-09-28
GB1516292A (en) 1978-07-05
CA1082373A (en) 1980-07-22
JPS6025894B2 (ja) 1985-06-20
FR2347778B1 (de) 1978-10-20
SE7702443L (sv) 1977-10-06
JPS52122470A (en) 1977-10-14
US4060427A (en) 1977-11-29
AU504131B2 (en) 1979-10-04
ZA771835B (en) 1978-11-29
FR2347778A1 (fr) 1977-11-04

Similar Documents

Publication Publication Date Title
DE2707693C3 (de) Verfahren zum Herstellen von dotierten Zonen einer bestimmten Leitungsart in einem Halbleitersubstrat mittels Ionenimplantation
DE2652253C2 (de) Verfahren zur Steuerung der seitlichen Breite eines Dotierungsprofils in einem Halbleiterkörper eines Halbleiterbauelementes
DE1764056C2 (de) Verfahren zum Herstellen einer Halbleiteranordnung
DE3780369T2 (de) Verfahren zum herstellen einer halbleiterstruktur.
DE2414033C3 (de) Verfahren zur Herstellung von Halbleitervorrichtungen mit selektiv auf einer Oberfläche eines Halbleitersubstrats angeordneten Schichten aus einem Oxid des Substratmaterials
DE2745857C2 (de)
EP0025854B1 (de) Verfahren zum Herstellen von bipolaren Transistoren
DE3689158T2 (de) Verfahren zum Herstellen bezüglich einer Karte justierten, implantierten Gebieten und Elektroden dafür.
DE3034078C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2253702C3 (de) Verfahren zur Herstellung eines Halbleiterbauelementes
DE2410786C3 (de) Verfahren zur Herstellung einer integrierten Halbleiteranordnung
DE2628407A1 (de) Verfahren zum herstellen von vergrabenen dielektrischen isolierungen
DE19605633A1 (de) Verfahren zur Herstellung von Dioden mit verbesserter Durchbruchspannungscharakteristik
EP0032550A1 (de) Verfahren zur Herstellung einer bipolaren, vertikalen PNP-Transistorstruktur
DE2915024C2 (de) Verfahren zum Herstellen eines MOS-Transistors
DE2160427A1 (de) Halbleiteranordnung mit einem Halb leiterwiderstand und Verfahren zur Her stellung einer derartigen Anordnung
DE2639465C2 (de) Verfahren zur Herstellung einer integrierten Halbleiterstruktur
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE2718449A1 (de) Verfahren zur herstellung einer halbleiteranordnung und durch dieses verfahren hergestellte anordnung
DE2103468A1 (de) Verfahren zur Herstellung einer Halbleiteranordnung
DE2617293C3 (de) Verfahren zur Herstellung eines Halbleiterbauelements
DE2448478A1 (de) Verfahren zum herstellen von pn-halbleiteruebergaengen
EP0000326B1 (de) Verfahren zum Herstellen sehr kleiner, mit Störstellen versehener Zonen in einem Halbleitersubstrat
DE2758283C2 (de) Verfahren zur Herstellung voneinander isolierter Halbleiterschaltungen
DE3786934T2 (de) Halbleiterlaser von eingebettetem Struktur-Typ und dessen Herstellungsverfahren.

Legal Events

Date Code Title Description
C3 Grant after two publication steps (3rd publication)
8339 Ceased/non-payment of the annual fee