DE2341154C2 - Verfahren zur Herstellung einer Zweiphasen-Ladungsverschiebeanordnung - Google Patents

Verfahren zur Herstellung einer Zweiphasen-Ladungsverschiebeanordnung

Info

Publication number
DE2341154C2
DE2341154C2 DE2341154A DE2341154A DE2341154C2 DE 2341154 C2 DE2341154 C2 DE 2341154C2 DE 2341154 A DE2341154 A DE 2341154A DE 2341154 A DE2341154 A DE 2341154A DE 2341154 C2 DE2341154 C2 DE 2341154C2
Authority
DE
Germany
Prior art keywords
electrodes
layer
photoresist layer
individual electrodes
gaps
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
DE2341154A
Other languages
English (en)
Other versions
DE2341154B1 (de
Inventor
Karl-Ulrich Dr.-Ing. 8000 Muenchen Stein
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Siemens AG
Original Assignee
Siemens AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Siemens AG filed Critical Siemens AG
Priority to DE2341154A priority Critical patent/DE2341154C2/de
Priority to IE1488/74A priority patent/IE39610B1/xx
Priority to GB3156074A priority patent/GB1444452A/en
Priority to NL7410201A priority patent/NL7410201A/xx
Priority to US493267A priority patent/US3908262A/en
Priority to AT631774A priority patent/AT341580B/de
Priority to FR7426755A priority patent/FR2241142B1/fr
Priority to CH1072574A priority patent/CH573662A5/xx
Priority to SE7410186A priority patent/SE394766B/xx
Priority to LU70712A priority patent/LU70712A1/xx
Priority to IT26267/74A priority patent/IT1019904B/it
Priority to DK430874A priority patent/DK139369C/da
Priority to CA206,899A priority patent/CA1001775A/en
Priority to BE147640A priority patent/BE818885A/xx
Priority to JP49093190A priority patent/JPS5051277A/ja
Publication of DE2341154B1 publication Critical patent/DE2341154B1/de
Application granted granted Critical
Publication of DE2341154C2 publication Critical patent/DE2341154C2/de
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • H01L29/76866—Surface Channel CCD
    • H01L29/76875—Two-Phase CCD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1062—Channel region of field-effect devices of charge coupled devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42396—Gate electrodes for field effect devices for charge coupled devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/762—Charge transfer devices
    • H01L29/765—Charge-coupled devices
    • H01L29/768—Charge-coupled devices with field effect produced by an insulated gate
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/051—Etching
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/143—Shadow masking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

Die Erfindung bezieht sich auf ein Verfahren zur Herstellung einer Zweiphasen-Ladungsverschicbeunordnung, bei dem auf einem Substrat aus Halbleitermaterial eine elektrisch isolierende Schicht aufgebracht wird und bei dem auf dieser Schicht mit Hilfe von photolithographischen Verfahrensschritten einzelne, durch Spalte voneinander getrennte Elektroden aufgebracht werden und bei dem zur Erzeugung von Dotierungsbarrieren mittels Ionenimplantation in schräger Richtung zur Substratoberfläche Ladungsträger im wesentlichen in Randbereiche unter den Elektroden eingebracht werden.
Zweiphasen-Ladungsverschiebcanordnungen dieser Art sind bekannt. Beispielsweise ist in der deutschen Offenlegungsschrift 2201395 eine Anordnung beschrieben, bei der durch eine schräge Ionenimplantation unter einem Rand jeder Elektrode eine Zusatzdotierung des mit einer Oxydschicfot bedeckten Silizium-Substrates erzeugt wird. Hierzu ist es jedoch von ZweinhasenLadungsg
to anzugeten, mit dessen Hilfe diese Schwierigkeiten vermieden werden.
Diese Aufgabe wird durch ein Verfahren der eingangs genannten Art gelöst, das erfindungsgemäß dadurch gekennzeichnet ist. daß zur Herstellung der >m-
t5 plantierten Bereiche vor der Erzeugung der einzelnen Elektroden auf die Schicht, aus der diese Elektroden hergestellt werden, eine Photoresistschicht aufgebrachtwird daß diese Photoresistschicht nach der Frzeueuimder einzelnen Elektroden nicht entfernt wird
ao und da! die Ionen in schräger Richtung durch die Spalte /wischen den ein/einen Elektroden und durch die durch die Photoresistschicht gebildeten ()f f nungen implantiert werden.
Ein wesentlicher Vorteil des erfindungsgemalkn
»5 Verfahrens besteht dann, daß sich in Photoresist schichten relativ leicht Spalte, die ein Verhältnis 1 /u 1 von Spalthöhe zu Spaltbreite besitzen, herstellen
lassen. .. ... , ,
Vorieilhafterweise ist die Atzmaske, die auch als
Maske bei der Implantation verwende:: wird, bereits
bezüglich der Spalte zwischen den Elektroden justiert.
Ein Ausführungsbeispiel der Erfindung wird an
Hand der Figuren näher erläutert.
Fig 1 zeigt in schematischer Darstellung eine Zweiphasen-Ladungsvcrschiebeanordnung mit
schräg implantierter Dotierung;
Fig. 2 zeigt die Ladungsverschiebeanordnung vor dem Ätzen der Spalte;
Fig. ? zeigt in schematischer Darstellung einen Querschnitt durch einen Spalt einer Zweiphasen-Ladungsverschiebeanordnung, bei der sich erfindungsgemäß bei der Ionenimplantation auf den Elektroden eine Photoresistschicht befindet.
In der Fig. 1 ist eine Zweiphasen-Ladungsver-Schiebeanordnung dargestellt. Dabei ist auf dem Substrat 1, das vorzugsweise aus Silizium besteht, die elektrisch isolierende Schicht 2 aufgebracht. Vorzugsweise besteht diese Schicht aus Siliziumdioxid. Auf dir Schicht 2 befinden sich die einzelnen Eleiktroden 3 bis 6. Vorzugsweise bestehen diese Elektroden, die durch die Spalte 31 bis 51 voneinander getrennt sind, aus Aluminium. Beispielsweise sind alle ungradzahligen Elektroden, also die Elektroden 3 und 5 der Fig 1, parallel mit dem Anschluß 8 und die gerad-/ahligen Elektroden, also die Elektroden 4 und 6 der Fig. 1. mit dem Anschluß 9 verbunden. Die mittels schräger Ionenimplantation erzeugten dotierten Bereiche tragen die Bezugszeichen 32 und 42. Mit 7 ist der Potentialverlauf bezeichnet, der sich an der HaIbleiteroberfläche während der Ladungsverschiebung einstellt.
In den Fig. 2 und 3 sind einzelne Verfahrensschritte zur Herstellung von Zweiphasen-Ladungsversctiiebeanordnungen dargestellt. Einzelheiten der 6<5 Fig. 2 und 3, die bereits im Zusammenhang mit der Fig. 1 beschrieben wurden, tragen die entsprechenden Bezugszeichen. In der Fi g. 2 ist auf der elektrisch isolierenden Schicht 2 eine Schicht 10 aufgebracht,
uub der in späteren Verfahrensschritten die einzelnen Elektroden der Ladungsverschiebeanordnung hergestellt werden. Vorzugsweise besteht diese Schicht 10 aus Aluminium. Auf der Schicht 10 ist eine Photoresistschicht 13 aufgebracht. Vorzugsv.eise ist diese Photoresistschicht als Lack oder als Folie aufgebracht Mit Hilfe dieser Photoresistschich? 13 und mit photolithographischen Verfahrensschritten werden in der Schicht 10 die einzelnen Elektroden bzw die zwischen Elektroden angeordneten Spalte hergestellt. Hierzu werden zunächst jn der Photoresistschicht 13 Öffnungen erzeugt. In weiteren Verfahrensschritten werden, wie dies in der Fig. 3 dargestellt ist, unterhalb der Öffnungen in der Photoresistschicht 13 die Öffnungen 102 in die Schicht 10 geätzt. Dabei dient die Photoresistschicht 13 als Ätzmaske. Durch Unterätzen bedingt ist die öffnung 102 in der Schicht 10 größer als die darüber befindliche Öffnung in der Photoresistschicht 13.
Vorzugsweise beträgt die durch das Bezugszeichen 15 angegebene Breite der öffnung in der Photoresist- ;chicht 13 etwa 3 μΐη. Dabei ist die Dicke dieser Schicht, die durch das Bezugszeichen 16 bezeichnet ist, etwa 2 μιη und die Dicke der darunter befindlichen Metallelektroden 101 und 102 etwa 1 μπ\.
Diese Abmessungen können auch etwa um den Faktor 2 verringert werden.
Erfindungsgemäß wird durch das Stehenlassen der
Photoresistschicht 13 auf den Elektroden 101 und 103 erreicht, daß das Verhältnis der Höhe zur Breite der Öffnung, die durch die Öffnung in der Photoresist schicht 13 (Pfeil 15) gegeben ist, etwa 1 zu 1 beträgt.
Durch eine schräge Ionenimplantation durch die
ίο durch den Pfeil 15 bezeichnete Öffnung in der Photoresistschicht 13 und die darunter befindliche Öffnung 102 hindurch wird der Bereich 14 mit Ionen implantiert In der Fig. 3 ist der Ionenstrahl in schräger Richtung zur Substratoberfläche mit 18 bezeichnet.
Nach der erfolgten Ionenimplantation, also nach der Urzeugung des Bereiches 14, wird die Photoresistschicht 13 entfernt. Nach dem Ablösen dieser Photoresistschicht kann gegebenenfalls zur Verbesserung des Potentialverlaufs zusätzlich eine an sich, z. B. aus der bereiis genannten deutschen Offenlegungsschrift 2 201395 bekannte senkrechte Ionenimplantation durch die Spalte hindurch erfolgen. Eine solche senkrechte Ionenimplantation erfordert vorteilhafterweise keine zusätzlichen Maskierschritte.
Hierzu 1 Blatt Zeichnungen

Claims (5)

Patentansprüche:
1. Verfahren zur Herstellung einer Zweiphasen-Ladungsverschiebeanordnung, bei dem auf einem Substrat aus Halbleitermaterial eine elektrisch isolierende Schicht aufgebracht wird und bei dem auf dieser Schicht mit Hilfe von photolithographischen Verfahrensschritten einzelne, durch Spalte voneinander getrennte Elektroden aufgebracht werden und bei dem zur Erzeugung von Dotierungsbarrieren mittels Ionenimplantation in schräger Richtung zur Substratoberfläche Ladungsträger im wesentlichen in Randbereiche unter den Elektroden eingebracht werden, dadurch gekennzeichnet, daß zur Herstellung der implantierten Bereiche (14) vor der E-zeugungder einzelnen Elektroden (101,103) auf die Schicht, aus der diese Elektroden hergestellt werden, eine Photoresistschicht (13) aufgebracht wird, daß diese Photoresistschicht (13) nach der Erzeugung der einzelnen Elektroden (101, 103) nicht entfernt wird und daß die Ionen (18) in schräger Richtung durch die Spalte (102) zwischen den einzelnen Elektroden (101, 103) und durch die durch die Photoresistschicht gebildeten öffnungen implantiert werden.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß in der Photoresistschicht (13) Spalte hergestellt werden, deren Breite (15) 2 bis 4 μιη beträgt, daß eine Photoresistschicht (13) verwendet wird, deren Dicke 1 bis 3 μιη beträgt und daß Elektrode- (101, 103) aufgebracht werden, deren Dicke J,5 bis 1,5 μπι beträgt.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, daß aJs Substrat (1) ein Silizium-Substrat verwendet wird.
4. Verfahren nach einem der Ansprüche 1 bis
3, dadurch gekennzeichnet, daß als elektrisch isolierende Schicht (2) eine SiO.-Schicht verwendet wird.
5. Verfahren nach einem der Ansprüche 1 bis
4, dadurch gekennzeichnet, daß Elektroden (3 bis 6, 101, 103) aus Aluminium verwendet werden.
notwendig, um wenig Ionen in den Bereich /wischen den Elektroden zu implantieren, daß das Verhältnis der Spalthöhe zu der Spaltbreite der Spalte zwischen den einzelnen Elektroden ungefähr 1 zu 1 betragt Dieses Verhältnis läßt sich jedoch mit Hilie der üblichen Ätztechniken nur schwer realisieren.
Die Aufgabe der Erfindung besteht dann, ein wie s beschriebenes Verfahren /ur Herstellung Zweinhasen-Ladungsverschiebeanordnungen i d Hilfe diese Schwierigkeiten
von
DE2341154A 1973-08-14 1973-08-14 Verfahren zur Herstellung einer Zweiphasen-Ladungsverschiebeanordnung Expired DE2341154C2 (de)

Priority Applications (15)

Application Number Priority Date Filing Date Title
DE2341154A DE2341154C2 (de) 1973-08-14 1973-08-14 Verfahren zur Herstellung einer Zweiphasen-Ladungsverschiebeanordnung
IE1488/74A IE39610B1 (en) 1973-08-14 1974-07-15 Improvements in or relating to two-phase charge shift arrangements
GB3156074A GB1444452A (en) 1973-08-14 1974-07-17 Two-phase charge shift arrangements
NL7410201A NL7410201A (nl) 1973-08-14 1974-07-29 Werkwijze voor het vervaardigen van een ladingverschuifinrichting volgens de twee- fasetechniek.
US493267A US3908262A (en) 1973-08-14 1974-07-31 Process for the production of a two-phase charge shift arrangement for charge coupled devices
AT631774A AT341580B (de) 1973-08-14 1974-08-01 Verfahren zur herstellung einer ladungsverschiebeanordnung in zweiphasen-technik mittels schrager ionenimplantation
FR7426755A FR2241142B1 (de) 1973-08-14 1974-08-01
CH1072574A CH573662A5 (de) 1973-08-14 1974-08-06
SE7410186A SE394766B (sv) 1973-08-14 1974-08-08 Forfarande for tillverkning av en laddningsforskjutningsanordning i tvafasteknik
LU70712A LU70712A1 (de) 1973-08-14 1974-08-12
IT26267/74A IT1019904B (it) 1973-08-14 1974-08-13 Procedimento per fabbricare una disposizione a spostamento di ca rica con la tecnica bifase
DK430874A DK139369C (da) 1973-08-14 1974-08-13 Fremgangsmaade til fremstilling af en ladningsforskydningsindretning i tofaseteknik
CA206,899A CA1001775A (en) 1973-08-14 1974-08-13 Process for the production of a two-phase charge shift arrangement for charge coupled devices
BE147640A BE818885A (fr) 1973-08-14 1974-08-14 Procede pour realiser un dispositif a deplacement de charges dans la technique a deux phases
JP49093190A JPS5051277A (de) 1973-08-14 1974-08-14

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE2341154A DE2341154C2 (de) 1973-08-14 1973-08-14 Verfahren zur Herstellung einer Zweiphasen-Ladungsverschiebeanordnung

Publications (2)

Publication Number Publication Date
DE2341154B1 DE2341154B1 (de) 1974-11-07
DE2341154C2 true DE2341154C2 (de) 1975-06-26

Family

ID=5889756

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2341154A Expired DE2341154C2 (de) 1973-08-14 1973-08-14 Verfahren zur Herstellung einer Zweiphasen-Ladungsverschiebeanordnung

Country Status (15)

Country Link
US (1) US3908262A (de)
JP (1) JPS5051277A (de)
AT (1) AT341580B (de)
BE (1) BE818885A (de)
CA (1) CA1001775A (de)
CH (1) CH573662A5 (de)
DE (1) DE2341154C2 (de)
DK (1) DK139369C (de)
FR (1) FR2241142B1 (de)
GB (1) GB1444452A (de)
IE (1) IE39610B1 (de)
IT (1) IT1019904B (de)
LU (1) LU70712A1 (de)
NL (1) NL7410201A (de)
SE (1) SE394766B (de)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1534896A (en) * 1975-05-19 1978-12-06 Itt Direct metal contact to buried layer
US4035906A (en) * 1975-07-23 1977-07-19 Texas Instruments Incorporated Silicon gate CCD structure
US4027382A (en) * 1975-07-23 1977-06-07 Texas Instruments Incorporated Silicon gate CCD structure
US4060427A (en) * 1976-04-05 1977-11-29 Ibm Corporation Method of forming an integrated circuit region through the combination of ion implantation and diffusion steps
US4167017A (en) * 1976-06-01 1979-09-04 Texas Instruments Incorporated CCD structures with surface potential asymmetry beneath the phase electrodes
US4182023A (en) * 1977-10-21 1980-01-08 Ncr Corporation Process for minimum overlap silicon gate devices
US4525919A (en) * 1982-06-16 1985-07-02 Raytheon Company Forming sub-micron electrodes by oblique deposition
FR2571177B1 (fr) * 1984-10-02 1987-02-27 Thomson Csf Procede de realisation de grilles en siliciure ou en silicium pour circuit integre comportant des elements du type grille - isolant - semi-conducteur
JPS62501597A (ja) * 1985-08-27 1987-06-25 ロツキイ−ド　ミサイルズ　アンド　スペ−ス　カンパニ−，インコ−ポレ−テツド 半導体装置製造のさいのゲ−ト整合法
NL8502765A (nl) * 1985-10-10 1987-05-04 Philips Nv Werkwijze ter vervaardiging van een halfgeleiderinrichting.
JPH0834194B2 (ja) * 1989-06-30 1996-03-29 松下電器産業株式会社 イオン注入方法及び本方法を用いた半導体装置の製造方法
KR940010932B1 (ko) * 1991-12-23 1994-11-19 금성일렉트론주식회사 Ccd영상소자 제조방법
US5290358A (en) * 1992-09-30 1994-03-01 International Business Machines Corporation Apparatus for directional low pressure chemical vapor deposition (DLPCVD)
US5328854A (en) * 1993-03-31 1994-07-12 At&T Bell Laboratories Fabrication of electronic devices with an internal window
IL106892A0 (en) * 1993-09-02 1993-12-28 Pierre Badehi Methods and apparatus for producing integrated circuit devices
IL108359A (en) * 1994-01-17 2001-04-30 Shellcase Ltd Method and device for creating integrated circular devices
US5444007A (en) * 1994-08-03 1995-08-22 Kabushiki Kaisha Toshiba Formation of trenches having different profiles
US5668018A (en) * 1995-06-07 1997-09-16 International Business Machines Corporation Method for defining a region on a wall of a semiconductor structure
GB9512089D0 (en) * 1995-06-14 1995-08-09 Evans Jonathan L Semiconductor device fabrication
JP2965061B2 (ja) * 1996-04-19 1999-10-18 日本電気株式会社 電荷結合素子およびその製造方法
DE10115912A1 (de) * 2001-03-30 2002-10-17 Infineon Technologies Ag Verfahren zur Herstellung einer Halbleiteranordnung und Verwendung einer Ionenstrahlanlage zur Durchführung des Verfahrens

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2666814A (en) * 1949-04-27 1954-01-19 Bell Telephone Labor Inc Semiconductor translating device
GB1355806A (en) * 1970-12-09 1974-06-05 Mullard Ltd Methods of manufacturing a semiconductor device
US3796932A (en) * 1971-06-28 1974-03-12 Bell Telephone Labor Inc Charge coupled devices employing nonuniform concentrations of immobile charge along the information channel
US3851379A (en) * 1973-05-16 1974-12-03 Westinghouse Electric Corp Solid state components

Also Published As

Publication number Publication date
DK139369C (da) 1979-08-20
LU70712A1 (de) 1974-12-10
ATA631774A (de) 1977-06-15
GB1444452A (en) 1976-07-28
CH573662A5 (de) 1976-03-15
CA1001775A (en) 1976-12-14
SE394766B (sv) 1977-07-04
SE7410186L (de) 1975-02-17
NL7410201A (nl) 1975-02-18
US3908262A (en) 1975-09-30
BE818885A (fr) 1974-12-02
FR2241142A1 (de) 1975-03-14
IE39610B1 (en) 1978-11-22
IT1019904B (it) 1977-11-30
JPS5051277A (de) 1975-05-08
DE2341154B1 (de) 1974-11-07
DK430874A (de) 1975-04-14
IE39610L (en) 1975-02-14
DK139369B (da) 1979-02-05
FR2241142B1 (de) 1977-10-14
AT341580B (de) 1978-02-10

Similar Documents

Publication Publication Date Title
DE2341154C2 (de) Verfahren zur Herstellung einer Zweiphasen-Ladungsverschiebeanordnung
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
DE19654738B4 (de) Verfahren zum Herstellen einer Halbleitervorrichtung
DE3130122C2 (de)
DE19719601A1 (de) Beschleunigungssensor
DE2312413A1 (de) Verfahren zur herstellung von matrixkreisen mit in serie geschalteten gattern
DE2945533A1 (de) Verfahren zur herstellung eines verdrahtungssystems und mit einem derartigen verdrahtungssystem versehene halbleiteranordnung
DE2636971C2 (de) Verfahren zum Herstellen einer isolierenden Schicht mit ebener Oberfläche auf einer unebenen Oberfläche eines Substrats
DE4408565C2 (de) Verfahren zur Herstellung von Halbleiterspeichereinrichtungen
DE2313219B2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit einer auf mehreren Niveaus liegenden Metallisierung
DE2454705A1 (de) Ladungskopplungsanordnung
EP0222738A2 (de) Verfahren zur Herstellung einer Transmissionsmaske
WO2009021713A1 (de) Verfahren zur herstellung eines halbleiter-bauelements, halbleiter-bauelement sowie zwischenprodukt bei der herstellung desselben
DE2703013A1 (de) Verfahren zur bildung eines schmalen spalts bzw. schlitzes in einer materialschicht
DE102006007431A1 (de) Durch Halbleitersilizium-Verfahrenstechnik gebildeter Probenträger
DE2633714C2 (de) Integrierte Halbleiter-Schaltungsanordnung mit einem bipolaren Transistor und Verfahren zu ihrer Herstellung
DE69401243T2 (de) Feldemissionsvorrichtung mit Kleinradiuskathode und Herstellungsverfahren dieser Vorrichtung
DE2746335C2 (de)
DE3200670C2 (de)
DE2342923C2 (de) Verfahren zur Herstellung einer Zweiphasen-Ladungsverschlebeanordnung und nach diesem Verfahren hergestellte Zweiphasen-Ladungs Verschiebeanordnung
DE2628382A1 (de) Verfahren zum herstellen von aus aluminiumoxid bestehenden dielektrischen isolationszonen in integrierten schaltungen
DE1589076B2 (de) Verfahren zum Herstellen von Halbleiteranordnungen
DE3128629A1 (de) Rueckaetzverfahren fuer integrierte schaltkreise
DE2451486C2 (de) Verfahren zum Herstellen von integrierten Halbleiteranordnungen
EP0220469B1 (de) Leistungsthyristor

Legal Events

Date Code Title Description
E77 Valid patent as to the heymanns-index 1977
8339 Ceased/non-payment of the annual fee