JPH0834194B2 - イオン注入方法及び本方法を用いた半導体装置の製造方法 - Google Patents
イオン注入方法及び本方法を用いた半導体装置の製造方法Info
- Publication number
- JPH0834194B2 JPH0834194B2 JP2061444A JP6144490A JPH0834194B2 JP H0834194 B2 JPH0834194 B2 JP H0834194B2 JP 2061444 A JP2061444 A JP 2061444A JP 6144490 A JP6144490 A JP 6144490A JP H0834194 B2 JPH0834194 B2 JP H0834194B2
- Authority
- JP
- Japan
- Prior art keywords
- angle
- trench
- ion implantation
- scanning speed
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000000034 method Methods 0.000 title claims description 32
- 238000005468 ion implantation Methods 0.000 title claims description 30
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 239000000758 substrate Substances 0.000 claims description 28
- 238000010884 ion-beam technique Methods 0.000 claims description 19
- 150000002500 ions Chemical class 0.000 claims description 8
- 239000012535 impurity Substances 0.000 claims description 4
- 238000011144 upstream manufacturing Methods 0.000 claims description 4
- 238000002955 isolation Methods 0.000 claims description 3
- 238000002513 implantation Methods 0.000 description 18
- 238000002347 injection Methods 0.000 description 8
- 239000007924 injection Substances 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000001681 protective effect Effects 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
- H01L21/76237—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials introducing impurities in trench side or bottom walls, e.g. for forming channel stoppers or alter isolation behavior
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/26586—Bombardment with radiation with high-energy radiation producing ion implantation characterised by the angle between the ion beam and the crystal planes or the main crystal surface
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Chemical & Material Sciences (AREA)
- Element Separation (AREA)
- Physical Vapour Deposition (AREA)
- Semiconductor Memories (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明はトレンチ構造を有する半導体基板のトレンチ
側壁へのドーピングの均一性を高めたイオン注入方法及
び本方法を用いた半導体装置の製造方法に関するもので
ある。
側壁へのドーピングの均一性を高めたイオン注入方法及
び本方法を用いた半導体装置の製造方法に関するもので
ある。
従来の技術 従来、トレンチのイオン注入ではイオンビームをウェ
ーハの面内を走査しウェーハの垂線方向に対してこのビ
ームを傾けた状態で連続回転する方法か、または間欠回
転ステップイオン注入においてステップで回転する方法
によって様々な方向を向いているトレンチ側壁に均一に
ドーピングする方法を行っている。しかしこれらの方法
において問題（角度の誤差）が生じる。後者の方法につ
いて本発明者等がアイ・イー・イー・イー トランザク
ション オン エレクトロン デバイセズ（IEEE Trans
action on Electron Devices）vol.ED−34,No.2 p.356
1987年において報告している。以下、第７図を用いて従
来のトレンチ構造へのイオン注入における角度の誤差の
説明を行う。イオン注入装置は同図に示すようにビーム
ラインのある点において走査電極７によって静電的に走
査するために、ウェーハ１内における角度に微妙な注入
角度分布が生じてしまう。そのためトレンチ側壁におい
て均一性を損なうことになってしまう。現在入手できる
普通のイオン注入装置ではこの角度が±３゜程度であ
る。この角度では、たとえば７゜で注入する場合にウェ
ーハの一端から他端において４゜から10゜の注入角度の
差を生じてしまう。そのために側壁において注入量がウ
ェーハの位置によって大きな差が生じてしまう。
ーハの面内を走査しウェーハの垂線方向に対してこのビ
ームを傾けた状態で連続回転する方法か、または間欠回
転ステップイオン注入においてステップで回転する方法
によって様々な方向を向いているトレンチ側壁に均一に
ドーピングする方法を行っている。しかしこれらの方法
において問題（角度の誤差）が生じる。後者の方法につ
いて本発明者等がアイ・イー・イー・イー トランザク
ション オン エレクトロン デバイセズ（IEEE Trans
action on Electron Devices）vol.ED−34,No.2 p.356
1987年において報告している。以下、第７図を用いて従
来のトレンチ構造へのイオン注入における角度の誤差の
説明を行う。イオン注入装置は同図に示すようにビーム
ラインのある点において走査電極７によって静電的に走
査するために、ウェーハ１内における角度に微妙な注入
角度分布が生じてしまう。そのためトレンチ側壁におい
て均一性を損なうことになってしまう。現在入手できる
普通のイオン注入装置ではこの角度が±３゜程度であ
る。この角度では、たとえば７゜で注入する場合にウェ
ーハの一端から他端において４゜から10゜の注入角度の
差を生じてしまう。そのために側壁において注入量がウ
ェーハの位置によって大きな差が生じてしまう。
発明が解決しようとする課題 しかしながら、従来のイオン注入方法では、中心部の
注入角度を７゜とし、基板１におけるトレンチ２の側壁
３と側壁５の角度をそれぞれ基板表面に対して４゜と10
゜とすると、角度による側壁への注入量の計算によって
中心部のトレンチの側壁に対して10゜と角度の側壁には
約1.42倍もの量が単純に多く注入されることになる。ま
た４゜の側壁には0.57倍の注入量になってしまう。一方
イオンビームの走査速度を走査している位置によって変
化させ得る装置が面内均一性を高める目的で市販されて
いる。このことについてはM.Sasaki等によってニューク
リア インステルメント アンド メソッド イン フ
ィジックス リサーチ（Nuclear Instrument and Metho
d in Physics Research B37/38（1989）p.469）におい
て報告されている。この方法はビームの拡がりによるビ
ーム密度の補正を行なう方法であり、ウェーハ全面に対
してのドーピングの均一性には有効であるが、角度に対
して高感度に影響を受けるトレンチ側壁への均一性に関
しては更に悪くなってしまう。また、完全に平行ビーム
をウェーハ全体に照射する方法が考えられているが、装
置の構造が複雑になり価格が著しく高価なものとなる。
そのためプロセスコストが高くなる。またたとえ平行ビ
ームをつくり出しても精度に限界があり±１゜以下にす
ることは極めて困難である。本発明は上述の問題点に鑑
みて為されたもので、ウェーハ全面にわたってトレンチ
側壁へ均一にイオンをドーピングできるイオン注入方法
を提供することを目的とする。
注入角度を７゜とし、基板１におけるトレンチ２の側壁
３と側壁５の角度をそれぞれ基板表面に対して４゜と10
゜とすると、角度による側壁への注入量の計算によって
中心部のトレンチの側壁に対して10゜と角度の側壁には
約1.42倍もの量が単純に多く注入されることになる。ま
た４゜の側壁には0.57倍の注入量になってしまう。一方
イオンビームの走査速度を走査している位置によって変
化させ得る装置が面内均一性を高める目的で市販されて
いる。このことについてはM.Sasaki等によってニューク
リア インステルメント アンド メソッド イン フ
ィジックス リサーチ（Nuclear Instrument and Metho
d in Physics Research B37/38（1989）p.469）におい
て報告されている。この方法はビームの拡がりによるビ
ーム密度の補正を行なう方法であり、ウェーハ全面に対
してのドーピングの均一性には有効であるが、角度に対
して高感度に影響を受けるトレンチ側壁への均一性に関
しては更に悪くなってしまう。また、完全に平行ビーム
をウェーハ全体に照射する方法が考えられているが、装
置の構造が複雑になり価格が著しく高価なものとなる。
そのためプロセスコストが高くなる。またたとえ平行ビ
ームをつくり出しても精度に限界があり±１゜以下にす
ることは極めて困難である。本発明は上述の問題点に鑑
みて為されたもので、ウェーハ全面にわたってトレンチ
側壁へ均一にイオンをドーピングできるイオン注入方法
を提供することを目的とする。
課題を解決するための手段 本発明は上述の課題を解決するため、注入角度誤差を
持つイオン注入装置を用いてトレンチ構造へ注入する場
合に、ウェーハの位置によってイオンビームのウェーハ
面上の走査速度を変化することによってウェーハ面内の
トレンチ側壁中に同程度のドーピングを行うイオン注入
方法である。すなわち本発明は、半導体基板の表面に形
成されたトレンチ側壁にイオンビームと前記側壁の間に
角度をつけて回転あるいは間欠回転ステップイオン注入
によって不純物をドーピングする場合において、前記半
導体基板面内にイオンビームを走査する速度を前記半導
体基板面をビームに対して傾けた位置におけるビーム照
射位置のビームの川上側から近い位置と遠い位置におい
て遠い位置の方が近い位置に比べて遅くなるように変化
させるため、イオン注入角度がθのときにビームの走査
により生ずる角度誤差がα（中心からの距離によって変
化する角度）である場合に、θ＋αの位置のビーム走査
速度を、θの角度で平面に対して均一に注入されるビー
ム走査速度にsin（θ＋α）/sinθを乗じた走査速度と
することにより前記トレンチ側壁のイオン注入量を均一
とすることを特徴とするイオン注入方法である。
持つイオン注入装置を用いてトレンチ構造へ注入する場
合に、ウェーハの位置によってイオンビームのウェーハ
面上の走査速度を変化することによってウェーハ面内の
トレンチ側壁中に同程度のドーピングを行うイオン注入
方法である。すなわち本発明は、半導体基板の表面に形
成されたトレンチ側壁にイオンビームと前記側壁の間に
角度をつけて回転あるいは間欠回転ステップイオン注入
によって不純物をドーピングする場合において、前記半
導体基板面内にイオンビームを走査する速度を前記半導
体基板面をビームに対して傾けた位置におけるビーム照
射位置のビームの川上側から近い位置と遠い位置におい
て遠い位置の方が近い位置に比べて遅くなるように変化
させるため、イオン注入角度がθのときにビームの走査
により生ずる角度誤差がα（中心からの距離によって変
化する角度）である場合に、θ＋αの位置のビーム走査
速度を、θの角度で平面に対して均一に注入されるビー
ム走査速度にsin（θ＋α）/sinθを乗じた走査速度と
することにより前記トレンチ側壁のイオン注入量を均一
とすることを特徴とするイオン注入方法である。
作用 本発明は上述の構成によって、イオンビームの走査速
度をウェーハの位置によって変化させることによりウェ
ーハ面内のトレンチ側壁中でのドーピング密度の均一性
を向上させることができる。
度をウェーハの位置によって変化させることによりウェ
ーハ面内のトレンチ側壁中でのドーピング密度の均一性
を向上させることができる。
実施例 第１図は本発明の一実施例における注入角度とイオン
ビームの関係を説明する概略図である。第１図におい
て、半導体基板（例えばシリコン基板）１にトレンチ２
が形成されている。センターのイオンビームに対して面
の法線がθの傾きに半導体基板１が配置されている。こ
のトレンチの上側のトレンチの上の側壁３と下側のトレ
ンチの上の側壁５にイオン注入されることになるが、こ
の場合に側壁３の法線方向からの角度つまり注入角度は
90゜−（θ＋α）となる。また側壁５に対しては90゜−
（θ−α）の注入角度にて注入されることになる。ここ
で注入量は面密度によって変化する。このことを第２図
を用いて説明する。面積Ｓのイオンビームが基板１に注
入角度θ１で入射した場合、基板に照射する面積はS/co
sθ１となる。注入ドーズ量は単位面積当りのイオン量
を示すために、ドーズ量はcosθ１になる。つまり、θ
の角度の位置よりトレンチ側壁に対してはsin（θ＋
α）/sinθの比率にて単純に注入量が変化する。そこで
イオンビームの走査する速度をこの逆数でもって変化さ
せることにより、すべての面内の側壁において平面密度
を均一にドーピングすることが可能となる。第３図にお
いてウェーハ面内のビーム走査方法を示す。同図におい
て、上部の速度をＳ（θ＋α）にて角度αに従って変化
させる。第４図においてこの角度αと走査速度Ｓ（θ＋
α）の補正係数の関係を７゜と４゜（θの値）注入の場
合において示す。この注入の補正を行う方法は第３図に
示した走査方法のように静電的にビーム走査を行う時の
走査のための三角波を第４図に示す角度における補正量
に従って変化させることにより実現することができる。
また表面にすれすれのイオン注入では表面反射が生じて
注入量が低下する現象があるが、この反射による補正を
加えることによってより精密なイオン注入が可能とな
る。さらには注入角度の微妙な拡がりに対する注入量の
誤差に対しても走査速度の補正も併せて行うことにより
さらに精度の向上を図ることができる。つまり第５図を
用いて説明すると、イオンビームに対して図の法線がθ
の傾きに基板１が配置されている図の様な角度の位置に
おいては、反射による走査速度補正関数ｇ（θ＋α）、
角度による側壁への速度補正関数Ｓ（θ＋α）、ビーム
拡がりによる走査速度補正関数ｆ（θ＋α,r）の３つを
乗じた速度にて補正を加えて補正係数を決定する。本発
明を用いて作成したダイナミックRAM用のトレンチキャ
パシタの構造を第６図を用いて示す。Ｐ基板１内部にト
レンチ８を形成してそのトレンチ８の４側壁に砒素を加
速エネルギー80keVドーズ量２×10-14cm-2注入角度７゜
の条件で本発明の方法を用いてイオン注入し、n+領域９
を形成する。その後、例えばSiO2/Si3N4/SiO2からなる1
0nm厚の誘電体膜10を介してポリシリコンプレート11を
埋め込み、誘電体膜10をn+領域９及び多結晶電極11によ
ってはさんだ構造のキャパシタを形成する。n+領域９と
ポリシリコンプレート11との間の容量電圧特性によって
n+注入層９の電気特性を評価する。その結果、キャパシ
タにおけるノード９が空乏化する電圧の６インチウェー
ハでの分布が、１σにおいて従来技術における約10％か
ら２％まで改善することができる。以下、本方法を実デ
バイスへ用いた２つの使用例の工程について、第８図，
第９図を用いて説明を行なう。第８図に第６図に示すキ
ャパシタをダイナミックRAM（Randam Access Memory）
に用いた場合の工程断面図を示す。工程（ａ）において
酸化膜13と基板１に深いトレンチ２を形成し、Asのイオ
ンビーム12を回転イオン注入あるいは間欠回転ステップ
イオン注入を用いた本発明の方法を用いてトレンチ２の
側壁５にイオン注入する。それによってn+ドーピング層
９を形成する。工程（ｂ）において例えばSiO2/Si3N4/S
iO2からなるキャパシタ誘電体膜10を形成した後に、ポ
リシリコン電極11を堆積する。その後、ポリシリコン電
極11にリンを拡散導入し、エッチバックを行ない、表面
を平坦にする。工程（ｃ）にて、トランスファーゲート
のn+層14,15とワード線16を形成する。保護酸化膜20を
形成してコンタクト部19をエッチング形成後、ビット線
18の配線を行なうことによってダイナミックRAMの基本
的な構成部を作成する。本発明の方法により大口径ウェ
ーハ面内のトレンチ２の側壁５においてAsのドーピング
密度の均一性が改善され、ダイナミックRAMの容量値の
バラツキが少なくなり、製造歩留りの向上につながる。
次は、第９図に本方法を用いてトレンチ分離を形成した
ときの工程断面図を示す。工程（ａ）において基板１
に、比較的浅いトレンチ２を形成し、ボロンイオンビー
ム21を回転イオン注入あるいは間欠回転ステップイオン
注入を用いた本発明の方法でトレンチ２の側壁５にイオ
ン注入することによってP+層22をP-基板１に作る。工程
（ｂ）において、LPCVD（Low Pressure Chemical vapou
r Deposition）法により、SiO2膜を堆積する。そしてエ
ッチバック法を用いて平坦に埋め込み分離領域23とす
る。工程（ｃ）において、ゲート16、ソース14、ドレイ
ン15を形成した後に保護酸化膜20を堆積してソース・ド
レインのコンタクト部を形成して電極配線24の形成を行
ない、ｎ−MOSトランジスタの形成を行なう。本発明の
方法により大口径ウェーハ面内のボロンとドーピング密
度の均一性が改善され、狭チャネル効果によるトランジ
スタのしきい値電圧ＶΥのバラツキが少なくなる。な
お、本実施例では半導体基板としてシリコン基板を用い
たが、GaAs系、InP系等の化合物半導体を用いることが
できることは言うまでもない。
ビームの関係を説明する概略図である。第１図におい
て、半導体基板（例えばシリコン基板）１にトレンチ２
が形成されている。センターのイオンビームに対して面
の法線がθの傾きに半導体基板１が配置されている。こ
のトレンチの上側のトレンチの上の側壁３と下側のトレ
ンチの上の側壁５にイオン注入されることになるが、こ
の場合に側壁３の法線方向からの角度つまり注入角度は
90゜−（θ＋α）となる。また側壁５に対しては90゜−
（θ−α）の注入角度にて注入されることになる。ここ
で注入量は面密度によって変化する。このことを第２図
を用いて説明する。面積Ｓのイオンビームが基板１に注
入角度θ１で入射した場合、基板に照射する面積はS/co
sθ１となる。注入ドーズ量は単位面積当りのイオン量
を示すために、ドーズ量はcosθ１になる。つまり、θ
の角度の位置よりトレンチ側壁に対してはsin（θ＋
α）/sinθの比率にて単純に注入量が変化する。そこで
イオンビームの走査する速度をこの逆数でもって変化さ
せることにより、すべての面内の側壁において平面密度
を均一にドーピングすることが可能となる。第３図にお
いてウェーハ面内のビーム走査方法を示す。同図におい
て、上部の速度をＳ（θ＋α）にて角度αに従って変化
させる。第４図においてこの角度αと走査速度Ｓ（θ＋
α）の補正係数の関係を７゜と４゜（θの値）注入の場
合において示す。この注入の補正を行う方法は第３図に
示した走査方法のように静電的にビーム走査を行う時の
走査のための三角波を第４図に示す角度における補正量
に従って変化させることにより実現することができる。
また表面にすれすれのイオン注入では表面反射が生じて
注入量が低下する現象があるが、この反射による補正を
加えることによってより精密なイオン注入が可能とな
る。さらには注入角度の微妙な拡がりに対する注入量の
誤差に対しても走査速度の補正も併せて行うことにより
さらに精度の向上を図ることができる。つまり第５図を
用いて説明すると、イオンビームに対して図の法線がθ
の傾きに基板１が配置されている図の様な角度の位置に
おいては、反射による走査速度補正関数ｇ（θ＋α）、
角度による側壁への速度補正関数Ｓ（θ＋α）、ビーム
拡がりによる走査速度補正関数ｆ（θ＋α,r）の３つを
乗じた速度にて補正を加えて補正係数を決定する。本発
明を用いて作成したダイナミックRAM用のトレンチキャ
パシタの構造を第６図を用いて示す。Ｐ基板１内部にト
レンチ８を形成してそのトレンチ８の４側壁に砒素を加
速エネルギー80keVドーズ量２×10-14cm-2注入角度７゜
の条件で本発明の方法を用いてイオン注入し、n+領域９
を形成する。その後、例えばSiO2/Si3N4/SiO2からなる1
0nm厚の誘電体膜10を介してポリシリコンプレート11を
埋め込み、誘電体膜10をn+領域９及び多結晶電極11によ
ってはさんだ構造のキャパシタを形成する。n+領域９と
ポリシリコンプレート11との間の容量電圧特性によって
n+注入層９の電気特性を評価する。その結果、キャパシ
タにおけるノード９が空乏化する電圧の６インチウェー
ハでの分布が、１σにおいて従来技術における約10％か
ら２％まで改善することができる。以下、本方法を実デ
バイスへ用いた２つの使用例の工程について、第８図，
第９図を用いて説明を行なう。第８図に第６図に示すキ
ャパシタをダイナミックRAM（Randam Access Memory）
に用いた場合の工程断面図を示す。工程（ａ）において
酸化膜13と基板１に深いトレンチ２を形成し、Asのイオ
ンビーム12を回転イオン注入あるいは間欠回転ステップ
イオン注入を用いた本発明の方法を用いてトレンチ２の
側壁５にイオン注入する。それによってn+ドーピング層
９を形成する。工程（ｂ）において例えばSiO2/Si3N4/S
iO2からなるキャパシタ誘電体膜10を形成した後に、ポ
リシリコン電極11を堆積する。その後、ポリシリコン電
極11にリンを拡散導入し、エッチバックを行ない、表面
を平坦にする。工程（ｃ）にて、トランスファーゲート
のn+層14,15とワード線16を形成する。保護酸化膜20を
形成してコンタクト部19をエッチング形成後、ビット線
18の配線を行なうことによってダイナミックRAMの基本
的な構成部を作成する。本発明の方法により大口径ウェ
ーハ面内のトレンチ２の側壁５においてAsのドーピング
密度の均一性が改善され、ダイナミックRAMの容量値の
バラツキが少なくなり、製造歩留りの向上につながる。
次は、第９図に本方法を用いてトレンチ分離を形成した
ときの工程断面図を示す。工程（ａ）において基板１
に、比較的浅いトレンチ２を形成し、ボロンイオンビー
ム21を回転イオン注入あるいは間欠回転ステップイオン
注入を用いた本発明の方法でトレンチ２の側壁５にイオ
ン注入することによってP+層22をP-基板１に作る。工程
（ｂ）において、LPCVD（Low Pressure Chemical vapou
r Deposition）法により、SiO2膜を堆積する。そしてエ
ッチバック法を用いて平坦に埋め込み分離領域23とす
る。工程（ｃ）において、ゲート16、ソース14、ドレイ
ン15を形成した後に保護酸化膜20を堆積してソース・ド
レインのコンタクト部を形成して電極配線24の形成を行
ない、ｎ−MOSトランジスタの形成を行なう。本発明の
方法により大口径ウェーハ面内のボロンとドーピング密
度の均一性が改善され、狭チャネル効果によるトランジ
スタのしきい値電圧ＶΥのバラツキが少なくなる。な
お、本実施例では半導体基板としてシリコン基板を用い
たが、GaAs系、InP系等の化合物半導体を用いることが
できることは言うまでもない。
発明の効果 以上の説明からい明らかなように、本発明はイオンビ
ームの走査速度をウェーハの位置によって変化させるこ
とにより、ウェーハ面内のトレンチ側壁中でのドーピン
グ密度の均一性を向上させることができる。
ームの走査速度をウェーハの位置によって変化させるこ
とにより、ウェーハ面内のトレンチ側壁中でのドーピン
グ密度の均一性を向上させることができる。
第１図は本発明の一実施例における注入角度とイオンビ
ームの関係を説明する概略図、第２図はイオン注入量と
面密度の関係を説明する概略図、第３図はウェーハ上に
ビームを走査するときの概略図、第４図はウェーハ上で
の注入角度と走査速度補正係数の関係を示す図、第５図
は角度誤差を示す概略図、第６図はトレンチキャパシタ
の構造を示す斜視図、第７図は角度７゜で角度誤差３゜
の場合における角度の誤差を示す図、第８図は、ダイナ
ミックRAMに用いたときの実施例の工程断面図、第９図
は、素子分離に用いたときの実施例の工程断面図であ
る。 １……半導体基板、２……トレンチ、3,5……注入され
る側壁、７……走査電極、８……トレンチ、９……n+領
域、10……ポリシリコンプレート。
ームの関係を説明する概略図、第２図はイオン注入量と
面密度の関係を説明する概略図、第３図はウェーハ上に
ビームを走査するときの概略図、第４図はウェーハ上で
の注入角度と走査速度補正係数の関係を示す図、第５図
は角度誤差を示す概略図、第６図はトレンチキャパシタ
の構造を示す斜視図、第７図は角度７゜で角度誤差３゜
の場合における角度の誤差を示す図、第８図は、ダイナ
ミックRAMに用いたときの実施例の工程断面図、第９図
は、素子分離に用いたときの実施例の工程断面図であ
る。 １……半導体基板、２……トレンチ、3,5……注入され
る側壁、７……走査電極、８……トレンチ、９……n+領
域、10……ポリシリコンプレート。
Claims (3)
- 【請求項１】半導体基板の表面に形成されたトレンチ側
壁にイオンビームと前記側壁の間に角度をつけて回転あ
るいは間欠回転ステップイオン注入によって不純物をド
ーピングする場合において、前記半導体基板面内にイオ
ンビームを走査する速度を前記半導体基板面をビームに
対して傾けた位置におけるビーム照射位置のビームの川
上側から近い位置と遠い位置において遠い位置の方が近
い位置に比べて遅くなるように変化させるため、イオン
注入角度がθのときにビームの走査により生ずる角度誤
差がα（中心からの距離によって変化する角度）である
場合に、θ＋αの位置のビームの走査速度を、θの角度
で平面に対して均一に注入されるビーム走査速度にsin
（θ＋α）/sinθを乗じた走査速度とすることにより前
記トレンチ側壁のイオン注入量を均一とすることを特徴
とするイオン注入方法。 - 【請求項２】半導体基板にトレンチを形成する工程と、 そのトレンチ側壁にイオンビームと前記側壁の間に角度
をつけて回転あるいは間欠回転ステップイオン注入によ
って不純物をドーピングする場合において、前記半導体
基板面内にイオンビームを走査する速度を前記半導体基
板面をビームに対して傾けた位置におけるビーム照射位
置のビームの川上側から近い位置と遠い位置において遠
い位置の方が近い位置に比べて遅くなるように変化させ
るため、イオン注入角度がθのときにビームの走査によ
り生ずる角度誤差がα（中心からの距離によって変化す
る角度）である場合に、θ＋αの位置のビームの走査速
度を、θの角度で平面に対して均一に注入されるビーム
走査速度にsin（θ＋α）/sinθを乗じた走査速度と
し、この走査速度でイオン注入してトレンチ側壁にドー
ピング層を形成することにより前記トレンチ側壁のイオ
ン注入量を均一とするドーピング層を形成する工程と、 そのドーピング層表面に薄い誘電体膜を形成し、多結晶
膜を電極として埋め込み形成する工程と を備えたことを特徴とする半導体装置の製造方法。 - 【請求項３】半導体基板にトレンチを形成する工程と、 そのトレンチ側壁にイオンビームと前記側壁の間に角度
をつけて回転あるいは間欠回転ステップイオン注入によ
って不純物をドーピングする場合において、前記半導体
基板面内にイオンビームを走査する速度を前記半導体基
板面をビームに対して傾けた位置におけるビーム照射位
置のビームの川上側から近い位置と遠い位置において遠
い位置の方が近い位置に比べて遅くなるように変化させ
るため、イオン注入角度がθのときにビームの走査によ
り生ずる角度誤差がα（中心からの距離によって変化す
る角度）である場合に、θ＋αの位置のビームの走査速
度を、θの角度で平面に対して均一に注入されるビーム
走査速度にsin（θ＋α）/sinθを乗じた走査速度と
し、この走査速度でイオン注入することにより前記トレ
ンチ側壁のイオン注入量を均一とする工程と、 前記トレンチ部に誘電体膜を含む膜を用いて埋め込み素
子分離部を形成する工程と を備えたことを特徴とする半導体装置の製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17011489 | 1989-06-30 | ||
| JP1-170114 | 1989-06-30 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0387023A JPH0387023A (ja) | 1991-04-11 |
| JPH0834194B2 true JPH0834194B2 (ja) | 1996-03-29 |
Family
ID=15898900
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2061444A Expired - Lifetime JPH0834194B2 (ja) | 1989-06-30 | 1990-03-13 | イオン注入方法及び本方法を用いた半導体装置の製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5013673A (ja) |
| JP (1) | JPH0834194B2 (ja) |
| KR (1) | KR940008560B1 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5334547A (en) * | 1988-12-27 | 1994-08-02 | Nec Corporation | Method of manufacturing a semiconductor memory having an increased cell capacitance in a restricted cell area |
| US5858845A (en) * | 1994-09-27 | 1999-01-12 | Micron Technology, Inc. | Electrically conductive substrate interconnect continuity region and method of forming same with an angled implant |
| US5378641A (en) * | 1993-02-22 | 1995-01-03 | Micron Semiconductor, Inc. | Electrically conductive substrate interconnect continuity region and method of forming same with an angled implant |
| US5668018A (en) * | 1995-06-07 | 1997-09-16 | International Business Machines Corporation | Method for defining a region on a wall of a semiconductor structure |
| US5767000A (en) * | 1996-06-05 | 1998-06-16 | Advanced Micro Devices, Inc. | Method of manufacturing subfield conductive layer |
| US5960276A (en) * | 1998-09-28 | 1999-09-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Using an extra boron implant to improve the NMOS reverse narrow width effect in shallow trench isolation process |
| US6265279B1 (en) * | 1999-09-24 | 2001-07-24 | Infineon Technologies Ag | Method for fabricating a trench capacitor |
| US6677599B2 (en) * | 2000-03-27 | 2004-01-13 | Applied Materials, Inc. | System and method for uniformly implanting a wafer with an ion beam |
| JP4735791B2 (ja) * | 2001-07-23 | 2011-07-27 | 株式会社パロマ | 全一次空気式バーナ |
| US6756303B1 (en) * | 2002-07-31 | 2004-06-29 | Advanced Micro Devices, Inc. | Diffusion barrier and method for its production |
| JP2005064033A (ja) * | 2003-08-12 | 2005-03-10 | Fujio Masuoka | 半導体基板へのイオン注入方法 |
| US7387942B2 (en) * | 2003-12-09 | 2008-06-17 | Promos Technologies Inc. | Substrate isolation in integrated circuits |
| US7868305B2 (en) * | 2005-03-16 | 2011-01-11 | Varian Semiconductor Equipment Associates, Inc. | Technique for ion beam angle spread control |
| US7394078B2 (en) * | 2005-03-16 | 2008-07-01 | Varian Semiconductor Equipment Associates, Inc. | Technique for ion beam angle spread control for advanced applications |
| US7348576B2 (en) | 2005-03-16 | 2008-03-25 | Varian Semiconductor Equipment Associates, Inc. | Technique for ion beam angle process control |
| KR100671159B1 (ko) * | 2005-08-25 | 2007-01-17 | 동부일렉트로닉스 주식회사 | 디스크방식 임플란트 공정에서 이온빔에 대한 반도체웨이퍼의 배치 방법 |
| FR2905522B1 (fr) * | 2006-08-31 | 2008-12-19 | St Microelectronics Sa | Resistance integree tridimensionnelle |
| US20090001481A1 (en) * | 2007-06-26 | 2009-01-01 | Ethan Harrison Cannon | Digital circuits having additional capacitors for additional stability |
| DE102007035251B3 (de) * | 2007-07-27 | 2008-08-28 | X-Fab Semiconductor Foundries Ag | Verfahren zur Herstellung von Isolationsgräben mit unterschiedlichen Seitenwanddotierungen |
| JP6118458B1 (ja) * | 2015-10-02 | 2017-04-19 | キヤノンアネルバ株式会社 | イオンビームエッチング方法およびイオンビームエッチング装置 |
| DE102019110922A1 (de) | 2019-04-26 | 2020-10-29 | X-Fab Semiconductor Foundries Gmbh | Grabenisolationsstruktur mit vergrößerter elektrisch leitender Seitenwand |
Family Cites Families (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IE39611B1 (en) * | 1973-08-14 | 1978-11-22 | Siemens Ag | Improvements in or relating to two-phase charge coupled devices |
| DE2341154C2 (de) * | 1973-08-14 | 1975-06-26 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Herstellung einer Zweiphasen-Ladungsverschiebeanordnung |
| JPS5272585A (en) * | 1975-12-15 | 1977-06-17 | Toshiba Corp | Production of semiconductor device |
| JPS5353974A (en) * | 1976-10-27 | 1978-05-16 | Cho Lsi Gijutsu Kenkyu Kumiai | Method of implanting ion and device therefor |
| US4437226A (en) * | 1981-03-02 | 1984-03-20 | Rockwell International Corporation | Process for producing NPN type lateral transistor with minimal substrate operation interference |
| JPS5868073A (ja) * | 1981-10-19 | 1983-04-22 | Canon Inc | 複写装置 |
| US4525919A (en) * | 1982-06-16 | 1985-07-02 | Raytheon Company | Forming sub-micron electrodes by oblique deposition |
| JPS6118167A (ja) * | 1984-07-04 | 1986-01-27 | Hitachi Ltd | 半導体装置 |
| US4824793A (en) * | 1984-09-27 | 1989-04-25 | Texas Instruments Incorporated | Method of making DRAM cell with trench capacitor |
| JPS61202426A (ja) * | 1985-03-05 | 1986-09-08 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
| NL8502765A (nl) * | 1985-10-10 | 1987-05-04 | Philips Nv | Werkwijze ter vervaardiging van een halfgeleiderinrichting. |
| JPS62274621A (ja) * | 1986-05-22 | 1987-11-28 | Mitsubishi Electric Corp | イオン注入方法 |
| JP2537492B2 (ja) * | 1986-06-05 | 1996-09-25 | 東京エレクトロン 株式会社 | イオン注入装置 |
| JPS6421919A (en) * | 1987-07-16 | 1989-01-25 | Nec Corp | Manufacture of semiconductor device |
| JPH0234939A (ja) * | 1988-07-25 | 1990-02-05 | Fujitsu Ltd | 半導体装置の製造方法 |
-
1990
- 1990-03-13 JP JP2061444A patent/JPH0834194B2/ja not_active Expired - Lifetime
- 1990-06-26 US US07/543,311 patent/US5013673A/en not_active Expired - Fee Related
- 1990-06-30 KR KR1019900009845A patent/KR940008560B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0387023A (ja) | 1991-04-11 |
| KR910001913A (ko) | 1991-01-31 |
| KR940008560B1 (ko) | 1994-09-24 |
| US5013673A (en) | 1991-05-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0834194B2 (ja) | イオン注入方法及び本方法を用いた半導体装置の製造方法 | |
| US4116720A (en) | Method of making a V-MOS field effect transistor for a dynamic memory cell having improved capacitance | |
| US5629226A (en) | Method of manufacturing a buried plate type DRAM having a widened trench structure | |
| CA1092253A (en) | Field effect transistors and fabrication of integrated circuits containing the transistors | |
| US5223445A (en) | Large angle ion implantation method | |
| US5218221A (en) | Semiconductor device and manufacturing method thereof | |
| US4918027A (en) | Method of fabricating semiconductor device | |
| US4144101A (en) | Process for providing self-aligned doping regions by ion-implantation and lift-off | |
| JPH0888328A (ja) | 縦形電界効果トランジスタおよびこれを用いたスタティックランダムアクセスメモリセル | |
| JPH11503876A (ja) | 固定メモリセル装置及びその製造方法 | |
| US6440825B1 (en) | Method of controlling outdiffusion in a doped three-dimensional film | |
| EP0198446B1 (en) | Semiconductor device with short-length electrode and fabrication process therefor | |
| US6232189B1 (en) | Manufacturing method of semiconductor device | |
| US4225879A (en) | V-MOS Field effect transistor for a dynamic memory cell having improved capacitance | |
| JP2912823B2 (ja) | ダイナミックｒａｍセルの製造方法 | |
| US20200279852A1 (en) | Device structure for forming semiconductor device having angled contacts | |
| JPH04155932A (ja) | 半導体装置の製造方法 | |
| CN114121617A (zh) | 一种短沟道场效应管及其制作方法 | |
| JPH05129217A (ja) | 半導体装置の製造方法 | |
| JP2537180B2 (ja) | 半導体装置の製造方法 | |
| KR930005738B1 (ko) | Mist형 다이나믹 랜덤 액세스 메모리셀 및 그의 제조방법 | |
| JP2672124B2 (ja) | Ｍｏｓトランジスタの作成方法 | |
| US20240121937A1 (en) | Bottom contact formation for 4f2 vertical dram | |
| CN114335188A (zh) | 一种小尺寸的存储器件结构及其制备方法 | |
| JPS63156318A (ja) | 荷電ビ−ムの照射方法 |