DE3128629A1 - Rueckaetzverfahren fuer integrierte schaltkreise - Google Patents
Rueckaetzverfahren fuer integrierte schaltkreiseInfo
- Publication number
- DE3128629A1 DE3128629A1 DE19813128629 DE3128629A DE3128629A1 DE 3128629 A1 DE3128629 A1 DE 3128629A1 DE 19813128629 DE19813128629 DE 19813128629 DE 3128629 A DE3128629 A DE 3128629A DE 3128629 A1 DE3128629 A1 DE 3128629A1
- Authority
- DE
- Germany
- Prior art keywords
- etched
- layer
- silicon
- back area
- silicon dioxide
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
- 238000000034 method Methods 0.000 title claims description 46
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 81
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 51
- 229910052710 silicon Inorganic materials 0.000 claims description 51
- 239000010703 silicon Substances 0.000 claims description 51
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 47
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 47
- 235000012239 silicon dioxide Nutrition 0.000 claims description 40
- 239000000377 silicon dioxide Substances 0.000 claims description 40
- 239000000463 material Substances 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 16
- 229920005591 polysilicon Polymers 0.000 claims description 16
- 238000004519 manufacturing process Methods 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000002019 doping agent Substances 0.000 claims description 6
- 238000009388 chemical precipitation Methods 0.000 claims 1
- 238000009792 diffusion process Methods 0.000 claims 1
- 239000000758 substrate Substances 0.000 description 7
- 150000004767 nitrides Chemical class 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 239000011248 coating agent Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000002955 isolation Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000013589 supplement Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/28008—Making conductor-insulator-semiconductor electrodes
- H01L21/28017—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon
- H01L21/28026—Making conductor-insulator-semiconductor electrodes the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H01L21/28123—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects
- H01L21/2815—Lithography-related aspects, e.g. sub-lithography lengths; Isolation-related aspects, e.g. to solve problems arising at the crossing with the side of the device isolation; Planarisation aspects part or whole of the electrode is a sidewall spacer or made by a similar technique, e.g. transformation under mask, plating
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/947—Subphotolithographic processing
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Weting (AREA)
Description
γ> » ο
Patentanwälte · European Patent Attorneys
München
D32 P2 D
DATA GENERAL CORPORATION
Westboro, Mass., USA
Westboro, Mass., USA
Rückätzverfahren für integrierte
Schaltkreise
Schaltkreise
Priorität: 21. Juli 1981 - USA - Serial No. 170 833
3Ί28629
Beschreibung
Rückä'tzverfahren für integrierte Schaltkreise
Es gibt grundsätzlich zwei bekannte Verfahren, die es ermöglichen,
Elemente integrierter Schaltkreise elektrisch gegeneinander zu isolieren, wenn sich diese Elemente auf einem
Siliziumplä'ttchen befinden, und zwar die Isolierung durch
Obergangszonen und durch ein "isoplanares" Oxid; das
letztere Verfahren ist in der US-PS 3 648 125 beschrieben. Allerdings ergibt sich bei der Isolation mit Hilfe eines
isoplanaren Oxids der Nachteil, daß die kl einstmögliche
Breite der Isolationsbereiche auf die kleinste auflösbare Zeilenbreite begrenzt ist, die sich bei dem photolithographischen
Verfahren ergibt, mittels dessen diese isoplanaren Vorrichtungen
hergestellt werden. Wie in einer gleichzeitigen
Patentanmeldung (Vertreterakte D32 Pl D)beschrieben, ist es
dann, wenn die isolierenden Nuten zu große Abmessungen haben, schwierig, den betreffenden Bereich durch Oxidieren der Nuten
auszufüllen, denn hierbei würde man Temperaturen benötigen, die zu einer erheblichen Beschädigung der isoplanaren
Elemente führen würden, sofern die Halbleiteranordnungen nicht so modifiziert würden,daß die Wirkungen
hoher Temperaturen verringert werden.
Gemäß .der genannten Patentanmeldung wird das Problem
des Füllens der Isoliernuten, das erwünscht ist, um elektrische Verbindungen zu dem integrierten Schaltkreis herzustellen,
durch die Verwendung eines elektrisch isolierenden Harzes gelöst, das sich auf den Siliziumkörper bei einer
Temperatur aufbringen läßt, die erheblich niedriger ist als die zur Erzeugung von Siliziumoxid erforderliche Temperatur.
Es wurde für zweckmäßig gehalten f als Harz vorzugsweise
ein Polyimid zu verwenden. Gemäß der vorliegenden Erfindung
wurde jedoch erkannt, daß sich das Isolationsproblem alternativ dadurch lösen läßt, daß man in den Halbleiterkörper
Nuten einätzt, die eine so geringe Breite haben, daß das Wachstum des Oxids auf den Wänden der Nuten es nicht erforderlich
machen würde, den integrierten Schaltkreis während einer längeren Zeit hohen Temperaturen auszusetzen. Bis
jetzt war es jedoch unmöglich, Nuten von so geringer Breite herzustellen, da sich infolge der Anwendung des photolithographischen Verfahrens Beschränkungen ergeben.
Das photolithographische Verfahren wird ferner angewendet, um elektrische Vorrichtungen von relativ geringer Breite
herzustellen. Als Beispiele für derartige Vorrichtungen seien Widerstände genannt, ferner Dioden und Gate-Elemente für
Siliziumgate-MOSFET-Transistoren, wie sie in integrierten
Schaltkreisen Verwendung finden. Man erkannte, daß es eine Verkleinerung der Abmessungen der Gate-Elemente ermöglichen
würde, eine größere Anzahl von aktiven Elementen auf einem
einzigen Siliziumchip unterzubringen, so daß sich eine Verringerung der Gesamtkosten des integrierten Schaltkreises
erzielen läßt. Ferner führt die Verkleinerung des Flächen- . inhalts zu einer Verringerung der parasitären Kapazität und
damit zu einer Verkürzung der Mindestansprechzeiten der integrierten Schaltungselemente. Wenn es möglich wäre, Gate-Elemente
für Siliziumgate-Transistoren herzustellen, die kürzere Kanäle aufweisen, würden außerdem die MOS-Transistoren
bei niedrigeren Schwellenspannungen mit einer außergewöhnlichen Geschwindigkeit arbeiten.
Wie erwähnt, lassen sich die gewünschten Ergebnisse unter Anwendung der üblichen photolithographischen Verfahren nicht
erreichen. Unter optimalen Bedingungen, d.h. bei der Verwendung von UV-Licht und negativem PhotoTack» beträgt die
geringste auflösbare Breite einer Linie bei der Photolithographie annähernd 4 Mikrometer (40 000 A*). Bei der
Verwendung eines positiven Photolack . läßt sich dieses Minimum bis in den Bereich von 2 bis 3 Mikrometer hinein
verkleinern. In neuerer Zeit ist es mit Hilfe der Elektronenstrahl-Photolithographie
möglich geworden, Linien mit einer kleinsten Breite von 1 Mikrometer zu erzeugen.
Wie in der US-PS 3 648 125 ferner erläutert, ergibt sich bei der Verwendung von Photolack als Maskenmaterial der
weitere Nachteil, daß in dem lichtempfindlichen Material sehr feine Löcher" entstehen, die zu verschiedenen unannehmbaren
Wirkungen führen können, deren Art jeweils davon abhängt » wo die feinen Löcher bei dem integrierten Schaltkreis
entstehen.
Der Erfindung liegt nunmehr die Aufgabe zugrunde, Mittel anzugeben, die es ermöglichen, aktive Elemente eines integrierten
Schaltkreises elektrisch gegeneinander zu isolieren, ohne daß die vorstehend genannten Nachteile auftreten.
Ferner soll ein Verfahren zum Herstellen elektrischer Vorrichtungen von geringer Breite angegeben werden.
Weiterhin soll es durch die Erfindung ermöglicht werden, isolierende Bereiche zu erzeugen, deren Breite geringer ist
als die mit Hilfe der bekannten Photolithographie erzielbare. Weiterhin soll ein Mittel zum Herstellen isolierender
Bereiche angegeben werden, deren Breite etwa 1000 bis 20 0.00 A*
beträgt. Schließlich soll es die Erfindung ermöglichen, Gate-Elemente für Siliziumgate-Transistoren herzustellen, die mit
einer außergewöhnlich hohen Geschwindigkeit arbeiten, da kurze Kanäle und geringe Kapazitäten vorhanden sind.
Ausführungsbeispiele der Erfindung werden im folgenden
anhand schematischer Zeichnungen näher erläutert. Es zeigen:
Fig. 1 bis 8 jeweils in einem Querschnitt einen der Arbeitsschritte des erfindungsgemäßen Verfahrens; und
Fig. 9 bis 13B jeweils in einem Querschnitt einen Arbeitsschritt
eines erfindungsgemäßen Verfahrens zum Herstellen eines Siliziumgate-MOSFET-Transistors.
Erfindungsgemäß ist die genannte Aufgabe, ein Verfahren zu
schaffen, das es ermöglicht, in einem Material einen schmalen Spalt zu erzeugen, durch ein Verfahren gelöst, das die nachstehenden
Arbeitsschritte umfaßt:
A. Erzeugen einer ersten Abdeckschicht auf dem Material;
B. Erzeugen einer zweiten Abdeckschicht auf der ersten Abdeckschicht;
C. Erzeugen eines rückgeätzten Bereichs durch teilweises. Rückä'tzen der ersten Abdeckschicht unter4 der zweiten
Abdeckschicht;
D. Im wesentlichen vollständiges Füllen des rückgeätzten
Bereichs-.mit einer Abdeckschicht zum Abdecken des genannten
Materials unterhalb des rückgeätzten Bereichs;
E. Erzeugen einer dritten Abdeckschicht auf dem genannten
Material, das vorher nicht von der ersten Abdeckschicht oder dem rückgeätzten Bereich überdeckt war;
F. Entfernen der zweiten Abdeckschicht und der genannten weiteren Abdeckschicht innerhalb des rückgeätzten Bereichs;
und
G. Erzeugen eines. Spaltes in dem Material zwischen der
ersten und der dritten Abdeckschicht.
Die Anwendung der vorstehend aufgeführten Arbeitsschritte ermöglicht
es, ein Material, z.B. ein Halbleitersubstrat, mit einem äußerst schmalen Spalt zu versehen, ohne daß Rücksicht
auf die sich bei dem gebräuchlichen photo!ithographisehen Verfahren ergebenden Einschränkungen genommen zu werden
braucht. Es liegt auf der Hand, daß bei der
Anwendung dieser Arbeitsschritte die Breite des schmalen
Spaltes eine direkte Funktion des Ausmaßes der Rückätzung ist. Das gleiche Verfahren zum Erzeugen eines rückgeätzten
Bereichs und zum nachträglichen Füllen dieses Bereichs mit einem noch zu bezeichnenden Material läßt sich auch anwenden,
um auf einem Halbleiterkörper ein schmales Gate zu erzeugen, wenn z.B. ein MOS-Transistor hergestellt werden soll.
Genauer gesagt, wird ein solches schmales Gate in der nachstehend beschriebenen Weise hergestellt:
A. Erzeugen einer ersten Abdeckschicht auf dem Halbleiterkörper;
B. Erzeugen einer zweiten Abdeckschicht auf der ersten Abdeckschicht;
C. Erzeugen eines rückgeätzten Bereichs durch teilweises Rückätzen der ersten Abdeckschicht unter der zweiten
Abdeckschicht;
D. Im wesentlichen vollständiges Füllen des rückgeätzten
Bereichs mit einem ein schmales Gate bildenden Material ; und
E. Entfernen der ersten und der zweiten Abdeckschicht.
Im folgenden wird die Erfindung anhand von Fig. 1 bis 13B an einem Ausführungsbeispiel näher erläutert, wobei typische
Materialien genannt werden, mittels welcher innerhalb von Siliziurakörpern isolierende Bereiche und ein MOS-Transistor
hergestellt werden. Es sei jedoch bemerkt, daß diese Materialien nur genannt werden, um ein Beispiel zu geben, und
daß sich die Erfindung nicht auf die genannten Materialien beschränkt.
Der Einfachheit halber zeigt Fig. 1 ein Siliziumsubstrat 1, wobei keine aktiven Elemente dargestellt sind. Jedoch kann
das Siliziumsubstrat 1 vorher schon gemäß der US-PS 3 648
mit eindiffundiertem Material oder epitaxialen Schichten
versehen worden sein.
Auf dem Substrat bzw. der Schicht 1 wird eine Schicht 2 aus Siliziumdioxid gezüchtet, auf der eine Schicht 3 aus
Siliziumnitrid erzeugt wird. Bei der Herstellung der Anordnun nach Fig. 1 wyrde die Schicht aus Siliziumnitrid teil- *
weise weggeätzt, um einen Teil der Siliziumdioxidschicht
freizulegen. Das Siliziumnitrid kann mit Hilfe eines beliebigen bekannten Verfahrens entfernt werden, z.B. unter
Verwendung von Phosphorsäure zum Abwaschen von nicht maskierten Flächen.
Gemäß Fig. 2 kann man hierauf die Siliziumdioxidschicht 2
teilweise entfernen, m einen rUckgeätzten Bereich 5 zu
bilden. Das in Fig. 2 dargestellte Ausmaß des RUckätzens
entspricht letztendlich der Breite des isolierenden Bereichs während der nachfolgenden Herstellungsschritte.
Daher muß die Menge des Siliziumdioxids, die entfernt
wird, um die rUckgeätzte Zone 5 zu erzeugen, genau geregelt werden, damit es möglich ist, die Größe des
isolierenden Bereichs vorherzubestimmen und sie mit gleichbleibender Genauigkeit aufrechtzuerhalten. Es
hat sich gezeigt, daß eine maximale Regelmöglichkeit
besteht, wenn man die Vorrichtung während einer bestimmten Zeit einem gepufferten Oxidätzmittel aussetzt. Ein
typisches gepuffertes Ätzmittel besteht aus NH^F : HF;
es wurde festgestellt, daß bei Verdünnung dieses Ätzmittels
in einem Verhältnis 6 Teile NH4F auf 1 Teil HF sich der
Ätzvorgang mit einer Geschwindigkeit abspielt, die sich von einer Bedienungsperson leicht kontrollieren (oder
regeln) läßt.
Fig. 3 veranschaulicht die Wirkung mehrerer Arbeitsschritte.
Zunächst wird auf der Oberseite des Siliziumsubstrats 1 eine
Oxidschicht 6 gezüchtet, um eine Unterlage für das später
aufzubringende Siliziumnitrid vorzubereiten. Ein Niederschlagen von Siliziumnitrid auf blankem Silizium ist zu
vermeiden, da das Nitrid mit dem Silizium des Substrats reagiert. Nach der Erzeugung der Oxidschicht 6 wird ein
weiterer Überzug aus Siliziumnitrid in Form der dargestellten Schichten 4 und 7 aufgebracht, um die schon vorhandene
Siliziumnitridschicht 3 abzudecken und den rückgeätzten Bereich 5 auszufüllen. Bei der Anwendung der Erfindung ist
es zweckmäßig, alle freiliegenden Flächen des rückgeätzten Bereichs 5 mit einem Überzug zu versehen. Es wurde festgestellt,
daß es das Niederschlagen von Siliziumnitrid in Dampfform bei niedrigem Druck (LPCVD) auf vorteil hafte-Weise ermöglicht,
das Nitrid zwischen die einander nahe benachbarten Flächen zu bringen, welche den rückgeätzten Bereich 5 begrenzen.
Bei richtiger Beschichtung soll die Dicke des Siliziumnitrids innerhalb des rückgeätzten Bereichs 5 annähernd
dem Zweifachen der Dicke der Nitridschicht bei 4 und 7 entsprechen, so daß der geätzte Bereich von dem
Siliziumnitrid nahezu vollständig ausgefüllt wird.
Fig. 4 zeigt den nächsten Verfahrensschritt, bei dem Siliziumnitrid
von der Oberseite des Plättchens entfernt wird. Bei den schon beschriebenen Verfahrensschritten ist zu erkennen,
daß die Schichten 4 und 7 annähernd die gleiche Dicke haben und daß diese Schichten bis zu dieser Dicke
während des Ätzens des Siliziumnitrids entfernt werden. Das Ätzen kann auf beliebige bekannte Weise durchgeführt
werden, z.B. mit Hilfe von Phosphorsäure, wobei man eine Anordnung erhält, wie sie in Fig. 4 dargestellt ist. Es ist
ersichtlich, daß der Arbeitsschritt nach Fig. 4 dazu führt, daß der rückgeätzte Bereich 5 mit Siliziumnitrid 8 ausgefüllt
wird. Auf die Bedeutung dieses Füllens des rückgeätzten Bereichs wird weiter unten näher eingegangen.
Fig. 5 veranschaulicht die Erzeugung eines Siliziumdioxidbereichs 9 in dem Siliziumkörper 1. Dieser Arbeitsschritt
läßt sich mit Hilfe eines beliebigen bekannten Verfahrens
durchführen, z.B. mittels thermischer Oxidation. Da Siliziumdioxid
dort nicht wächst, wo das Plättchen mit Siliziumnitrid abgedeckt ist, ist das Wachstum des Siliziumdioxids
selektiv, so daß.ein solches Wachstum nur dort stattfindet, wo kein Siliziumnitrid niedergeschlagen
worden ist. Nachdem das Oxid gebildet worden ist, kann man das gesamte Siliciumnitrid entfernen,
so daß man den in Fig. 6 dargestellten Aufbau erhält. Hierbei entspricht die Breite des Bereichs IO der
Breite des rückgeätzten Bereichs 5. Somit kann man durch geeignete Wahl des Ausmaßes der RUckätzung
die Breite des Bereichs 10 vorherbestimmen.
Das in Fig. 6 dargestellte Gebilde kann dann einer Oxidätzung
unterzogen werden, wobei nur die Schicht 6 in dem Bereich 10 entfernt wird. Nachdem dies.geschehen ist, kann
man das Siliziumsubstrat ätzen, um eine Vertiefung oder Nut
11 zu erzeugen, wie es in Fig. 7 dargestellt ist. Wegen der relativ kleinen Abmessungen einer solchen Nut kann die Nut
mittels einer thermischen Oxidation vollständig gefüllt werden, so daß man die Anordnung nach Fig. 8 erhält, zu der
ein Körper 1 aus Silizium gehört, bei dem das Oxid 12 die isolierende Nut vollständig ausfüllt und umgibt. Auch in
diesem Fall wurde die Breite der Nut nicht durch ein photolithographisches
Verfahren bestimmt; vielmehr wurde diese Nut ausschließlich mittels einer RUckätzung hergestellt, wie
sie anhand von Fig. 2 beschrieben wurde. Somit kann man der Nut praktisch jede gewünschte Breite geben, was mit Hilfe der
bis jetzt bekannten Verfahren nicht möglich ist.
Wie erwähnt, ist es mit Hilfe der Erfindung ferner möglich,
z.B. Siliziumgate-MQSFET-Transistören herzustellen. Es ist
anerkannt, daß es vorteilhaft sein würde, bei einem MOSFET-Transistor
die Breite des Gates zu verringern, was zu einer
Verkleinerung der parasitären Kapazität führen würde, wo-
durch die Mindestansprechzeiten des integrierten Schaltkreises verklirzt würden. Anhand von Fig. 9 bis 13B läßt
sich die Anwendung der Erfindung in einem solchen Fall
leicht erkennen.
Fig. 9 entspricht der schon beschriebenen Fig. 2 gemäß welcher der Siliziumkörper 13 mit einer Siliziumdioxidschicht
14 überzogen worden ist, die dann mit einer Schicht
15 aus Siliziumnitrid versehen wird. Dieses Gebilde wurde
rückgeätzt, um den rückgeätzten Bereich 17 zu erzeugen; dieser Bereich ist von dem Siliziumkörper durch eine Schicht
16 aus Siliziumdioxid getrennt.
In Fig. 10 ist das Ergebnis mehrerer Verfahrensschritte
dargestellt, deren Ergebnis physikalisch weitgehend dem in Fig. 4 gezeigten Gebilde entspricht. Statt jedoch die
Anordnung nach Fig. 9 mit einer Abdeckung aus Siliziumnitrid zu versehen und das Nitrid mit Hilfe von Phosphorsäure wegzuätzen,
um den rückgeä'tzten Bereich zu füllen, wurde im
vorliegenden Fall anstelle des Nitrids Polysilizium verwendet. Somit führen die Arbeitsschritte zum Beschichten und
Ätzen zu einem Siliziumkörper 13, der mit Schichten 14 und
16 aus Siliziumdioxid sowie einer Schicht 15 aus Siliziumnitrid
versehen ist, wobei ein rückgeätzter Bereich 17 vorhanden ist, der mit Polysilizium 18 vollständig gefüllt ist.
Die tatsächlichen Verfahrensschritte sind identisch mit den •in Verbindung mit Fig. 4 beschriebenen.
Fig. 11 zeigt den Zustand nach dem Entfernen der Siliziumnitridschicht
15. Nach diesem Arbeitsschritt kann man das Siliziumdioxid mit Hilfe eines beliebigen bekannten Ätzverfahrens
entfernen, z.B. mit Hilfe eines nicht gepufferten Oxidätzmittels, so daß man die in Fig. 12 dargestellte
Anordnung erhält. Es sei bemerkt, daß das mit dem Polysilizium
abgedeckte Oxid auf dem Substrat verbleibt.
Um den MOSFET-Transistor fertigzustellen, werden die nicht
abgedeckten Flächen mit Phosphor oder einem anderen Dot.ierungsstoff vom η-Typ dotiert; der fertige Transistor ist
in Fig. 13A im Querschnitt und in Fig. 13B in der Draufsicht dargestellt; es sind mit Phosphor dotierte Bereiche
19 und 20 vorhanden, die durch einen Gatebereich 18 getrennt
sind.
Nach dem bisherigen Stand der Technik konnte man den Gatebereich 18 nur so schmal machen, wie es die Photolithographie
zuließ. Die Erfindung ermöglicht es dagegen, diesen Gatebereich so schmal auszubilden, daß seine Breite derjenigen der rückgeätzten Fläche 17 entspricht. Die Erfindung
ermöglicht es somit nicht nur, isolierende Nuten zu erzeugen, sondern sie kann auch dazu dienen, Bereiche mit eindiffundiertem
Material zu erzeugen, so daß Einrichtungen wie z.B. Widerstände und Dioden hergestellt werden können.
Zur Ergänzung der vorstehenden Darstellung sei bemerkt, daß es möglich ist, aktive Elemente auf einem Siliziumkörper
dadurch gegeneinander zu isolieren, daß man
A. auf dem Siliziumkörper eine Schicht aus Siliziumdioxid
erzeugt;
B. auf der Siliziumdioxidschicht eine Schicht aus Siliziumnitrid erzeugt, woraufhin eine Abdeckung aufgebracht
und die Siliziumnitridschicht geätzt wird;
C. einen rückgeätzten Bereich erzeugt, indem man die
Siliziumdioxidschicht innerhalb eines vorbestimmten Bereichs unter der Schicht aus Siliziumnitrid durch Ätzen entfernt;
D. auf dem Siliziumkörper eine zusätzliche Schicht aus Siliziumnitrid erzeugt, um den rückgeätzten Bereich
auszufüllen;
E. das gemäß dem Schritt D aufgebrachte Siliziumnitrid
mit Ausnahme der rückgeätzten Bereiche entfernt;
P, eine Schicht aus Siliziumdioxid auf dem Siliziumkörper
innerhalb von Bereichen erzeugt, die nicht von dem Siliziumnitrid bedeckt sind;
G. das gesamte noch vorhandene Siliziumnitrid entfernt;
H. alles noch vorhandene Siliziumdioxid ätzt, um den
Siliziumkörper in dem rückgeätzten Bereich freizulegen; und
I. den Siliziumkörper ätzt, um eine isolierende Nut zu erzeugen.
Auf einem Siliziumkörper läßt sich ein schmaler dotierter Bereich herstellen, umElemente wie z.B. Widerstände und Dioden zu erhaltenj
hierbei werden die vorstehend genannten Schritte durchgeführt, abgesehen davon, daß der Schritt I dadurch
ersetzt wird, daß ein Dotierungsstoff in den Siliziumkörper in dem freigelegten rückgeätzten Bereich eindiffundiert wird.
Wie erwähnt, kann das erfindungsgemäße Verfahren auch dazu dienen, auf einem Siliziumkörper einen MOS-Transistor mit
einem äußerst schmalen Gate zu erzeugen; hierzu werden die vorstehenden Schritte A, B und C wiederholt, woraufhin die
folgenden Schritte durchgeführt werden:
D. Erzeugen einer Polysiliziumschicht über.dem Siliziumkörper,
um den rückgeätzten Bereich im wesentlichen auszufüllen;
E. Entfernen des mit Hilfe des Schritts D aufgebrachten Polysiliziums mit Ausnahme des rückgeätzten Bereichs;.
F. Entfernen des verbleibenden Siliziumnitrids;
G. Entfernen des gesamten Siliziumdioxids in den nicht durch das Polysilizium abgedeckten Bereichen; und
H. Eindiffundieren eines Dotierungsstoffs in den Siliziumkörper
in den nicht durch das Polysilizium abgedeckten Bereichen.
Bei der Anwendung des bekannten photolithographischen Verfahrens unter Verwendung von UV-Licht und eines negativen
Photolacks wird die kleinste auflösbare Linienbreite auf etwa 4 Mikrometer (40 000 %) begrenzt; wird mit einem positiven
Photolack gearbeitet, läßt sich die kleinste Linienbreite bis in den Bereich von 2 bis 3 Mikrometer verringern
In neuerer Zeit wurde es möglich, mit Hilfe der Elektronen-Strahl -Photolithographie Linien zu erzeugen, die nur eine
Breite von etwa 1 Mikrometer haben. Mit Hilfe der Erfindung ist es möglich, rückgeätzte Bereiche zu erzeugen, deren
Breite erheblich weniger als 20 000 % beträgt.
Wird die Erfindung zur Herstellung isolierender Nuten angewendet,
erweist es sich als zweckmäßig, die Nuten nach . ihrer Herstellung auszufüllen, damit eine im wesentlichen
ebene Fläche für später anzubringende elektrische Verbindungen zur Verfugung steht. Bei isolierenden Nuten von großer
Breite ist es schwierig, das Oxid so zu züchten, daß es die Nuten im wesentlichen vollständig ausfüllt, denn die
für die thermische Züchtung eines solchen Oxids benötigten Temperaturen würden die aktiven Elemente des integrierten
Schaltkreises in erheblichem Ausmaß ungünstig beeinflussen,
sofern nicht die Halbleitervorrichtung modifiziert ist, um Effekte hoher' Temperaturen zu verringern. Bei den erfindungsgemäßen
schmalen Nuten ist dagegen erstmalig eine thermische Oxidation der Nutenwände in der Praxis möglich.
Alternativ kann man die isolierenden Nuten mit Polysilizium
füllen, das unter niedrigem Druck aus dem Dampf chemisch
niedergeschlagen wird. Vor dem FUIlen einer solchen Nut
mit Polysilizium wird gewöhnlich zuerst auf den Nutenwänden
eine dünne Schicht aus Siliziumdioxid gezüchtet, wie es in der genannten gleichzeitigen Patentanmeldung
beschrieben ist.
Aus den Zeichnungen ist ersichtlich, daß auf dem Siliziumkörper eine dünne Schicht aus Sliziumdioxid verbleibt;
diese dünne Schicht ist in dem rückgeätzten Bereich mit 6 bzw. 16 bezeichnet. Sie hat bei der Herstellung der isolierenden
Nuten die Aufgabe, den Siliziumkörper von dem Siliziumnitrid getrennt zu halten. Bei der Herstellung eines
MOS-Transistors hat diese Schicht die Aufgabe, das Polysilizium von dem Siliziumkörper getrennt zu halten.
Jt*.
Leerseite
Claims (22)
1. Verfahren zum Erzeugen eines schmalen Spaltes in einem
Material, gekennzeichnet durch folgende Schritte;
A. Erzeugen einer ersten Abdeckschicht auf dem Material,
B. Erzeugen einer zweiten Abdeckschient auf der ersten Abdeckschicht,
C. Erzeugen eines rückgeätzten Bereichs durch teilweises Rückätzen der ersten Abdeckschicht unter der zweiten
Abdeckschicht,
D. Im wesentlichen vollständiges Füllen des rückgeätzten
Bereichs mit einer Abdeckschicht zum Abdecken des Materials unter dem rückgeätzten Bereich,
E. Erzeugen einer dritten Abdeckschicht auf dem Material dort, wo dieses nicht vorher durch die erste
Abdeckschicht oder den rückgeätzten Bereich überdeckt wurde,
F. Entfernen der zweiten Abdeckschicht und der weiteren Abdeckschicht innerhalb des rückgeätzten Bereichs,
und
G. Erzeugen eines Spaltes in dem Material zwischen der ersten und der dritten Abdeckschicht.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß der rückgeätzte Bereich mit einer Abdeckschicht gefüllt
wird, die sich auf chemischem Wege ätzen läßt, ohne daß eine Ätzung der ersten Abdeckschicht erfolgt»
3. Verfahren nach Anspruch- 1, dadurch gekennzeichnet, daß die dritte Abdeckschicht im wesentlichen aus dem gleichen
Material erzeugt wird wie die erste Abdeckschicht.
4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Breite des rückgeätzten Bereichs etwa 20 000 £ nicht
überschreitet.
5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß
die erste Abdeckschicht Siliziumdioxid enthält.
6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die zweite Abdeckschicht Siliziumnitrid enthält.
7. Verfahren nadh Anspruch 1, dadurch gekennzeichnet, daß
die Abdeckschicht, welche den rückgeätzten Bereich im wesentlichen ausfüllt, Siliziumnitrid enthält.
8. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die dritte Abdeckschicht Siliziumdioxid enthält.
9. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß die Abdeckschicht, welche den rückgeätzten Bereich im
wesentlichen ausfüllt, durch .chemischen Niederschlag aus dem Dampf bei niedrigem Druck erzeugt wird.
10. Verfahren zum Erzeugen eines schmalen Gates auf einem Halbleiterkörper, gekennzeichnet durch die folgenden
Schritte:
Schritte:
A. Erzeugen einer ersten Abdeckschicht auf dem
Halbleiterkörper,
Halbleiterkörper,
B. Erzeugen einer zweiten Abdeckschicht auf der
ersten Abdeckschicht,
ersten Abdeckschicht,
C. Erzeugen eines rückgeätzten Bereichs durch teilweises Rückätzen der ersten Abdeckschicht unter der zweiten
Abdeckschicht,
D. im wesentlichen vollständiges Ausfüllen des
rückgeätzten Bereichs mit einem das schmale Gate bildenden Material und
rückgeätzten Bereichs mit einem das schmale Gate bildenden Material und
β β · C „ + φ
E. Entfernen der ersten und der zweiten Abdeckschicht*
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß
die erste Abdeckschicht Siliziumdioxid enthält.
12. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß
die zweite Abdeckschicht Siliziumnitrid enthält.
13. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß das Material,, welches den rückgeätzten Bereich im wesentlichen
ausfüllt, Polysilizium enthält.
14. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß
ein Dotierungsstoff in den Halbleiterkörper in dem rtickgeätzten
Bereich benachbarten Bereichen eindiffundiert wird.
15. Verfahren zum Isolieren aktiver Elemente in einem
Siliziumkörper, gekennzeichnet durch die folgenden Schritte:
A. Erzeugen einer Siliziumdioxidschicht auf dem . Siliziumkörper,
B. Erzeugen einer Siliziumnitridschicht auf der Siliziumdioxidschicht,
C. Erzeugen eines rückgeätzten Bereichs, indem man die Siliziumdioxidschicht innerhalb eines vorbestimmten
Bereichs unter der Siliziumnitridschicht durch Atzen
entfernt,
D. Erzeugen einer zusätzlichen Schicht aus SiIi-. ziumnitrid auf dem Siliziumkörper, um den rückgeätzten
Bereich im wesentlichen auszufüllen,
E. Entfernen des gemäß dem Schritt D aufgebrachten Siliziumnitrids mit Ausnahme der rückgeätzten Bereiche,
Ϋ.
F. Erzeugen einer Siliziumdioxidschicht auf dem Siliziumkörper innerhalb von Bereichen, die nicht von
dem Siliziumnitrid bedeckt sind,
G. Entfernen des gesamten noch vorhandenen Siliziumnitrids,
H. ätzen alles noch vorhandenen Siliziumdioxids, um den Siliziumkörper in dem rückgeätzten Bereich freizulegen,
und
I. Ätzen des Siliziumkörpers, um eine isolierende
Nut zu erzeugen.
16. Verfahren zum Erzeugen eines schmalen dotierten Bereichs auf einem Siliziumkörper, gekennzeichnet durch die folgenden
Schritte:
A. Erzeugen einer Siliziumdioxidschicht auf dem Siliziumkörper,
B. Erzeugen einer Siliziumnitridschicht auf der Siliziumdioxidschicht,
C. Erzeugen eines rückgeätzten Bereichs durch Ätzen der Siliziumdioxidschicht innerhalb eines vorbestimmten
Bereichs unter der Siliziumnitridschicht,
D. Erzeugen einer zusätzlichen Siliziumnitridschicht auf dem Siliziumkörper, um den rückgeätzten Bereich im
wesentlichen auszufüllen,
E. Entfernen des gemäß dem Schritt D aufgebrachten Siliziumnitrids mit Ausnahme des rückgeätzten Bereichs,
F. Erzeugen einer Siliziumdioxidschicht auf dem Siliziumkörper in Bereichen, die nicht mit Siliziumnitrid
bedeckt sind,
G. Entfernen des gesamten verbleibenden Siliziumnitrids,
H. Ätzen alles verbleibenden Siliziumdioxids, um den Siliziumkörper in dem rückgeätzten Bereich freizulegen,
und
I. Eindiffundieren eines Dotierungsstoffes in den Siliziumkörper in dem freigelegten rückgeätzten Bereich,
17. Verfahren zum Erzeugen eines MOS-Transistors auf einem
Siliziumkörper, gekennzeichnet durch die folgenden Schritte:
A. Erzeugen einer Siliziumdioxidschicht auf dem Siliziumkörper, .
B. Erzeugen einer Siliziumnitridschicht auf der
Siliziumdioxidschicht,
C. Erzeugen eines rückgeätzten Bereichs durch Ätzen der Siliziumdioxidschicht bis. zu einem vorbestimmten
Bereich unter der Siliziumnitridschicht,
D. Erzeugen einer Polysiliziumschicht auf dem Siliziumkörper, um den rückgeätzten Bereich im wesentlichen
auszufüllen, . .
E. Entfernen des gemäß dem Schritt D aufgebrachten
Polysiliziums mit Ausnahme des rückgeätzten Bereichs,
F. Entfernen des verbleibenden Siliziumnitrids,
G. Entfernen des gesamten Siliziumdioxids in den nicht mit Polysilizium bedeckten Bereichen und
H. Eindiffundieren eines Dotierungsstoffes in den
.Siliziumkörper in den nicht mit Polysilizium bedeckten Bereichen.
18. Verfahren nach den Ansprüchen 15, 16 oder 17, dadurch
gekennzeichnet, daß die Breite des rückgeätzten Bereich weniger als etwa 20 000 % beträgt.
19. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß die isolierende Nut im wesentlichen mit Siliziumdioxid
gefüllt ist.
20. Verfahren nach Anspruch 15, dadurch gekennzeichnet, daß auf der isolierenden Nut eine dünne Schicht aus Siliziumdioxid
vorhanden ist, während die Nut im übrigen im wesentlichen mit Polysilizium ausgefüllt ist.
21. Verfahren nach Anspruch 15 oder 16, dadurch gekennzeichnet, daß in dem rückgeätzten Bereich des Siliziumkörpers
eine dünne Schicht aus Siliziumdioxid vorhanden ist, solange das Siliziumnitrid in dem rückgeätzten Bereich verbleibt.
22. Verfahren nach Anspruch 17, dadurch gekennzeichnet, daß in dem rückgeätzten Bereich auf dem Siliziumkörper eine
dünne Schicht aus Siliziumdioxid vorhanden ist.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/170,833 US4318759A (en) | 1980-07-21 | 1980-07-21 | Retro-etch process for integrated circuits |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| DE3128629A1 true DE3128629A1 (de) | 1982-06-09 |
Family
ID=22621451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| DE19813128629 Ceased DE3128629A1 (de) | 1980-07-21 | 1981-07-20 | Rueckaetzverfahren fuer integrierte schaltkreise |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4318759A (de) |
| JP (1) | JPS5787136A (de) |
| DE (1) | DE3128629A1 (de) |
| FR (1) | FR2487125A1 (de) |
| GB (1) | GB2081187B (de) |
| IT (1) | IT1138064B (de) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3817326A1 (de) * | 1988-05-20 | 1989-11-30 | Siemens Ag | Verfahren zur herstellung von gitterstrukturen mit um eine halbe gitterperiode gegeneinander versetzten abschnitten |
| DE3915650A1 (de) * | 1989-05-12 | 1990-11-15 | Siemens Ag | Verfahren zur strukturierung einer auf einem halbleiterschichtaufbau angeordneten schicht |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4546066A (en) * | 1983-09-27 | 1985-10-08 | International Business Machines Corporation | Method for forming narrow images on semiconductor substrates |
| US4631113A (en) * | 1985-12-23 | 1986-12-23 | Signetics Corporation | Method for manufacturing a narrow line of photosensitive material |
| US4906585A (en) * | 1987-08-04 | 1990-03-06 | Siemens Aktiengesellschaft | Method for manufacturing wells for CMOS transistor circuits separated by insulating trenches |
| EP0518418A1 (de) * | 1991-06-10 | 1992-12-16 | Koninklijke Philips Electronics N.V. | Verfahren zum Herstellen einer Halbleiteranordnung, wobei in einer Oberfläche eines Siliziumkörpers durch Oxidation Feldoxidgebiete gebildet werden |
| DE10052955A1 (de) * | 2000-10-25 | 2002-06-06 | Tesa Ag | Verwendung von Haftklebemassen mit anisotropen Eigenschaften für Stanzprodukte |
| US7875936B2 (en) * | 2004-11-19 | 2011-01-25 | Stmicroelectronics, S.R.L. | Power MOS electronic device and corresponding realizing method |
| ITMI20042243A1 (it) * | 2004-11-19 | 2005-02-19 | St Microelectronics Srl | Processo per la realizzazione di un dispositivo mos di potenza ad alta densita' di integrazione |
| FR2880471B1 (fr) * | 2004-12-31 | 2007-03-09 | Altis Semiconductor Snc | Procede de nettoyage d'un semiconducteur |
| CN111696912A (zh) * | 2019-03-12 | 2020-09-22 | 长鑫存储技术有限公司 | 半导体结构及其形成方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2024608A1 (de) * | 1969-05-22 | 1970-11-26 | N.V. Philips* Gloeilampenfabrieken, Eindhoven (Niederlande) | Verfahren zum Ätzen unter Verwendung einer Ätzmaske, bei dem eine Unterätzung verhindert wird |
| DE2139631A1 (de) * | 1971-08-07 | 1973-03-01 | Itt Ind Gmbh Deutsche | Verfahren zum herstellen eines halbleiterbauelements |
| US3966514A (en) * | 1975-06-30 | 1976-06-29 | Ibm Corporation | Method for forming dielectric isolation combining dielectric deposition and thermal oxidation |
| DE2622790A1 (de) * | 1975-05-27 | 1976-12-09 | Fairchild Camera Instr Co | Verfahren und anordnung zur kantenaetzung fuer die herstellung schmaler oeffnungen zu materialoberflaechen |
| US4042726A (en) * | 1974-09-11 | 1977-08-16 | Hitachi, Ltd. | Selective oxidation method |
| DE2902665A1 (de) * | 1979-01-24 | 1980-08-07 | Siemens Ag | Verfahren zum herstellen von integrierten mos-schaltungen in silizium-gate- technologie |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1559608A (de) * | 1967-06-30 | 1969-03-14 | ||
| US3764865A (en) * | 1970-03-17 | 1973-10-09 | Rca Corp | Semiconductor devices having closely spaced contacts |
| US4124933A (en) * | 1974-05-21 | 1978-11-14 | U.S. Philips Corporation | Methods of manufacturing semiconductor devices |
| US4063992A (en) * | 1975-05-27 | 1977-12-20 | Fairchild Camera And Instrument Corporation | Edge etch method for producing narrow openings to the surface of materials |
| US4040168A (en) * | 1975-11-24 | 1977-08-09 | Rca Corporation | Fabrication method for a dual gate field-effect transistor |
| US4053349A (en) * | 1976-02-02 | 1977-10-11 | Intel Corporation | Method for forming a narrow gap |
| US4239559A (en) * | 1978-04-21 | 1980-12-16 | Hitachi, Ltd. | Method for fabricating a semiconductor device by controlled diffusion between adjacent layers |
-
1980
- 1980-07-21 US US06/170,833 patent/US4318759A/en not_active Expired - Lifetime
-
1981
- 1981-07-15 IT IT22944/81A patent/IT1138064B/it active
- 1981-07-16 GB GB8121901A patent/GB2081187B/en not_active Expired
- 1981-07-20 FR FR8114109A patent/FR2487125A1/fr active Granted
- 1981-07-20 DE DE19813128629 patent/DE3128629A1/de not_active Ceased
- 1981-07-20 JP JP56113420A patent/JPS5787136A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2024608A1 (de) * | 1969-05-22 | 1970-11-26 | N.V. Philips* Gloeilampenfabrieken, Eindhoven (Niederlande) | Verfahren zum Ätzen unter Verwendung einer Ätzmaske, bei dem eine Unterätzung verhindert wird |
| DE2139631A1 (de) * | 1971-08-07 | 1973-03-01 | Itt Ind Gmbh Deutsche | Verfahren zum herstellen eines halbleiterbauelements |
| US4042726A (en) * | 1974-09-11 | 1977-08-16 | Hitachi, Ltd. | Selective oxidation method |
| DE2622790A1 (de) * | 1975-05-27 | 1976-12-09 | Fairchild Camera Instr Co | Verfahren und anordnung zur kantenaetzung fuer die herstellung schmaler oeffnungen zu materialoberflaechen |
| US3966514A (en) * | 1975-06-30 | 1976-06-29 | Ibm Corporation | Method for forming dielectric isolation combining dielectric deposition and thermal oxidation |
| DE2902665A1 (de) * | 1979-01-24 | 1980-08-07 | Siemens Ag | Verfahren zum herstellen von integrierten mos-schaltungen in silizium-gate- technologie |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3817326A1 (de) * | 1988-05-20 | 1989-11-30 | Siemens Ag | Verfahren zur herstellung von gitterstrukturen mit um eine halbe gitterperiode gegeneinander versetzten abschnitten |
| DE3915650A1 (de) * | 1989-05-12 | 1990-11-15 | Siemens Ag | Verfahren zur strukturierung einer auf einem halbleiterschichtaufbau angeordneten schicht |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2081187B (en) | 1984-03-07 |
| US4318759A (en) | 1982-03-09 |
| FR2487125B1 (de) | 1984-04-20 |
| GB2081187A (en) | 1982-02-17 |
| IT1138064B (it) | 1986-09-10 |
| JPS5787136A (en) | 1982-05-31 |
| FR2487125A1 (fr) | 1982-01-22 |
| IT8122944A0 (it) | 1981-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE2745857C2 (de) | ||
| DE3485880T2 (de) | Verfahren zur herstellung von halbleiteranordnungen. | |
| DE19654738B4 (de) | Verfahren zum Herstellen einer Halbleitervorrichtung | |
| DE3851125T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes mit Schaltungsmaterial gefüllter Rille. | |
| DE19526011C1 (de) | Verfahren zur Herstellung von sublithographischen Ätzmasken | |
| DE2646308C3 (de) | Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten | |
| DE4235534A1 (de) | Verfahren zum isolieren von fets | |
| DE3131746C2 (de) | Verfahren zur dielektrischen Isolation einer Halbleiterschaltungsanordnung | |
| DE2445879C2 (de) | Verfahren zum Herstellen eines Halbleiterbauelementes | |
| DE4130555C2 (de) | Halbleitervorrichtung mit hoher Durchbruchsspannung und geringem Widerstand, sowie Herstellungsverfahren | |
| DE2615754C2 (de) | ||
| DE2539073B2 (de) | Feldeffekt-Transistor mit isolierter Gate-Elektrode und Verfahren zu dessen Herstellung | |
| DE3540422C2 (de) | Verfahren zum Herstellen integrierter Strukturen mit nicht-flüchtigen Speicherzellen, die selbst-ausgerichtete Siliciumschichten und dazugehörige Transistoren aufweisen | |
| DE2703013A1 (de) | Verfahren zur bildung eines schmalen spalts bzw. schlitzes in einer materialschicht | |
| DE19709002A1 (de) | Verfahren zur Erzeugung von überbrückten, dotierten Zonen | |
| DE2265257C2 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung | |
| DE3128629A1 (de) | Rueckaetzverfahren fuer integrierte schaltkreise | |
| DE69401243T2 (de) | Feldemissionsvorrichtung mit Kleinradiuskathode und Herstellungsverfahren dieser Vorrichtung | |
| DE3543937C2 (de) | ||
| DE19540665C2 (de) | Halbleiterbauelement und Verfahren zu dessen Herstellung | |
| DE69113673T2 (de) | Halbleiterbauelement mit MOS-Transistoren und Verfahren zu dessen Herstellung. | |
| DE69130248T2 (de) | Herstellungsverfahren für einen Halbleiterspeicher | |
| EP0012863A2 (de) | Verfahren zur Herstellung von Halbleiteranordnungen mit herabgesetzter parasitärer Kapazität | |
| DE2111633A1 (de) | Verfahren zur Herstellung eines Oberflaechen-Feldeffekt-Transistors | |
| DE2932928A1 (de) | Verfahren zur herstellung von vlsi-schaltungen |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| OAV | Publication of unexamined application with consent of applicant | ||
| 8181 | Inventor (new situation) |
Free format text: TRENARY, DALE T., SAN JOSE, CALIF., US FREDERICK, ALLEN H., PACIFICA, CALIF., US WHELTON, ROBERT M., PARIDISE VALLEY, ARIZ., US |
|
| 8128 | New person/name/address of the agent |
Representative=s name: KOHLER, R., DIPL.-PHYS. SCHWINDLING, H., DIPL.-PHY |
|
| 8110 | Request for examination paragraph 44 | ||
| 8131 | Rejection |