CN111696912A - 半导体结构及其形成方法 - Google Patents
半导体结构及其形成方法 Download PDFInfo
- Publication number
- CN111696912A CN111696912A CN201910183915.3A CN201910183915A CN111696912A CN 111696912 A CN111696912 A CN 111696912A CN 201910183915 A CN201910183915 A CN 201910183915A CN 111696912 A CN111696912 A CN 111696912A
- Authority
- CN
- China
- Prior art keywords
- layer
- etching
- dielectric layer
- substrate
- semiconductor structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 70
- 239000004065 semiconductor Substances 0.000 title claims abstract description 30
- 238000005530 etching Methods 0.000 claims abstract description 111
- 238000001039 wet etching Methods 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 230000002441 reversible effect Effects 0.000 claims abstract description 34
- 238000002955 isolation Methods 0.000 claims abstract description 33
- 239000000243 solution Substances 0.000 claims description 66
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 64
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 33
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 33
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 32
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 28
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 28
- 239000011550 stock solution Substances 0.000 claims description 18
- 229910020489 SiO3 Inorganic materials 0.000 claims description 16
- 229910003641 H2SiO3 Inorganic materials 0.000 claims description 14
- 235000012431 wafers Nutrition 0.000 claims description 11
- 238000002203 pretreatment Methods 0.000 claims description 2
- 239000000463 material Substances 0.000 description 12
- 238000005229 chemical vapour deposition Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 6
- 238000000151 deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000005034 decoration Methods 0.000 description 2
- 238000005137 deposition process Methods 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910000148 ammonium phosphate Inorganic materials 0.000 description 1
- 239000003054 catalyst Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005240 physical vapour deposition Methods 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000007517 polishing process Methods 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000005019 vapor deposition process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Element Separation (AREA)
- Weting (AREA)
Abstract
一种半导体结构及其形成方法，所述半导体结构的形成方法，包括：提供衬底；在所述衬底表面形成具有开口的图形化掩膜层；沿所述开口刻蚀所述衬底，在所述衬底内形成刻蚀图形；形成填充满所述刻蚀图形并覆盖所述图形化掩膜层的介电层；对所述介电层进行平坦化，暴露出所述图形化掩膜层的表面；采用湿法刻蚀工艺去除所述图形化掩膜层，所述湿法刻蚀工艺在刻蚀去除所述图形化掩膜层的同时，对所述介电层进行逆刻蚀，在所述介电层表面形成逆刻蚀层。所述方法形成的所述半导体结构能够提高所述介电层的隔离性能。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
半导体工艺中经常会涉及到在沟槽或通孔内填充材料层的工艺，通常采用化学气相沉积工艺、物理气相沉积工艺等进行材料层的填充，然后进行平坦化。
以浅沟槽隔离结构为例，在沟槽内填充氧化硅，作为浅沟槽隔离结构(ShallowTrench Isolation，STI)，沟槽内填充的氧化硅的沉积质量，决定了STI的隔离效果。通常采用化学气相沉积工艺(Chemical Vapor Deposition，CVD)在沟槽内填充氧化硅。但是氧化硅在填充过程中，容易在内部形成孔洞，影响隔离效果。
现有技术通常会通过控制沉积工艺，避免在氧化硅层的沉积过程中产生孔洞而避免上述问题，但是这对于沉积工艺的参数调整要求较高，导致工艺窗口下降，较难控制。而且随着集成电路集成度提高，沟槽或通孔的尺寸进一步下降，避免孔洞的出现也越发困难。
如何进一步提高隔离结构的隔离效果，是目前亟待解决的问题。
发明内容
本发明所要解决的技术问题是，提供一种半导体结构及其形成方法，提高介电层的隔离性能。
为了解决上述问题，本发明提供了一种半导体结构的形成方法，包括：提供衬底；在所述衬底表面形成具有开口的图形化掩膜层；沿所述开口刻蚀所述衬底，在所述衬底内形成刻蚀图形；形成填充满所述刻蚀图形并覆盖所述图形化掩膜层的介电层；对所述介电层进行平坦化，暴露出所述图形化掩膜层的表面；采用湿法刻蚀工艺去除所述图形化掩膜层，所述湿法刻蚀工艺在刻蚀去除所述图形化掩膜层的同时，对所述介电层进行逆刻蚀，在所述介电层表面形成逆刻蚀层。
可选的，所述刻蚀图形内的介电层内具有孔洞，对所述介电层进行平坦化以及刻蚀所述图形化掩膜层时，部分孔洞暴露于所述介电层表面；所述逆刻蚀层填充暴露的孔洞或至少封闭所述孔洞的顶部。
可选的，所述湿法刻蚀工艺中，对所述图形化掩膜层和所述介电层的刻蚀比大于100:1；所述湿法刻蚀工艺采用的刻蚀溶液对所述介电层具有可逆刻蚀性，且负刻蚀速率大于正刻蚀速率。
可选的，所述图形化掩膜层的材料为氮化硅，所述介电层的材料为氧化硅，所述湿法刻蚀工艺采用的刻蚀溶液为磷酸溶液，且所述磷酸溶液内含有H2SiO3，所述H2SiO3浓度大于等于预设值。
可选的，对磷酸溶液原液进行预处理，以形成所述湿法刻蚀工艺采用的刻蚀溶液，所述预处理的方法包括：采用磷酸溶液原液刻蚀定量的氮化硅层使溶液内的H2SiO3的浓度大于等于预设值。
可选的，所述采用磷酸溶液原液刻蚀定量的氮化硅层的方法进一步包括：将形成有氮化硅层的多片晶圆投入盛有磷酸溶液原液的湿法刻蚀槽内，刻蚀一定时间，直至溶液内的H2SiO3的浓度大于等于预设值。
本发明的技术方案还提供一种半导体结构，包括：衬底；位于所述衬底内的刻蚀图形；填充于所述刻蚀图形内的隔离层；所述隔离层包括介电层和位于所述介电层顶部的逆刻蚀层，所述逆刻蚀层通过湿法刻工艺对所述介电层进行逆刻蚀而形成。
可选的，所述隔离层的介电层内具有孔洞，部分孔洞暴露于所述介电层表面，所述逆刻蚀层填充暴露于所述介电层表面的孔洞或至少封闭暴露于所述介电层表面的孔洞顶部。
可选的，所述介电层的材料为氧化硅，所述逆刻蚀层的材料为氧化硅。
可选的，所述逆刻蚀层的厚度为0.1nm～0.3nm。
本发明的半导体结构的形成方法，在刻蚀去除图形化掩膜层的过程中，采用对介电层具有逆刻蚀性的刻蚀溶液，在去除图形化掩膜层的同时，在介电层表面形成逆刻蚀层，提高介电层的隔离性能。
附图说明
图1A至1C为本发明一具体实施方式中形成浅沟槽隔离结构的示意图；
图2至图6为本发明一具体实施方式的半导体结构的形成过程的结构示意图；
图7A至图7D为本发明一具体实施方式的半导体结构的形成过程的示意图。
具体实施方式
如背景技术中所述，现有的隔离结构的隔离效果还有待进一步的提高。
图1A至图1C为本发明一具体实施方式的形成浅沟槽隔离结构的示意图。
请参考图1A，以所述掩膜层101为掩膜，在半导体层100内刻蚀形成沟槽后，在所述沟槽内填充氧化硅层102。在关键尺寸较小的沟槽内的氧化硅层内会形成孔洞103，部分孔洞103会靠近沟槽的顶部，例如位于掩膜层101所在的平面高度处。所述掩膜层101的材料通常采用氮化硅。
请参考图1B，以所述掩膜层101为停止层，对所述氧化硅层102进行平坦化。在平坦化过程中，位于沟槽隔离结构上方的部分孔洞可能会暴露，或者更接近平坦化后的氧化硅层102表面。
请参考图1C，去除所述掩膜层101。通常采用湿法刻蚀工艺去除所述掩膜层101。所述掩膜层101的材料为氮化硅，所述湿法刻蚀工艺采用的刻蚀溶液为磷酸溶液。所述湿法刻蚀工艺对氮化硅具有较高的选择性，但是对于氧化硅也会产生一定的刻蚀，使得靠近氧化硅层102表面的孔洞暴露，导致氧化硅层102的隔离效果下降。
为了解决上述问题，本发明提出一种新的半导体结构及其形成方法，可以减少孔洞，提高隔离结构的隔离效果。
下面结合附图对本发明提供的半导体结构及其形成方法的具体实施方式做详细说明。
请参考图2，提供衬底200，在所述衬底200表面形成具有开口201的图形化掩膜层202。
所述衬底200可以为单晶硅衬底、Ge衬底、SiGe衬底、绝缘体上硅(SOI)衬底或绝缘体上锗(GOI)衬底等；根据器件的实际需求，可以选择合适的半导体层作为所述衬底200，在此不作限定。该具体实施方式中，所述衬底200为单晶硅层。所述衬底200内还可以形成有掺杂区或半导体器件等。
所述图形化掩膜层202的材料可以为氮化硅层或者氧化硅与氮化硅的叠层等，该具体实施方式中，所述图形化掩膜层202的材料为氮化硅。所述图形化掩膜层202的形成方法包括：在所述衬底200表面沉积掩膜材料层，在所述掩膜材料层表面形成光刻胶层，对所述光刻胶层通过曝光显影进行图形化，以所述图形化后的光刻胶层为掩膜，刻蚀所述掩膜材料层，形成暴露所述衬底200表面的开口201，然后去除光刻胶层。
所述图形化掩膜层202的材料为氮化硅。所述开口201可以为孔状或长条形。该具体实施方式中，所述开口201用于限定后续在衬底200内形成的浅沟槽隔离结构的位置和形状，所述开口201为长条形。在其他具体实施方式中，所述开口201还可以为孔状。根据待形成的刻蚀图形不同，所述不同位置处的开口201可以具有不同的图形和尺寸。
请参考图3，沿所述开口201刻蚀所述衬底200，在所述衬底200内形成刻蚀图形301。
可以采用干法刻蚀工艺对所述衬底200进行刻蚀，形成与所述开口201形状对应的刻蚀图形301。所述干法刻蚀工艺具有各向异性。
该具体实施方式中，所述刻蚀图形301包括具有较大关键尺寸的刻蚀图形和较小关键尺寸的刻蚀图形。
请参考图4，形成填充满所述刻蚀图形301(请参考图3)并覆盖所述图形化掩膜层202的介电层401。
所述介电层401的材料可以氧化硅、掺氮氧化硅等绝缘介电材料。可以采用化学气相沉积工艺、等离子体增强化学气相沉积工艺等方法在所述衬底200上沉积形成所述介电层401。所述介电层401填充于所述刻蚀图形301内，并且覆盖所述图形化掩膜层202。该具体实施方式中，所述介电层401的材料为氧化硅，所述氧化硅采用化学气相沉积工艺形成。
对于关键尺寸较大的刻蚀图形，所述介电层401能够完全填充满所述刻蚀图形；对于关键尺寸较小的刻蚀图形，由于气相沉积过程中，刻蚀图形顶部的沉积速率大于底部的沉积速率，会导致在刻蚀图形内填充的介电材料内形成有孔洞。该具体实施方式中，所述关键尺寸较小的刻蚀图形内的介电层401内形成有孔洞402。部分孔洞402顶部高于所述图形化掩膜层202的表面高度或者接近所述图形化掩膜层202的表面高度。
请参考图5，对所述介电层401进行平坦化，暴露出所述图形化掩膜层202的表面。
在该具体实施方式中，可以以所述图形化掩膜层202作为停止层，采用化学研磨工艺(CMP)对所述介电层401进行平坦化。
由于介电层401内的部分孔洞402顶部高于所述图形化掩膜层202的表面，在对所述介电层401进行平坦化之后，部分孔洞402暴露于所述介电层401表面。
对所述介电层进行平坦化后，部分孔洞402暴露于平坦化后的所述介电层401a表面，或者接近所述介电层401a表面，导致所述介电层401a的隔离性能变差。
请参考图6，采用湿法刻蚀工艺去除所述图形化掩膜层202(请参考图5)，所述湿法刻蚀工艺在刻蚀去除所述图形化掩膜层202的同时，对所述介电层401a进行逆刻蚀，在所述介电层401a表面形成逆刻蚀层601。
该具体实施方式中所述图形化掩膜层202的材料为氮化硅，所述介电层401a的材料为氧化硅，采用对所述图形化掩膜层202具有较高刻蚀选择性的刻蚀溶液对所述图形化掩膜层202进行刻蚀，较佳的，对所述图形化掩膜层202和介电层401a的刻蚀比大于100:1。
进一步的，所述湿法刻蚀溶液对所述介电层401a还具有可逆刻蚀性，且负刻蚀速率大于正刻蚀速率，使得在刻蚀去除所述图形化掩膜层202的过程中，在所述介电层401a的表面形成逆刻蚀层601。
该具体实施方式中，所述湿法刻蚀工艺采用的刻蚀溶液为磷酸溶液，且所述磷酸溶液内含有H2SiO3，所述H2SiO3浓度大于等于预设值。
以下为采用含有H2SiO3的磷酸溶液进行湿法刻蚀过程中，涉及的三种化学反应的反应方程式：
(NH4)3PO4→NO↑+NO3 -+H2PO4 - (2)
反应式(1)和(3)均为可逆反应，H3PO4对氧化硅的蚀刻率远小于氮化硅，但随着H3PO4对氮化硅蚀刻量的增大，H3PO4溶液中生成大量H2SiO3；H2SiO3的浓度达到一定阈值时，反应式(3)会向左进行，对氧化硅产生逆刻蚀，沉积逆刻蚀层。
当采用H2SiO3大于等于预设值的磷酸溶液，对所述图形化掩膜层202进行刻蚀时，在去除所述图形化掩膜层202的同时，会在所述介电层401a的表面沉积形成逆刻蚀层601。所述逆刻蚀层601可以填充满所述介电层401a暴露的孔洞402，或者至少封闭所述孔洞402的顶部，增大位于介电层401a顶部的孔洞402上方的介电材料的厚度，减少介电层401a内的孔洞数量，从而提高隔离性能。
由于所述湿法刻蚀溶液对所述介电层401a的材料之间产生可逆反应，虽然逆刻蚀速率大于正刻蚀速率，但是，对介电层401a的刻蚀以及逆刻蚀层601的生长在刻蚀过程中，均动态存在的。在一些具体实施方式中，部分孔洞402顶部的介电层401a也会被刻蚀掉，而暴露出孔洞402；而后由于逆刻蚀层402的沉积，可以进一步填充所述孔洞402。
在一个具体实施方式中，所述预设值为7.5×10-6mol/L，即所述湿法刻蚀溶液中，H2SiO3的浓度大于等于7.5×10-6mol/L。
所述逆刻蚀层601的厚度由湿法刻蚀的时间，以及溶液中H2SiO3的浓度决定，在一些具体实施方式中，所述逆刻蚀层601的厚度为0.1nm～0.3nm，可以根据孔洞的尺寸来调整。在一个具体实施方式中，所述逆刻蚀层601的厚度为0.2nm。
在现有技术中，采用湿法刻蚀工艺对氮化硅进行刻蚀的过程中，通常采用H2SiO3的浓度较低的磷酸溶液作为湿法刻蚀的刻蚀溶液，以保证对氮化硅的刻蚀速率，以及避免对氧化硅产生逆刻蚀。
在本发明的一些具体实施方式中，可以将现有技术中采用的磷酸溶液作为磷酸溶液原液，对所述磷酸溶液原液进行预处理，以形成本发明中所述湿法刻蚀工艺采用的刻蚀溶液。所述磷酸溶液原液中，H3PO4的浓度可以为15mol/L，H2SiO3的浓度接近0，随着预处理过程进行，H2SiO3的浓度增大。
在一些具体实施方式中，可以采用磷酸溶液原液刻蚀定量的氮化硅层使溶液内的H2SiO3的浓度大于等于预设值。在预处理过程中不加入其它溶液，因此在提高H2SiO3浓度时，对H3PO4的浓度影响较小。具体的，采用磷酸溶液原液刻蚀定量的氮化硅层的方法进一步包括：将形成有氮化硅层的多片晶圆投入盛有磷酸溶液原液的湿法刻蚀槽内，刻蚀一定时间，直至溶液内的H2SiO3的浓度大于等于预设值。
请参考图7A，采用湿法刻蚀槽701，对所述磷酸溶液原液7011进行预处理。磷酸溶液原液7011内含有较低浓度的H2SiO3。通过湿法刻蚀槽701底部的喷嘴702，可以使得所述磷酸溶液原液7011内各处浓度分布均匀。
请参考图7B，将多片表面形成有氮化硅薄膜的晶圆703置于所受湿法刻蚀槽701内，对所述氮化硅薄膜进行刻蚀。
根据最终形成的溶液中H2SiO3的要求，对氮化硅的刻蚀量进行控制。可以通过晶圆703的片数，刻蚀时间，以及单片晶圆703表面的氮化硅层的厚度，对氮化硅的刻蚀量进行控制。
在一些具体实施方式中，所述氮化硅层的厚度大于等于300nm，晶圆的片数为80～120，刻蚀时间为50min～70min。在一个具体实施方式中，所述氮化硅层的厚度为300nm，晶圆703的数量为100片，刻蚀时间为60min。
在其他具体实施方式中，所述氮化硅薄膜也可以是形成与其他不与磷酸溶液反应的载体上。
请参考图7C，预处理完成后，将晶圆703(请参考图7B)从所述湿法刻蚀槽701内取出，所述湿法刻蚀槽701内的预处理后溶液作为刻蚀溶液704，H2SiO3的浓度大于等于预设值。
在其他具体实施方式中，还可以采用其他方式提高磷酸溶液原液中的H2SiO3的浓度，在此不作限定。
请参考图7D，将形成有图5结构的多片晶圆705置于盛有溶液704的湿法刻蚀槽701内，对所述图形化掩膜层202进行刻蚀。所述溶液704对介电层401a(请参考图5)进行逆刻蚀，形成填充暴露的孔洞402或者至少封闭所述暴露的孔洞402顶部的逆刻蚀层601(请查看图6)。
在对图形化掩膜层202进行刻蚀过程中，每刻蚀一定数量的晶圆，会排掉部分刻蚀溶液704，并补入一定量的经过预处理的新的刻蚀溶液，以确保刻蚀溶液704内的H2SiO3和磷酸的浓度稳定。
上述半导体结构的形成方法中，采用对介电层具有逆刻蚀性的刻蚀溶液，在刻蚀去除图形化掩膜层的同时，在介电层表面形成逆刻蚀层，提高介电层的隔离性能。
本发明的具体实施方式还提供一种半导体结构。
请参考图6，为所述半导体结构的结构示意图。
所述半导体结构包括：衬底200；位于所述衬底200内的刻蚀图形；填充于所述刻蚀图形内的隔离层，所述隔离层包括介电层401a和位于所述介电层401a顶部的逆刻蚀层601，所述逆刻蚀层601通过湿法刻工艺对所述介电层401a进行逆刻蚀而形成。
在一个具体实施方式中，所述介电层401a和所述逆刻蚀层601的材料均为氧化硅。所述逆刻蚀层601可以通过含有较高H2SiO3的浓度的磷酸溶液对所述介电层401a进行逆刻蚀而形成。所述H2SiO3的浓度大于等于预设值，较佳的，所述预设值为7.5×10-6mol/L，即所述湿法刻蚀溶液中，H2SiO3的浓度大于等于7.5×10-6mol/L。
所述隔离层顶部高于所述衬底200表面。在一个具体方式中，在去除所述衬底200表面的氮化硅层的过程中，采用的湿法刻蚀溶液，可以在去除所述氮化硅层的同时，对所述介电层401a进行逆刻蚀，形成所述逆刻蚀层601，提高所述隔离层的隔离性能。
该具体实施方式中，所述介电层401a为采用化学气相沉积方法而形成，由于化学气相沉积工艺的工艺局限性，容易导致所述介电层401a内具有孔洞402，部分孔洞402暴露于所述介电层401a表面，所述逆刻蚀层601填充暴露于所述介电层401a表面的孔洞402或者至少封闭暴露于所述介电层401a表面的孔洞402的顶部。
为了使得所述逆刻蚀层601对所述孔洞具有良好的填充和封闭效果，以提高隔离层的隔离性能。所述逆刻蚀层的厚度为0.1nm～0.3nm。
以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。
Claims (10)
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底表面形成具有开口的图形化掩膜层；
沿所述开口刻蚀所述衬底，在所述衬底内形成刻蚀图形；
形成填充满所述刻蚀图形并覆盖所述图形化掩膜层的介电层；
对所述介电层进行平坦化，暴露出所述图形化掩膜层的表面；
采用湿法刻蚀工艺去除所述图形化掩膜层，所述湿法刻蚀工艺在刻蚀去除所述图形化掩膜层的同时，对所述介电层进行逆刻蚀，在所述介电层表面形成逆刻蚀层。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述刻蚀图形内的介电层内具有孔洞，对所述介电层进行平坦化以及刻蚀所述图形化掩膜层时，部分孔洞暴露于所述介电层表面；所述逆刻蚀层填充暴露的孔洞或至少封闭所述孔洞的顶部。
3.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述湿法刻蚀工艺中，对所述图形化掩膜层和所述介电层的刻蚀比大于100:1；所述湿法刻蚀工艺采用的刻蚀溶液对所述介电层具有可逆刻蚀性，且负刻蚀速率大于正刻蚀速率。
4.根据权利要求3所述的半导体结构的形成方法，其特征在于，所述图形化掩膜层的材料为氮化硅，所述介电层的材料为氧化硅，所述湿法刻蚀工艺采用的刻蚀溶液为磷酸溶液，且所述磷酸溶液内含有H2SiO3，所述H2SiO3浓度大于等于预设值。
5.根据权利要求4所述的半导体结构的形成方法，其特征在于，对磷酸溶液原液进行预处理，以形成所述湿法刻蚀工艺采用的刻蚀溶液，所述预处理的方法包括：采用磷酸溶液原液刻蚀定量的氮化硅层使溶液内的H2SiO3的浓度大于等于预设值。
6.根据权利要求5所述的半导体结构的形成方法，其特征在于，所述采用磷酸溶液原液刻蚀定量的氮化硅层的方法进一步包括：将形成有氮化硅层的多片晶圆投入盛有磷酸溶液原液的湿法刻蚀槽内，刻蚀一定时间，直至溶液内的H2SiO3的浓度大于等于预设值。
7.一种半导体结构，其特征在于，包括：
衬底；
位于所述衬底内的刻蚀图形；
填充于所述刻蚀图形内的隔离层；
所述隔离层包括介电层和位于所述介电层顶部的逆刻蚀层，所述逆刻蚀层通过湿法刻工艺对所述介电层进行逆刻蚀而形成。
8.根据权利要求7所述的半导体结构，其特征在于，所述隔离层的介电层内具有孔洞，部分孔洞暴露于所述介电层表面，所述逆刻蚀层填充暴露于所述介电层表面的孔洞或至少封闭暴露于所述介电层表面的孔洞顶部。
9.根据权利要求7所述的半导体结构，其特征在于，所述介电层的材料为氧化硅，所述逆刻蚀层的材料为氧化硅。
10.根据权利要求7所述的半导体结构，其特征在于，所述逆刻蚀层的厚度为0.1nm～0.3nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910183915.3A CN111696912A (zh) | 2019-03-12 | 2019-03-12 | 半导体结构及其形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910183915.3A CN111696912A (zh) | 2019-03-12 | 2019-03-12 | 半导体结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN111696912A true CN111696912A (zh) | 2020-09-22 |
Family
ID=72475336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910183915.3A Pending CN111696912A (zh) | 2019-03-12 | 2019-03-12 | 半导体结构及其形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111696912A (zh) |
-
2019
- 2019-03-12 CN CN201910183915.3A patent/CN111696912A/zh active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR20170067255A (ko) | 반도체 소자의 제조방법 | |
| EP0739032B1 (en) | Isolation method of semiconductor device | |
| CN109742078B (zh) | 存储器的形成方法 | |
| CN112466945B (zh) | 半导体结构及其形成方法 | |
| US8089153B2 (en) | Method for eliminating loading effect using a via plug | |
| US6541349B2 (en) | Shallow trench isolation using non-conformal dielectric and planarizatrion | |
| US20100129983A1 (en) | Method of Fabricating Semiconductor Device | |
| JPH113933A (ja) | シャロートレンチアイソレーション法で、シリコンの角部を丸める方法 | |
| US7691741B2 (en) | Method of forming bit line in semiconductor device | |
| CN111696912A (zh) | 半导体结构及其形成方法 | |
| CN210837709U (zh) | 浅沟槽隔离结构和掩膜结构 | |
| KR100538882B1 (ko) | 반도체 소자의 제조 방법 | |
| CN111354675B (zh) | 浅沟槽隔离结构的形成方法及浅沟槽隔离结构 | |
| KR100475025B1 (ko) | 반도체소자의 소자분리절연막 형성방법 | |
| CN110943032B (zh) | 半导体器件形成方法 | |
| US8569143B2 (en) | Methods of fabricating a semiconductor IC having a hardened shallow trench isolation (STI) | |
| US8084364B2 (en) | Method of fabricating semiconductor device | |
| KR101060256B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| US7622360B2 (en) | Shallow trench isolation region in semiconductor device and method of manufacture | |
| TWI240360B (en) | Forming method of trench isolation region | |
| KR20060038620A (ko) | 반도체소자의 제조 방법 | |
| CN112802796B (zh) | 浅沟槽隔离结构及其形成方法、掩膜结构 | |
| CN209434166U (zh) | 半导体结构 | |
| KR100645205B1 (ko) | 선택적 에피텍셜 성장 공정을 적용하는 반도체 소자의제조 방법 | |
| US20080160744A1 (en) | Method for fabricating semiconductor device and improving thin film uniformity |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |