DE2628382A1 - Verfahren zum herstellen von aus aluminiumoxid bestehenden dielektrischen isolationszonen in integrierten schaltungen - Google Patents

Verfahren zum herstellen von aus aluminiumoxid bestehenden dielektrischen isolationszonen in integrierten schaltungen

Info

Publication number
DE2628382A1
DE2628382A1 DE19762628382 DE2628382A DE2628382A1 DE 2628382 A1 DE2628382 A1 DE 2628382A1 DE 19762628382 DE19762628382 DE 19762628382 DE 2628382 A DE2628382 A DE 2628382A DE 2628382 A1 DE2628382 A1 DE 2628382A1
Authority
DE
Germany
Prior art keywords
layer
aluminum
silicon dioxide
depressions
dielectric material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE19762628382
Other languages
English (en)
Inventor
Michael Robert Poponiak
Robert Otto Schwenker
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of DE2628382A1 publication Critical patent/DE2628382A1/de
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02258—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by anodic treatment, e.g. anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02255—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/314—Inorganic layers
    • H01L21/316—Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/3165—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation
    • H01L21/31683—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures
    • H01L21/31687—Inorganic layers composed of oxides or glassy oxides or oxide based glass formed by oxidation of metallic layers, e.g. Al deposited on the body, e.g. formation of multi-layer insulating structures by anodic oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76224—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials
    • H01L21/76227—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using trench refilling with dielectric materials the dielectric materials being obtained by full chemical transformation of non-dielectric materials, such as polycristalline silicon, metals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/085—Isolated-integrated
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/117—Oxidation, selective

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)
  • Bipolar Transistors (AREA)

Description

Aktenzeichen der Aniuelderin:
FI 974 035
Verfahren zum Herstellen von aus Aluminiumoxid bestehenden dielektrischen Isolationszonen in integrierten Schaltungen
Mit der ständig zunehmenden Mikrominiaturisierung von integrierten Halbleiterschaltungen und der damit in seitlicher Richtung zunehmenden Packungsdichte der einzelnen Bauelemente in integrierten Schaltungen hat man in den letzten Jahren einen großen Teil der Anstrengungen darauf gerichtet, verschiedene Formen von Isolierzonen oder Isolierbereichen zu verwenden, um die einzelnen dichtgepackten Bauelemente elektrisch voneinander zu isolieren.
Ein immer häufiger benutztes Verfahren zur Herstellung von dielektrischen Isolierbereichen besteht darin, daß man in Vertiefungen aus Siliciumdioxid bestehende Isolationsbereiche, gewöhnlich in der Epitaxialschicht, in der die Halbleiterbauelemente hergestellt werden sollen, in der Weise herstellt, daß man zunächst selektiv ein Muster der Vertiefungen in der Siliciumschicht ausätzt und dann anschließend das in den Vertiefungen befindliche Silicium thermisch oxidiert unter Verwendung von Oxidationssperrmasken, beispielsweise Siliciumnitridmasken, so
609884/07 59
daß sich in Ausnehmungen liegende oder vergrabene Bereiche aus Siliciumdioxid bilden, die die nötige elektrisch Isolation in seitlicher Richtung liefern. Dieses Verfahren ist beispielsweise in der US-Patentschrift 3 648 125 und in einem Aufsatz von Kooi und anderen mit dem Titel "Locos Devices" in Philips Research Report 26, auf den Seiten 166 bis 180 (1972) offenbart.
Obgleich dadurch eine sehr gute dielektrische Isolation in seitlicher Richtung erzielbar ist, ergaben sich doch einige Schwierigkeiten, ursprünglich hat man die Siliciumnxtridmasken unmittelbar auf die Siliciumsubstrate aufgebracht. Dadurch wurden jedoch in dem darunterliegenden Substrat an der Siliciumnitrid-Silicium-Trennflache hohe Spannungszustände hervorgerufen, die in manchen Fällen Verschiebungen in dem Siliciumsubstrat hervorriefen, so daß sich unerwünschte Leckstrombahnen und andere nachteilige Einflüsse auf die elektrische Eigenschaften an der Trennfläche ergaben.
Um diese Spannungszonen an der Trennfläche mit Siliciumnitridschichten möglichst gering zu halten, hat man daher zwischen dem Siliciumsubstrat und der Siliciumnitridschicht eine dünne Schicht aus Siliciumdioxid vorgesehen. Während der thermischen Oxidation ergibt sich ein wesentliches weiteres seitliches Vordringen des Siliciumoxids von der thermischen Oxidation unterhalb der Siliciumnitridschicht. Dieses seitliches Eindringen ist am größten an der Trennfläche zwischen Maske und Substrat, so daß man eine in seitlicher Richtung flach ansteigende Struktur erhält, die unter dem Namen "bird's beak" bekanntgeworden ist.
Die durch diese Erscheinung sich ergebenden Schwierigkeiten sind in den Veröffentlichungen "Local Oxidation of Silicon; New Technological Aspects", von J.A. Appels und andere, Philips Research Report 26, Seiten 157 bis 165 vom Juni 1971 und "Selective Oxidation of Silicon and Its Device Application" von
Fi 974 035 609884/0759
Kooi und anderen, im Semiconductor Silicon 1973, veröffentlicht durch die Electrochemical Society und herausgegeben von H.R. Huff und R.R. Burgess, Seiten 860 bis 879, beschrieben, wobei klargelegt ist, daß sich diese Schwierigkeiten insbesondere dann mit aus Siliciumdioxid und Siliciumnitridschichten zusammengesetzten Masken ergibt, wenn diese zusammen bei der Bildung von in Vertiefungen liegenden Slliciumdioxid-Isolationsschichten durch thermische Oxidation verwendet werden,
Ein anderes Verfahren zur Herstellung von in seitlicher Richtung liegenden dielektrischen isolierenden Schichten in integrierten Schaltungen kann "mit Ätzen und Auffüllen" bezeichnet werden. Bei diesem Verfahren werden zunächst gemäß dem gewünschten Isolationsmuster in dem Substrat Vertiefungen hergestellt und anschließend werden dielektrische Materialien, wie z,B, Siliciumdioxid, die sich durch chemischen Niederschlag aus der Dampfphase über der gesamten Oberfläche des Substrat niederschlagen lassen, zum Ausfüllen der Vertiefungen und zum Niederschlag über den unvertieften Abschnitten des Substrats bis auf dieselbe Höhe wie in den Vertiefungen niedergeschlagen. Dadurch erhält man aber eine gewellte Oberfläche mit Bergen und Tälern, Selbstverständlich hat man bereits erkannt, daß für eine weitere Verwendung dieser Struktur bei der Herstellung von integrierten Schaltungen die Oberfläche eingeebnet werden muß, d.h. daß das dielektrische Material, wie das Siliciumdioxid, von den nicht vertieften Teilen des Substrats entfernt werden mußf während es in den Vertiefungen belassen wird. Ein bekannter Nachteil dieses Standes der Technik mit Ausätzen und Auffüllen liegt in der Schwierigkeit, eine solche ebene Oberfläche herzustellen.
Eine weitere Schwierigkeit beim Ausätzen und Aufflüllen bestand darin, daß es insbesondere bei sehr tiefen und schmalen Vertiefungen schwierig war, diese Vertiefungen vollständig mit dielektrischem Material auszufüllen.
974 035 6 0988 A/0759
Endlich hat man unabhängig von dem Verfahren zum Herstellen einer in Vertiefungen angeordneten dielektrischen Isolierung Anzeichen dafür gefunden, daß dann, wenn das in der Vertiefung liegende dielektrische Material Siliciumdioxid ist, an der Trennfläche dieses Siliciumdioxids und eines P-leitendem Siliciumsubstrats wegen der normalerweise bei Siliciumdioxid angetroffenen positiven Ladung eine Inversion stattfindet.
Bei bipolaren Bauelementen, bei denen P-leitende Zonen, wie z.B. die Basiszone, sich an eine in eine Vertiefung liegendy Siliciumoxidschicht anschließen, besteht die Gefahr der Bildung einer solchen Inversion, so daß ein Leckstrompfad über die Zone gebildet wird.
Aufgabe der Erfindung ist es damit alsof ein Verfahren zu Herstellung von integrierten Schaltungen unter Verwendung von in Vertiefungen liegenden dielektrischen isolierenden Bereichen zu schaffen, bei dem axe Schwierigkeiten der obegenannten Art nicht auftreten, auch wenn das in den Vertiefungen angebrachte Dielektrikum in der Weise hergestellt wird, daß ausgeätzte Vertiefungen mit einem Material aufgefüllt werden, wobei sich das auf den nicht vertieften Abschnitten des Substrats während des Auffüllens der Vertiefungen niederschlagende Füllmaterial leicht und wirksam entfernen läßt. Insbesondere soll dabei in der Herstellung von integrierten Schaltungen eine in Vertiefungen angeordnete dielektrische Isolation geschaffen werden, an deren Trennfläche zum benachbarten Silicium keine Inversion auftritt.
Gemäß der vorliegenden Erfindung wird ein Verfahren zur Bildung dielektrisch isolierender Bereiche in einem Halbleitersubstrat geschaffen, bei welchem zunächst über dem Halbleitersubstrat eine elektrisch isolierende Schicht eines dielektrischen Materials mit einer Anzahl von durchgehenden öffnungen hergestellt und anschließend durch diese öffnungen hindurch in dem freiliegenden Teil der Oberfläche des Siliciumsubstrats eine Anzahl von Vertiefungen hergestellt wird. Anschließend wird Aluminium
974 035 609884/0759
über dem Substrat niedergeschlagen, wobei eine Schicht aus Aluminium in den Vertiefungen und auf der Schicht aus dielektrischem Material niedergeschlagen wird. Das in der Vertiefungen befindliche Aluminium wird zur Bildung von Aluminiumoxid anodisiert und das auf der Schicht aus dielektrischem Material niedergeschlagene Aluminium wird selektiv entfernt.
Das erfindungsgemäße Verfahren ist dann besonders wirkungsvoll, wenn das Substrat aus Silicium besteht.
Für beste Ergebnisse wird die Anodisierung in einer wässrigen elektrolytischen Lösung mit einer positiven Vorspannung am Siliciumsubstrat durchgeführt. In einem solchen Fall ist das in den Vertiefungen befindliche Aluminium den Vorspannungen ausgesetzt und wird daher zur Bildung von Aluminiumoxid anodisiert, während das Aluminium auf der Schicht aus dielektrischem Material elektrisch von dem Siliciumsubstrat isoliert ist und daher im wesentlichen nicht anodisiert. Während dieser Anodisierung dehnt sich das in den Vertiefungen liegende Aluminium bei seiner Umwandlung zu Aluminiumoxid in seinem Volumen um etwa 40 % aus, wodurch sichergestellt wird, daß selbst bei relativ schmalen und tiefen Vertiefungen das Aluminiumoxid selbst die untersten Teile der Vertiefung ausfüllt.
Wegen der unterschiedlichen Eigenschaften von Aluminium und Aluminiumoxid läßt sich die integrierte Schaltung leicht dadurch einebenen, daß ein Ätzmittel verwendet wird, daß selektiv das oberhalb der Substratoberfläche verbleibende nicht anodisierte Aluminium entfernt, jedoch das die Vertiefungen füllende Aluminiumoxid nicht angreift.
Andererseits kann das verbleibende Aluminium dadurch entfernt werden, daß man ein Ätzmittel für die aus dielektrischem Material bestehende, auf der Oberfläche des Substrat gebildete Schicht benutzt, wobei das Aluminiumoxid gegen dieses Ätzmittel resistent ist. Auf diese Weise läßt sich das auf der Schicht
Fi 974 035 60 9884/0759
aus dielektrischem Material liegende Aluminium abziehen.
Die sich dann ergebende Sruktur enthält ein Muster von mit Aluminiumoxid ausgefüllten Vertiefungen, die sich von einer Oberfläche des HalbleiterSubstrats in das Substrat hinein erstrecken und in seitlicher Richtung Bereiche des Halbleitersubstrats dielektrisch isolieren. Die Struktur ist im wesentlichen planar und es treten an der Trennfläche der mit Aluminiumoxid ausgefüllten Vertiefungen und selbst bei einem P-leitendem Halbleitersubstrat und bei der zuvor erwähnten Inversion P-leitender Zonen im Anschluß an in Vertiefungen liegendem Oxid keine Inversionsschv/ierigkeiten auf.
Gemäß einem weiteren Merkmal der vorliegenden Erfindung kann es erwünscht sein, eine möglichst gute Haftung zwischen 'dem in den Vertiefungen liegendem Aluminiumoxid und dem Siliciumsubstrat herzustellen. In einem solchen Fall werden die Vertiefungen unmittelbar nach dem Ätzen einer thermischen Oxidation zur Bildung einer sehr dünnen Schicht von Siliciumdioxid in der Größenordnung von 200 A und nicht dicker als 500 Ä vor dem Niederschlagen des Aluminiums ausgesetzt. In einem solchen Fall dient die dünne Siliciumdioxidschicht nicht zum Isolieren des in den Vertiefungen niedergeschlagenen Aluminiums von der während der Anodisierung an das Siliciumsubstrat angelegten positiven Vorspannung, so daß das in den Vertiefungen liegende Aluminium ungehindert in Aluminiumoxid überführt werden kann.
Die Erfindung wird nunmehr anhand von Ausführungsbeispielen in Verbindung mit den beigefügten Zeichnungen im einzelnen beschrieben. Die unter Schutz zu stellenden Merkmale der Erfindung sind den ebenfalls beigefügten Patentansprüchen im einzelnen zu entnehmen.
In den Zeichnungen zeigt;
Fign. 1A - 1G schematisch Schnittansichten eines Teils einer
Fi 974 035 60 98 84/0759
integrierten Schaltung zur Darstellung einer bevorzugten Ausführungsform des erfindungsgemäßen Verfahrens;
Fign, 2A - 2G schematisch Schnittansichten eines Teils einer
integrierten Schaltung zur Darstellung einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens und
Fign. 3A - 3H schematisch Schnittansichten eines Teils einer
integrierten Schaltung zur Erläuterung einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens.
Fign, 1A bis 1G zeigen die bevorzugte Ausführungsform der Erfindung« Auf einem P-leitendem Halbleiterplättchen mit einem spezifischen Widerstand von 10 Ohm-cm wird eine N+-leitende Zone 11, die anschließend als vergrabener Subkollektor dienen soll, durch thermische Diffusion von Störelementen gebildet, wie dies beispielsweise in der US-Patentschrift 3 539 876 offenbart ist. Nach Einführen in das Substrat 10 weist die N+-lei-
21 tende Zone 11 eine Oberflächenkonzentration von 10 Atomen/ cm auf. Die Zone 11 kann außerdem durch Ionenimplantationsverfahren hergestellt werden. Nach Bildung der Zone 11 wird durch epitaxialen Niederschlag eine N-leitende Schicht 12 gebildet. Die epitaxiale Schicht 12 hat maximal ein Dotierungs-
18 3
niveau von 1 χ 10 Atomen/cm , Während des Niederschiagens der epitaxialen Schicht 12 findet aus der N+-leitenden Subkollektor zone 11 eine Ausdiffusion in die epitaxiale Schicht statt, wie dies aus Fig, 1A zu erkennen ist. Anschließend wird gemäß Fig, 1A eine 1600 8 dicke Schicht aus Siliciumdioxid niedergeschlagen, dann werden öffnungen 14 selektiv mit üblichen photolithographischen Verfahren in dieser Schicht geätzt. Anschließend werden P+-leitende Zonen 15 durch Einführen von den Leitungstyp bestimmenden Störelementen wie z.B. Bor mit einem CQ von 2 χ 10 Atomen/cm eingeführt zur Bildung der Struktur
Fi 974 035 60988 A/0759
in Fig. 1B. Die eine P-Leitfähigkeit hervorrufenden Störelemente können entweder durch Diffusion oder durch Ionenimplantation eingebracht werden. Anschließend werden die P+-leitenden Zonen durch ein durch die öffnungen 14 eingeführtes Ätzmittel selektiv abgeätzt. Um diesen Ätzvorgang zu beschleunigen, wird von einer Eigenschaft des anodischen Ätzens Gebrauch gemacht, bei dem hochdotierte Zonen, wie z.B. die P+-leitenden Zonen 15 schneller abgeätzt werden als die sich daran anschließende Schicht 12 mit einer geringeren Dotierung. Das anodische Ätzen kann in üblicher Weise mit entsprechenden Vorrichtungen durchgeführt werden, wie sie beispielsweise im IBM Technical Disclosure Bulletin, Band 15, Nr. 2, Juli 1972, Seite 682, in einem Aufsatz von J,L, Deines, beschrieben sind. Beim anodischen Ätzen wird eine positive Spannung als Anodenspannung an das Substrat 10 angelegt, während eine in eine 5 %ige wässrige Fluorwasserstofflösung eingetauchte Platinfolie als Kathode dient. Während des anodischen Ätzens wird in dem Elektrolyten
eine Stromdichte von 0,1 Ampere/cm bei einer angelegten Spannung von 6 Volt benutzt und man erhält dabei Vertiefungen 16 in Fig. 1C bis zu einer Tiefe von etwa 2 Mikron von der Oberfläche der epitaxialen Siliciumschicht 12, d.h. durch die Schicht 12 hindurch.
Anschließend wird gemäß Fig. 1D eine etwa 1,5 Mikron starke Aluminiumschicht über der gesamten Struktur, wie in Fig. 1D gezeigt, niedergeschlagen, wobei die Aluminiumschicht 17 etwa 70 % der Vertiefungen 16 ausfüllt, während die übrigen Teile 18 der Aluminiumschicht auf der Siliciumdioxid-Oberflächenschicht 13 niedergeschlagen werden. Die Aluminiumschichten 17 und 18 können in üblicher Weise niederschlagen werden, wie sie beispielsweise zur Bildung von Metallisierungen bei integrierten Schaltungen benutzt werden, beispielsweise durch Niederschlag im Vakuum gemäß einem in der US-Patentschrift 3 539 876 offenbarten Verfahren.
FI 974 035
609884/0759
Anschließend wird gemäß Fig. 1E das in den Vertiefungen 16 niedergeschlagene Aluminium 17 zur Bildung von Äluminiumoxidbereichen anodisiert. Die Anodisierung oder Eloxierung des Aluminiums kann in üblicher 'weise, beispielsweise in einer Elektrolytlösung durchgeführt werden. Ein typisches Verfahren und eine Vorrichtung für die Anodisierung ist in Semiconductor Silicon, 19 73, "The Proceedings of the Electrochemical Societey Conference" in Chicago, 13. Mai 1973, in einem Aufsatz von D.K. Seto, auf Seiten 651 bis 657, insbesondere im Zusammenhang mit Fig. 1, beschrieben. Vorrichtungen, die ebenfalls bei einer solchen Anodisierung benutzt werden können, sind ebenfalls im IBM Technical Disclosure Bulletin, Juli 1972, in einem Aufsatz von J.L. Deines, auf Seiten 682 bis 683, beschrieben. Den Halbleiterplättchen wird auf der Rückseite des Substrats eine positive Spannung von etwa 10 Volt zugeführt. Eine 8 %iqe wässrige Lösunq von Schwefelsäure dient als Elektrolyt und als Gegenelektrode kann eine Platinfolie als Kathode dienen. Während der Ionisierung wird die angelegte Spannung konstant gehalten, wobei die Eloxierung so lange durchgeführt wird, bis die Stromdichte unter 0,2 Milliampere/cm2 abfällt.
Während dieses Anodisierungsverfahrens dient die Siliciumdioxidschicht 13 als Isolation für die Aluminiumschicht 18 von der für die Anodisierung in dem Elektrolyten notwendigen positiven Spannung. Daher findet in der Aluminiumschicht 18 so gut wie keine Anodisierung statt. Wenn dann ein Ätzmittel, das selektiv Aluminium abätzt und gegen das Aluminiumoxid relativ resistent ist, eingesetzt wird, dann wird die Aluminiumschicht 18 entfernt, während die anodisierte Aluminiumschicht 17 in den Vertiefungen im wesentlichen nicht angegriffen wird, so daß man die in Fig. 1F gezeigte Struktur erhält.
Ätzmittel für das selektive Abtragen von Aluminium gegen die Aluminiumoxid relativ resistent ist, sind auf den Seiten 196 und 197 in dem Buch "Anodic Oxide Films" von L. Young, Academic Press, London und New York, 1961, beschrieben. Solche Ätzmittel
FI 974 O35 60988 k /07 59
sind beispielsweise Quecksilberchloridlösungen, Lösungen von Brom und Jod in Methylalkohol, sauerstofffreie Salzsäure, gelöst in absolutem Äther sowie Mischungen aus Fluorwasserstoffsäure und Salpetersäure,
Die Herstellung der bipolaren integrierten Schaltung wird dann zur Erzeugung der in Fig. 1 dargestellten Struktur in üblicher Weise abgeschlossen, wie dies beispielsweise in der US-Patentschrift 3 539 876 beschrieben ist. In der fertiggestellten Struktur schließt sich eine P-leitende Basiszone 20 an die N+- leitende Subkollektorζone 11 an und eine N+-leitende Emitterzone 21 ist innerhalb der Basiszone 20 eingeschlossen. Eine Kollektorzone 22 stellt den Übergang zum Subkollektor 11 her. Metallische Kontakte 23, 24 und 25 dienen als Anschlüsse an Emitter, Basis und Kollektor,
Eine weitere Ausführungsform der Erfindung ist im Zusammenhang mit den Fign, 2A bis 2G dargestellt. Dabei wird das nicht anodisierte Aluminium durch ein Abziehverfahren entfernt. Die in Fig, 2A dargestellte Struktur ist ähnlich aufgebaut wie Fig. 1B mit der Ausnahme, daß statt einer einzigen Schicht thermisch aufgewachsenen Siliciumdioxids auf der Oberfläche des Substrats nun zwei zusammengesetzte Schichten aus Siliciumoxid benutzt werden; eine untere Schicht 26 mit einer Dicke von 1600 8, die durch thermische Oxidation des Siliciumsubstrats hergestellt wurde, wie dies die US-Patentschrift 3 539 876 beschreibt und einer zweiten 5000 S starken Siliciumdioxidschicht 27, die durch pyrolithische Zersetzung oder Niederschlag aus der Dampfphase in bekannter Weise aufgebracht wurde.
Anschließend werden durch das gleiche anodische Ätzverfahren, das im Zusammenhang mit Fig. 1C beschrieben wurde, die Vertiefungen 28 in der epitaxialen Schicht 29 gebildet.
Für bestimmte Anwendungsgebiete kann es erforderlich sein, eine gute Haftung des Aluminiumoxids an der epitaxial aufgewachsenen
FI 974 O35 609884/0759
Siliciumschicht sicherzustellen. In einem solchen Fall läßt sich das folgende Verfahren zur Erhöhung der Haftfähigkeit einsetzen. Bevor das Aluminium in den Vertiefungen 28 niedergeschlagen wird, wird durch thermische Oxidation längs der Seitenwände der Vertiefung 28, wie in Fig. 2C gezeigt, eine sehr dünne Schicht 29 aus Siliciumdioxid durch thermische Oxidation aufgewachsen. Die Dicke der Schicht 29 sollte 200 A* oder kleiner sein. Anschließend wird gemäß Fig. 2D das Aluminium zur Bildung von Aluminiumschichten 30 in den Vertiefungen und Aluminiumschichten 31 auf der Oberfläche der Siliciumdioxidschicht 27 niedergeschlagen.
Anschließend werden gemäß den bereits im Zusammenhang mit Fig. 1D beschriebenen Verfahren die in den Vertiefungen befindlichen Aluminiumschichten zur Bildung von Aluminiumoxidschichten 32 anodisiert, während die Aluminiumschicht 31 im wesentlichen unbeeinflußt bleibt. Dies ist deswegen möglich, weil die dünne, aus Siliciumdioxid bestehende Schicht an den Seitenwänden der Vertiefungen keine ausreichende Isolation für die am Substrat angelegte positive Anodisierspannung gegenüber der in den Vertiefungen liegenden Aluminiumschicht darstellt, während die Siliciumdioxidschichten 26 und 27 eine wesentliche größere Dicke aufweisen, die eine ausreichende elektrische Isolierung der Aluminiumschicht 31 von dieser Anodisierspannung ergibt.
Anschließend wird gemäß Fig. 2F die Aluminiumschicht 31 in Fig. 2E durch das Ablöseverfahren mit einem chemischen Ätzvorgang entfernt, durch den selektiv die zuerst niedergeschlagene Siliciumdixodischicht 27 angegriffen wird, so daß dadurch die Aluminiumschicht 31 abgelöst wird. Beim Ablösen der Schicht 31 kann außerdem auch Fluorwasserstoffsäure benutzt werden, jedoch in etwas anderer Weise als im Zusammenhang mit Fig. 1 beschrieben. Eine 10 %ige wässrige Fluorwasserstoffsäure wird beispielsweise die niedergeschlagene Siliciumdioxidschicht 27 wesentlich schneller ablösen als die thermisch aufgewachsenen Siliciumdioxidschichten 26 und 29, so daß die niedergeschlagene
Fi 974 035 6 09884/07 59
Siliciumdioxidschicht praktisch entfernt wird, wodurch sich die Aluminumschicht 31 ablöst, bevor irgendeine merkliche Einwirkung auf die dünne Siliciumdioxidschicht 29 erfolgt. Die in den Vertiefungen liegenden Aluminumoxidschichten 32 bleiben dann unbeeinflußt, wie dies in Fig. 2F gezeigt ist.
Anschließend wird die integrierte Schaltung zur Bildung einer bipolaren Vorrichtung in Fig. 2 in gleicher Weise fertiggestellt, wie dies im Zusammenhang mit Fig. 1G beschrieben wurde.
Gemäß einer weiteren Ausführungsform des erfindungsgemäßen Verfahrens kann nach der Anodisierung die verbleibende, nicht anodisierte Aluminiumschicht dadurch entfernt werden, daß man unter Einsatz üblicher photolithographischer Photolackmaskenverfahren mit chemischen Ätzen diese Schicht entfernt, wie dies im Zusammenhang mit Fign. 3A bis 3H beschrieben ist. Die in Fig. 3A gezeigte Struktur ist im wesentlichen die gleiche, wie in Fig. 2C, nur daß sie mit einer einzigen, etwa 5000 A starken Schicht aus thermisch aufgewachsenem Siliciumdioxid anstelle der Doppelschicht 26 und 27 überzogen ist.
Anschließend wird unter Verwendung der bereits im Zusammenhang . mit den Fign. 1D und 2D beschriebenen Verfahren eine 1,5 Mikron starke Aluminiumschicht in den Vertiefungen 35 als Schicht 34 und auf der Oberfläche der Siliciumdioxidschicht 33 als Schicht 36 niedergeschlagen, wie dies Fig. 3B zeigt. Die selektive Anodisierung wird dann in der gleichen Weise, wie im Zusammenhang mit Fign, 1E und 2E beschrieben, zur Erzeugung von Aluminiumoxid 37 in den Vertiefungen 35 durchgeführt, während die Siliciumdioxidschicht 33 in Folge ihrer Dicke die Aluminiumschicht 36 elektrisch isoliert, so daß diese Schicht im wesentlichen unbeeinflußt bleibt, wie dies Fig. 3C zeigt.
Anschließend wird gemäß Fig. 3D mit bekannten photolithographischen Verfahren eine aus Photolack bestehende, 2 Mikron starke Schicht 38 über der Oberfläche des Substrats aufgebracht
FI 974 O35 609884/0759
und mit üblichen Maskenverfahren wird der Photolack entfernt, so daß nur noch die Photolackbereiche 39 über den Aluminiumoxidbereichen 37, Fig, 3E, verbleiben. Verwendet man anschließend ein Ätzmittel für Aluminium, wie z.B. heiße Phosphorsäure, dann läßt sich damit die Aluminiumschicht 36 entfernenf während die Photolackbereiche 39 die darunterliegenden, aus Aluminiumoxid bestehenden Bereiche 37 schützen. Der Hauptvorteil dieses Verfahrens besteht darin, daß während des Ätzverfahrens das in den •Vertiefungen befindliche Aluminiumoxid vollständig geschützt bleibt und nicht einem selektiven Ätzverfahren ausgesetzt wird, bei dem es eine höhere Resistenz gegenüber dem Ätzmittel aufweisen muß als das Aluminium oder die unter dem Aluminium befindliche Schicht beim Ablöseverfahren, Dieses Verfahren hat jedoch einen gewissen Nachteil, der darin gesehen wird, daß praktisch eine zweite Maske und eine zweite Ausrichtung für den Photolack in bezug auf die Aluminiumoxidbereiche 37 erforderlich ist. In jedem Fall handelt man dafür gewisse. Vorteile ein. Man kann daher zwischen den verschiedenen Ätzverfahren der Fign. 1 und 2 und dem Maskenverfahren gemäß Fig, 3 wählen, je nachdem, welche Notwendigkeiten und Beschränkungen bei der Herstellung der bestimmten integrierten Schaltungen zu beachten sind.
Gemäß Fig. 3 werden aann die aus Photolack bestehenden Bereiche 39 entfernt. Anschließend wird entsprechend den Fign, 1G und 2G die integrierte Schaltung zu einem bipolaren Transistor vervollständigt, wie er dann in Fig. 3H dargestellt ist.
Bei Durchführung des im Zusammenhang mit den Fign, 3A bis 3H beschriebenen Verfahrens kann anstelle der Schicht 33 auch eine zusammengesetzte Schicht aus Siliciumnitrid über Siliciumdioxid benutzt werden. Außerdem kann die Schicht 33 auch aus Siliciumoxinitrid bestehen.
Es sei ferner in bezug auf die Herstellung von bipolaren integrierten Schaltungen darauf hingewiesen, daß dann, wenn man eine N-leitende epitaxiale Schicht auf einem P-leitendem Sub-
Fi 974 035 609884/0759
strat in einer Struktur wie in den Pign. 1, 2 und 3 verwendet, daß bei jeder dielektrischen Isolierung, die sich in das P-leitende Substrat hinein erstreckt, eine Inversion des P-leitenden Materials unter Bildung eines N-leitenden Kanals rund um die Unterseite der dielektrischen Isolation erzeugt werden kann, so daß unter Umständen zwei benachbarte bipolare Vorrichtungen kurzgeschlossen werden. Eine übliche Abhilfe kann in der erfindungsgemäß aufgebauten Struktur eingesetzt werden, um dieses zu verhindern. Wie in der US-Patentschrift 3 858 231 beschrieben, können vor dem Aufwachsen der N-leitenden epitxialen Schicht in Fig, 1A, 2A oder 3A ein Paar P+-leitender Zonen in das Substrat zu beiden Seiten des ^+-leitenden Subkollektors eingeführt und im wesentlichen mit den nachher önoch zu bildenden Aluminiumoxidbereichen ausgerichtet werden,. Wenn dann anschließend die Aluminiumoxidbereiche gebildet werden, dann erstrecken sie sich in Berührung mit diesen P+-leitenden Zonen und verhindern damit jede Inversion in dem P-leitendem Substrat rund um die Unterseite des in der Vertiefung liegenden Aluminiumoxids. Andererseits können diese P+-leitenden Zonen unmittelbar nach der Bildung der Vertiefung in den Schritten der Fign, 1C oder 2B in das Substrat dadurch eingeführt werden, daß man eine P+-leitende Zone durch die Unterseite der Vertiefungen in das P-leitende Substrat einbringt.
In den dargestellten Ausführungsformen wurde das Aluminiumoxid im wesentlichen vor Fertigstellung der integrierten Schaltungen in der epitaxialen Schicht hergestellt. Es ist klar, daß wegen der hier verwendeten relativ niedrigen Temperaturen bei der Bildung des Aluminiumoxids, (z.B. liegen die höchsten Temperaturen während des Niederschlags von Aluminium in der Größenordnung von 200 0C) das Aluminiumoxid, insbesondere wenn man die Verfahren gemäß Fign, 1A bis 1G verwendet, anschließend an die Bildung der Zonen für die Halbleitervorrichtung, wie z.B. Basis- oder Emitterzonen durchgeführt werden, da diese höchsten Temperaturen während des Niederschlages von Aluminium nicht hoch genug sind, um irgendeine Verschiebung irgendeines
Fi 974 035 609884/0759
der PN-Übergänge in den zuvor hergestellten Zonen zu bewirken.
974 035 609884/0759

Claims (11)

  1. PATENTANSPRÜCHE
    Verfahren zum Herstellen von dielektrischen Isolationsbereichen in integrierten Halbleiterschaltungen, gekennzeichnet durch folgende Verfahrensschritte:
    - Herstellen einer elektrisch isolierenden, eine Anzahl von Öffnungen aufweisende Schicht aus dielektrischem Material auf der Oberfläche eines Halbleitersubstrats;
    - Ausätzen von Vertiefungen in dem in den Öffnungen freiliegenden Halbleitersubstrat;
    - Aufbringen einer aus Aluminium bestehenden Schicht
    in den Vertiefungen und auf der der Oberfläche der aus dielektrischem Material bestehenden Schicht;
    - Anodisieren der in den Vertiefungen liegenden Aluminiumschicht zu Aluminiumoxid und
    - Entfernen der auf der dielektrischen Schicht liegenden Aluminiumschicht,
  2. 2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß ein aus Silicium bestehendes Halbleitersubstrat verwendet wird,
  3. 3. Verfahren nach Anspruch 2, dadurch gekennzeichnet, daß das in den Vertiefungen liegende Aluminium von dem auf der dielektrischen Schicht niedergeschlagenen Aluminium einen Abstand aufweist.
  4. 4. Verfahren nach den Ansprüchen 1 bis 3, dadurch gekennzeichnet, daß die Anodisierung in einer wässrigen elektrot Iytisehen Lösung unter Anlegen einer positiven Vorspannung an das Siliciumsubstrat in der Weise durchgeführt wird, daß das in den Vertiefungen liegende, der Vorspannung ausgesetzte Aluminium zu Aluminiumoxid anodisiert wird.
    FI974035 609884/0759
  5. 5. Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß die auf der Schicht aus dieleketrischem Material liegende Aluminiumschicht durch ein Aluminium angreifendes Ätzmittel entfernt wird, das Aluminiumoxid nicht angreift.
  6. 6, Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die auf dem dielektrischen Material liegende Aluminiumschicht dadurch entfernt wird, daß ein die Schicht aus dielektrischem Material angreifendes Ätzmittel verwendet wird, das jedoch Aluminiumoxid nicht angreift,
  7. 7« Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß die auf dem dielektrischen Material liegende Aluminiumschicht vor der Anodisierung durch ein das dielektrische Material angreifendes Ätzmittel entfernt wird, das jedoch Aluminium nicht angreift.
  8. 3. Verfahren nach Anspruch 3, dadurch gekennzeichnet, daß als dielektrisches Material Siliciumdioxid verwendet wird,
  9. 9, Verfahren nach Anspruch 4, dadurch gekennzeichnet, daß vor dem Aufbringen der Aluminiumschicht in den Vertiefungen eine dünne Schicht aus Siliciumdioxid mit einer maximalen Dicke von 500 8 aufgebracht wird,
  10. 10« Verfahren nach Anspruch 9, dadurch gekennzeichnet, daß die dünne Schicht aus Siliciumdioxid in situ durch thermische Oxidation erzeugt und die elektrisch isolierende Schicht aus dielektrischem Material in Form von Siliciumdioxid niedergeschlagen wird,
  11. 11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, daß die auf der Schicht aus dielektrischem, isolierenden auf der Substratfläche niedergeschlagenem Siliciumdioxid
    Fi 974 035 609884/0759
    liegende Aluminiumschicht durch ein Ätzmittel entfernt wird, das niedergeschlagenes Siliciumdioxid rascher abätzt als das durch thermische Oxidation in den Vertiefungen gebildete Siliciumdioxid oder das Aluminiumoxid.
    O35 609884/0759
DE19762628382 1975-06-30 1976-06-24 Verfahren zum herstellen von aus aluminiumoxid bestehenden dielektrischen isolationszonen in integrierten schaltungen Withdrawn DE2628382A1 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US05/592,150 US4542579A (en) 1975-06-30 1975-06-30 Method for forming aluminum oxide dielectric isolation in integrated circuits

Publications (1)

Publication Number Publication Date
DE2628382A1 true DE2628382A1 (de) 1977-01-27

Family

ID=24369509

Family Applications (1)

Application Number Title Priority Date Filing Date
DE19762628382 Withdrawn DE2628382A1 (de) 1975-06-30 1976-06-24 Verfahren zum herstellen von aus aluminiumoxid bestehenden dielektrischen isolationszonen in integrierten schaltungen

Country Status (5)

Country Link
US (1) US4542579A (de)
JP (1) JPS6025901B2 (de)
DE (1) DE2628382A1 (de)
FR (1) FR2316732A1 (de)
GB (1) GB1487546A (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS547245B2 (de) * 1973-09-07 1979-04-05
JPS5363871A (en) * 1976-11-18 1978-06-07 Matsushita Electric Ind Co Ltd Production of semiconductor device
JPS53144813A (en) * 1977-05-24 1978-12-16 Sumitomo Electric Ind Ltd Manufacture of electroconductive aluminum alloy
US4242791A (en) * 1979-09-21 1981-01-06 International Business Machines Corporation High performance bipolar transistors fabricated by post emitter base implantation process
JPS5871640A (ja) * 1981-10-26 1983-04-28 Nippon Telegr & Teleph Corp <Ntt> 半導体集積回路の形成方法
JPS5943545A (ja) * 1982-09-06 1984-03-10 Hitachi Ltd 半導体集積回路装置
JPS638608U (de) * 1986-07-04 1988-01-20
US5378330A (en) * 1993-05-07 1995-01-03 Panasonic Technologies, Inc. Method for polishing micro-sized structures
JP3456790B2 (ja) * 1995-04-18 2003-10-14 三菱電機株式会社 半導体装置の製造方法及び選択エッチング用シリコン基板カセット
US6107201A (en) * 1995-04-28 2000-08-22 Vanguard International Semiconductor Corporation Aluminum spiking inspection method
US6495709B1 (en) 2000-03-16 2002-12-17 Symetrix Corporation Liquid precursors for aluminum oxide and method making same
GB0820629D0 (en) * 2008-11-11 2008-12-17 Univ Bath Biocompatible electrode
US9985345B2 (en) 2015-04-10 2018-05-29 Apple Inc. Methods for electrically isolating areas of a metal body

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3386865A (en) * 1965-05-10 1968-06-04 Ibm Process of making planar semiconductor devices isolated by encapsulating oxide filled channels
FR1527898A (fr) * 1967-03-16 1968-06-07 Radiotechnique Coprim Rtc Agencement de dispositifs semi-conducteurs portés par un support commun et son procédé de fabrication
FR1064185A (fr) * 1967-05-23 1954-05-11 Philips Nv Procédé de fabrication d'un système d'électrodes
US3634203A (en) * 1969-07-22 1972-01-11 Texas Instruments Inc Thin film metallization processes for microcircuits
US3723258A (en) * 1970-12-14 1973-03-27 Fairchild Camera Instr Co Use of anodized aluminum as electrical insulation and scratch protection for semiconductor devices
US3671819A (en) * 1971-01-26 1972-06-20 Westinghouse Electric Corp Metal-insulator structures and method for forming
JPS5120265B2 (de) * 1972-03-23 1976-06-23
JPS5063881A (de) * 1973-10-08 1975-05-30
US3919060A (en) * 1974-06-14 1975-11-11 Ibm Method of fabricating semiconductor device embodying dielectric isolation
US4005452A (en) * 1974-11-15 1977-01-25 International Telephone And Telegraph Corporation Method for providing electrical isolating material in selected regions of a semiconductive material and the product produced thereby

Also Published As

Publication number Publication date
FR2316732B1 (de) 1980-05-09
JPS6025901B2 (ja) 1985-06-20
GB1487546A (en) 1977-10-05
FR2316732A1 (fr) 1977-01-28
US4542579A (en) 1985-09-24
JPS525287A (en) 1977-01-14

Similar Documents

Publication Publication Date Title
EP0001100B1 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE2745857C2 (de)
EP0010624B1 (de) Verfahren zur Ausbildung sehr kleiner Maskenöffnungen für die Herstellung von Halbleiterschaltungsanordnungen
DE1589810C3 (de) Passiviertes Halbleiterbauelement und Verfahren zu seiner Herstellung
DE3106202C2 (de)
DE2646308C3 (de) Verfahren zum Herstellen nahe beieinander liegender elektrisch leitender Schichten
EP0005728B1 (de) Verfahren zum Herstellen eines lateralen PNP- oder NPN-Transistors mit hoher Verstärkung und dadurch hergestellter Transistor
DE3245064C2 (de)
DE2611158A1 (de) Verfahren zum herstellen von oeffnungen in siliciumkoerpern
DE3242113A1 (de) Verfahren zur herstellung einer duennen dielektrischen isolation in einem siliciumhalbleiterkoerper
DE3014363C2 (de)
DE3841588A1 (de) Dynamischer vertikal-halbleiterspeicher mit wahlfreiem zugriff und verfahren zu seiner herstellung
DE3834241A1 (de) Halbleitereinrichtung
DE2502235A1 (de) Ladungskopplungs-halbleiteranordnung
EP0010633A1 (de) Verfahren zur Herstellung sehr schmaler Dosierungsgebiete in einem Halbleiterkörper sowie Verwendung dieses Verfahrens bei der Erzeugung von voneinander isolierten Halbleiterkörperbereichen, Bipolar-Halbleiteranordnungen, integrieten Injektionslogikschaltungen und doppelt diffundierten FET-Halbleiteranordnungen
EP0001574B1 (de) Halbleiteranordnung für Widerstandsstrukturen in hochintegrierten Schaltkreisen und Verfahren zur Herstellung dieser Halbleiteranordnung
DE2521568A1 (de) Verfahren zum herstellen von integrierten halbleiterbauelementen
DE2626739A1 (de) Verfahren zur herstellung von monolithisch integrierten halbleiterschaltungen mit durch ionenbombardement hervorgerufenen dielektrischen isolationszonen
DE2615754C2 (de)
DE2628382A1 (de) Verfahren zum herstellen von aus aluminiumoxid bestehenden dielektrischen isolationszonen in integrierten schaltungen
DE3242736A1 (de) Verfahren zum herstellen feldgesteuerter elemente mit in vertikalen kanaelen versenkten gittern, einschliesslich feldeffekt-transistoren und feldgesteuerten thyristoren
DE2615438A1 (de) Verfahren zur herstellung von schaltungskomponenten integrierter schaltungen in einem siliziumsubstrat
DE2550346A1 (de) Verfahren zum herstellen eines elektrisch isolierenden bereiches in dem halbleiterkoerper eines halbleiterbauelements
DE2454705A1 (de) Ladungskopplungsanordnung
DE2729973A1 (de) Verfahren zur herstellung einer halbleiteranordnung

Legal Events

Date Code Title Description
8141 Disposal/no request for examination