DE3130122C2

DE3130122C2 -

Info

Publication number: DE3130122C2
Application number: DE3130122A
Authority: DE
Inventors: Shigehiro Ikoma Nara Jp Minezaki
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1980-07-31
Filing date: 1981-07-30
Publication date: 1990-01-11
Also published as: US4514253A; DE3130122A1; JPS5731179A; GB2084795A; GB2084795B; JPS626674B2

Description

Die Erfindung betrifft ein Verfahren zur Herstellung eines Dünnschichttransistors (nachfolgend mit "TFT" abgekürzt) gemäß Oberbegriff des Anspruchs 1.

In den beiliegenden Fig. 1 bis 3 sind einige Beispiele für Entwicklungen von TFT-Vorrichtungen dargestellt. Fig. 1 zeigt eine TFT-Vorrichtung mit Versetzung bzw. Staffelung, und Fig. 2 zeigt eine koplanare TFT-Vorrichtung. Die Herstellung dieser TFT-Vorrichtungen wird nachfolgend anhand der Fig. 4 und 5 erläutert.

Eine Querschnittsansicht der Struktur der gestaffelten TFT- Vorrichtung ist in Fig. 1 (A) gezeigt, und Fig. 1 (B) zeigt eine Draufsicht. Die Herstellungsfolge der gestaffelten bzw. versetzten TFT-Vorrichtung wird im Zusammenhang mit einem in Fig. 4 gezeigten Flußdiagramm beschrieben.

Eine Gate-Elektrode 2, typischerweise aus Al, Ta, Zr, Hf oder Nb, ist auf einem Glassubstrat 1 aufgebracht, und zwar durch Maskenniederschlag, eine Abhebemethode (aus dem englischsprachigen Raum auch als Lift-off-Methode bekannt) oder durch Trockenätzung (4-I). Eine Oberfläche der Gate-Elektrode 2 wird zur Herstellung einer Gate-Isolierschicht 3 oxidiert, und zwar mittels Anodenoxidation. Ein alternativer Weg zur Bildung der Gate-Isolierschicht 3 besteht im Aufdampfen eines Oxids wie SiO₂, Al₂O₃, Ta₂O₃, Zr₂O₅ und Y₂O₃ (4-II). Danach wird eine Halbleiterschicht 4 in ein Muster gebracht, und zwar durch eine bekannte Methode, beispielsweise durch Maskenniederschlag, chemisches Ätzen, eine Abhebemethode oder Trockenätzung (4-III). Durch Maskenniederschlag, chemisches Ätzen, eine Abhebemethode oder Trockenätzung wird eine Source/Drain-Elektrode 5 auf die gemusterte Halbleiterschicht 4 aufgebracht (4-IV).

Die koplanare TFT-Vorrichtung, von der in den Fig. 2 (A) und 3 (A) schematische Querschnittsansichten und in den Fig. 2 (B) und 3 (B) Draufsichten gezeigt sind, wird in einer dem Flußdiagramm gemäß Fig. 5 entnehmbaren Weise hergestellt. Dieses Herstellungsverfahren unterscheidet sich von dem gemäß Fig. 4 aufgezeigten Verfahren dadurch, daß zunächst die Source/Drain-Elektrode 5, typischerweise aus Ni, Au oder dergl., auf die Gate-Isolierschicht 3 und danach erst die Halbleiterschicht 4 aufgebracht wird.

Bei einer versetzten bzw. gestaffelten TFT-Vorrichtung und einer koplanaren TFT-Vorrichtung, die in der zuvor beschriebenen Weise hergestellt sind, haben sich verschiedene Probleme herausgestellt, und zwar infolge der Mustergebung der Soruce/Drain-Elektrode 5 und der Halbleiterschicht 4.

(1) Wenn man die Source/Drain-Elektrode 5 der versetzten TFT- Vorrichtung durch chemisches Ätzen bilden möchte, wird ein metallisches Material wie Ni und Au über der gesamten Gate- Isolierschicht 3 und der Halbleiterschicht 4 aufgedampft, und unter Verwendung eines Fotolack- bzw. Fotoresistmaterials wird ein Fotoresistmuster für die Source/Drain- Elektrode 5 hergestellt. Dann wird die Source/Drain-Elektrode 5 durch chemisches Ätzen in ein Muster gebracht. Die Mustergebung wird im Fall von Ni als Material für die Source/Drain- Elektrode 5 mit einem HNO₃-H₂O-Ätzmittel und im Fall von Au als Source/Drain-Elektrodenmaterial mit einem NH₄I-I₂-C₂H₅OH-H₂O-Ätzmittel oder einem HNO₃-HCL-Ätzmittel durchgeführt. Diese herkömmlichen Ätzmittel korrodieren jedoch die darunterliegende Halbleiterschicht 4 und verschlechtern die Eigenschaften und das Verhalten der TFT-Vorrichtung. Speziell wenn es sich bei dem Halbleiter um Te handelt, verschwindet die Te-Schicht manchmal vollständig und verliert ihre Wirkung. Dasselbe Problem tritt auf, wenn die Source/Drain-Elektrode 5 durch eine Abhebemethode gebildet wird. Die Suis- Reaktion tritt bei der Fotoresistbeschichtung auf, wobei nach der Belichtung eine alkalilösliche Indencarbonsäure entsteht, wenn man ein Fotoresistmuster für die Source/Drain- Elektrode 5 in Fig. 1 durch die Verwendung einer Naphthachinondiazid- oder Benzochinon-Fotoresistbeschichtung herstellt. Die Carbonsäure ist in einer anorganischen oder organischen Alkalilösung lösbar, welche die Te-Halbleiterschicht während der Formation eines Abhebe- bzw. Lift-off-Fotoresistmusters korrodiert.

(2) Bei der koplanaren TFT-Vorrichtung besteht die Möglichkeit, die Source/Drain-Elektrode 5 durch eine fotolithographische Methode zu bilden, wie das zuvor erwähnte chemische Ätzen und die Abhebemethode. Hier erfolgt jedoch eine Unterätzung der Source/Drain-Elektrodenlückenränder, und damit ist die Gefahr verbunden, daß die Halbleiterschicht 4 unterbrochen wird, wie gemäß Fig. 6 gezeigt ist. Diese Probleme sind kritisch, wenn die Halbleiterschicht 4 aus Te hergestellt ist und aufgrund von Funktionsanforderungen eine sehr geringe Dicke von 10 bis 20 nm aufweist.

A. C. Tickle beschreibt in "Thin-Film Transistors, A New Approach To Microelectronics", John Wiley & Sons, Inc., New York, Seite 72-81 (1969), ein Verfahren zur Herstellung eines Dünnschichttransistors unter Verwendung einer lift-off- Maskierungsmethode zur Erzeugung der Lücke zwischen der Source- Elektrode und der Drain-Elektrode. Diese Methode eignet sich allerdings nicht zur Herstellung schmaler Lücken. Darüber hinaus wird hierbei, wie oben bereits erwähnt, die Halbleiterschicht durch den Fotoresistmaskenentwickler angegriffen. Mit Ausnahme der Lückenbildung ernhält dieser Artikel keine Angaben darüber, wie die Mustergebung der übrigen Teile der Source/Drain-Elektrodenschicht erfolgen sollen.

Die in diesem Artikel weiterhin vorgeschlagene Mustergebung unter Verwendung einer Aufdampfmaske ist nur für einfache TFT-Vorrichtungen geeignet und besagt nichts über die weitergehende Formgebung der Source/Drain-Elektrodenschicht. Soll zudem eine komplizierte TFT-Vorrichtung hergestellt werden, sind zwei Aufdampfmasken erforderlich, eine streifenförmige für die Bildung der Source/Drain-Elektrodenlücke und eine flächige Aufdampfmaske, die mit Öffnungen versehen ist, die dem gewünschten Elektrodenmuster entsprechen. Ein derartiges Verfahren ist kompliziert und führt zu Problemen hinsichtlich der Herstellung von feinen und exakten Lücken.

Auch in NTZ, Band 33, 1980, Heft 2, Seite 80 bis 88, "Flache Fernseh-Bildschirme" ist beschrieben, daß es sehr kompliziert ist, mehrere Aufdampfmasken in einem einzigen Vorgang zur Mustergebung zu verwenden.

Die gattungsgemäße Druckschrift, DE-OS 29 02 303, zeigt ein Verfahren zur Herstellung einer der Fig. 2 entsprechenden TFT-Vorrichtung, bei dem die Source/Drain-Elektrode durch Fotoätztechnik oder mittels einer Aufdampfmaske gebildet wird und die Halbleiterschicht im letzten Verfahrensschritt auf die gemusterte Source/Drain-Elektrode aufgebracht wird. Bei diesem Verfahren treten die in Verbindung mit Fig. 2 bereits genannten Probleme und Nachteile auf.

Das ebenfalls in DE-OS 29 02 303 beschriebene Niederschlagsverfahren unter Verwendung der Aufdampfmaske hat wiederum den Nachteil, daß zur Erzeugung einer hohen Feinheit und Genauigkeit der Source/Drain-Elektrodenlücke zwei verschiedene Aufdampfmasken verwendet werden müssen, weshalb dieses Verfahren ebenfalls kompliziert ist und hinsichtlich der Feinheit und Exaktheit der Lücke zu Problemen führt.

Der Erfindung liegt daher die Aufgabe zugrunde, ein Verfahren zur Herstellung eines Dünnschichttransistors anzugeben, das sich der üblichen fotolithographischen Verfahren bedient, ohne daß bei der Herstellung der mit der Halbleiterschicht in Berührung kommenden Kanten der Source/Drain-Elektrode Ätzmittel verwendet werden müssen, die zu Beeinträchtigungen oder Unterbrechungen der Halbleiterschicht führen. Außerdem soll ein Verfahren verfügbar gemacht werden, mit dem es möglich ist, eine gute Kontaktgabe zwischen der Halbleiterschicht und der Source/Drain-Elektrode zu gewährleisten, wobei Unterschneidungen an den Source/Drain-Elektrodenlückenrändern vermieden werden.

Zur Lösung dieser Aufgabe wird erfindungsgemäß ein Verfahren zur Herstellung eines Dünnschichttransistors vorgeschlagen, das die im Anspruch 1 angegebenen Merkmale enthält.

Bevorzugte Ausführungsformen des erfindungsgemäßen Verfahrens sind Gegenstand der Ansprüche 2 bis 7.

Mit dem erfindungsgemäßen Verfahren werden zwei verschiedene Mustergebungsmethoden angewandt, einerseits die Verwendung einer streifenförmigen Aufdampfmaske für die Erzeugung der Lücke zwischen Source-Elektrode und Drain-Elektrode und andererseits die Verwendung einer Fotoresistmaske für die Mustergebung des restlichen Teils der Source/Drain-Elektrodenschicht. Der mit dem erfindungsgemäßen Verfahren hergestellte Dünnschichttransistor läßt sich auch bei einer Massenproduktion mit hoher Genauigkeit, Feinheit und Reproduzierbarkeit herstellen. Die Halbleiterschicht wird nicht beschädigt, egal ob sie vor der Bildung der Source/Drain-Elektrodenschicht oder nach deren Bildung aufgebracht wird. Ebenso wird eine Unterschneidung der Source/Drain-Elektrodenlückenränder wirksam verhindert.

Die Erfindung und Weiterbildungen der Erfindung werden nun anhand von Ausführungsformen näher erläutert. In den Zeichnungen zeigt

Fig. 1 bis 3 schematische Ansichten herkömmlicher TFT-Vorrichtungen;

Fig. 4 und 5 Flußdiagramme zur Erläuterung der Herstellung der TFT-Vorrichtungen;

Fig. 6 eine teilweise vergrößerte Ansicht einer Source/ Drain-Elektrode bei herkömmlichen TFT-Vorrichtungen; und

Fig. 7 bis 13 schematische Darstellungen zur Erläuterung der Herstellung von erfindungsgemäßen Ausführungsformen von TFT-Vorrichtungen.

Beispiel 1

Die Fig. 7 (A), 7 (A′) bis 7 (F), 7 (F′) zeigen Herstellungsschritte einer Ausführungsform der TFT- Vorrichtung. Eine Gate-Elektrode 2 ist auf einem Isolier- bzw. Glassubstrat 1 aufgebracht und besteht aus Al, Ta, Nb oder einem ähnlichen geeigneten Elektrodenmaterial. Dabei kann man eine Maskenniederschlagsmethode, eine Abhebemethode oder eine Naßätzung verwenden. Die Gate-Elektrode 2 wird beispielsweise in eine Ammoniumboratlösung getaucht, um auf diese Weise eine Gate-Isolierschicht 3 durch anodische Oxidation zu bilden. Als Alternative kann diese Gate-Isolierschicht 3 durch die Verwendung von SiO₂, Al₂O₃, Y₂O₃ usw. erzeugt werden. Dann wird eine Halbleiterschicht 4, typischerweise aus Te durch eine Abhebemethode gbildet. Eine Fotoresistbeschichtung (beispielsweise AZ 1350 von Shipley Co.) mit einer Dicke von 0,3 µm bis 0,6 µm wird aufgebracht, vorgebrannt, bzw. vorgehärtet und Licht ausgesetzt, das beispielsweise von einer Hochspannungs-Quecksilberdampflampe von 500 W stammt. Die Entwicklung wird ausgeführt mit einer Lösung, bei ber es sich um eine Verdünnung eines AZ-Entwicklers (Shipley Co.) mit destilliertem Wasser handelt. Darauf folgt Spülen und Nachhärten. Eine Te-Halbleiterschicht 4 wird aufgebracht und einer Ultraschallreinigung in Azeton ausgesetzt, für die Bildung eines gewünschten Musters der Halbleiterschicht 4.

Wie in den 7 (A) und 7 (A′) gezeigt ist, wird dann ein Teil der Gate-Isolierschicht 3 und der Te-Halbleiterschicht 4 einer Maskierung unter Verwendung einer Aufdampfmaske 6 unterzogen, und zwar durch die Verwendung eines Drahtes oder Streifens aus einer Fe-Ni-Co-Legierung, Wolfram oder rostfreiem Stahl, und dann wird ein Material für die Source/Drain-Elektrode 5, beispielsweise Au und/oder Ni, aufgebracht, wie es in den Fig. 7 (B) und 7 (B′) gezeigt ist. Eine Fotoresistbeschichtung (beispielsweise AZ 1350 von Shipley Co.) 8 mit einer Dicke von 0,3 bis 0,6 µm wird auf die solchermaßen hergestellte Elektrodenschicht 7 aufgebracht, wie es in den Fig. 7 (C) und 7 (C′) gezeigt ist.

Nach dem Vorhärten bzw. Vorbrennen wird die Fotoresistbeschichtung 8 mit einer Maske 9 abgedeckt, wie es in den Fig. 7 (D) und 7 (D′) gezeigt ist und unter Verwendung einer 500-W-Quecksilberdampflampe belichtet. Die Entwicklung wird mit einem mit destilliertem Wasser verdünnten Az-Entwickler durchgeführt, um ein gewünschtes Fotoresistmuster 10 zu bilden, wie es in den Fig. 7 (E) und 7 (E′) gezeigt ist. Falls die metallische Beschichtung aus Ni besteht, wird sie in einer HNO₃-H₂O-Lösung geätzt, um ein Source/Drain-Elektrodenmuster 5 zu erzeugen, wie es in den Fig. 7 (F) und 7 (F′) gezeigt ist. Für den Fall einer Au- Beschichtung findet das Ätzen in einer I₂-NH₄-H₂O-C₂H₅OH- Lösung statt, um ein gewünschtes Muster für die Source/ Drain-Elektrode 5 zu erzeugen.

Da bei der zuvor beschriebenen Ausführungsform die Te-Halbleiterschicht 4 mit der Fotoresistbeschichtung 8 abgedeckt ist, wie es aus den Fig. 7 (E) und 7 (E′) ersichtlich ist, kann eine TFT-Vorrichtung ohne Einwirkung des Ni-Ätzmittels oder des Au-Ätzmittels hergestellt werden.

Beispiel 2

Die Fig. 8 (A), 8 (A′) bis 8 (D), 8 (D′) zeigen die Herstellung einer anderen Ausführungsform einer TFT- Vorrichtung. Eine Gate-Elektrode 2 ist auf einem Isoliersubstrat 1 aufgebracht und besteht aus Al, Ta, Nb oder dergleichen als geeignetes Elektrodenmaterial. Die Bildung der Gate-Elektrode 2 kann man durch einen Maskenniederschlag, eine Abhebemethode, eine Naßätzung oder eine Trockenätzung erreichen. Die Gate- Elektrode 2 wird in beispielsweise eine Ammoniumboratlösung getaucht, um auf diese Weise eine Gate-Isolierschicht 3 durch anodische Oxidation zu erzeugen. Als Alternative kann diese Isolierschicht 3 durch die Verwendung von SiO₂, Al₂O₃, Y₂O₃ usw. erzeugt werden.

Die Mustergabe einer Halbleiterschicht 4 und einer Source/ Drain-Elektrode 5 kann gleichzeitig durch eine Abhebemethode in der folgenden Weise vorgenommen werden. Eine Fotoresistbeschichtung (beispielsweise AZ 1350 von Shipley Co.) wird das Substrat überdeckend aufgebracht und dann vorgebrannt, belichtet, entwickelt, gespült und nachgebrannt, und zwar in der aufgezählten Reihenfolge. Wie in den Fig. 8 (A) und 8 (A′) gezeigt ist, wird für die Halbleiterschicht 4 und die Source/ Drain-Elektrode 5 ein Muster erzeugt, das in den Fig. 8 (A) und 8 (A′) mit 11 bezeichnet ist. Eine Aufdampfmaske 12 gemäß Fig. 8 (B) und 8 (B′) wird zum Vakuumniederschlag eines Halbleitermaterials wie Te aufgebracht zur Bildung einer im Vakuum aufgebrachten Halbleiterschicht 13.

Eine Aufdampfmaske 6 gemäß Fig. 8 (C) und 8 (C′) wird zum Vakuumniederschlag eines geeigneten Materials für die Source/Drain- Elektrode 5, beispielsweise Ni und Au, verwendet, und es wird eine im Vakuum niedergeschlagene Source/Drain-Elektrodenschicht 7 wachsen gelassen. Eine Ultraschallreinigung mit Azeton wird durchgeführt, um die Herstellung einer TFT-Vorrichtung mit der Halbleiterschicht 4 und der Source/Drain-Elektrode 5 gemäß Fig. 8 (D) und 8 (D′) zu vervollständigen.

Die resultierende TFT-Vorrichtung weist nicht den Nachteil auf, daß die Halbleiterschicht 4 verschwindet und die TFT- Eigenschaften verloren gehen, wie man es bei der Mustergebung für die Herstellung der versetzten bzw. gestaffelten TFT- Vorrichtung beobachtet hat, da bei der Mustergebung der Halbleiterschicht 4 und der Source/Drain-Elektrode 5 kein Ätzmittel verwendet wird. Wegen der Bildung der gemusterten Halbleiterschicht 4 und der gemusterten Source/ Drain-Elektrode 5 unter Verwendung eines Maskenniederschlages und einer Abhebmethode besteht außerdem nicht das Problem, daß sich die Te-Halbleiterschicht 4 auflöst, während die Fotoresistbeschichtung für die Source/Drain-Elektrode 5 der gestaffelten TFT-Vorrichtung in ein Muster gebracht wird, und zwar durch die Verwendung der Abhebemethode. Somit ist eine einfache Mustergebung der Elektrode sichergestellt.

Beispiel 3

Die Fig. 9 (A), 9 (B) bis 9 (E), 9 (E′) sind Darstellungen zur Erläuterung von Herstellungsschritten für eine weitere Ausführungsform einer TFT-Vorrichtung. Eine Gate-Elektrode 2 ist auf ein Isoliersubstrat 1 aufgebracht und aus Al, Ta, Nb oder einem ähnlichen geeigneten Elektroden- Material hergestellt. Die Bildung dieser Gate-Elektrode 2 kann man durch Maskenniederschlag, eine Abhebermethode, Naßätzen oder Trockenätzen erreichen. Die Gate-Elektrode 2 wird in beispielsweise eine 3%ige Ammoniumboratlösung getaucht, um auf diese Weise eine Gate-Isolierschicht 3 durch anodisches Oxidieren zu erzeugen. Diese Isolierschicht 3 kann durch die Verwendung von SiO₂, Al₂O₃, Y₂O₃ usw. hergestellt werden. Dann können eine Halbleiterschicht 4 und eine Source/Drain-Elektrode 5 durch gleichzeitiges Ätzen auf folgende Weise in ein Muster gebracht werden. Eine Aufdampfmaske 12 aus einem Draht oder Streifen aus einer Fe-Ni-Co-Legierung, Wolfram oder rostfreiem Stahl, wie in Fig. 9 (A) und 9 (A′) gezeigt, wird so angeordnet, daß sie über einem Teil des Isoliersubstrates 1 liegt, und dient zum Vakuumniederschlag eines Halbleitermaterials wie Te und zur Bildung einer im Vakuum niedergeschlagenen Halbleiterschicht 13. Danach wird eine Aufdampfmaske 6, die typischerweise aus einem aus einer Fe-Ni-Co- Legierung, Wolfram oder rostfreiem Stahl bestehenden Draht oder Streifen hergestellt ist, wie in den Fig. 9 (B) und 9 (B′) gezeigt, zum Vakuumniederschlag eines geeigneten Materials für die Source/Drain-Elektrode 5, beispielsweise Ni und/oder Au, und zum Wachsenlassen einer im Vakuum niedergeschlagenen Source/Drain-Elektrodenschicht 7 verwendet.

Auf der so aufgebrachten Elektrodenschicht 7 wird eine Fotoresistbeschichtung 8 (beispielsweise AZ 1350 von Shipley Co.) angeordnet und mittels einer bekannten Methode unter Verwendung einer Maske 14 in ein Fotoresistmuster 15 gemäß Fig. 9 (D) und 9 (D′) geformt.

Die Source/Drain-Elektrodenschicht 7 wird 3 bis 5 s lang in einer I₁-NH₄-H₂O-C₂H₅OH-Lösung bei Raumtemperatur geätzt. Eine HNO₃-H₂O-Lösung wird verwendet, falls die metallische Beschichtung Ni ist. Nach dem Ätzen wird das Fotoresistmuster 15 mit Azeton entfernt, womit die Herstellung der TFT-Muster 4 und 5 vollendet ist.

Da bei der oben erläuterten Ausführungsform die Te-Halbleiterschicht 13 mit der Fotoresistbeschichtung 8 bedeckt ist, wie den Fig. 9 (D) und 9 (D′) entnehmbar ist, kann eine TFT-Vorrichtung hergestellt werden ohne die Einwirkung des Ni-Ätzmittels oder des Au-Ätzmittels auf die Te-Halbleiterschicht. Überdies bringt die zuvor erwähnte kombinierte Verwendung von Maskenniederschlag und chemischem Ätzen ein einfaches Ausrichten zwischen der Niederschlagsmaske und dem Substrat und bedeutende Vorteile für die Massenproduktion fein gemusterter TFT-Vorrichtungen mit sich.

Beispiel 4

Die Fig. 10 (A), 10 (A′) bis 10 (G), 10 (G′) sind Darstellungen zur Erläuterung von Herstellungsschritten für eine weitere Ausführungsform der TFT-Vorrichtung. Eine Gate-Elektrode 2 wird auf einem Isoliersubstrat 1 angeordnet und besteht aus Al, Ta, Nb oder dgl. als geeignetes Elektrodenmaterial. Die Bildung dieser Gate-Elektrode 2 kann man durch Maskenniederschlag, eine Abhebemethode, Naßätzen oder Trockenätzen erhalten. Die Gate-Elektrode 2 wird in beispielsweise eine Ammoniumboratlösung getaucht, um auf diese Weise eine Gate-Isolierschicht 3 durch anodische Oxidation zu erzeugen. Als Alternative kann diese Isolierschicht 3 durch die Verwendung von SiO₂, Al₂O₃, Y₂O₃ usw. erzeugt werden. Dann werden eine Halbleiterschicht 13 und eine Source/Drain-Elektrodenschicht 7 der koplanaren TFT-Vorrichtung folgendermaßen in Musterform gebracht. Eine Aufdampfmaske 6 aus einem aus einer Fe-Ni-Co-Legierung, Wolfram oder rostfreiem Stahl bestehenden Draht oder Streifen mit einer Dicke gemäß Fig. 10 (A) und 10 (A′) wird so angeordnet, daß sie über dem Isoliersubstrat 1 und der Gate-Isolierschicht 3 liegt, und dient dem Vakuum-Niederschlag eines Source/Drain-Elektrodenmaterials wie Au und/oder Ni und der Bildung einer im Vakuum niedergeschlagenen Source/Drain-Elektrodenschicht 7. Danach wird auf der solchermaßen niedergeschlagenen Elektrodenschicht 7 eine Foto resistbeschichtung 8 (beispielsweise AZ 1350 von Shipley Co.) mit einer Dicke von 0,3 bis 0,6 µm gemäß Fig. 10 (C) und 10 (C′) aufgebracht. Durch eine bekannte Methode unter Verwendung einer Maske 9 wird eine Belichtung durchgeführt, um nach der Entwicklung dasselbe Muster wie das der Maske 9 zu erhalten. Nach einem Nachbrennen bzw. Nachhärten wird die resultierende Vorrichtung in einer HNO₃-H₂O-Lösung geätzt und die Fotoresistmaske 8 mit Azeton entfernt, um das Source/Drain- Elektromuster 5 gemäß Fig. 10 (D) und 10 (D′) zu bilden, und zwar für den Fall, daß die metallische Beschichtung aus Ni besteht. Im Fall von Au wird eine I₂-NH₄-H₂O-C₂H₅OH- Lösung von 60 bis 90 s lang dauernden Ätzung bei Raumtemperatur verwendet. Nach dem Ätzen wird die Fotoresistbeschichtung 8 mit Azeton entfernt, um somit das Source/Drain- Elektrodenmuster 5 zu bilden. Anschließend wird auf dem Substrat eine weitere Fotoresistbeschichtung 8 (beispielsweise AZ 1350 von Shipley Co.) mit einer Dicke von 0,3 bis 0,6 µm gemäß Fig. 10 (E) und 10 (E′) aufgebracht. Nach dem Vorbrennen bzw. Vorhärten folgen mit Hilfe einer Maske 16 eine Belichtung und Entwicklung, wobei ein Muster gemäß Fig. 10 (F) und 10 (F′) gebildet wird. Nach dem Nachhärten wird auf der gemusterten Fotoresistbeschichtung 8 eine Te-Halbleiterschicht 13 zur Bildung einer im Vakuum niedergeschlagenen Halbleiterschicht 13 im Vakuum aufgebracht. Eine Ultraschallreinigung mit Azeton wird durchgeführt zur Vollendung der Herstellung einer gewünschten Halbleiterschicht 4 gemäß den Fig. 10 (G) und 10 (G′).

Die oben erläuterte Ausführungsform, die auf der kombinierten Verwendung von Maskenniederschlag und Ätzung beruht, bietet folgende Vorteile. Solange die Source/Drain-Elektrode 5 durch chemisches Ätzen und eine Abhebemethode gebildet wird, besteht kein Problem, daß ein Randteil der Source/Drain- Elektrode 5 eine Unterschneidung aufweist und eine schlechte Verbindung mit der Halbleiterschicht 4 besitzt und bisweilen Brüche verursacht. Dies resultiert in einer Verbesserung von Ausbeute und Feinheit der Muster.

Beispiel 5

Die Fig. 11 (A), 11 (A′) bis 11 (D), 11 (D′) zeigen Herstellungsschritte einer weiteren Ausführungsform einer TFT-Vorrichtung. Eine Gate-Elektrode 2 wird auf einem Isoliersubstrat 1 aufgebracht und besteht aus Al, Ta, Nb oder dgl. als geeignetes Elektrodenmaterial. Die Bildung dieser Gate-Elektrode 2 kann man durch Maskenniederschlag, eine Abhebemethode, Naßätzen oder Trockenätzen erhalten. Die Gate- Elektrode 2 wird in beispielsweise eine Ammoniumboratlösung getaucht, um auf diese Weise eine Gate-Isolierschicht 3 durch anodische Oxidation zu erzeugen. Ein anderer Weg zur Bildung von Mustern auf der koplanaren TFT-Vorrichtung gemäß der Erfindung wird nun beschrieben. Wie aus den Fig. 11 (A) und 11 (A′) ersichtlich ist, wird eine Fotoresistbeschichtung 11 (beispielsweise AZ 1350 von Shipley Co.) in bekannter Weise aufgebracht. Danach wird eine Aufdampfmaske 6, typischerweise ein aus einer Fe-Ni-Co-Legierung, Wolfram oder rostfreiem Stahl hergestellter Draht oder Streifen, gemäß Fig. 11 (B) und 11 (B′) zum Vakuum-Niederschlag eines geeigneten Materials für die Source/Drain-Elektrode 5, beispielsweise Ni und Au, und somit zum Wachsenlassen einer im Vakuum niedergeschlagenen Source/ Drain-Elektrodenschicht 7 verwendet. Eine andere Aufdampfmaske 17 aus einem aus einer Fe-Ni-Co-Legierung, Wolfram oder rostfreiem Stahl bestehenden Streifen, wie in den Fig. 7 (C) und 7 (C′) gezeigt, wird zum Vakuum-Niederschlag eines Halbleitermaterials wie Te und zur Bildung einer im Vakuum aufgebrachten Halbleiterschicht 13 verwendet. Anschließend wird die resultierende Vorrichtung einer Ultraschallreinigung in Azeton ausgesetzt, und zwar zweimal, zur Bildung der gewünschten Muster der Source/Drain-Elektrode 5 und der Halbleiterschicht 4 in der koplanaren TFT-Vorrichtung.

Da die Source/Drain-Elektrode 5 der resultierenden TFT-Vorrichtung nicht mit einer chemischen Ätzung oder einer Abhebemethode gebildet ist, bestehen bei der Source/ Drain-Elektrode 5 keine Probleme dahingehend, daß ihr Rand eine scharfe Unterschneidung aufweist und schlechten Kontakt mit der Halbleiterschicht 4 besitzt und Brüche in dieser verursacht. Da die Halbleiterschicht 4 und die Source/Drain- Elektrode 5 gleichzeitig durch die kombinierte Verwendung eines Maskenniederschlages und einer Abhebemethode gebildet sind, ist zudem die zuvor erzeugte Gate-Elektrode 2 gegen Beschädigung geschützt, und man hat auf einfache Weise eine Erhöhung der Mustergebungsgenauigkeit und der Ausrichtung der Aufdampfmaske gegenüber dem Substrat erreicht, was der Produktivität bei einer Massenproduktion zugute kommt.

Beispiel 6

Die Fig. 12 (A), 12 (A′) bis 12 (E), 12 (E′) zeigen Herstellungsschritte einer weiteren Ausführungsform der TFT-Vorrichtung.

Eine Gate-Elektrode 2 wird auf einem Isoliersubstrat 1 angeordnet und besteht aus Al, Ta, Nb oder dgl. als geeignetes Elektrodenmaterial. Die Formation dieser Gate-Elektrode 2 kann durch Maskenniederschlag, eine Abhebemethode, Naßätzen oder Trockenätzen erhalten werden. Die Gate-Elektrode 2 wird in beispielsweise eine Ammoniumboratlösung getaucht, um auf diese Weise eine Gate-Isolierschicht 3 durch anodische Oxidation zu erzeugen. Als Alternative kann diese Gate-Isolierschicht 3 durch die Verwendung von SiO₂, Al₂O₃, Y₂O₃ usw. hergestellt werden.

Dann werden Muster der koplanaren TFT-Vorrichtung auf eine unterschiedliche Weise gebildet. Eine Aufdampfmaske 6, die typischerweise aus einem aus einer Fe-Ni-Co-Legierung, Wolfram oder rostfreiem Stahl bestehenden Draht oder Streifen hergestellt ist, wie in Fig. 12 (A) und 12 (A′) verwendet, wird zum Vakuum-Niederschlag eines geeigneten Materials für die Source/Drain-Elektrode 5, beispielsweise Ni, und somit zur Züchtung einer im Vakuum aufgebrachten Source/Drain-Elektrodenschicht 7 verwendet. Eine andere Aufdampfmaske 13 aus einem aus einer Fe-Ni-Co- Legierung, Wolfram oder rostfreiem Stahl bestehenden Draht oder Streifen wird zum Vakuum-Niederschlag eines Halbleitermaterials wie Te und zur Formierung einer im Vakuum aufgebrachten Halbleiterschicht 13 verwendet. Anschließend wird eine Fotoresistbeschichtung 8 (z. B. AZ 1350 von Shipley Co.) aufgebracht, wie es in den Fig. 12 (C) und 12 (C′) gezeigt ist. Nach einem Vorhärten werden eine Belichtung, eine Entwicklung und ein Nachhärten durchgeführt, um ein Fotoresistmuster 15 gemäß Fig. 12 (D) und 12 (D′) mittels einer bekannten Methode unter Verwendung einer Fotoresistmaske 14 zu erhalten. Die resultierende Te-Halbleiterschicht 13 wird 3 bis 5 s lang in einer I₂-NH₄-H₂O-C₂H₅OH-Lösung bei Raumtemperatur geätzt, während die Ni-Source/Drain-Elektrodenschicht 7 in einer HNO₃-H₂O-Lösung geätzt wird. Die Fotoresistbeschichtung 8 wird mit Azeton entfernt, um das Source/Drain-Elektrodemuster 5 und das Halbleiterschichtmuster 4 gemäß den Fig. 12 (E) und 12 (E′) zu bilden.

Da die Source/Drain-Elektrode 5 der resultierenden TFT-Vorrichtung nicht mit nur chemischem Ätzen oder einer Abhebemethode erzeugt wird, treten bei der Source/Drain-Elektrode 5 keine Probleme auf, daß deren Rand eine scharfe Unterschneidung aufweist, wie es in Fig. 6 gezeigt ist, und einen schlechten Kontakt mit der Halbleiterschicht 4 besitzt und Brüche darin verursacht. Da die Te-Halbleiterschicht 4 mit der Fotoresistbeschichtung 8 bedeckt ist, wie es aus den Fig. 12 (D) und 12 (D′) ersichtlich ist, kann die TFT-Vorrichtung ohne die Einwirkung des Ni-Ätzmittels hergestellt werden. Weitere bemerkenswerte Vorteile dieser Ausführungsform sind Feinheit der resultierenden Muster und eine hohe Produktivität bei Massenproduktion.

Beispiel 7

Die Fig. 13 (A) und 13 (A′) bis 13 (H), 13 (H′) zeigen Herstellungsschritte für eine TFT-Vorrichtung gemäß einer weiteren Ausführungsform der Erfindung. Eine Gate-Elektrode 2 wird auf einem Isoliersubstrat 1 aufgebracht und besteht aus Al, Ta, Nb oder dgl. als geeignetes Elektrodenmaterial. Die Formation der Gate-Elektrode 2 kann durch Maskenniederschlag, eine Abhebemethode, Naßätzen oder Trockenätzen erhalten werden. Die Gate-Elektrode 2 wird in beispielsweise eine Ammoniumboratlösung getaucht, um auf diese Weise eine Gate-Isolierschicht 3 durch anodische Oxidation zu erzeugen. Als Alternative kann die Isolierschicht 3 durch die Verwendung von SiO₂, Al₂O₃, Y₂O₃ usw. hergestellt werden.

Ein weiterer Weg zur Bildung von Mustern auf der koplanaren TFT-Vorrichtung wird nachfolgend erläutert. Nachdem eine Fotoresistbeschichtung 8 (typischerweise AZ 1350 von Shipley Co.) aufgebracht und vorgehärtet ist, werden gemäß Fig. 13 (A) und 13 (A′) eine Vorhärtung, eine Belichtung, eine Entwicklung und ein Nachhärten in der angegebenen Reihenfolge durchgeführt, um ein Fotoresistmuster 19 gemäß Fig. 13 (B) und 13 (B′) zu bilden. Dann wird eine Aufdampfmaske 6 verwendet, typischerweise durch die Verwendung eines Drahtes oder eines Streifens aus einer Fe-Ni-Co-Legierung, Wolfram oder rostfreiem Stahl, wie es in den Fig. 13 (C) und 13 (C′) gezeigt ist, für einen Vakuum-Niederschlag eines geeigneten Materials für die Source/Drain-Elektrode 5, beispielsweise Nickel, und somit für das Wachsenlassen einer im Vakuum aufgebrachten Source/Drain-Elektrodeschicht 7. Das Substrat wird einer Ultraschallreinigung in Azeton unterzogen, um ein Source/ Drain-Elektrodenmuster 5 gemäß Fig. 13 (D) und 13 (D′) zu erzeugen. Gleichermaßen wird nach dem Aufbringen und Vorhärten einer Fotoresistbeschichtung 8 (typischerweise AZ 1350 von Shipley Co.) gemäß Fig. 13 (E) und 13 (E′) ein Vorhärten, eine Belichtung, eine Entwicklung und eine Nachhärtung in der angegebenen Reihenfolge durchgeführt, mit Hilfe einer Fotomaske 16, um ein Fotoresistmuster 20 gemäß Fig. 13 (F) und 13 (F′) zu bilden. Dann wird ein Vakuum-Niederschlag eines geeigneten Materials für die Halbleiterschicht 13, wie Te, ausgeführt, um auf diese Weise eine im Vakuum aufgebrachte Halbleiterschicht 13 zu erzeugen. Die Vorrichtung wird einer Ultraschallreinigung in Azeton unterzogen, um ein Source/Drain-Elektrodenmuster 5 und ein Halbleiterschichtmuster 4 gemäß Fig. 13 (H) und 13 (H′) zu bilden.

Da die Mustergebung der Source/Drain-Elektrode 5 der resultierenden TFT-Vorrichtung mit einer Maskierung gemäß Fig. 13 (C) und 13 (C′) durchgeführt worden ist, weist die Source/Drain- Elektrode 5 keine scharfe Unterschneidung auf, wie sie in Fig. 6 gezeigt ist. Es besteht daher kein Problem, daß die Elektrode einen schlechten Kontakt mit der Te-Halbleiterschicht 4 aufweist und hierin Brüche bewirkt.

Die vorausgehenden Methoden sind auch auf die in den Fig. 3 und 2 gezeigten koplanaren TFT-Vorrichtungen anwendbar. Mit der vorliegenden Erfindung läßt sich eine hochdichte Anordnung von TFT-Vorrichtungen mit einer Effektivität bei der Herstellung der TFT-Vorrichtungen schaffen, wie sie in den Fig. 1, 2 und 3 gezeigt sind.

Claims

1. Verfahren zur Herstellung eines Dünnschichttransistors, bei dem auf ein Isoliersubstrat (1) zunächst eine Gate-Elektrode (2) und auf dieser eine Gate-Isolierschicht (3) und anschließend eine Halbleiterschicht (13) und eine Source/Drain- Elektrodenschicht (7) aufgebracht werden und bei dem die Halbleiterschicht (13) und die Elektrodenschicht (7) in das für den Dünnschichttransistor erforderliche Muster gebracht werden, dadurch gekennzeichnet, daß zur Mustergebung der Source/Drain-Elektrodenschicht (7) beim Aufbringen dieser Schicht ein streifenförmige Aufdampfmaske (6) zur Erzeugung der Lücke zwischen der Source-Elektrode (5) und der Drain- Elektrode (5) verwendet wird, und daß zur Mustergebung der Source-Elektrode (5) und der Drain-Elektrode (5) außerhalb der Lücke eine Fotoresistmaske verwendet wird, wobei die Halbleiterschicht (13) und die Source/Drain-Elektrodenschicht (7) in beliebiger Reihenfolge aufgebracht werden können.

2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach der Herstellung der Gate-Isolierschicht (3) die gemusterte Halbleiterschicht (4) unter Verwendung der Abhebemethode gebildet wird, die Source-Drain-Elektrodenschicht (7) unter Verwendung der Aufdampfmaske (6) niedergeschlagen wird, die Fotoresistmaske (10, 15) so aufgebracht wird, daß sie die Halbleiterschicht (4) überdeckt und die Source- und die Drain-Elektrode (5) durch Abätzen der von der Fotoresistmaske (10) nicht bedeckten Teile der Source-Drain-Elektrodenschicht (7) gebildet werden (Fig. 7, Fig. 9).

3. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach der Herstellung der Gate-Isolierschicht (3) die Fotoresistmaske (11) zur Mustergebung der Source- und der Drain- Elektrode (5) erzeugt wird, dann die gemusterte Halbleiterschicht (4) unter Verwendung einer Aufdampfmaske (12) hergestellt wird, anschließend die Source-Drain-Elektrodenschicht (7) unter Verwendung der Aufdampfmaske (6) niedergeschlagen und durch Abheben der Fotoresistmaske (11) in das erforderliche Muster gebracht wird (Fig. 8).

4. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach der Herstellung der Gate-Isolierschicht (3) die Source/ Drain-Elektrodenschicht (7) unter Verwendung der Aufdampfmaske (6) niedergeschlagen, die Fotoresistmaske (8) aufgebracht und die Source/Drain-Elektrodenschicht (7) durch Abätzen der von der Fotoresistmaske (9) nicht bedeckten Teile der Source/Drain- Elektrodenschicht (7) in das erforderliche Muster gebracht wird und daß dann die Fotoresistmaske (8) entfernt und die gemusterte Halbleiterschicht unter Verwendung einer weiteren Fotoresistmaske niedergeschlagen und in das erforderliche Muster gebracht wird (Fig. 10).

5. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach der Herstellung der Gate-Isolierschicht (3) die Fotoresistmaske (11) zur Mustergebung der Source/Drain-Elektrode (5) erzeugt wird, daß dann die Source/Drain-Elektrodenschicht (7) unter Verwendung der Aufdampfmaske (6) niedergeschlagen, danach die gemusterte Halbleiterschicht (4) unter Verwendung einer weiteren Aufdampfmaske (17) erzeugt wird und dann die Source/Drain-Elektrodenschicht (7) durch Abheben der Fotoresistmaske (11) in das erforderliche Muster gebracht wird (Fig. 11).

6. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach der Herstellung der Gate-Isolierschicht (3) die Source/ Drain-Elektrodenschicht (7) unter Verwendung der Aufdampfmaske (6) niedergeschlagen wird, daß dann die gemusterte Halbleiterschicht (4) unter Verwendung einer weiteren Aufdampfmaske (17) erzeugt wird, daß danach die Fotoresistmaske (15) so aufgebracht wird, daß sie die Halbleiterschicht (4) abdeckt, und daß die Source/Drain-Elektrode (5) durch Abätzen der Teile, die von der Fotoresistmaske (15) nicht bedeckt sind, gebildet wird (Fig. 12).

7. Verfahren nach Anspruch 1, dadurch gekennzeichnet, daß nach der Herstellung der Gate-Isolierschicht (3) die Fotoresistmaske (19) zur Mustergebung der Source/Drain-Elektrode (5) erzeugt wird, daß dann die Source/Drain-Elektrodenschicht (7) unter Verwendung der Aufdampfmaske (6) niedergeschlagen und durch Abheben der Fotoresistmaske (19) in das erforderliche Muster gebracht wird, und daß danach die gemusterte Halbleiterschicht (4) unter Verwendung einer weiteren Fotoresistmaske (20) erzeugt wird (Fig. 13).