DE69023976T2 - Verfahren zur Herstellung eines Halbleiterbauelementes mit einem T-Gate. - Google Patents
Verfahren zur Herstellung eines Halbleiterbauelementes mit einem T-Gate.Info
- Publication number
- DE69023976T2 DE69023976T2 DE69023976T DE69023976T DE69023976T2 DE 69023976 T2 DE69023976 T2 DE 69023976T2 DE 69023976 T DE69023976 T DE 69023976T DE 69023976 T DE69023976 T DE 69023976T DE 69023976 T2 DE69023976 T2 DE 69023976T2
- Authority
- DE
- Germany
- Prior art keywords
- resist layer
- gate
- intermediate layer
- layer
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 24
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000000034 method Methods 0.000 claims description 30
- 238000010894 electron beam technology Methods 0.000 claims description 23
- 239000000758 substrate Substances 0.000 claims description 19
- 229910052782 aluminium Inorganic materials 0.000 claims description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 11
- 238000005530 etching Methods 0.000 claims description 9
- 238000009826 distribution Methods 0.000 claims description 2
- 229910052751 metal Inorganic materials 0.000 claims description 2
- 239000002184 metal Substances 0.000 claims description 2
- 230000001678 irradiating effect Effects 0.000 claims 1
- 239000007769 metal material Substances 0.000 claims 1
- 239000011347 resin Substances 0.000 claims 1
- 229920005989 resin Polymers 0.000 claims 1
- 239000000463 material Substances 0.000 description 9
- 238000001704 evaporation Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- 150000001875 compounds Chemical class 0.000 description 3
- 230000008020 evaporation Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000002161 passivation Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003628 erosive effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000003550 marker Substances 0.000 description 1
- 231100000812 repeated exposure Toxicity 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/10—Lift-off masking
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S148/00—Metal treatment
- Y10S148/143—Shadow masking
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Electron Beam Exposure (AREA)
- Electrodes Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Description
- Die Erfindung betrifft ein Verfahren zum Herstellen eines Halbleiter-Bauteils, spezieller eines Halbleiter-Bauteils, bei dem ein T-Gate (pilzförmiges Gate) auf einem Substrat eines Verbindungshalbleiters oder dergleichen ausgebildet ist.
- Bei jedem Transistor mit sehr hoher Geschwindigkeit, wie als HEMT bekannt, oder dergleichen, ist es erforderlich, daß das Gate so ausgebildet ist, daß es im Schnitt T-förmig (pilzförmig) ist, um den Gatewiderstand zu verringern, während die Länge verkürzt ist.
- Die Fig. 8A bis 8F sind Schnittansichten, die aufeinanderfolgende Schritte veranschaulichen&sub1; wie sie der Reihe nach bei einem ersten herkömmlichen Beispiel eines Verfahrens zum Herstellen eines derartigen T-Gates ausgeführt werden.
- [A] Wie in Fig. 8A dargestellt, werden eine erste Resistschicht b und eine zweite Resistschicht c der Reihe nach auf einem Substrat a ausgebildet, das aus einem Verbindungshalbleiter besteht.
- [B] Dann wird, wie es in Fig. 8B dargestellt ist, die zweite Resistschicht c durch Belichtung mit einem Elektronenstrahl mit relativ niedriger Energie bearbeitet. Der Grund für die Verwendung eines derartigen Elektronenstrahls niedriger Energie ist es, die erste Resistschicht b gegen eine Belichtung durch den Elektronenstrahl zu schützen. Es ist ein freigelegter Bereich d der zweiten Resistschicht c dargestellt.
- [C] Anschließend wird, wie es in Fig. 8C dargestellt ist, die erste Resistschicht b unter Verwendung relativ hoher Energie belichtet. Ein freigelegter Bereich e der ersten Pesistschicht b ist dargestellt. Die Fläche des freigelegten Bereichs e ist beträchtlich kleiner als diejenige des freigelegten Bereichs d der zweiten Resistschicht c.
- [D] Danach werden, wie es in Fig. 8D dargestellt ist, die zweite Resistschicht c und die erste Resistschicht b durch einen Entwicklungsprozeß gemustert.
- [E] Als nächstes wird, wie es in Fig. 8E dargestellt ist, ein Film f durch Aufdampfen eines geeigneten Gatematerials wie Aluminium hergestellt, wodurch ein T-Gate g in der Öffnung der ersten Resistschicht b ausgebildet ist.
- [F] Schließlich werden, wie es in Fig. 8F dargestellt ist, die erste Resistschicht b und die zweite Resistschicht c zusammen mit dem Aluminiumfilm f auf der zweiten Resistschicht c entfernt.
- So werden die Schritte zum Herstellen des T-Gates g durch den vorstehend genannten Ablauf abgeschlossen.
- Fig. 9 ist eine Schnittansicht eines zweiten herkömmlichen Beispiels, das dadurch erhalten wird, daß das in Fig. 8 veranschaulichte Herstellverfahren für ein T-Gate teilweise modifiziert wird.
- Gemäß diesem Beispiel eines Herstellverfahrens für ein T- Gate werden eine erste Resistschicht b und eine zweite Resistschicht c der Reihe nach auf einem Substrat a ausgebildet und das Material der ersten Resistschicht b wird so ausgewählt, daß es geringere Empfindlichkeit als das der zweiten Resistschicht c aufweist. Wie in Fig. 9 veranschaulicht, werden die zwei Resistschichten b und c in einem einzelnen Prozeß belichtet. In der unteren oder ersten Resistschicht b wird eine Öffnung ausgebildet, die kleiner als eine Öffnung in der oberen oder zweiten Resistschicht c ist. Gemäß diesem herkömmlichen Verfahren reicht ein einzelner Belichtungsschritt aus, um diesen Zweck zu erfüllen, da die jeweiligen Empfindlichkeiten der ersten Resistschicht b und der zweiten Resistschicht c voneinander verschieden sind.
- Die Fig. 10A bis 10F sind Schnittansichten, die aufeinanderfolgende Schritte veranschaulichen, wie sie der Reihe nach bei einem dritten herkömmlichen Beispiel zum Herstellen eines T-Gates ausgeführt werden.
- [A] Nachdem eine erste Resistschicht b auf einem Substrat a hergestellt wurde, wird diese erste Resistschicht b durch einen Elektronenstrahl belichtet und dann entwickelt, um eine Öffnung h in ihr auszubilden.
- [B] Anschließend wird ein Film durch Aufdampfen eines geeigneten Gatematerials (z. B. Aluminium) hergestellt, und die erste Resistschicht b wird abgehoben, um anschließend ein Gate f auszubilden, wie in Fig. 10B dargestellt. In diesem Stadium verfügt das Gate f jedoch über keinen Teil, der dem Kopf eines Pilzes entsprechen würde.
- [C] Danach werden, wie in Fig. 10C dargestellt, ein SiN-Film i und eine zweite Resistschicht c der Reihe nach auf dem Substrat a ausgebildet.
- [D] Als nächstes wird die zweite Resistschicht c unter Verwendung eines Elektronenstrahls belichtet und dann entwikkelt, um eine Öffnung j in einem Bereich um das Gate f herum auszubilden, wie in Fig. 10D dargestellt. Diese Öffnung ist größer als die vorstehend genannte öffnung h.
- [E] Anschließend wird, wie in Fig. 10E dargestellt, ein Gatematerialfilm k durch Aufdampfen hergestellt, um den Kopf des T-Gates auszubilden.
- Danach werden die Schichten wie beim ersten herkömmlichen Beispiel von Fig. 8 abgehoben, wodurch lediglich das T-Gate alleine auf dem Substrat a zurückbleibt.
- Bei den herkömmlichen Verfahren zum Herstellen eines T- Gates, wie in den Fig. 8 und 9 veranschaulicht, bestehen einige Nachteile wie Schwankungen der Größe, die von einer Nachentwicklung der Öffnung auf Grund von Schwankungen der Dicke und der Empfindlichkeit der ersten Resistschicht b und der zweiten Resistschicht c herrühren, und es kann keine zufriedenstellende Reproduzierbarkeit hinsichtlich der Abmessungen und des Querschnittsverlaufs des T-Gates erzielt werden. Auch besteht eine Schwierigkeit hinsichtlich unzureichendem Abhebevermögen.
- Beim anderen herkömmlichen Herstellverfahren für ein T-Gate, wie es in Fig. 10 veranschaulicht ist, ist es erforderlich, den Belichtungsschritt unter Verwendung eines Elektronenstrahls doppelt auszuführen, was beträchtliche Zeit zum Nachfahren des Pfads benötigt, was demgemäß zum Nachteil geringen Durchsatzes führt. Auch verbleibt immernoch die Schwierigkeit mangelhaften Abhebevermögens.
- Wie vorstehend beschrieben, bestehen bei den gesamten herkömmlichen Beispielen von Herstellverfahren für T-Gates, wie in den Fig. 8 bis 10 veranschaulicht, gemeinsame Nachteile unzureichenden Abhebevermögens und geringer Ausbeute sowie die Schwierigkeit, ein zufriedenstellendes T-Gate herzustellen.
- Das Dokument WO-A-89/02652 beschreibt ein Verfahren mit den Merkmalen a), b), c), d), e) und f) des beigefügten Anspruchs 1. Bei diesem Verfahren ist keine spezielle Maßnahme ergriffen, um das Abhebevermögen der Schichten zu verbessern, wie sie im Verlauf der Herstellung des T-Gates auf dem Substrat angebracht werden.
- Der Erfindung liegt die Aufgabe zugrunde, ein Verfahren zum Herstellen eines Halbleiter-Bauteils mit T-Gate zu schaffen, das den Abhebeprozeß erleichtern kann, wie er bei der Herstellung des Gates erforderlich ist.
- Diese Aufgabe ist durch das Verfahren gemäß der Lehre des beigefügten Anspruchs 1 gelöst. Dieses Verfahren unterscheidet sich vom bekannten Verfahren gemäß WO-A-89/02652 durch zusätzliche Merkmale a') und c'). Gemäß diesen Merkmalen ist die Zwischenschicht so ausgebildet, daß sie die Energie abschirmt oder filtert, die eingestrahlt wird, wenn die zweite Resistschicht belichtet wird. Vorzugsweise wird für die Zwischenschicht ein Metall, vorzugsweise Aluminium verwendet. Im Gegensatz hierzu ist beim Stand der Technik gemäß WO-A- 89/2652 die Zwischenschicht ebenfalls einer Resistschicht, die zusammen mit der ersten und zweiten Resistschicht belichtet wird. Wenn die Zwischenschicht im Verlauf des erfindungsgemäßen Verfahrens geätzt wird, erfolgt dieses Ätzen auf solche Weise, daß die zweite Resistschicht, die über der Zwischenschicht abgeschieden ist, unterätzt wird. Dies verbessert das Abhebevermögen.
- Bei einer ersten verbesserten Ausführungsform des erfindungsgemäßen Verfahrens wird die Kombination aus der Matenalauswahl gemäß dem Schritt a') und der Beleuchtungsenergie im Schritt b) auf solche Weise ausgeführt, daß die Zwischenschicht die erste Resistschicht gegen die eingestrahlte Energie abschirmt. Dadurch können die zwei Resistschichten unabhängig voneinander belichtet werden.
- Gemäß einer zweiten, verbesserten Ausführungsform des erfindungsgemäßen Verfahrens wird die zweite Resistschicht im Schritt b) durch einen Elektronenstrahl bestrahlt, und gleichzeitig wird die erste Resistschicht durch die Zwischenschicht hindurch bestrahlt. Dieses Verfahren erfordert nur einen Belichtungsschritt, jedoch werden die erste und die zweite Resistschicht nicht unabhängig voneinander belichtet.
- Das Verfahren der ersten verbesserten Ausführungsform hat den weiteren Vorteil, daß eine Positionsmarkierung und eine Luftbrücken-Zuleitung einfach ausgebildet werden können, wie es unten beschrieben ist.
- Andere Aufgaben und Merkmale der Erfindung werden aus der folgenden Beschreibung deutlich, die unter Bezugnahme auf die veranschaulichenden beigefügten Zeichnungen erfolgt.
- Fig. 1 bis 5 repräsentieren ein erstes Ausführungsbeispiel des erfindungsgemäßen Verfahrens zum Herstellen eines Halbleiter-Bauteils, wobei die Fig. 1A bis 1L Schnittansichten sind, die aufeinanderfolgende Schritte des Verfahrens veranschaulichen, die der Reihe nach ausgeführt werden. Fig. 2 ist eine Draufsicht auf ein Halbleiter-Bauteil; Fig. 3 ist eine Schnittansicht entlang der Linie C-C in Fig. 2. Fig. 4 ist eine Draufsicht, die eine hintergrundbildende Technik in bezug auf eine Gatezuleitungseinrichtung zeigt; und Fig. 5 ist eine Schnittansicht, die eine andere hintergrundbildende Technik in bezug auf eine Catezuleitungseinrichtung zeigt;
- Fig. 6A bis 6H sind Schnittansichten, die aufeinanderfolgende Schritte des erfindungsgemäßen Herstellverfahrens für ein Halbleiter-Bauteil zeigen, die der Reihe nach ausgeführt werden.
- Fig. 7 ist ein erläuterndes Diagramm, das den Filtereffekt einer Zwischenschicht veranschaulicht;
- Fig. 8A bis 8F sind Schnittansichten, die aufeinanderfolgende Schritte eines ersten herkömmlichen Beispiels veranschaulichen, die der Reihe nach ausgeführt werden.
- Fig. 9 ist eine Schnittansicht, die ein zweites herkömmliches Beispiel veranschaulicht; und
- Fig. 10A bis 10E sind Schnittansichten, die aufeinanderfolgende Schritte eines dritten herkömmlichen Beispiels veranschaulichen, die der Reihe nach ausgeführt werden.
- Nachfolgend wird das erfindungsgemäße Herstellverfahren für ein Halbleiter-Bauteil unter Bezugnahme auf die beispielhaften Ausführungsformen der Erfindung, wie sie in den beigefügten Zeichnungen dargestellt sind, im einzelnen beschrieben.
- Fig. 1A bis 1L sind Schnittansichten, die aufeinanderfolgende Schritte einer ersten beispielhaften Ausführungsform zum Realisieren des erfindungsgemäßen Herstellverfahrens für ein Halbleiter-Bauteil veranschaulichen.
- [A] Zunächst werden, wie es in Fig. 1A dargestellt ist, eine Sourceelektrode und eine Drainelektrode (AuGe/Ni) 2 selektiv auf einer Oberfläche eines Verbindungshalbleiter-Substrats (z. B. GaAs-Substrat) 1 ausgebildet.
- [B] Dann wird, wie es in Fig. 1B dargestellt ist, ein reflektierender Film 3 aus Gold, Chrom, Titan oder dergleichen mit einer Dicke von weniger als 100 nm in einem Bereich hergestellt, in dem später eine Markierung auszubilden ist. Für den reflektierenden Film 3 besteht lediglich die Forderung, daß er der Bedingung genügt, daß er als Grundlage für eine Positionsmarkierung in einer Zwischenschicht aus Aluminium oder dergleichen dienen kann, die später über dem reflektierenden Film 3 ausgebildet wird, und es sind keine strengen Bedingungen hinsichtlich des Musters und der Positionsgenauigkeit erforderlich. Der reflektierende Film 3 ist vorhanden, um ein ausreichend hohes Intensitätsverhältnis zwischen an der Markierung reflektierten Elektronen (Sekundärelektronen) und solchen, die in einem beliebigen anderen Bereich reflektiert werden, zu erzielen, wenn später ein Positionierungsschritt durch Erfassen der Position der Markierung unter Verwendung eines Elektronenstrahls ausgeführt wird. Daher ist es dann, wenn das erforderliche hohe Intensitätsverhältnis für die reflektierten Elektronen ohne Vorhandensein des reflektierenden Films 3 erzielt werden kann, nicht absolut notwendig, einen derartigen Film 3 herzustellen.
- [C] Anschließend werden, wie es in Fig. 10 dargestellt ist, eine erste Resistschicht 4, eine Zwischenschicht 5 und eine zweite Resistschicht 6 der Reihe nach auf dem Substrat 1 hergestellt.
- Die erste Resistschicht 4 ist vom Positivtyp (z. B. aus OEBR-1010 (Handelsname), hergestellt von Tokyo Applied Chemical Co., Ltd.), die unter Verwendung eines Elektronenstrahls zu belichten ist und eine Dicke von ungefähr 0,4 Mikrometer aufweist.
- Die Zwischenschicht 5 besteht z. B. aus Aluminium und hat eine Dicke von 100 nm. Wie es später im einzelnen beschrieben wird, dient die Zwischenschicht 5 im wesentlichen dazu, das Abhebevermögen zu verbessern, und sie hat, insbesondere bei diesem Ausführungsbeispiel, die zusätzliche Rolle, die erste Resistschicht 4 gegen eine Belichtung dadurch abzuschirmen, daß sie das Licht beim Belichten der zweiten Resistschicht 6 sperrt. Ferner wirkt die Zwischenschicht 5 auch als Positionierungsbezugsmarkierung, wenn die erste Resistschicht 4 belichtet wird, nachdem die zweite Resistschicht 6 gemustert wurde.
- Die zweite Resistschicht 6 ist vom Positivtyp (z. B. ODUR- 1010 (Handelsname), hergestellt von Tokyo Applied Chemical Co., Ltd.), die unter Verwendung von DUV-Licht zu belichten ist und eine Dicke von ungefähr 1,2 Mikrometer aufweist.
- [D] Anschließend wird, wie es in Fig. 1D dargestellt ist, die zweite Resistschicht 6 DUV-Licht ausgesetzt. Diese Belichtung erfolgt selektiv für einen Bereich zum Ausbilden eines T-Gates, der einen Gate-Zuleitungsbereich einschließt, jedoch nicht einen Markierungsteil in einem Markierungsausbildungsbereich.
- Während dieses Belichtungsschritts dient die Zwischenschicht 5 als Abschirmfilm gegen das DUV-Licht, um dadurch sicher eine Belichtung der ersten Resistschicht 4 zu verhindern.
- [E] Als nächstes wird, wie es in Fig. 1E dargestellt ist, die zweite Resistschicht 6 entwickelt, um eine Öffnung 7 in einem Bereich auszubilden, in dem ein T-Gate auszubilden ist. Gleichzeitig wird die zweite Resistschicht 6 im Markierungsausbildungsbereich teilweise in demjenigen Teil belassen, der als Markierung zu verwenden ist.
- [F] Danach wird, wie es in Fig. 1F dargestellt ist, die Zwischenschicht 5 selektiv durch Ätzen mit einer Lösung entfernt, während Maskierung durch die zweite Resistschicht 6 besteht. Im Markierungsausbildungsbereich wird ein Abschnitt 5A der Zwischenschicht 5, der wegen der Maske der zweiten Resistschicht 6 nicht weggenommen wird, eine Positionsmarkierung.
- [G] Anschließend wird, wie es in Fig. 1G dargestellt ist, die erste Resistschicht 4 durch einen Elektronenstrahl belichtet. Diese Belichtung wird ausgeführt, um einen Bereich zu öffnen, in dem das T-Gate in Kontakt mit dem Substrat 1 stehen soll, und der belichtete Bereich muß innerhalb der Öffnung 7 positioniert sein und enger als diese sein. Es ist erforderlich, daß hohe Positionsgenauigkeit zwischen der belichteten Position und der Öffnung 7 erzielt wird, weswegen die Positionierung unter Bezugnahme auf die in der Zwischenschicht ausgebildete Positionsmarkierung 5A ausgeführt wird. Demgemäß wird es möglich, die erforderliche hohe Positioniergenauigkeit zu gewährleisten. Nach Abschluß des Positionierungsstadiums während des Belichtungsvorgangs wird später die Positionierungsmarkierung 6 nicht mehr verwendet.
- Während des Schritts der Belichtung mit dem Elektronenstrahl dient die Zwischenschicht 5 dazu, eine Aufladung des belichteten Bereichs zu unterdrücken. Unten erfolgt eine Beschreibung hinsichtlich dieser Funktion. Während des Schritts der Belichtung durch den Elektronenstrahl wird der belichtete Bereich der Resistschicht aufgeladen und es wird eine abstoßende Kraft auf einen neuen Elektronenstrahl ausgeübt, der anschließend eingestrahlt wird. Da eine derartige abstoßende Kraft so ausgeübt wird, daß sie den Elektronenstrahl von seinem Zielpunkt ablenkt, werden verschiedene Fehler wie eine Vergrößerung des belichteten Bereichs und eine Verschlechterung der Positionsgenauigkeit während der Belichtung hervorgerufen.
- Jedoch können beim erfindungsgemäßen Herstellverfahren für ein Halbleiter-Bauteil die Ladungen im belichteten Bereich leicht mittels der Zwischenschicht 5 verteilt werden, die leitend ist und die in der Nähe des belichteten Bereichs liegt. Im Ergebnis kann die Zwischenschicht wirkungsvoll dazu dienen, ein Aufladen zu unterdrücken.
- [H] Als nächstes wird, wie es in Fig. 1H dargestellt ist, die Zwischenschicht 5 durch die Öffnung 7 hindurch überätzt. Dieser Ätzschritt wird so ausgeführt, um einen Spalt 8 (unterätzter Bereich für die zweite Resistschicht 6) zwischen der ersten Resistschicht 4 und der zweiten Resistschicht 6 auszubilden. Das Ausmaß der Seitenätzung beträgt ungefähr 1 Mikrometer. Auf Grund des Vorhandenseins eines solchen Spalts 8 ist der später auszuführende Abhebeprozeß erleichtert.
- [I] Dann wird, wie es in Fig. 11 dargestellt ist, die erste Resistschicht 4 entwickelt. Während dieses Entwicklungsschritts wird eine Öffnung 9 ausgebildet, und dort ist später der untere Teil des T-Gates einzusetzen.
- Während des Entwicklungsschritts kann die Unterseite der zweiten Resistschicht 6 erodiert werden, wie es durch eine gestrichelte Linie gekennzeichnet ist. Ein derartiger erodierter Bereich 10 dient zum Verbessern des Abhebevermögens.
- [J] Danach wird, wie es in Fig. 1J dargestellt ist, die Oberfläche des Substrats 1 zum Herstellen einer Aussparung geätzt, wobei die erste Resistschicht 4 als Maske verwendet wird, um die Abschnürspannung des Transistors abzusenken. Der mit einer Aussparung geätzte Bereich 11 ist in Fig. 1J dargestellt.
- [K] Als nächstes wird, wie in Fig. 1K dargestellt, ein Film 12 mit einer Dicke von ungefähr 500 nm durch Aufdampfen eines geeigneten Gatematerials wie Aluminium hergestellt. Dieser Schritt kann durch Schrägaufdampfung mittels eines Versatzes der Quellenseite oder durch Aufdampfung ohne jeden Versatz ausgeführt werden.
- Auf Grund einer solchen Aufdampfung wird ein T-Gate 13 in der Öffnung der ersten Resistschicht 4 hergestellt. Die Bezugszahl 13a bezeichnet einen Zuleitungsabschnitt des T- Gates 13. Wie es später im einzelnen beschrieben wird, wird der Zuleitungsabschnitt 13a des T-Gates 13 so hergestellt, daß er wie eine Luftbrücke eine Sourceelektrode oder einen Drainbereich überbrückt.
- [L] Anschließend werden die erste Resistschicht 4 und die zweite Resistschicht 6 zusammen mit der Zwischenschicht 5 abgehoben. Dann ist, wie es in Fig. 1L dargestellt ist, ein T-Gate erhalten.
- Ein solcher Abhebevorgang kann extrem gleichmäßig ausgeführt werden, da die überätzte Zwischenschicht 5 zwischen der ersten Resistschicht 4 und der zweiten Resistschicht 6 vorhanden ist und da sich ferner die zweite Resistschicht 6 in einem unterätzten Zustand befindet. So ist das Abhebevermögen verbessert. Dadurch wird es möglich, das T-Gate 13 korrekt mit hoher Zuverlässigkeit herzustellen.
- Fig. 2 ist eine Draufsicht hinter dem T-Gate. Der in den Fig. 1A bis 1L dargestellte Gatebereich entspricht einer Ansicht entlang der Linie A-A in Fig. 2, und der Gatezuleitungsabschnitt in Fig. 1 entspricht einer Ansicht entlang der Linie B-B in Fig. 2.
- Fig. 3 ist eine Schnittansicht entlang der Linie C-C in Fig. 2, wobei die Bezugszahl 14 einen Passivierungsfilm bezeichnet. Da der Film 14 nach Fertigstellung des T-Gates 13 hergestellt wird, ist er in Fig. 1 nicht dargestellt.
- Von T-Gate 13, dem Gatezuleitungsabschnitt 13a, der Elektrode 2 und dem Passivierungsfilm 14 wird ein Raum 15 umschlossen. Der Raum 15 ist mit Luft gefüllt. Bei diesem Aufbau ist es möglich, die parasitäre Kapazität zwischen dem Gate und dem Substrat zu verringern, da Luft die minimale Dielektrizitätskonstante aufweist.
- Bei diesem Ausführunqsbeispiel ist das Gate unter Verwendung einer Luftbrücken-Konstruktionsart herausgeführt. Gemäß dieser Technik werden die erste und die zweite Resistschicht mit der dazwischengefügten Zwischenschicht hergestellt, und die erste Resistschicht kann als Raum zwischen dem Gatezuleitungsabschnitt 13a und dem Substrat 1 verwendet werden. So kann das Gate herausgeführt werden, ohne daß irgendein zusätzlicher Schritt zum Ausbilden alleine eines Zuleitungsabschnitts erforderlich ist.
- Das Verfahren zum Herausführen des Gates bei diesem Ausführungsbeispiel wird mit der bekannten Gateherausführmaßnahme verglichen, wie sie in den Fig. 4 und 5 dargestellt ist.
- Fig. 4 ist eine Draufsicht, die die einfachste Zuleitungseinrichtung veranschaulicht, bei der entweder eine Sourceelektrode 2 oder eine Drainelektrode 2 unterteilt ist und ein Zuleitungsabschnitt 13a eines T-Gates in den Raum zwischen den unterteilten Elektrodenabschnitten eingefügt ist.
- Bei diesem Aufbau ruft jedoch das Vorhandensein derartiger unterteilter Abschnitte eine entsprechende Abnahme der Drainstromänderung (gm) hervor, wie sie in bezug auf eine Gatespannungsänderung hervorgerufen wird, und es entsteht eine andere Schwierigkeit dahingehend, daß die parasitäre Kapazität zwischen dem Gate und dem Kanal ansteigt.
- Fig. 5 ist eine Draufsicht auf ein Halbleiter-Bauteil, das zum Überwinden der vorstehend genannten Schwierigkeit konstruiert wurde. Bei diesem Bauteil ist ein Zuleitungsabschnitt 13a eines T-Gates 13 wie eine Luftbrücke ausgebildet.
- Das heißt, daß der Zuleitungsabschnitt 13a des T-Gates 13 so ausgebildet ist, daß er z. B. über eine Sourceelektrode 2 läuft. Beim bekannten Aufbau werden jedoch das T-Gate 13 und sein Zuleitungsabschnitt 13a in verschiedenen Schritten einzeln ausgebildet, was die Anzahl erforderlicher Schritte erhöht. Insbesondere wird bei der herkömmlichen Maßnahme der Zuleitungsabschnitt 13a nach Fertigstellung des T-Gates 13 ausgebildet. Außerdem treten einige Schwierigkeiten hinsichtlich der Positionierung und einer Erhöhung des Gatewiderstands auf Grund des Vorhandenseins von Kontaktwiderstands zwischen dem T-Gate 13 und dem Zuleitungsabschnitt 13a auf.
- Jedoch tritt gemäß dem erfindungsgemäßen Herstellverfahren für ein Halbleiter-Bauteil, wie durch Fig. 1 veranschaulicht, keines dieser Probleme auf, da der Gatezuleitungsabschnitt 13a gleichzeitig mit dem T-Gate 13 ausgebildet wird, während die erste Resistschicht 4 als zeitweiliger Abstandshalter verwendet wird.
- Beim obigen Ausführungsbeispiel wird die Positionierungsmarkierung 5a aus der Zwischenschicht 5 hergestellt, und eine solche Markierung 5a wird während des Schritts der Belichtung der ersten Resistschicht 4 als Positionierungsbezug verwendet. Jedoch ist zu beachten, daß der Ablauf nicht alleine hierauf beschränkt ist. Wenn eine andere Positionierungsmaßnahme ohne Ausbildung einer solchen Markierung 5a verwendet wird, können der Schritt der Belichtung der zweiten Resistschicht 4 und der Schritt des Überätzens der Zwischenschicht 5 in der Reihenfolge umgekehrt werden. Das heißt, daß, anstatt daß die Zwischenschicht 5 nach Abschluß der Belichtung überätzt wird, die erste Resistschicht 4 belichtet werden kann, nachdem das Überätzen der Zwischenschicht 5 abgeschlossen ist.
- Die Fig 6A bis 6H sind Schnittansichten, die aufeinanderfolgende Schritte einer zweiten beispielhaften Ausführungsform zum Realisieren des erfindungsgemäßen Herstellverfahrens für ein Halbleiter-Bauteil veranschaulichen.
- [A] Wie in Fig. 6A dargestellt, werden eine erste Resistschicht 4, eine Zwischenschicht 5 und eine zweite Resistschicht 6 der Reihe nach nach Abschluß der Ausbildung einer Sourceelektrode und einer Drainelektrode 2 auf einem Substrat 1 hergestellt. Die erste Resistschicht 4 ist vom Positivtyp, wie z. B. OEBR-1010 (Handelsname); hergestellt von Tokyo Applied Chemical Co., Ltd.), die unter Verwendung eines Elektronenstrahls zu belichten ist und eine Dicke von ungefähr 0,3 Mikrometer aufweist. Die Zwischenschicht 5 besteht z. B. aus Aluminium und hat eine Dicke von ungefähr 100 nm. Die zweite Resistschicht 6 ist vom Positivtyp, wie 10 z. B. aus GEBR-1010 (Handelsname), hergestellt von Tokyo Applied Chemical Co., Ltd.), die unter Verwendung eines Elektronenstrahls zu belichten ist, ähnlich wie die erste Resistschicht 4, und die eine Dicke von ungefähr 0,6 Mikrometer aufweist.
- Die erste und die zweite Resistschicht können bei diesem Ausführungsbeispiel dieselben Eigenschaften aufweisen, oder sie können auch verschiedene haben. Jedoch ist es nicht bevorzugt, daß die Empfindlichkeit der zweiten Resistschicht geringer als die der ersten Resistschicht ist, da eine in der ersten Resistschicht ausgebildete Öffnung auf jedenfall kleiner sein muß als eine in der zweiten Resistschicht ausgebildete Öffnung.
- [B] Dann wird, wie es in Fig. 6B dargestellt ist, ein Bereich zum Ausbilden eines T-Gates durch einen Elektronenstrahl belichtet.
- Im Unterschied zum ersten Ausführungsbeispiel wird diese Belichtung nicht nur für die zweite Resistschicht 6 sondern auch für die erste Resistschicht 4 ausgeführt. Daher ist es abweichend vom Fall des ersten Ausführungsbeispiels nicht erforderlich, während des Schritts des Belichtens der ersten Resistschicht nach dem Mustern der zweiten Resistschicht eine Positionierung unter Bezugnahme auf eine Markierung 5a vorzunehmen. Demgemäß muß die Markierung 5a nicht ausgebildet werden, was schließlich auch das Erfordernis der Herstellung des reflektierenden Films 3 beim ersten Ausführungsbeispiel beseitigt.
- Da die Dicke der Zwischenschicht 5 lediglich ungefähr 0,1 Mikrometer beträgt, ist ihr Lichtabschirmungseffekt nicht aufrechterhalten, so daß auch die erste Resistschicht 4 zusätzlich zur zweiten Resistschicht 6 durch den durch die Zwischenschicht 5 tretenden Elektronenstrahl belichtet wird.
- Beim ersten Ausführungsbeispiel wird DUV-Licht zutn Belichten der zweiten Resistschicht 6 verwendet, wie genannt, und die Zwischenschicht 5 dient als Lichtabschirmungsfilm hierfür. Jedoch darf der Elektronenstrahl für die Belichtung beim zweiten Ausführungsbeispiel durch die Zwischenschicht 5 hindurchtreten, um dadurch die erste Resistschicht 4 gleichzeitig mit der zweiten Resistschicht 6 zu belichten.
- Eine in der ersten Resistschicht 4 ausgebildete Öffnung muß kleiner als eine Öffnung in der zweiten Resistschicht 6 sein. Da die Zwischenschicht 5 Filterwirkung hat, wie in Fig. 7 veranschaulicht, ist die Fläche des belichteten Bereichs der ersten Resistschicht 4 so verkleinert, daß sie kleiner als die Fläche des belichteten Bereichs der zweiten Resistschicht 6 ist, was zur gewünschten Dimensionsbeziehung zwischen der ersten Resistschicht 4 und der zweiten Resistschicht 6 führt. Das heißt, daß in der ersten Resistschicht 4, in der die Energie des eingestrahlten Elektronenstrahls durch die Zwischenschicht 5 verteilt ist, die Energieverteilung enger ist als in der zweiten Resistschicht 6. Daher ist es möglich, die Fläche des belichteten Bereichs der ersten Resistschicht 4 so zu verringern, daß sie kleiner als die der zweiten Resistschicht 6 ist.
- [C] Anschließend wird, wie es in Fig. 6C dargestellt ist, die erste Resistschicht 6 entwickelt, um eine Öffnung 7 auszubilden. Während dieses Schritts kann die Größe der Öffnung 7 abhängig von der Entwicklungszeit usw. eingestellt werden. Während der Entwicklung wirkt die Zwischenschicht 5 als Maske, um eine Erosion der ersten Resistschicht 4 vollständig zu verhindern.
- [D] Als nächstes wird, wie es in Fig. 6D dargestellt ist, die Zwischenschicht 5 überätzt, um einen Spalt 8 zwischen der ersten Resistschicht 4 und der zweiten Resistschicht 6 festzulegen. Ähnlich wie beim vorstehend genannten ersten Ausführungsbeispiel wirkt dieser Spalt 8 hinsichtlich einer Verbesserung des Abhebevermögens.
- [E] Danach wird, wie es in Fig. 6E dargestellt ist, die erste Resistschicht 4 zum Ausbilden einer Öffnung 9 entwikkelt. Während dieses Schritts wird die zweite Resistschicht 6 etwas erodiert, so daß die Öffnung 7 in ihr geringfügig größer als die Öffnung 9 ist, wodurch das Abhebevermögen weiter verbessert ist.
- [F] Anschließend wird, wie es Fig. 6F dargestellt ist, die Oberfläche des Substrats 1 für eine Ausnehmung geätzt, während die erste Resistschicht 4 als Maske verwendet wird. Es ist ein mit Ausnehmung geätzter Bereich 11 veranschaulicht.
- [G] Als nächstes wird, wie es in Fig. 6G dargestellt ist, ein Film 12 durch Aufdampen eines geeigneten Gatematerials (wie Aluminium) hergestellt, wodurch ein T-Gate 13 in der Öffnung 9 der ersten Resistschicht 4 hergestellt wird.
- [H] Danach werden die Schichten abgehoben, um einen Zustand zu erreichen, in dem das T-Gate 13 auf dem Substrat 1 hergestellt ist, wie in Fig. 6H dargestellt.
- Das Abhebevermögen ist auf Grund des unterschnittenen Bereichs 8 verbessert, der für die zweite Resistschicht 6 durch Überätzen der Zwischenschicht 5 erzeugt wurde, und auch durch den abgerundeten oder eingeengten Verlauf der zweiten Resistschicht 6, wie durch die Entwicklung der ersten Resistschicht 4 hervorgerufen. Demgemäß kann der Abhebevorgang gleichmäßig ausgeführt werden.
- Auch bei diesem zweiten Ausführungsbeispiel wirkt die Zwischenschicht 5 zum Unterdrücken von Aufladung im Belichtungsschritt.
- Obwohl die Zwischenschicht 5 bei diesem Ausführungsbeispiel aus Aluminium besteht, besteht keine Beschränkung auf dieses Material, und sie muß nicht metallisch sein.
- Ferner kann sie auch aus einem isolierenden Film bestehen. So ist jedes Material verwendbar, das den Forderungen an die Zwischenschicht genügt. Diese Bedingung gilt auch für das erste Ausführungsbeispiel. Jedoch wird dann, wenn die Zwischenschicht 5 aus einem isolierenden Material besteht, die Wirkung der Aufladungsverhinderung nicht erzielt.
- Gemäß diesem Herstellverfahren für ein Halbleiter-Bauteil kann der Belichtungsschritt für die Herstellung eines T- Gates durch eine einzelne Spurführungsbewegung eines Elektronenstrahls abgeschlossen werden, und es ist nicht erforderlich, die Belichtung zu wiederholen, wie beim ersten Ausführungsbeispiel. Außerdem ist keine Positionierung zwischen derartigen wiederholten Belichtungen mehr erforderlich, was den Durchsatz erhöht.
- Die Größe der Öffnung 7 in der zweiten Resistschicht 6 kann dadurch eingestellt werden, daß die Entwicklungszeit für die zweite Resistschicht 6 eingestellt wird, und die erste Resistschicht 4 kann während einer solchen Entwicklung vollständig durch die Zwischenschicht 5 maskiert sein. Im Ergebnis sind die Größe der Öffnung 9 in der ersten Resistschicht 4 und diejenige der Öffnung 7 in der zweiten Resistschicht 6 unabhängig voneinander einstellbar.
- Wie vorstehend beschrieben, gehört zu den Merkmalen des erfindungsgemäßen Herstellverfahrens für ein Halbleiter-Bauteil das Ausführen aufeinanderfolgender Schritte, gemäß denen der Reihe nach eine erste Resistschicht, eine Zwischenschicht und eine zweite Resistschicht auf einem Substrat hergestellt werden und dann eine öffnung dadurch ausgebildet wird, daß ein Bereich der zweiten Resistschicht entfernt wird, in der später ein T-Gate auszubilden ist. Dann wird anschließend der dieser Öffnung zugewandte Bereich der Zwischenschicht überätzt, um dadurch in der Zwischenschicht eine Öffnung auszubilden, die größer als die zunächst genannte Öffnung ist, und danach wird in der ersten Resistschicht eine andere Öffnung ausgebildet, die kleiner als die Öffnung in der zweiten Resistschicht ist und die innerhalb derselben positioniert ist.
- Demgemäß ist beim erfindungsgemäßen Herstellverfahren für ein Halbleiter-Bauteil die Zwischenschicht zwischen die erste und die zweite Resistschicht eingefügt, und die Zwischenschicht wird, nachdem die erste Resistschicht gemustert wurde, durch die Öffnung, wie sie bei dieser Musterung erzeugt wurde, überätzt, so daß die erste Resistschicht hinterschnitten ist. Danach wird die erste Resistschicht gemustert, um demgemäß eine wesentliche Verbesserung des Abhebevermögens zu erzielen.
Claims (7)
1. Verfahren zum Herstellen eines Halbleiterbauteils mit
einem T-Gate, das die folgenden Schritte umfaßt:
a) Herstellen einer ersten Resistschicht (4) , einer
Zwischenschicht (5) und einer zweiten Resistschicht (6) der
Reihe nach auf einem Substrat (1);
a') wobei die Zwischenschicht (5) aus einem metallischen
Material besteht und mit einer solchen Dicke aufgebracht
wird, daß sie die zum Belichten der zweiten Resistschicht
eingestrahlte Energie abstrahlt oder deren Energieverteilung
einengt;
b) Ausbilden einer oberen Öffnung (7) innerhalb eines
Bereichs der zweiten Resistschicht, in dem später das T-Gate
auszubilden ist, und zwar durch Einstrahlen von Energie zum
Belichten der zweiten Resistschicht und durch Ätzen des
belichteten Resistbereichs;
c) Ätzen der Zwischenschicht;
c'), wobei das Ätzen auf solche Weise ausgeführt wird, daß
die zweite kesistschicht unterätzt wird;
d) Ausbilden einer unteren Öffnung (9) innerhalb eines
Bereichs der ersten Resistschicht (4) , der der oberen Öffnung
(7) entspricht, wobei die untere Öffnung kleiner als die
obere Öffnung ist;
e) Ausbilden des T-Gates (13) innerhalb und über der Öffnung
in der ersten Resistschicht; und
f) Abheben der verbliebenen ersten Resistschicht, der
verbliebenen Zwischenschicht und der verbliebenen zweiten
Resistschicht.
2. Verfahren nach Anspruch 1, bei dem die erste
Resistschicht (4) mit Energie belichtet wird, die eingestrahlt
wird, nachdem die Zwischenschicht im Schritt c') geätzt
wurde.
3. Verfahren nach Anspruch 2, bei dem
- in den Schritten b), c) und c') eine Markierung (5a) als
Teil der Zwischenschicht (5) ausgebildet wird, die nach dem
Ätzen verblieben ist; und
- im Schritt dl) die Markierung zum Positionieren der
eingestrahlten Energie verwendet wird.
4. Verfahren nach Anspruch 2 oder Anspruch 3, bei dem die
im Schritt b) eingestrahlte Energie solche von UV-Licht ist
und die im Schritt d1) eingestrahlte Energie die eines
Elektronenstrahls ist.
5. Verfahren nach Anspruch 1, bei dem die zweite
Resistschicht (6) im Schritt b) durch einen Elektronenstrahl
bestrahlt wird und gleichzeitig die erste Resistschicht (4)
durch die Zwischenschicht (5) hindurch bestrahlt wird.
6. Verfahren nach einem der vorstehenden Ansprüche, bei
dem die Zwischenschicht (5) aus Metall hergestellt wird.
7. Verfahren nach Anspruch 6, bei dem die Zwischenschicht
(5) aus Aluminium hergestellt wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1192854A JPH0355852A (ja) | 1989-07-25 | 1989-07-25 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
DE69023976D1 DE69023976D1 (de) | 1996-01-18 |
DE69023976T2 true DE69023976T2 (de) | 1996-07-18 |
Family
ID=16298077
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE69023976T Expired - Fee Related DE69023976T2 (de) | 1989-07-25 | 1990-07-24 | Verfahren zur Herstellung eines Halbleiterbauelementes mit einem T-Gate. |
Country Status (5)
Country | Link |
---|---|
US (1) | US5006478A (de) |
EP (1) | EP0410385B1 (de) |
JP (1) | JPH0355852A (de) |
KR (1) | KR910003752A (de) |
DE (1) | DE69023976T2 (de) |
Families Citing this family (35)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH03248439A (ja) * | 1990-02-26 | 1991-11-06 | Rohm Co Ltd | 化合物半導体装置の製造方法 |
FR2663155B1 (fr) * | 1990-06-12 | 1997-01-24 | Thomson Composants Microondes | Procede de realisation d'une grille de transistor. |
JPH04130619A (ja) * | 1990-09-20 | 1992-05-01 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
JPH04155835A (ja) * | 1990-10-18 | 1992-05-28 | Mitsubishi Electric Corp | 集積回路装置の製造方法 |
US5185278A (en) * | 1990-10-22 | 1993-02-09 | Motorola, Inc. | Method of making self-aligned gate providing improved breakdown voltage |
JPH0575139A (ja) * | 1991-09-12 | 1993-03-26 | Mitsubishi Electric Corp | 半導体装置及びその製造方法 |
US5328868A (en) * | 1992-01-14 | 1994-07-12 | International Business Machines Corporation | Method of forming metal connections |
US5304511A (en) * | 1992-09-29 | 1994-04-19 | Mitsubishi Denki Kabushiki Kaisha | Production method of T-shaped gate electrode in semiconductor device |
US5288660A (en) * | 1993-02-01 | 1994-02-22 | Avantek, Inc. | Method for forming self-aligned t-shaped transistor electrode |
EP0642175B1 (de) * | 1993-09-07 | 2004-04-28 | Murata Manufacturing Co., Ltd. | Halbleiteranordnung mit Schottky-Elektrode und Verfahren zur Herstellung |
JP2565119B2 (ja) * | 1993-11-30 | 1996-12-18 | 日本電気株式会社 | パターン形成方法 |
JP2725592B2 (ja) * | 1994-03-30 | 1998-03-11 | 日本電気株式会社 | 電界効果トランジスタの製造方法 |
US5824575A (en) * | 1994-08-22 | 1998-10-20 | Matsushita Electric Industrial Co., Ltd. | Semiconductor device and method of manufacturing the same |
US5486483A (en) * | 1994-09-27 | 1996-01-23 | Trw Inc. | Method of forming closely spaced metal electrodes in a semiconductor device |
JPH08111424A (ja) * | 1994-10-11 | 1996-04-30 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
US5693548A (en) * | 1994-12-19 | 1997-12-02 | Electronics And Telecommunications Research Institute | Method for making T-gate of field effect transistor |
JP3336487B2 (ja) * | 1995-01-30 | 2002-10-21 | 本田技研工業株式会社 | 高周波トランジスタのゲート電極形成方法 |
US5733827A (en) * | 1995-11-13 | 1998-03-31 | Motorola, Inc. | Method of fabricating semiconductor devices with a passivated surface |
JP3332851B2 (ja) * | 1998-04-22 | 2002-10-07 | 松下電器産業株式会社 | 半導体装置の製造方法 |
US6270929B1 (en) * | 2000-07-20 | 2001-08-07 | Advanced Micro Devices, Inc. | Damascene T-gate using a relacs flow |
US7008832B1 (en) | 2000-07-20 | 2006-03-07 | Advanced Micro Devices, Inc. | Damascene process for a T-shaped gate electrode |
US6524937B1 (en) * | 2000-08-23 | 2003-02-25 | Tyco Electronics Corp. | Selective T-gate process |
JP4093395B2 (ja) * | 2001-08-03 | 2008-06-04 | 富士通株式会社 | 半導体装置とその製造方法 |
US7892710B2 (en) * | 2004-05-27 | 2011-02-22 | University Of Delaware | Method for making three-dimensional structures on a substrate having micron dimensions, and an article of manufacture three-dimensional objects on a substrate with micron dimensions |
US8981876B2 (en) | 2004-11-15 | 2015-03-17 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Piezoelectric resonator structures and electrical filters having frame elements |
US20080305442A1 (en) * | 2007-06-05 | 2008-12-11 | Tdk Corporation | Patterned material layer, method of forming the same, microdevice, and method of manufacturing the same |
US9243316B2 (en) | 2010-01-22 | 2016-01-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Method of fabricating piezoelectric material with selected c-axis orientation |
US8796904B2 (en) | 2011-10-31 | 2014-08-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Bulk acoustic resonator comprising piezoelectric layer and inverse piezoelectric layer |
US8283221B2 (en) * | 2010-01-25 | 2012-10-09 | Ishiang Shih | Configuration and manufacturing method of low-resistance gate structures for semiconductor devices and circuits |
US8962443B2 (en) * | 2011-01-31 | 2015-02-24 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Semiconductor device having an airbridge and method of fabricating the same |
US9490771B2 (en) | 2012-10-29 | 2016-11-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Acoustic resonator comprising collar and frame |
US9490418B2 (en) | 2011-03-29 | 2016-11-08 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Acoustic resonator comprising collar and acoustic reflector with temperature compensating layer |
US9401692B2 (en) | 2012-10-29 | 2016-07-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Acoustic resonator having collar structure |
US9385684B2 (en) | 2012-10-23 | 2016-07-05 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Acoustic resonator having guard ring |
US9728444B2 (en) * | 2015-12-31 | 2017-08-08 | International Business Machines Corporation | Reactive ion etching assisted lift-off processes for fabricating thick metallization patterns with tight pitch |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3874916A (en) * | 1972-06-23 | 1975-04-01 | Radiant Energy Systems | Mask alignment system for electron beam pattern generator |
US3994758A (en) * | 1973-03-19 | 1976-11-30 | Nippon Electric Company, Ltd. | Method of manufacturing a semiconductor device having closely spaced electrodes by perpendicular projection |
US4283483A (en) * | 1979-07-19 | 1981-08-11 | Hughes Aircraft Company | Process for forming semiconductor devices using electron-sensitive resist patterns with controlled line profiles |
JPS5811512B2 (ja) * | 1979-07-25 | 1983-03-03 | 超エル・エス・アイ技術研究組合 | パタ−ン形成方法 |
JPS56133876A (en) * | 1980-03-24 | 1981-10-20 | Nippon Telegr & Teleph Corp <Ntt> | Manufacture of junction type field effect semiconductor device |
US4440804A (en) * | 1982-08-02 | 1984-04-03 | Fairchild Camera & Instrument Corporation | Lift-off process for fabricating self-aligned contacts |
JPS59141222A (ja) * | 1983-01-31 | 1984-08-13 | Matsushita Electric Ind Co Ltd | 半導体装置の製造方法 |
JPS59232423A (ja) * | 1983-06-15 | 1984-12-27 | Matsushita Electric Ind Co Ltd | パタ−ン形成方法 |
GB2156579B (en) * | 1984-03-15 | 1987-05-07 | Standard Telephones Cables Ltd | Field effect transistors |
JPS60231331A (ja) * | 1984-04-27 | 1985-11-16 | Fujitsu Ltd | リフトオフ・パタ−ンの形成方法 |
US4618510A (en) * | 1984-09-05 | 1986-10-21 | Hewlett Packard Company | Pre-passivated sub-micrometer gate electrodes for MESFET devices |
IT1184723B (it) * | 1985-01-28 | 1987-10-28 | Telettra Lab Telefon | Transistore mesfet con strato d'aria tra le connessioni dell'elettrodo di gate al supporto e relativo procedimento difabbricazione |
US4599790A (en) * | 1985-01-30 | 1986-07-15 | Texas Instruments Incorporated | Process for forming a T-shaped gate structure |
IT1190294B (it) * | 1986-02-13 | 1988-02-16 | Selenia Ind Elettroniche | Una struttura di fotopolimero a multistrati (mlr) per la fabbricazione di dispositivi mesfet con gate submicrometrico e con canale incassato (recesse) di lunghezza variabile |
WO1989002652A1 (en) * | 1987-09-14 | 1989-03-23 | Hughes Aircraft Company | Processes for preparing t-gate and transistor, and t-gate and transistor fabricated thereby |
-
1989
- 1989-07-25 JP JP1192854A patent/JPH0355852A/ja active Pending
-
1990
- 1990-07-24 EP EP90114169A patent/EP0410385B1/de not_active Expired - Lifetime
- 1990-07-24 DE DE69023976T patent/DE69023976T2/de not_active Expired - Fee Related
- 1990-07-24 KR KR1019900011235A patent/KR910003752A/ko not_active Application Discontinuation
- 1990-07-24 US US07/556,480 patent/US5006478A/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP0410385B1 (de) | 1995-12-06 |
JPH0355852A (ja) | 1991-03-11 |
EP0410385A2 (de) | 1991-01-30 |
DE69023976D1 (de) | 1996-01-18 |
EP0410385A3 (en) | 1991-05-02 |
US5006478A (en) | 1991-04-09 |
KR910003752A (ko) | 1991-02-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69023976T2 (de) | Verfahren zur Herstellung eines Halbleiterbauelementes mit einem T-Gate. | |
DE3030653C2 (de) | Verfahren zur Herstellung von Halbleiteranordnungen | |
DE3130122C2 (de) | ||
DE2945533C2 (de) | Verfahren zur Herstellung eines Verdrahtungssystems | |
DE4138842C2 (de) | Gateelektrode und Verfahren zu deren Herstellung | |
EP0002185B1 (de) | Verfahren zum Herstellen einer Verbindung zwischen zwei sich kreuzenden, auf der Oberfläche eines Substrats verlaufenden Leiterzügen | |
DE2748103C3 (de) | Hochleistungs-Galliumarsenid-Feldeffekttransistor mit Schottky-Gate und Verfahren zu dessen Herstellung | |
DE69023558T2 (de) | Verfahren zur Herstellung einer Halbleitervorrichtung. | |
DE3043289C2 (de) | ||
DE4440230A1 (de) | Verfahren zur Ausbildung feiner Halbleitervorrichtungsmuster | |
EP0057254B1 (de) | Verfahren zur Erzeugung von extremen Feinstrukturen | |
DE2801338A1 (de) | Verfahren zur erzeugung der metallelektroden von halbleiter-bauelementen kleiner dimension | |
DE2903872C2 (de) | Verfahren zur Ausbildung von Mustern mittels Maskenbedampfungstechnik | |
DE60124704T2 (de) | Verfahren zur musterbildung | |
DE4318688A1 (de) | Herstellungsverfahren für einen Feldeffekttransistor | |
DE19957542A1 (de) | Alternierende Phasenmaske | |
DE2556038C2 (de) | Verfahren zur Herstellung von Feldeffekttransistoren mit Schottky-Gate für sehr hohe Frequenzen | |
DE4342123B4 (de) | Farbfilter, insbesondere für eine Flüssigkristallanzeigeeinrichtung, und Verfahren zu seiner Herstellung | |
DE19727261B4 (de) | Verfahren zum Herstellen einer Phasenschiebemaske | |
DE4447264B4 (de) | Verfahren zur Herstellung einer Halbton-Phasenverschiebungsmaske | |
DE2835363A1 (de) | Verfahren zum uebertragen von strukturen fuer halbleiterschaltungen | |
DE69012078T2 (de) | Methode zur Herstellung eines Schottkydioden-Bauelements. | |
DE3424085C2 (de) | ||
DE19503393C2 (de) | Halbton-Phasenschiebermaske und Verfahren zur Herstellung derselben | |
EP0429697B1 (de) | Halbleiterscheibe mit dotiertem Ritzrahmen |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
8364 | No opposition during term of opposition | ||
8328 | Change in the person/name/address of the agent |
Free format text: PATENTANWAELTE MUELLER & HOFFMANN, 81667 MUENCHEN |
|
8339 | Ceased/non-payment of the annual fee |