JPH04130619A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04130619A
JPH04130619A JP2252709A JP25270990A JPH04130619A JP H04130619 A JPH04130619 A JP H04130619A JP 2252709 A JP2252709 A JP 2252709A JP 25270990 A JP25270990 A JP 25270990A JP H04130619 A JPH04130619 A JP H04130619A
Authority
JP
Japan
Prior art keywords
thermosetting resin
substrate
pattern
semiconductor
resist
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2252709A
Other languages
English (en)
Inventor
Yuuki Oku
奥　友希
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2252709A priority Critical patent/JPH04130619A/ja
Priority to EP95202778A priority patent/EP0706202A2/en
Priority to EP19910302340 priority patent/EP0476801A3/en
Publication of JPH04130619A publication Critical patent/JPH04130619A/ja
Priority to US07/950,762 priority patent/US5300445A/en
Priority to US08/152,963 priority patent/US5387529A/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H01L29/66878—Processes wherein the final gate is made before the formation, e.g. activation anneal, of the source and drain regions in the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0279—Ionlithographic processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体装置の製造方法に関し、特に、化合物
半導体を用いた半導体装置において、微細なマスクパタ
ーンを形成する方法に関するものである。
〔従来の技術〕
第８図は例えば、１．　Ｈａｎｙｕらがエレクトロニク
ス　レターズ　２４巻　１９８８年　１３２７頁（Ｅｌ
ｅｃｔｒｏｎｉｃｓ　Ｌｅｔｔｅｒｓ　２４　（１９８
８）　１３２７）に発表したＨＥＭＴ（Ｈｊｇｈ　Ｅｌ
ｅｃｔｒｏｎ　Ｍｏｂｉｌｉｔｙ　Ｔｒａｎｓｉｓｔｏ
ｒ）のゲート部の開口方法であり、第８図において、１
は化合物半導体基板、２ａは基板ｌ上に形成したＳ　ｉ
　Ｏを膜、４はレジストである。
また、第９図は例えばに、　Ｙａｍａｓａｋｉ　らかア
イ−・イー・イー・イー　トランザクションズ　ＥＤ−
２９１９８２年　１７７２頁（ＴＥＥＥ　Ｔｒａｎｓａ
ｃｔｉｏｎ、　ＨＤ−２９，（１９８２）　１７７２）
に発表したＳＡ　ＩＮＴ（Ｓｅｌｆ−Ａｌｉｇｈｅｄ　
Ｉｍｐｌａｎｔａｔｉｏｎ　ｆｏｒ　Ｎ”　−１ａｙｅ
ｒ　Ｔｅｃｈｎｏｌｏｇｙ）Ｍ　Ｅ　Ｓ　Ｆ　Ｅ　Ｔ　
（Ｍｅｔａｌ　Ｓｅｍ１ｃｏｎｄｕｃｔｏｒ　Ｆｉｅｌ
ｄ　Ｅｆｆｅｃｔ　Ｔｒａｎｓｉｓｔｏｒ）のゲート部
のダミーパターン形成に用いた３層レジストと呼ばれる
方法であり、図において、ｌは化合物半導体基板、７は
基板ｌ上に形成した下層レジスト、８は下層レジスト７
より解像度が高い材料からなる上層レジスト、９はスパ
ッタＳ　１０２である。
次に、第８図に示した開口部の形成方法を説明する。
まず第８図（ａ）に示すように、化合物半導体基板ｌ上
にプラズマＣＶＤやスパッタなどでＳｉＯ□膜２ａを被
着する。次にレジスト４を塗布し、レジストパターンを
形成する。このパターン形成には光学露光、　Ｅ　Ｂ（
Ｅｌｅｃｔｒｏｎ　Ｂｅａｍ）露光のいずれも行われて
おり、それぞれ各露光法に適したレジストが用いられて
いる。１．　ＨａｎｙｕらはＥＢ露光を使っている。そ
の後、第８図（ｂ）に示すようにレジスト４をマスクに
５ｉＯｚ膜２ａをＲＩＥ（反応性イオンエツチング）で
エツチングし、第８図（Ｃ１のようにレジスト４を除去
して化合物半導体基板ｌ上に開口部を設ける。ｒ、　Ｈ
ａｎｙｕらはこの後基板全面に金属をスパッタし、開口
部に金属・半導体のショットキー障壁をもつゲートを形
成し、ＨＥＭＴを作成している。
次に第９図に示した３層レジストの形成方法を説明する
。
第９図（ａ）に示すように、化合物半導体基板ｌ上に下
層レジスト７を塗布し、次にスパッタＳｉＯ＊９を被着
し、さらに上階レジスト８を塗布する。
ここで上層レジスト８は下層レジスト７と比べて解像度
の高いものを用いるのが特徴である。次に第９図（ｂ）
に示すように、スパッタ５ｔＯｔ９だけを上層レジスト
８をマスクにＣＦ４　＋Ｏ□ガス等を用いてＲＩＥする
。最後に第９図（ＣＩに示すようにスパッタＳｉＯ＊９
マスクに０．ガス等を用いてＲＩＥをし、下層レジスト
アにパターン形成する。この際、上層レジスト８は０．
ＲＩＥで除去されてしまう。
この技術の特徴はＲＩＥ耐性は小さいが、解像度の高い
上層レジスト８のパターンを耐熱性が高（、ＲＩＥ耐性
が高く、厚膜の下層レジスト７に転写できる点にある。
よって、以後の工程で下層レジスト７の耐熱性、耐ＲＩ
Ｅ性を利用したプロセスが行える。さらに、厚膜である
上に、解像度か良いという利点を生かしたプロセスを行
うこともできる。
〔発明が解決しようとする課題〕
従来の半導体装置の製造方法は、以上のように構成され
ているので、以下のような問題点があった。
まず、第８図に示した開口部の形成方法では、Ｓ　ｉ　
Ｏｚ膜２ａをＲＴＥしなければならず、そのためレジス
ト４もエツチングされていまい、開口サイズが大きくな
ってしまう。開口部をＦＥＴのゲートに使う時はゲート
長が大きくなることを意味し、例えばＥＢ露光で、レジ
スト４を０．２μｍの開口サイズに形成しても、ＲＩＥ
後のＳｉＯ＊膜２ａの開口サイズは０．３μｍくらいに
広がってしまう。これはトランジスタの相互コンダクタ
ンスｇｍ等を小さくする。
また、第８図に示した方法では５ｉＯｚ膜２ａをＲ置、
たときに開口部の半導体基板１表面にＲＩＥのダメージ
が入ってしまう。トランジスタのゲート下にダメージが
入ることはトランジスタのｇｍやＶ７Ｈの制御性の低下
を招く。
次に、第９図に示した３層レジストの形成方法では、ス
パッタＳｉＯ＊９をＲＴＥする際に上層レジスト８もエ
ツチングされるので、スパッタ５ｉｃＬ９のパターンは
上層レジスト８のものと比べて小さくなってしまう。さ
らに下層レジスト７をＯ，ガスでＲＩＥした際にはさら
にパターンは小さくなってしまう。よって短いゲートを
作成するために、この方法を使うことはＲＩＥ条件で極
めて選択性の高いものが要求されるので難しい。
実際５ＡＩＮＴ　　ＭＥＳＦＥＴのゲート長は０゜３μ
ｍ程度であり、それ以下のゲート長は現状では作製困難
である。
この発明は上記のような問題点を解消するためになされ
たもので、 光学露光やＥＢ露光で得られたパターンに対して制御性
良く微細に、基板上の金属、絶縁膜、レジストにパター
ンを転写できる半導体装置の製造方法を得ることを目的
とする。
また、このようなパターンの製造工程において、同時に
該パターンに対して自己整合的にイオン注入領域を作製
できる半導体装置の製造方法を得ることを目的とする。
さらには、この自己整合的に作製したイオン注入領域の
イオン種、注入量を任意に選定できる半導体装置の製造
方法を得ることを目的とする。
さらには、このような半導体装置の製造方法を応用によ
りＭＥＳＦＥＴを製造する方法、低抵抗ゲート型ＭＥＳ
ＦＥＴを製造する方法、また、ＨＥＭＴを製造する方法
を提供することも目的とする。
〔課題を解決するための手段〕
この発明に係る半導体装置の製造方法は、下地基板上に
熱硬化樹脂を設け、この熱硬化樹脂に選択的に粒子線注
入を行い、粒子線注入領域の同樹脂を硬化させ、注入さ
れていない未硬化部を除去し反転パターンを形成し、同
パターンを後工程のマスクパターンとして用いるように
したものである。
さらにこの発明においては、前記の粒子線注入工程を、
半導体を含む前記下地基板の該半導体中においてドナー
、アクセプタあるいはディープレベルとなるイオン種を
、前記半導体に達する注入エネルギーで注入する工程を
含むものとしたものである。
また、この発明に係る半導体装置の製造方法は、半導体
基板上あるいは同基板上に絶縁膜が被着した基板上に熱
硬化樹脂を塗布し、熱硬化樹脂上にレジストパターン設
け、これをマスクとして半導体のドナー、アクセプタ、
あるいはディープレベルとなるイオンを前記半導体基板
に達するエネルギーで注入し、該注入領域の熱硬化樹脂
を充分に硬化させるとともに基板内にイオン注入領域を
形成し、レジストパターン及び未硬化の熱硬化樹脂を除
去後、残存している熱硬化樹脂をマスクとして下層の半
導体基板あるいは同基板上の絶縁膜にパターンを転写し
、イオン注入領域に対して自己整合的に開口部を形成す
るようにしたものである。
また、この発明に係る半導体装置の製造方法は、半導体
基板上あるいは同基板上に絶縁膜か被着した基板上に熱
硬化樹脂を塗布し、熱硬化樹脂にレジストパターン設け
、これをマスクとして粒子線注入を行い、該粒子線注入
領域の熱硬化樹脂を充分に硬化させ、さらに半導体のド
ナー、アクセプタ、あるいはディープレベルとなるイオ
ンを半導体基板に達するエネルギーで注入し、基板内に
イオン注入領域を形成し、レジストパターン及び未硬化
の熱硬化樹脂の除去後、残存している熱硬化樹脂をマス
クとして下層の半導体基板あるいは同基板上の絶縁膜に
パターンを転写し、イオン注入領域に対して自己整合的
に開口部を形成するようにしたものである。
また、本発明に係る半導体装置の製造方法は、前記の製
造方法において、半導体基板を予め活性領域が形成され
たものとし、基板内のイオン注入領域は前記半導体のド
ナーあるいはアクセプタとなるイオンが注入されたソー
ス、ドレイン領域とし、さらに、前記パターン転写によ
りイオン注入領域に対して自己整合的に形成した開口部
にショットキー金属を設け、ソース、ドレイン領域上の
前記熱硬化樹脂を除去し、該除去部分にオーミック金属
を設け、ＭＥＳＦＥＴを製造するものである。
また、さらにこの発明に係る半導体装置の製造方法は、
活性領域が形成された化合物半導体基板上、あるいは同
基板上に絶縁膜を介して熱硬化樹脂を塗布し、熱硬化樹
脂上の、ゲート電極、ドレイン電極、ソース電極形成領
域に相当する領域をレジストで被覆し、該レジストパタ
ーンをマスクに前記熱硬化樹脂に粒子線注入を行い、該
粒子線注入領域の熱硬化樹脂を充分に硬化させ、レジス
トパターン、ゲート電極形成領域にある未硬化の熱硬化
樹脂を除去し、これにより露出した化合物半導体基板、
あるいは該基板及び基板上の絶縁膜をエツチングし、前
記活性層内に達するリセス溝を形成し、該溝部にショッ
トキー金属を被着するとともに、ソース、ドレイン電極
形成領域にある未硬化の熱硬化樹脂を除去して化合物半
導体基板を露出させ、露出部にオーミック金属を被着し
、ＨＥＭＴを製造するものである。
〔作用〕 この発明の半導体装置の製造方法においては、熱硬化樹
脂への粒子線注入は、注入した領域の熱硬化樹脂を充分
に硬化させる効果を有し、未注入部は硬化していないの
で、未注入部の未硬化樹脂部は注入部の硬化樹脂に対し
て選択性良く除去でき、硬化樹脂からなる反転パターン
が形成される。
また、注入する粒子線に半導体のドナー、アクセプタ、
あるいはディープレベルとなるイオン種を用い、これを
半導体基板に達する注入エネルギーで注入すると、イオ
ン注入により硬化樹脂が形成されると同時に基板内に硬
化樹脂からなる反転パターンに対して自己整合的にイオ
ン注入領域が形成される。
さらに、この反転パターンを下地基板に転写すると、基
板内のイオン注入領域に対して自己整合的に開ロバター
ンを形成でき、しかもこの硬化樹脂からなる反転パター
ンは、粒子線注入領域及び粒子線注入領域からの熱拡散
領域とで構成されるので、開ロバターンは熱硬化樹脂に
粒子線を注入する時に用いた初期のパターンよりも小さ
くなり、開ロバターン作製時のパターンの広がりが防止
される。さらにこの開口部にショットキー金属を設け、
イオン注入領域上にオーミック電極を設けることにより
容易にＭＥＳＴＦＥＴが製造できる。
また、粒子線注入工程を２回に分け、初期の粒子線注入
を半導体基板に達しないエネルギーで行い、次にレジス
トの除去前に半導体のドナー、アクセプタ、あるいはデ
ィープレベルとなるイオンを半導体基板に達する注入エ
ネルギーで注入するものにおいては、パターン転写によ
り初期パターンに対して広がりのない開ロバターンを、
注入領域に対して自己整合的に形成することができると
ともに、熱硬化樹脂の硬化のための粒子線注入と、イオ
ン注入領域の形成のための注入を独立して行えるので、
活性領域に注入するイオン種、注入量は任意に選定可能
となる。
また、さらに熱硬化樹脂に選択的に粒子線注入を行って
形成した反転パターンを用いて開ロバターンを設け、該
開ロバターンにショットキー金属を被着するとともに、
別の開ロバターンにオーミック金属を被着すると、オー
ミック電極に対して自己整合的に決まる微細ゲートが形
成され、また、オーミック金属とショットキー金属間の
距離は初期のレジストパターンで決まる。
〔実施例〕
以下、この発明の一実施例を図について説明する。
第１図は本発明の第１の実施例による半導体装置の製造
方法を示す各主要工程の断面図であり、第１図（ａ）に
おいて、ｌは化合物半導体基板、２は基板ｌ上にプラズ
マＣＶＤで作成したＳｉＮ膜、３は熱硬化樹脂膜である
。この熱硬化樹脂３は１００°Ｃで焼いて硬化させであ
る。
ここで、熱硬化樹脂３の一例として、スピンオングラス
（ＳＯＧ）に用いられる樹脂について説明する。ＳＯＧ
用樹脂は５ｉ−０−ＣＨ，状のシリコン化合物をエタノ
ール系の溶剤に溶かしたもので、ウェハ上に塗布するこ
とで１０００人〜５０００人程度の薄膜となる。ここで
これを加熱するとＣＨ，やＨ，Ｏが蒸発し、ウェハ上に
５ｉｆｔの薄膜が形成される。これは、１０００℃近く
まで加熱すれば、熱Ｓｉｎ、膜とほぼ同じ膜質になり、
フッ酸に対するエツチングレートも熱５ｔＯ７膜と同じ
ものになることがわかっている（水で２００倍に薄めた
フッ酸で３０人／ｍｉｎのエツチングレート）。よって
、本実施例に示したような１００℃で加熱した程度では
不十分で、極めてフッ酸に対するエツチングレートが大
きく、測定例では水で２００倍に薄めたフッ酸を用いた
場合７００人／ｍｉｎのエツチングレートを有する。
次に第１図（ｂ）において、４はレジストパターンであ
る。レジスト４はＥＢレジストを用いてＥＢ露光したも
のでも良いが、ここでは０．４μｍのパターンを光学露
光を用いて作製したものと考える。−いま、レジストパ
ターン４をマスクに粒子線注入を行う。ここで粒子線に
は電子線、イオン。
中性粒子を考えることができるが、以下の説明ではイオ
ン注入だけを考える。なぜなら、これは阻止能が大きい
ので、樹脂の硬化に有利であり、イオン注入機により容
易に得られるためである。ここで、イオンはＳｉＮ膜２
にまで達してしまうので、シリコンや窒素希ガスイオン
などの膜中で不純物にならないものが望ましい。もし、
不純物になるイオンを選択したときは、後で開口部に金
属を被着し、た後、除去してしまうべきである。
イオンのエネルギーはその飛程が熱硬化樹脂の膜厚より
大きく、半導体基板までの厚さより小さくなるように選
定する。
ここで５ｉＯａ中でのイオンの飛程を第７図に示す。こ
れより例えば熱硬化樹脂の厚さが７００人でＳｉＮ膜が
１０００人なら、イオンとしてはシリコン、アルゴン（
Ａｒ）をｌ　００ＫｅＶでクリプトン（Ｋｒ）を２００
ＫｅＶで注入すれば良いことがわかる。注入量はシリコ
ンの場合ｌ×１ｇ１５ｃｍ−１程度注入すれば良いこと
が樹脂の焼きしまりの測定から明らかになっている。ア
ルゴンやクリプトンの場合は飛程が短かいので、さらに
少ない注入量で樹脂が硬化する。
なお、イオン注入をして硬化した熱硬化樹脂の膜厚は硬
化前のものと比べて薄くなる。
次に第１図（Ｃ）において、５はイオン注入領域ａであ
る。イオン注入領域ａ５は必ずしも化合物半導体中でド
ナー、アクセプタあるいはディープレベルとなる必要の
ないイオンが注入された領域である。レジスト４は除去
されている。また３ｂはイオンは注入されていないが、
注入領域３ａからの熱拡散で硬化した領域である。よっ
て、３ｂの領域の大きさは注入条件（エネルギー、イオ
ン種。
注入レート）で制御可能である。
第１図（ｄ）は、２００分の１に薄めたフッ酸で１分３
０秒処理した後の様子を示す。樹脂の硬化した部分は同
フッ酸で５０Å以下しか除去されない（エツチングレー
ト：３０人／ｍ１ｎ）。よってフッ酸で除去しても、硬
化部分はほとんどエツチングされない。
最後に第１図（ｅ）に示すように、硬化した樹脂をマス
クに５２ｉＮ膜２をプラズマエッチする。このときのＳ
　ｉ　Ｏｔに対するＳｉＮのエツチングレート比はエツ
チングガスにＳＦ、を使えば１５倍程度である。
以上の工程においては、全てのエツチング工程が１０以
上の選択比を有することと、イオン注入による樹脂の硬
化という制御性の良い方法を用いていることから、この
製造方法には不確定要素が存在しない。
また、注入領域からの熱拡散で熱硬化樹脂が硬化するこ
とは初期のパターンより最終的にできたパターンが小さ
（なることを示している。これは従来方法で問題であっ
た開ロバターン作製時にパターンが広がってしまうこと
を解決している。
さて、上記第１の実施例を利用して以下、本発明の第２
の実施例について説明する。
第２図（ａ）は第１図（ａ）と同じである。第２図（ｂ
ｌでは、レジスト４を形成し、イオン注入を行っている
。このときのイオンは化合物半導体中でドナーアクセプ
タ、ディープレベルとなるイオンを選定し、化合物半導
体へのイオン注入と熱硬化樹脂の硬化を同時に行ってい
る。一般にはドナー用にはシリコン（Ｓｉ）、アクセプ
タ用にはベリリウム（Ｂ　ｅ）やマグネシウム（Ｍｇ）
、ディープレベルを作るためにはボロン（Ｂ）や水素（
Ｈ）を注入する。各イオンのエネルギーは第７図から選
定することができる。−例としてシリコンを注入すると
きは２００ＫｅＶでＩ　Ｘ　Ｉ　Ｏｌ６ｃｍ−２程度注
入すればよいことがわかる（但し、熱硬化樹脂厚７００
人、ＳｉＮ＠１０００人のとき）。
第２図（Ｃ）〜第２図（ｅ）は第１図（Ｃ）〜第１図（
ｅ）と同じフローであるが、６はイオン注入領域すを表
している。イオン注入領域ｂ６とは化合物半導体中でド
ナー、アクセプタあるいはディープレベルとなるイオン
が注入されている領域である。この後アニール工程を経
れば、化合物半導体に注入された領域は注入イオン種に
応じてｎ型、ｐ型、絶縁型の領域となるので、開ロバタ
ーンは活性化領域又は絶縁化領域に対して３ｂの熱拡散
による熱硬化領域だけ離れたところに自己整合的に形成
される。この場合、ＳｉＮ膜２は必ずしも必要でない。
最後に、上記第１の実施例を利用して本発明の第３の実
施例を第３図について説明する。
第３図（ａ）は第１図（ａ）と同じである。第３図（ｂ
）では、レジスト４を形成し、まず化合物半導体に達し
ないエネルギーでイオン注入を行い熱硬化樹脂を硬化さ
せると第３図（Ｃ１に示すようにイオン注入領域ａ５が
形成される。
その後、第３図（Ｃ）で上記第２の実施例と同様に化合
物半導体に達するエネルギーで、ドナー　アクセプタあ
るいはディープレベルとなるイオンを注入し、イオン注
入領域ｂ６を形成する。これが第３図（ｄ）に示されて
いる。こうすることで、熱硬化樹脂３の硬化と化合物半
導体ｌへのイオン注入を独立に行うことができるので、
条件の最適化か容易である。−例を上げると、樹脂の硬
化は１００ＫｅＶのシリコン、アルゴン、または２００
ＫｅＶのクリプトン等をＩ　Ｘ　１０　”ｃｍ−’程度
注入し、熱硬化樹脂３を硬化させ、次にベリラムをｐ型
活性層として必要な濃度になるようにｌＸｌ０”ｃｍ−
’程度１００ＫｅＶ以下で注入すれば良い。
これらの注入エネルギーは第７図より選定した。
以後の工程、つまり第３図（ｅ）、げ）は上記第１゜第
２の実施例に示した第１図（ｅ）、　（ｆ）、第２図（
ｄ）。
（ｅ）の工程と同様である。
なお、上記実施例では微細な開ロバターンを作製する方
法について示したが、本発明の第４の実施例として第４
図に示すように、上層レジスト８に微細な抜きパターン
を有するものを用い、熱硬化樹脂３の下層には下層レジ
スト７を有するような製造方法で３層レジストを作製す
ることができる。
まず、第４図（ａｌに示すように、上層レジスト８をマ
スクに熱硬化樹脂３にイオンを注入し、熱硬化樹脂３を
硬化する。
次に上層レジスト８を除去したものが第４図（ｂ）であ
る。ここでさらにフッ酸で未硬化樹脂３を除去すると、
熱で硬化した樹脂３ａと３ｂが残る。
これが第４図（Ｃ）である。
次に熱硬化樹脂（３ａ＋３ｂ）をマスクとして下層レジ
スト７を０．ガスでＲＩＥをした結果が第４図（ｄ）で
あり、これにより３層レジストが完成したことになる。
従来の３層レジストの製造方法では従来の問題点で述べ
たようにパターンが小さくなりすぎる欠点があった。し
かし本第４の実施例の製法によれば、ＲＩＥを行うのは
Ｏ，ＲＩＥだけであり、それだけパターンが小さくなる
可能性は少ないという利点を有する。
従って、以後の工程で下層レジスト７の耐熱性。
耐ＲＩＥ性を利用したプロセス、さらに、厚膜である上
に、解像度が良いという利点を生かしたプロセスを制御
性良く行え、例えば微細ゲートの作製、配線パターンの
加工等を高精度に行うことができる。
さて、以上の実施例は例えば、以下の化合物半導体デバ
イスの作製に転用できる。
（１１ＭＥＳＦＥＴ （２）低抵抗金属をゲート上に有するセルファライン型
高融点ゲートＭＥＳＦＥＴ （３）ＨＥＭＴの化合物半導体デバイスまず、（２）の
低抵抗金属をゲート上に有するセルファライン型高融点
ゲートＭＥＳＦＥＴの作製方法の一実施例について説明
する。これにより（１）のＭＥＳＦＥＴの作成は一部変
更することで得られるためである。
第５図（ａｌは第２図（ｅ）、第３図げ）に対応してい
る。
ｎ型活性層領域６ｂは第２図（ａ）、第３図（ａ）以前
に予め形成されたものである。
この状態でＷＳ　ｉ　、　Ｗ、　Ｍ　ｏ等の高融点シリ
サイドや高融点金属１０をスパッタや蒸着で被着させる
と第５図（ｂ）の状態になる。そしてこの状態でアニー
ルし、イオン注入領域ｂ６を活性化させ、ｎ＋活性領域
６ａを作製する。
次にＡｕなどの低抵抗金属１１をスパッタや蒸着で被着
させると、第５図（Ｃ）の状態になる。次に第５図（ｄ
）に示すように低抵抗金属１１と高融点金属ＩＯをレジ
ストパターニング後、イオンミリングで不要なところを
除去し、さらにレジストを除去すれば低抵抗ゲートが形
成できる。
この後、第５図（ｅ）に示すように熱硬化樹脂３゜Ｓｉ
Ｎ膜２にコンタクトホールを開口し、オーミック金属を
設け、ソース・ドレインを形成するが、または熱硬化樹
脂３．ＳｉＮ膜２を除去し、ソース、ドレイン電極を形
成する。
なお、ここで、前述の（１）のＭＥＳＦＥＴを作製する
だけならば、第５図（ｂｌの状態でゲートのパターニン
グをし、ＲＩＥで不要な部分の高融点金属ｌＯを除去し
、さらに硬化した熱硬化樹脂（３ａ＋３ｂ）、ＳｉＮ膜
２を除去してからアニールを施すとよい。なお、いずれ
の場合にも第２の実施例を用いれば必ずしもＳｉＮ膜２
を設ける必要はない。
このように作製されたＭＥＳＦＥＴは、活性化領域に対
して熱拡散による熱硬化領域３ｂだけ離れた所に高融点
金属からなる微細ゲートを自己整合的に制御性、再現性
よく形成することができる。
さらに高融点金属ゲート上に低抵抗金属を設けたものに
おいては、ゲート抵抗を低減することができる。
次に（３）のＨＥＭＴ作製の一実施例について説明する
。
第６図（ａ）は化合物半導体基板ｌ上にＨＥＭＴ用にエ
ピタキシャル成長法により作製されたｉ　−ＧａＡｓ層
１２／ｎ−ＡＡ’ＧａＡｓ層１３／ｎ”ＧａＡｓ層１４
上にＳｉＮ膜２を被着し、熱硬化樹脂３を塗布し、その
上にゲートパターンとソース、ドレインパターンを同時
にレジスト４で形成し、それにイオン注入している状態
である。
これにより熱硬化樹脂３はゲートとソース、ドレイン上
で未硬化の状態で残っていることになる。
つまり、レジスト４を除去すると、第６図（ｂ）のよう
になる。
次に第６図（Ｃ）のにようにレジスト１５でパターニン
グを行い、ゲート部の熱硬化樹脂３をフッ酸で、また、
ＳｉＮ膜２をプラズマエツチングでそれぞれ除去し、さ
らにｎ”−ＧａＡｓ層１４をドライエツチングまたはウ
ニ□ットエッチングでリセスする。
次に高融点金属ｌＯをスパッタし、第６図（ｄ）の状態
にする。
次に、レジスト１６をパターニングし、ＲＩＥで高融点
金属ｌＯをエツチングする。これが第６図（ｅ）である
。
次にフッ酸でソース・ドレイン上の熱硬化樹脂３を除去
したのが、第６図（励である。この状態でアニールし、
高融点金属ｌＯのスパッタ時のダメージを除去する。次
に第６図（ｇ）に示すように高融点金属ゲート上部に低
抵抗金属１１をスパッタまたは蒸着するなどして被着し
たものを再度パターニングして形成する。
次に熱硬化樹脂（３ａ＋３ｂ）をマスクにＳｉＮ膜２を
エツチングし、さらに、充分硬化した熱硬化樹脂（３ａ
＋３ｂ）をＳｉＮ膜２に対してフッ酸で除去したのが第
６図（社）である。このときＳｉＮ膜２に対する熱硬化
樹脂（３ａ＋３ｂ）のエツチングレートは１０倍程度で
ある。
次にソース・ドレイン領域にオーミック金属を蒸着した
ものが第６図（ｉ）であり、再度パターニングし、ゲー
ト・ドレイン以外の部分のオーミック金属を除去したの
が、第６図（ｊ）であり、この後シンクすれば、この段
階でＨＥＭＴが完成したことになる。
なお、イオン注入工程に上記第２の実施例を用いれば、
ＳｉＮ膜２は不要である。
また、高融点金属１０をスパッタでなく蒸着で行えば第
６図（ｄ）の段階でさらに低抵抗金属１１を被着し、第
６図（ｅ）のプロセスを行えば、第６図（ｇ）の状態に
なるので、パターニングを１回減らすことができる。
いずれにしても本発明によるＨＥＭＴはゲート・ソース
間、ゲート・ドレイン間の距離を第１回目のパターニン
グ（第６図（ａ））で決定することができ、かつ微細な
ゲートを形成できるという利点を有する。
〔発明の効果〕
以上のように、この発明においては、熱硬化樹脂上にレ
ジストでパターニングした上で、レジストをマスクとし
て粒子線注入で行い、同樹脂を硬化させ、レジストの除
去後、粒子線の注入されていない未硬化の樹脂部を選択
的に除去して反転パターンを形成し、同反転パターンを
金属、絶縁膜。
レジストに転写するようにしたので、開ロバター作製時
のパターンの広がり、３層レジスト作製時のパターンの
縮小を防止できる効果がある。
また、注入する粒子線に半導体のドナー、アクセプタ、
ディープレベルとなるイオン種を使用し、これを半導′
体基板に達する注入エネルギーで注入することにより反
転パターンの形成と同時に基板内にイオン注入領域を形
成でき、製造工程の簡略化が図れるとともに、後に熱処
理を施すことにより反転パターンに対して自己整合的に
活性領域または絶縁領域を形成することかできる効果が
ある。
また、粒子線注入をまず、半導体基板に達しないエネル
ギーで行い、次に半導体のドナー、アクセプタ、あるい
はディープレベルとなるイオンを半導体基板に達する注
入エネルギーで注入し、前記パターン転写により同注入
領域に対して自己整合的に開ロバターンを形成したもの
においては、活性領域に対して微細ゲート電極を自己整
合的に形成できるとともに、さらに活性領域の注人種。
注入量を任意に決めることができる。また、反転パター
ンの形成と同時に基板内に活性領域、絶縁領域を形成し
、さらにパターン転写により開ロバターンを形成したも
のにおいても、該開ロバターンをこれらの領域に対して
自己整合的に形成でき、さらにこのような開口部にショ
ットキー金属を設けるとともに、イオン注入領域上にオ
ーミック金属を設けると信頼性の高いＭＥＳＦＥＴが容
易に製造できるという効果がある。
また、さらにまた、この反転パターンの転写により形成
した１つの開ロバターンにゲート電極を設け、他の開ロ
バターンにソース、ドレイン電極を設けると、ソース、
ドレイン電極に対して自己整合的に形成された微細ゲー
トを有するＨＥＭＴが得られるとともに、さらにこのゲ
ート・ソース。
ゲート・ドレイン間の距離を粒子線注入による反転パタ
ーンの形成時のバターニングのみで決定できるという効
果がある。
【図面の簡単な説明】
第１図は本発明の第１の実施例による半導体装置の製造
方法を示す断面側面図、第２図は本発明の第２の実施例
による半導体装置の製造方法を示す断面側面図、第３図
は本発明の第３の実施例による半導体装置の製造方法を
示す断面側面図、第４図は本発明の第４の実施例による
半導体装置の製造方法を示す断面側面図、第５図は本発
明の第５、第６の一実施例による半導体装置の製造方法
を示す断面側面図、第６図は本発明の第７の実施例によ
る半導体装置の製造方法を示す断面側面図、第７図は５
ｉｆｔ中のイオンの飛程を示した図、第８図は従来の開
口部形成の一実施例による半導体装置の製造方法を示す
断面側面図、第９図は従来の開口部形成の他の実施例に
よる半導体装置の製造方法を示す断面側面図である。 図において、ｌは化合物半導体基板、２はＳｉＮ膜、２
ａはＳ　ｉ　Ｏを膜、３は熱硬化樹脂、３ａはイオン注
入された熱硬化樹脂、４はレジスト、５はイオン注入領
域ａ、３ｂは熱拡散による熱硬化領域、６はイオン注入
領域す、６ａはｎ１活性化領域、７は下層レジスト、８
は上層レジスト、９はスパッタ５ｉｎｓ、１０は高融点
金属、１１は低抵抗金属、１２は１−ＧａＡｓ、１３は
ｎ−ＡＡＧａＡｓ１１４はｎ”−ＧａＡｓ、１５．１６
はレジスト、１７はオーミック金属である。 なお図中同一符号は同−又は相当部分を示す。

Claims (6)

    【特許請求の範囲】
  1. （１）下地基板上に後工程で用いるマスクパターンを形
    成する工程を有する半導体装置の製造方法において、 該マスクパターンの形成工程は、 下地基板上に熱硬化樹脂を塗布する工程、 該熱硬化樹脂に選択的に粒子線注入を行い、該粒子線注
    入領域の熱硬化樹脂を充分に硬化させる工程、 前記粒子線注入の行われていない未硬化の前記熱硬化樹
    脂部を除去し、残された当該熱硬化樹脂のパターンをマ
    スクパターンとする工程とからなることを特徴とする半
    導体装置の製造方法。
  2. （２）請求項１記載の半導体装置の製造方法において、 前記粒子線注入工程は、半導体を含む前記下地基板の該
    半導体中においてドナー、アクセプタあるいはディープ
    レベルとなるイオン種を、前記半導体に達する注入エネ
    ルギーで注入する工程を含むものであることを特徴とす
    る半導体装置の製造方法。
  3. （３）半導体基板上あるいは同基板上に絶縁膜か被着し
    た基板上に熱硬化樹脂を塗布する工程、該熱硬化樹脂上
    にレジストパターンを設ける工程、 該レジストパターンをマスクとして前記半導体のドナー
    、アクセプタ、あるいはディープレベルとなるイオンを
    前記半導体基板に達するエネルギーで注入し、該注入領
    域の熱硬化樹脂を充分に硬化させるとともに、該基板内
    にイオン注入領域を形成する工程、 前記レジストパターン及び未硬化の熱硬化樹脂を除去す
    る工程、 残存している熱硬化樹脂をマスクとして下層の半導体基
    板あるいは同基板上の絶縁膜にパターンを転写し、前記
    注入領域に対して自己整合的に開口部を形成する工程を
    含むことを特徴とする半導体装置の製造方法。
  4. （４）半導体基板上あるいは同基板上に絶縁膜か被着し
    た基板上に熱硬化樹脂を塗布する工程、該熱硬化樹脂上
    にレジストパターンを設ける工程、 該レジストパターンをマスクとして粒子線注入を行い、
    該粒子線注入領域の熱硬化樹脂を充分に硬化させる工程
    、 前記レジストパターンをマスクとして前記半導体のドナ
    ー、アクセプタ、あるいはディープレベルとなるイオン
    を前記半導体基板に達するエネルギーで注入し、該基板
    内にイオン注入領域を形成する工程、 前記レジストパターン及び未硬化の熱硬化樹脂を除去す
    る工程、 残存している熱硬化樹脂をマスクとして下層の半導体基
    板あるいは同基板上の絶縁膜にパターンを転写し、前記
    イオン注入領域に対して自己整合的に開口部を形成する
    工程を含むことを特徴とする半導体装置の製造方法。
  5. （５）前記半導体基板は予め活性領域が形成されたもの
    であり、 前記基板内のイオン注入領域は前記半導体のドナーある
    いはアクセプタとなるイオンが注入されたソース、ドレ
    イン領域であり、さらに、 前記パターン転写によりイオン注入領域に対して自己整
    合的に形成した開口部にショットキー金属を設ける工程
    と、 前記ソース、ドレイン領域上の前記熱硬化樹脂を除去す
    る工程と、 該除去部分にオーミック金属を設ける工程とを備え、Ｍ
    ＥＳＦＥＴを製造することを特徴とする請求項３または
    ４記載の半導体装置の製造方法。
  6. （６）活性領域が形成された化合物半導体基板上、ある
    いは同基板上に絶縁膜を介して熱硬化樹脂を塗布する工
    程、 該熱硬化樹脂上の、ゲート電極、ドレイン電極、ソース
    電極形成領域に相当する領域をレジストで被覆する工程
    、 該レジストパターンをマスクに前記熱硬化樹脂に粒子線
    注入を行い、該粒子線注入領域の熱硬化樹脂を充分に硬
    化させる工程、 前記レジストパターンを除去するとともに、前記ゲート
    電極形成領域にある未硬化の熱硬化樹脂を除去する工程
    、 これにより露出した前記化合物半導体基板、あるいは該
    基板及び該基板上の絶縁膜をエッチングし、前記活性層
    内に達するリセス溝を形成する工程、 該リセス溝部にショットキー金属を被着する工程、 前記ソース、ドレイン電極形成領域にある未硬化の熱硬
    化樹脂を除去し、前記化合物半導体基板を露出させる工
    程、 該露出した基板表面にオーミック金属を被着する工程と
    を備え、ＨＥＭＴを製造することを特徴とする半導体装
    置の製造方法。
JP2252709A 1990-09-20 1990-09-20 半導体装置の製造方法 Pending JPH04130619A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2252709A JPH04130619A (ja) 1990-09-20 1990-09-20 半導体装置の製造方法
EP95202778A EP0706202A2 (en) 1990-09-20 1991-03-19 Method for producing a pattern and a semiconductor device
EP19910302340 EP0476801A3 (en) 1990-09-20 1991-03-19 Production of a semiconductor device using implantation into a thermohardening resin
US07/950,762 US5300445A (en) 1990-09-20 1992-09-24 Production method of an HEMT semiconductor device
US08/152,963 US5387529A (en) 1990-09-20 1993-11-16 Production method of a MESFET semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2252709A JPH04130619A (ja) 1990-09-20 1990-09-20 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04130619A true JPH04130619A (ja) 1992-05-01

Family

ID=17241160

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2252709A Pending JPH04130619A (ja) 1990-09-20 1990-09-20 半導体装置の製造方法

Country Status (3)

Country Link
US (2) US5300445A (ja)
EP (2) EP0476801A3 (ja)
JP (1) JPH04130619A (ja)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03292744A (ja) * 1990-01-24 1991-12-24 Toshiba Corp 化合物半導体装置およびその製造方法
DE69321184T2 (de) * 1992-08-19 1999-05-20 Mitsubishi Electric Corp Verfahren zur Herstellung eines Feldeffekttransistors
KR950004464A (ko) * 1993-07-15 1995-02-18 김광호 칩 범프의 제조방법
EP0710984B1 (en) 1994-11-02 2001-08-08 Trw Inc. Method of fabricating monolithic multifunction integrated circuit devices
US5459086A (en) * 1994-11-07 1995-10-17 United Microelectronics Corporation Metal via sidewall tilt angle implant for SOG
KR0135024B1 (en) * 1994-11-15 1998-04-20 Korea Electronics Telecomm Fabrication method of self-aligned t-gare gaas metal semiconductor field effect transistor
EP0731490A3 (en) * 1995-03-02 1998-03-11 Ebara Corporation Ultra-fine microfabrication method using an energy beam
US6010955A (en) * 1996-09-23 2000-01-04 Kabushiki Kaisha Toshiba Electrical connection forming process for semiconductor devices
JPH10199896A (ja) * 1997-01-07 1998-07-31 Fujitsu Ltd 半導体装置の製造方法および半導体装置
JP3120754B2 (ja) * 1997-05-29 2000-12-25 日本電気株式会社 半導体装置およびその製造方法
DE19837395C2 (de) 1998-08-18 2001-07-19 Infineon Technologies Ag Verfahren zur Herstellung eines eine strukturierte Isolationsschicht enthaltenden Halbleiterbauelements
US7049246B1 (en) * 2000-05-19 2006-05-23 Newport Fab, Llc Method for selective fabrication of high capacitance density areas in a low dielectric constant material
AU2002354455A1 (en) * 2001-12-11 2003-07-09 The New Industry Research Organization Method for ion beam fine patterning of inorganic multilayer resist, and semiconductor device, quantum device, micromachine component and fine structure manufactured by the method
US6835616B1 (en) * 2002-01-29 2004-12-28 Cypress Semiconductor Corporation Method of forming a floating metal structure in an integrated circuit
WO2003100816A2 (en) * 2002-05-20 2003-12-04 The University Of Houston System Energetic neutral particle lithographic apparatus and process
US20060151435A1 (en) * 2002-09-18 2006-07-13 Jun Taniguchi Surface processing method
US7115921B2 (en) * 2004-08-31 2006-10-03 International Business Machines Corporation Nano-scaled gate structure with self-interconnect capabilities
US7268080B2 (en) * 2005-11-09 2007-09-11 Infineon Technologies Ag Method for printing contacts on a substrate
US7750370B2 (en) 2007-12-20 2010-07-06 Northrop Grumman Space & Mission Systems Corp. High electron mobility transistor having self-aligned miniature field mitigating plate on a protective dielectric layer
US7943453B2 (en) 2007-12-20 2011-05-17 International Business Machines Corporation CMOS devices with different metals in gate electrodes using spin on low-k material as hard mask
US8340777B2 (en) 2008-09-15 2012-12-25 The Invention Science Fund I, Llc Systems configured to transmit optical power signals transdermally out of a living subject, and devices and methods
KR101098062B1 (ko) * 2009-11-05 2011-12-26 주식회사 하이닉스반도체 반도체 소자의 형성방법
JP2013258368A (ja) * 2012-06-14 2013-12-26 Toshiba Corp 半導体装置
US9048184B2 (en) * 2013-03-15 2015-06-02 Northrop Grumman Systems Corporation Method of forming a gate contact
US9941125B2 (en) * 2015-08-31 2018-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Method for integrated circuit patterning
US9728444B2 (en) * 2015-12-31 2017-08-08 International Business Machines Corporation Reactive ion etching assisted lift-off processes for fabricating thick metallization patterns with tight pitch
US20190198325A1 (en) 2017-12-22 2019-06-27 International Business Machines Corporation Extreme ultraviolet (euv) lithography patterning methods utilizing euv resist hardening

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3069341D1 (en) * 1979-05-31 1984-11-08 Western Electric Co Accelerated particle lithographic processing
JPS5762543A (en) * 1980-10-02 1982-04-15 Toshiba Corp Manufacture of semiconductor device
US4663643A (en) * 1981-04-23 1987-05-05 Fujitsu Limited Semiconductor device and process for producing the same
JPS5846652A (ja) * 1981-09-14 1983-03-18 Fujitsu Ltd 多層配線形成方法
JPS59119728A (ja) * 1982-12-24 1984-07-11 Toshiba Corp 半導体装置の製造方法
US4564583A (en) * 1983-02-07 1986-01-14 Tokyo Shibaura Denki Kabushiki Kaisha Method for manufacturing a semiconductor device
GB2172427A (en) * 1985-03-13 1986-09-17 Philips Electronic Associated Semiconductor device manufacture using a deflected ion beam
US4731339A (en) * 1986-08-25 1988-03-15 Rockwell International Corporation Process for manufacturing metal-semiconductor field-effect transistors
KR920009718B1 (ko) * 1987-08-10 1992-10-22 스미도모덴기고오교오 가부시기가이샤 화합물반도체장치 및 그 제조방법
US4839310A (en) * 1988-01-27 1989-06-13 Massachusetts Institute Of Technology High mobility transistor with opposed-gates
KR910006702B1 (ko) * 1988-12-01 1991-08-31 재단법인 한국전자통신연구소 T형 게이트 형상을 가진 자기 정합 mesfet의 제조방법
JPH02253632A (ja) * 1989-03-27 1990-10-12 Matsushita Electric Ind Co Ltd 電界効果型トランジスタの製造方法
JPH0355852A (ja) * 1989-07-25 1991-03-11 Sony Corp 半導体装置の製造方法
US5204278A (en) * 1989-08-11 1993-04-20 Kabushiki Kaisha Toshiba Method of making MES field effect transistor using III-V compound semiconductor
US5053348A (en) * 1989-12-01 1991-10-01 Hughes Aircraft Company Fabrication of self-aligned, t-gate hemt

Also Published As

Publication number Publication date
EP0706202A2 (en) 1996-04-10
EP0476801A3 (en) 1992-04-01
US5387529A (en) 1995-02-07
EP0706202A3 (ja) 1996-05-22
US5300445A (en) 1994-04-05
EP0476801A2 (en) 1992-03-25

Similar Documents

Publication Publication Date Title
JPH04130619A (ja) 半導体装置の製造方法
US4670090A (en) Method for producing a field effect transistor
US4732871A (en) Process for producing undercut dummy gate mask profiles for MESFETs
JPS59229876A (ja) シヨツトキ−ゲ−ト型電界効果トランジスタの製造方法
JPH0260217B2 (ja)
JP2673109B2 (ja) 自己整列型のｔ−ゲートガリウム砒素の金属半導体の電界効果トランジスタの製造方法
JP3206419B2 (ja) 半導体装置の製造方法
JP2647842B2 (ja) 半導体装置の製造方法
JPS60244074A (ja) 半導体装置及びその製造方法
JP2843139B2 (ja) 半導体基板上の配線の形成方法
KR100209732B1 (ko) 반도체 소자 제조방법
KR100295652B1 (ko) 반도체소자의살리사이드제조방법
KR940010561B1 (ko) Mesfet 반도체 장치 제조방법
KR950008259B1 (ko) 반도체 소자의 엘디디(ldd) 제조 방법
JPS6331097B2 (ja)
JP2726730B2 (ja) 電界効果トランジスタの製法
JPS6092666A (ja) Ｍｉｓトランジスタの製造方法
JPS60115268A (ja) 半導体装置の製造方法
KR100244273B1 (ko) 반도체소자 제조방법
JPH01125868A (ja) 半導体素子の製造方法
JPH0444237A (ja) 電界効果トランジスタの製造方法
JPS63120470A (ja) 化合物半導体装置の製造方法
KR20020039956A (ko) 반도체 소자의 패턴 형성방법
JPH05267350A (ja) 半導体装置の製造方法
JPH01223770A (ja) 化合物半導体装置の製造方法