JPH10199896A - 半導体装置の製造方法および半導体装置 - Google Patents
半導体装置の製造方法および半導体装置Info
- Publication number
- JPH10199896A JPH10199896A JP9000972A JP97297A JPH10199896A JP H10199896 A JPH10199896 A JP H10199896A JP 9000972 A JP9000972 A JP 9000972A JP 97297 A JP97297 A JP 97297A JP H10199896 A JPH10199896 A JP H10199896A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- compound semiconductor
- semiconductor device
- insulating film
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 110
- 238000004519 manufacturing process Methods 0.000 title claims description 40
- 150000001875 compounds Chemical class 0.000 claims abstract description 67
- 238000001039 wet etching Methods 0.000 claims abstract description 20
- 239000007864 aqueous solution Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 23
- 150000002736 metal compounds Chemical class 0.000 claims description 21
- 239000003870 refractory metal Substances 0.000 claims description 18
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 8
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 7
- 229910000147 aluminium phosphate Inorganic materials 0.000 claims description 5
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 4
- 229910021478 group 5 element Inorganic materials 0.000 claims description 4
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 3
- 229940126062 Compound A Drugs 0.000 claims 1
- NLDMNSXOCDLTTB-UHFFFAOYSA-N Heterophylliin A Natural products O1C2COC(=O)C3=CC(O)=C(O)C(O)=C3C3=C(O)C(O)=C(O)C=C3C(=O)OC2C(OC(=O)C=2C=C(O)C(O)=C(O)C=2)C(O)C1OC(=O)C1=CC(O)=C(O)C(O)=C1 NLDMNSXOCDLTTB-UHFFFAOYSA-N 0.000 claims 1
- 230000001747 exhibiting effect Effects 0.000 claims 1
- 238000005530 etching Methods 0.000 abstract description 38
- 230000003628 erosive effect Effects 0.000 abstract description 11
- 239000000243 solution Substances 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract 2
- 229910017900 NH4 F Inorganic materials 0.000 abstract 1
- 229910052681 coesite Inorganic materials 0.000 abstract 1
- 229910052906 cristobalite Inorganic materials 0.000 abstract 1
- 239000000377 silicon dioxide Substances 0.000 abstract 1
- 235000012239 silicon dioxide Nutrition 0.000 abstract 1
- 229910052682 stishovite Inorganic materials 0.000 abstract 1
- 229910052905 tridymite Inorganic materials 0.000 abstract 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 14
- 238000010586 diagram Methods 0.000 description 11
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 8
- 239000000758 substrate Substances 0.000 description 8
- 230000008018 melting Effects 0.000 description 5
- 238000002844 melting Methods 0.000 description 5
- 238000000059 patterning Methods 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 4
- 230000005533 two-dimensional electron gas Effects 0.000 description 4
- 235000001674 Agaricus brunnescens Nutrition 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000008878 coupling Effects 0.000 description 2
- 238000010168 coupling process Methods 0.000 description 2
- 238000005859 coupling reaction Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000001312 dry etching Methods 0.000 description 2
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910017855 NH 4 F Inorganic materials 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
- H01L29/66863—Lateral single gate transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
- H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
- H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
- H01L29/8128—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Bipolar Transistors (AREA)
- Weting (AREA)
Abstract
(57)【要約】
【課題】 化合物半導体層上に形成されたマッシュルー
ム型の電極を有する半導体装置の製造において、前記電
極と前記化合物半導体層中に介在する絶縁膜を、前記電
極および前記半導体のいずれをも侵食することなく除去
できる半導体装置の製造方法を提供する。 【解決手段】 前記電極をＴｉＷ，ＷＮ，ＴｉＷＮより
選択し、前記化合物半導体層をＩｎＧａＰより形成し、
前記絶縁膜を、緩衝ＨＦ溶液により除去する。
ム型の電極を有する半導体装置の製造において、前記電
極と前記化合物半導体層中に介在する絶縁膜を、前記電
極および前記半導体のいずれをも侵食することなく除去
できる半導体装置の製造方法を提供する。 【解決手段】 前記電極をＴｉＷ，ＷＮ，ＴｉＷＮより
選択し、前記化合物半導体層をＩｎＧａＰより形成し、
前記絶縁膜を、緩衝ＨＦ溶液により除去する。
Description
【０００１】
【発明の属する技術分野】本発明は一般に半導体装置に
関し、特にヘテロ接合構造を含む化合物半導体装置の製
造方法およびかかる化合物半導体装置に関する。化合物
半導体を使った、いわゆる化合物半導体装置は、化合物
半導体における電子の有効質量が小さい利点を生かし、
特に高速動作が要求されるマイクロ波用途に広く使われ
ている。特に、かかる化合物半導体装置では、化合物半
導体として、三元系あるいは四元系の化合物を使うこと
により、組成の異なった異種の化合物半導体をヘテロ接
合することにより、バンド構造の設計を自由に行うこと
ができ、所望のバンド構造に伴う種々の効果を利用する
ことができる。
関し、特にヘテロ接合構造を含む化合物半導体装置の製
造方法およびかかる化合物半導体装置に関する。化合物
半導体を使った、いわゆる化合物半導体装置は、化合物
半導体における電子の有効質量が小さい利点を生かし、
特に高速動作が要求されるマイクロ波用途に広く使われ
ている。特に、かかる化合物半導体装置では、化合物半
導体として、三元系あるいは四元系の化合物を使うこと
により、組成の異なった異種の化合物半導体をヘテロ接
合することにより、バンド構造の設計を自由に行うこと
ができ、所望のバンド構造に伴う種々の効果を利用する
ことができる。
【０００２】化合物半導体装置には、Ｓｉデバイスと同
様に、ＦＥＴとバイポーラトランジスタとがあるが、Ｆ
ＥＴの代表的な装置としては、ＨＥＭＴやＭＥＳＦＥＴ
が、またバイポーラトランジスタの代表的な例としては
ＨＢＴがある。ＨＥＭＴでは、ヘテロ接合に伴って形成
される２次元電子ガスをキャリアとして使い、散乱の少
ない、非常に高速の動作を実現する。また、ＨＢＴで
は、ベースに薄い化合物半導体材料を使い、エミッタに
前記ベースのよりも大きいバンドギャップを有する化合
物半導体材料を使うことにより、高速で、利得の大きな
電流動作を実現することができる。
様に、ＦＥＴとバイポーラトランジスタとがあるが、Ｆ
ＥＴの代表的な装置としては、ＨＥＭＴやＭＥＳＦＥＴ
が、またバイポーラトランジスタの代表的な例としては
ＨＢＴがある。ＨＥＭＴでは、ヘテロ接合に伴って形成
される２次元電子ガスをキャリアとして使い、散乱の少
ない、非常に高速の動作を実現する。また、ＨＢＴで
は、ベースに薄い化合物半導体材料を使い、エミッタに
前記ベースのよりも大きいバンドギャップを有する化合
物半導体材料を使うことにより、高速で、利得の大きな
電流動作を実現することができる。
【０００３】
【従来の技術】ところで、これらの従来の化合物半導体
装置においても、動作速度をさらに向上されるため、例
えばＨＥＭＴやＭＥＳＦＥＴのようなＦＥＴの場合、ゲ
ート長を可能な限り短くすることが要求される。また、
ＨＢＴの場合には、エミッタ容量を減少させるため、エ
ミッタ面積を可能な限り減少させることが要求される。
装置においても、動作速度をさらに向上されるため、例
えばＨＥＭＴやＭＥＳＦＥＴのようなＦＥＴの場合、ゲ
ート長を可能な限り短くすることが要求される。また、
ＨＢＴの場合には、エミッタ容量を減少させるため、エ
ミッタ面積を可能な限り減少させることが要求される。
【０００４】図１１（Ａ），（Ｂ）は、かかる従来のＨ
ＥＭＴの製造工程を示す。図１１（Ａ）を参照するに、
ＨＥＭＴは、半絶縁性ＧａＡｓ等よりなる基板１上に形
成され、基板１上に形成された半絶縁性ＧａＡｓバッフ
ァ層２と、前記バッファ層２上に形成された非ドープＧ
ａＡｓよりなる電子走行層３とを含む。前記電子走行層
３上には、ｎ型にドープされたＡｌＧａＡｓよりなる電
子供給層４が形成され、さらに前記電子供給層４上に
は、薄いｎ型ＡｌＧａＡｓよりなるエッチングストッパ
層５Ａ，５Ｂが、それぞれＨＥＭＴのソースおよびドレ
イン領域に対応して形成され、さらに前記エッチングス
トッパ層５Ａ，５Ｂ上には、ｎ + 型ＧａＡｓよりなるキ
ャップ層６Ａ，６Ｂが形成される。
ＥＭＴの製造工程を示す。図１１（Ａ）を参照するに、
ＨＥＭＴは、半絶縁性ＧａＡｓ等よりなる基板１上に形
成され、基板１上に形成された半絶縁性ＧａＡｓバッフ
ァ層２と、前記バッファ層２上に形成された非ドープＧ
ａＡｓよりなる電子走行層３とを含む。前記電子走行層
３上には、ｎ型にドープされたＡｌＧａＡｓよりなる電
子供給層４が形成され、さらに前記電子供給層４上に
は、薄いｎ型ＡｌＧａＡｓよりなるエッチングストッパ
層５Ａ，５Ｂが、それぞれＨＥＭＴのソースおよびドレ
イン領域に対応して形成され、さらに前記エッチングス
トッパ層５Ａ，５Ｂ上には、ｎ + 型ＧａＡｓよりなるキ
ャップ層６Ａ，６Ｂが形成される。
【０００５】さらに、前記電子供給層４上には、ソース
領域とドレイン領域との間に、下端が狭く上端が拡がっ
たマッシュルーム型のゲート電極７が形成され、さらに
前記ゲート電極７上には、対応した形状のＴｉ／Ａｕ積
層構造を有するコンタクト層８が形成される。
領域とドレイン領域との間に、下端が狭く上端が拡がっ
たマッシュルーム型のゲート電極７が形成され、さらに
前記ゲート電極７上には、対応した形状のＴｉ／Ａｕ積
層構造を有するコンタクト層８が形成される。
【０００６】かかる構成のＨＥＭＴでは、ＧａＡｓより
なる前記電子走行層３とＡｌＧａＡｓよりなる電子供給
層４との間のヘテロ接合により、前記電子走行層３中
に、前記層３と４の境界面に沿って深いポテンシャル井
戸が形成され、かかるポテンシャル井戸中に、ＨＥＭＴ
のキャリアとして作用する２次元電子ガスが形成され
る。
なる前記電子走行層３とＡｌＧａＡｓよりなる電子供給
層４との間のヘテロ接合により、前記電子走行層３中
に、前記層３と４の境界面に沿って深いポテンシャル井
戸が形成され、かかるポテンシャル井戸中に、ＨＥＭＴ
のキャリアとして作用する２次元電子ガスが形成され
る。
【０００７】一方、ゲート電極７は、低抵抗のＷＳｉよ
り形成され、前記電子供給層４とショットキー接触する
ことにより、前記２次元電子ガスを伝ったソース−ドレ
イン間のキャリアの輸送を制御する。その際、ゲート電
極７をこのようにマッシュルーム型に形成することによ
り、ゲート長を実質的に減少させることができ、更にゲ
ート断面積を大きくでき、ゲート抵抗を下げられ、ＨＥ
ＭＴの動作速度をさらに向上させることができる。
り形成され、前記電子供給層４とショットキー接触する
ことにより、前記２次元電子ガスを伝ったソース−ドレ
イン間のキャリアの輸送を制御する。その際、ゲート電
極７をこのようにマッシュルーム型に形成することによ
り、ゲート長を実質的に減少させることができ、更にゲ
ート断面積を大きくでき、ゲート抵抗を下げられ、ＨＥ
ＭＴの動作速度をさらに向上させることができる。
【０００８】図１１の従来のＨＥＭＴでは、かかるマッ
シュルーム型のゲート電極７を、まず前記半導体層１〜
４，５Ａ，５Ｂおよび６Ａ，６Ｂを含む前記半導体積層
構造体を覆うように絶縁膜９を形成し、次に、かかる絶
縁膜９に、前記電子供給層４を露出する深い開口部を形
成し、さらに、かかる開口部にゲート電極７となるＷＳ
ｉ層およびコンタクト層８となるＴｉ／Ａｕ膜とを順次
堆積することにより形成している。
シュルーム型のゲート電極７を、まず前記半導体層１〜
４，５Ａ，５Ｂおよび６Ａ，６Ｂを含む前記半導体積層
構造体を覆うように絶縁膜９を形成し、次に、かかる絶
縁膜９に、前記電子供給層４を露出する深い開口部を形
成し、さらに、かかる開口部にゲート電極７となるＷＳ
ｉ層およびコンタクト層８となるＴｉ／Ａｕ膜とを順次
堆積することにより形成している。
【０００９】しかし、かかる方法で形成されたＨＥＭＴ
では、ゲート電極７およびコンタクト層８が形成され、
正しくパターニングされた後も、前記ゲート電極７とキ
ャップ層６Ａあるいは６Ｂとの間に絶縁膜９が残留して
しまい、絶縁膜９を介した容量結合が形成されてしま
う。かかる容量結合はＨＥＭＴの動作速度を低下させる
ため、従来より、前記絶縁膜９を、ウェットエッチング
により、図１１（Ａ）中に矢印で示したように、可能な
限り除去することが行われている。前記絶縁膜９として
は一般的にＳｉＯ2 が使われ、ウェットエッチングはＨ
Ｆにより行われる。
では、ゲート電極７およびコンタクト層８が形成され、
正しくパターニングされた後も、前記ゲート電極７とキ
ャップ層６Ａあるいは６Ｂとの間に絶縁膜９が残留して
しまい、絶縁膜９を介した容量結合が形成されてしま
う。かかる容量結合はＨＥＭＴの動作速度を低下させる
ため、従来より、前記絶縁膜９を、ウェットエッチング
により、図１１（Ａ）中に矢印で示したように、可能な
限り除去することが行われている。前記絶縁膜９として
は一般的にＳｉＯ2 が使われ、ウェットエッチングはＨ
Ｆにより行われる。
【００１０】
【発明が解決しようとする課題】しかし、ゲート電極７
を構成するＷＳｉは、実際にはＷＳｉx で表される不定
比化合物であり、絶縁膜９をＨＦを使ったエッチングに
より完全に除去しようとすると、図１１（Ｂ）に示すよ
うに、ゲート電極７自体がエッチングにより侵食されて
しまう。このため、場合によっては、ゲート電極７と電
子供給層４とのコンタクトがとれなくなってしまう場合
も生じる。
を構成するＷＳｉは、実際にはＷＳｉx で表される不定
比化合物であり、絶縁膜９をＨＦを使ったエッチングに
より完全に除去しようとすると、図１１（Ｂ）に示すよ
うに、ゲート電極７自体がエッチングにより侵食されて
しまう。このため、場合によっては、ゲート電極７と電
子供給層４とのコンタクトがとれなくなってしまう場合
も生じる。
【００１１】さらに、かかる絶縁膜９のウェットエッチ
ングは、露出されている電子供給層４にも作用し、その
結果電子供給層４の厚さがゲート電極７の両側で減少し
てしまう問題が生じる。電子供給層４の厚さが減少する
と、層４の表面空乏層が電子走行層３に接近あるいは侵
入し、このためかかるゲート電極７の両側の部分におい
て電子走行層３中の２次元電子ガスが排除され、寄生抵
抗が増加してしまう。かかる、寄生抵抗の増加は、ゲー
ト電極７のゲート長が、侵食により減少している分だけ
余計に強く出現する。
ングは、露出されている電子供給層４にも作用し、その
結果電子供給層４の厚さがゲート電極７の両側で減少し
てしまう問題が生じる。電子供給層４の厚さが減少する
と、層４の表面空乏層が電子走行層３に接近あるいは侵
入し、このためかかるゲート電極７の両側の部分におい
て電子走行層３中の２次元電子ガスが排除され、寄生抵
抗が増加してしまう。かかる、寄生抵抗の増加は、ゲー
ト電極７のゲート長が、侵食により減少している分だけ
余計に強く出現する。
【００１２】同様な問題は、ＨＥＭＴのみならず、ＭＥ
ＳＦＥＴ等の他のＦＥＴにおいても生じる。そこで、本
発明は、上記の課題を解決した新規で有用な化合物半導
体装置の製造方法およぼ化合物半導体装置を提供するこ
とを概括的課題とする。
ＳＦＥＴ等の他のＦＥＴにおいても生じる。そこで、本
発明は、上記の課題を解決した新規で有用な化合物半導
体装置の製造方法およぼ化合物半導体装置を提供するこ
とを概括的課題とする。
【００１３】本発明のより具体的な課題は、ゲート電極
下の絶縁膜をウェットエッチング法により除去する工程
を含む半導体装置の製造方法において、前記ウェットエ
ッチングを、前記ゲート電極を侵食することなく、また
前記ゲート電極が設けられている半導体層を侵食するこ
となく実行できる製造方法、およびかかる製造方法によ
り製造された半導体装置を提供することにある。
下の絶縁膜をウェットエッチング法により除去する工程
を含む半導体装置の製造方法において、前記ウェットエ
ッチングを、前記ゲート電極を侵食することなく、また
前記ゲート電極が設けられている半導体層を侵食するこ
となく実行できる製造方法、およびかかる製造方法によ
り製造された半導体装置を提供することにある。
【００１４】本発明は、さらに、エッチング工程を含む
半導体装置の製造方法において、エッチングにより露出
される半導体層の侵食を抑止できる半導体装置の製造方
法、およびかかる製造方法により製造された半導体装置
を提供することにある。
半導体装置の製造方法において、エッチングにより露出
される半導体層の侵食を抑止できる半導体装置の製造方
法、およびかかる製造方法により製造された半導体装置
を提供することにある。
【００１５】
【課題を解決するための手段】本発明は、上記の課題を
解決するため、請求項１に記載したように、化合物半導
体層上に絶縁膜を形成する工程と、前記絶縁膜中に、前
記化合物半導体層の一部が露出するように開口部を形成
する工程と、前記絶縁膜上に、高融点金属化合物よりな
るゲート電極を、前記開口部において前記化合物半導体
層にコンタクトするように形成する工程と、前記絶縁膜
を、ウェットエッチングにより除去する工程とを含む半
導体装置の製造方法において、前記ウェットエッチング
は、前記ゲート電極および前記化合物半導体層が耐性を
示すようなエッチャントをつかって実行されることを特
徴とする請求項１記載の半導体装置の製造方法により、
または請求項２に記載したように、前記化合物半導体層
は、Ｖ族元素としてＰを含むＩＩＩ−Ｖ族化合物半導体
よりなり、前記絶縁膜は、ＳｉＯ2 およびＳｉＯＮより
選択され、前記ゲート電極は、ＷＮ，ＴｉＷ，ＴｉＷＮ
より選択され、前記エッチャントは緩衝ＨＦ水溶液より
なることを特徴とする請求項１記載の半導体装置の製造
方法により、または請求項３に記載したように、前記化
合物半導体層は、ＩｎＧａＰよりなることを特徴とする
請求項２記載の半導体装置の製造方法により、または請
求項４に記載したように、前記ゲート電極は、ＴｉＷよ
りなることを特徴とする、請求項２または３記載の半導
体装置の製造方法により、または請求項５に記載したよ
うに、前記絶縁膜はＳｉＮよりなり、前記エッチャント
として熱燐酸を使うことを特徴とする請求項１記載の半
導体装置の製造方法により、または請求項６に記載した
ように、前記開口部を形成する工程は、開口部の大きさ
が、絶縁膜下面から上面に向かって、連続的に増大する
ように実行されることを特徴とする請求項１〜５のう
ち、いずれか一項記載の半導体装置の製造方法により、
または請求項７に記載したように、前記半導体装置はＨ
ＥＭＴであり、前記化合物半導体層はＨＥＭＴの電子供
給層であることを特徴とする請求項１〜６のうち、いず
れか一項記載の半導体装置の製造方法により、または請
求項８に記載したように、前記半導体装置はＨＥＭＴで
あり、前記化合物半導体層はＨＥＭＴの電子供給層上に
形成された、前記電子供給層とは異なった組成の層であ
ることを特徴とする請求項１〜６のうち、いずれか一項
記載の半導体装置の製造方法により、または請求項９に
記載したように、前記半導体装置はＭＥＳＦＥＴであ
り、前記化合物半導体層はＭＥＳＦＥＴのチャネル層で
あることを特徴とする請求項１〜６のうち、いずれか一
項記載の半導体装置の製造方法により、または請求項１
０に記載したように、前記半導体装置はＭＥＳＦＥＴで
あり、前記化合物半導体層はＭＥＳＦＥＴのチャネル層
上に形成された、前記チャネル層とは異なった組成の層
であることを特徴とする請求項１〜６のうち、いずれか
一項記載の半導体装置の製造方法により、または請求項
１１に記載したように、化合物半導体よりなるコレクタ
層と、化合物半導体よりなり、前記コレクタ層上に形成
されるベース層と、前記ベース層を構成する化合物半導
体とは異なる、より大きなバンドギャップを有する別の
化合物半導体よりなり、前記ベース層上に形成されるエ
ミッタパターンと、前記エミッタパターン上に形成され
た、高融点金属化合物よりなるエミッタ電極とを備えた
ＨＢＴの製造方法であって、前記エミッタパターンを、
前記エミッタ電極をマスクにウェットエッチングして面
積を減少させる工程を含み、前記ウェットエッチング
は、前記ベース層を構成する化合物半導体および前記エ
ミッタ電極を構成する高融点金属化合物の各々が耐性を
示すようなエッチャントにより実行されることを特徴と
するＨＢＴの製造方法により、または請求項１２に記載
したように、前記エミッタパターンはＩｎＧａＡｓより
なり、前記ベース層はＰをＶ族元素とするＩＩＩ−Ｖ族
化合物半導体よりなり、前記高融点金属化合物半導体は
ＷＮ，ＴｉＷ，ＴｉＷＮよりなる群より選択され、前記
エッチャントとして熱燐酸を使うことを特徴とする請求
項１１記載のＨＢＴの製造方法により、または請求項１
３に記載したように、電子走行層と、前記電子走行層上
に形成された電子供給層と、前記電子供給層上に、ソー
ス領域およびドレイン領域に対応して形成された一対の
キャップ層と、前記ソース領域およびドレイン領域の間
において露出された電子供給層にコンタクトする、下部
が小さく上部が大きい形状の、高融点金属化合物よりな
るゲート電極とを備えたＨＥＭＴにおいて、前記高融点
金属化合物はＷＮ，ＴｉＷ，ＴｉＷＮよりなる群より選
択され、前記電子供給層の上部には、ＩｎＧａＰ層が、
５ｎｍ程度の厚さで形成されていることを特徴とするＨ
ＥＭＴにより、または請求項１４に記載したように、チ
ャネル層と、前記チャネル層上に、ソース領域およびド
レイン領域に対応して形成された一対のキャップ層と、
前記ソース領域およびドレイン領域の間において露出さ
れた前記チャネル層にコンタクトする、下部が小さく上
部が大きい形状の、高融点金属化合物よりなるゲート電
極とを備えたＭＥＳＦＥＴにおいて、前記高融点金属化
合物はＷＮ，ＴｉＷ，ＴｉＷＮよりなる群より選択さ
れ、前記チャネル層の上部には、ＩｎＧａＰ層が、５ｎ
ｍ程度の厚さで形成されていることを特徴とするＭＥＳ
ＦＥＴにより、または請求項１５に記載したように、化
合物半導体よりなるコレクタ層と、化合物半導体よりな
り、前記コレクタ層上に形成されるベース層と、前記ベ
ース層を構成する化合物半導体とは異なる、より大きな
バンドギャップを有する別の化合物半導体よりなり、前
記ベース層上に形成されるエミッタパターンと、前記エ
ミッタパターン上に形成された、高融点金属化合物より
なるエミッタ電極とを備えたＨＢＴにおいて、前記ベー
ス層は、ぞの上部に、約５ｎｍの厚さのＩｎＧａＰより
なる層を含むことを特徴とするＨＢＴにより、解決す
る。
解決するため、請求項１に記載したように、化合物半導
体層上に絶縁膜を形成する工程と、前記絶縁膜中に、前
記化合物半導体層の一部が露出するように開口部を形成
する工程と、前記絶縁膜上に、高融点金属化合物よりな
るゲート電極を、前記開口部において前記化合物半導体
層にコンタクトするように形成する工程と、前記絶縁膜
を、ウェットエッチングにより除去する工程とを含む半
導体装置の製造方法において、前記ウェットエッチング
は、前記ゲート電極および前記化合物半導体層が耐性を
示すようなエッチャントをつかって実行されることを特
徴とする請求項１記載の半導体装置の製造方法により、
または請求項２に記載したように、前記化合物半導体層
は、Ｖ族元素としてＰを含むＩＩＩ−Ｖ族化合物半導体
よりなり、前記絶縁膜は、ＳｉＯ2 およびＳｉＯＮより
選択され、前記ゲート電極は、ＷＮ，ＴｉＷ，ＴｉＷＮ
より選択され、前記エッチャントは緩衝ＨＦ水溶液より
なることを特徴とする請求項１記載の半導体装置の製造
方法により、または請求項３に記載したように、前記化
合物半導体層は、ＩｎＧａＰよりなることを特徴とする
請求項２記載の半導体装置の製造方法により、または請
求項４に記載したように、前記ゲート電極は、ＴｉＷよ
りなることを特徴とする、請求項２または３記載の半導
体装置の製造方法により、または請求項５に記載したよ
うに、前記絶縁膜はＳｉＮよりなり、前記エッチャント
として熱燐酸を使うことを特徴とする請求項１記載の半
導体装置の製造方法により、または請求項６に記載した
ように、前記開口部を形成する工程は、開口部の大きさ
が、絶縁膜下面から上面に向かって、連続的に増大する
ように実行されることを特徴とする請求項１〜５のう
ち、いずれか一項記載の半導体装置の製造方法により、
または請求項７に記載したように、前記半導体装置はＨ
ＥＭＴであり、前記化合物半導体層はＨＥＭＴの電子供
給層であることを特徴とする請求項１〜６のうち、いず
れか一項記載の半導体装置の製造方法により、または請
求項８に記載したように、前記半導体装置はＨＥＭＴで
あり、前記化合物半導体層はＨＥＭＴの電子供給層上に
形成された、前記電子供給層とは異なった組成の層であ
ることを特徴とする請求項１〜６のうち、いずれか一項
記載の半導体装置の製造方法により、または請求項９に
記載したように、前記半導体装置はＭＥＳＦＥＴであ
り、前記化合物半導体層はＭＥＳＦＥＴのチャネル層で
あることを特徴とする請求項１〜６のうち、いずれか一
項記載の半導体装置の製造方法により、または請求項１
０に記載したように、前記半導体装置はＭＥＳＦＥＴで
あり、前記化合物半導体層はＭＥＳＦＥＴのチャネル層
上に形成された、前記チャネル層とは異なった組成の層
であることを特徴とする請求項１〜６のうち、いずれか
一項記載の半導体装置の製造方法により、または請求項
１１に記載したように、化合物半導体よりなるコレクタ
層と、化合物半導体よりなり、前記コレクタ層上に形成
されるベース層と、前記ベース層を構成する化合物半導
体とは異なる、より大きなバンドギャップを有する別の
化合物半導体よりなり、前記ベース層上に形成されるエ
ミッタパターンと、前記エミッタパターン上に形成され
た、高融点金属化合物よりなるエミッタ電極とを備えた
ＨＢＴの製造方法であって、前記エミッタパターンを、
前記エミッタ電極をマスクにウェットエッチングして面
積を減少させる工程を含み、前記ウェットエッチング
は、前記ベース層を構成する化合物半導体および前記エ
ミッタ電極を構成する高融点金属化合物の各々が耐性を
示すようなエッチャントにより実行されることを特徴と
するＨＢＴの製造方法により、または請求項１２に記載
したように、前記エミッタパターンはＩｎＧａＡｓより
なり、前記ベース層はＰをＶ族元素とするＩＩＩ−Ｖ族
化合物半導体よりなり、前記高融点金属化合物半導体は
ＷＮ，ＴｉＷ，ＴｉＷＮよりなる群より選択され、前記
エッチャントとして熱燐酸を使うことを特徴とする請求
項１１記載のＨＢＴの製造方法により、または請求項１
３に記載したように、電子走行層と、前記電子走行層上
に形成された電子供給層と、前記電子供給層上に、ソー
ス領域およびドレイン領域に対応して形成された一対の
キャップ層と、前記ソース領域およびドレイン領域の間
において露出された電子供給層にコンタクトする、下部
が小さく上部が大きい形状の、高融点金属化合物よりな
るゲート電極とを備えたＨＥＭＴにおいて、前記高融点
金属化合物はＷＮ，ＴｉＷ，ＴｉＷＮよりなる群より選
択され、前記電子供給層の上部には、ＩｎＧａＰ層が、
５ｎｍ程度の厚さで形成されていることを特徴とするＨ
ＥＭＴにより、または請求項１４に記載したように、チ
ャネル層と、前記チャネル層上に、ソース領域およびド
レイン領域に対応して形成された一対のキャップ層と、
前記ソース領域およびドレイン領域の間において露出さ
れた前記チャネル層にコンタクトする、下部が小さく上
部が大きい形状の、高融点金属化合物よりなるゲート電
極とを備えたＭＥＳＦＥＴにおいて、前記高融点金属化
合物はＷＮ，ＴｉＷ，ＴｉＷＮよりなる群より選択さ
れ、前記チャネル層の上部には、ＩｎＧａＰ層が、５ｎ
ｍ程度の厚さで形成されていることを特徴とするＭＥＳ
ＦＥＴにより、または請求項１５に記載したように、化
合物半導体よりなるコレクタ層と、化合物半導体よりな
り、前記コレクタ層上に形成されるベース層と、前記ベ
ース層を構成する化合物半導体とは異なる、より大きな
バンドギャップを有する別の化合物半導体よりなり、前
記ベース層上に形成されるエミッタパターンと、前記エ
ミッタパターン上に形成された、高融点金属化合物より
なるエミッタ電極とを備えたＨＢＴにおいて、前記ベー
ス層は、ぞの上部に、約５ｎｍの厚さのＩｎＧａＰより
なる層を含むことを特徴とするＨＢＴにより、解決す
る。
【００１６】以下、本発明の作用を、図１１（Ａ），
（Ｂ）に対応したＨＥＭＴの製造工程を示す図１
（Ａ），（Ｂ）を参照しながら説明する。ただし、図１
（Ａ），（Ｂ）中、先に説明した部分には同一の参照符
号を付し、説明を省略する。本発明では、図１（Ａ）に
示す絶縁膜９をエッチングにより除去する際に、ＴｉＷ
等の高融点金属化合物よりなる、緩衝ＨＦ水溶液等のエ
ッチャントに侵食されにくい材料を電極７に使い、また
同様にエッチャントにより侵食されにくい組成の化合物
半導体、例えばＩｎＧａＰを電子供給層４として使う。
その結果、ゲート電極７の侵食および電子供給層４の侵
食は抑止され、図１（Ｂ）に示すように、所定形状のゲ
ート電極７を、電子供給層４を侵食することなく形成す
ることができる。
（Ｂ）に対応したＨＥＭＴの製造工程を示す図１
（Ａ），（Ｂ）を参照しながら説明する。ただし、図１
（Ａ），（Ｂ）中、先に説明した部分には同一の参照符
号を付し、説明を省略する。本発明では、図１（Ａ）に
示す絶縁膜９をエッチングにより除去する際に、ＴｉＷ
等の高融点金属化合物よりなる、緩衝ＨＦ水溶液等のエ
ッチャントに侵食されにくい材料を電極７に使い、また
同様にエッチャントにより侵食されにくい組成の化合物
半導体、例えばＩｎＧａＰを電子供給層４として使う。
その結果、ゲート電極７の侵食および電子供給層４の侵
食は抑止され、図１（Ｂ）に示すように、所定形状のゲ
ート電極７を、電子供給層４を侵食することなく形成す
ることができる。
【００１７】同様な方法は、ＨＥＭＴのみならず、ＭＥ
ＳＦＥＴ等、他のＦＥＴの製造工程にも適用可能であ
る。また、ＨＢＴ等のバイポーラトランジスタにおい
て、エッチングによりエミッタ領域の面積を減少させる
際にも有効である。
ＳＦＥＴ等、他のＦＥＴの製造工程にも適用可能であ
る。また、ＨＢＴ等のバイポーラトランジスタにおい
て、エッチングによりエミッタ領域の面積を減少させる
際にも有効である。
【００１８】
［第１実施例］図２（Ａ），（Ｂ）〜図５（Ｇ），
（Ｈ）は、本発明の第１実施例によるＨＥＭＴの製造方
法を示す。
（Ｈ）は、本発明の第１実施例によるＨＥＭＴの製造方
法を示す。
【００１９】図２（Ａ）を参照するに、半絶縁性ＧａＡ
ｓ基板１１に、非ドープＧａＡｓよりなるバッファ層１
２、非ドープＡｌＧａＡｓあるいはＩｎＧａＡｓよりな
る電子走行層１３，ｎ型ＩｎＧａＰ等の、ＰをＶ族元素
として含むｎ型ＩＩＩ−Ｖ族化合物半導体よりなる電子
供給層１４、ｎ型ＡｌＧａＡｓよりなるエッチングスト
ッパ層１５，さらにｎ+ 型ＧａＡｓよりなるキャップ層
１６を順次エピタキシャルに堆積して、積層構造体を形
成する。
ｓ基板１１に、非ドープＧａＡｓよりなるバッファ層１
２、非ドープＡｌＧａＡｓあるいはＩｎＧａＡｓよりな
る電子走行層１３，ｎ型ＩｎＧａＰ等の、ＰをＶ族元素
として含むｎ型ＩＩＩ−Ｖ族化合物半導体よりなる電子
供給層１４、ｎ型ＡｌＧａＡｓよりなるエッチングスト
ッパ層１５，さらにｎ+ 型ＧａＡｓよりなるキャップ層
１６を順次エピタキシャルに堆積して、積層構造体を形
成する。
【００２０】さらに、図２（Ａ）の工程では、前記積層
構造体上にＳｉＯ2 よりなる絶縁膜１７を形成し、絶縁
膜１７上にレジスト膜１８を形成する。さらに、前記レ
ジスト膜１８に、形成したいＨＥＭＴのゲート領域に対
応して、前記キャップ層１６を露出する開口１８Ａを形
成し、レジストパターンを形成する。
構造体上にＳｉＯ2 よりなる絶縁膜１７を形成し、絶縁
膜１７上にレジスト膜１８を形成する。さらに、前記レ
ジスト膜１８に、形成したいＨＥＭＴのゲート領域に対
応して、前記キャップ層１６を露出する開口１８Ａを形
成し、レジストパターンを形成する。
【００２１】さらに、前記開口部１８Ａが形成された
後、前記レジスト膜１８をマスクに、前記絶縁膜１７を
ウェットエッチングし、曲面により画成された凹部１７
Ｂを形成する。前記凹部１７Ｂが形成された後、前記レ
ジスト膜１８を再びマスクとして絶縁膜１７をドライエ
ッチングし、前記キャップ層１６を露出する開口部１７
Ａを絶縁膜中１７中に、前記凹部１７Ｂの延長として、
開口部１７Ａを形成する。
後、前記レジスト膜１８をマスクに、前記絶縁膜１７を
ウェットエッチングし、曲面により画成された凹部１７
Ｂを形成する。前記凹部１７Ｂが形成された後、前記レ
ジスト膜１８を再びマスクとして絶縁膜１７をドライエ
ッチングし、前記キャップ層１６を露出する開口部１７
Ａを絶縁膜中１７中に、前記凹部１７Ｂの延長として、
開口部１７Ａを形成する。
【００２２】次に、図２（Ｂ）の工程において、前記開
口部１７Ａを介して前記キャップ層１６に対してドライ
エッチングを行い、それぞれソース領域およびドレイン
領域に対応したキャップ領域１６Ａ，１６Ｂを形成す
る。キャップ層１６のドライエッチングは、ストッパ層
１５が露出した時点で停止するが、さらにエッチング条
件を変えてストッパ層１５をエッチングすることによ
り、ストッパ層１５も、ぞれぞれソース領域およびドレ
イン領域に対応する領域１５Ａおよび１５Ｂにパターニ
ングされる。かかるエッチングの結果、形成したいＨＥ
ＭＴのゲート領域に対応して、電子供給層１４が露出さ
れる。
口部１７Ａを介して前記キャップ層１６に対してドライ
エッチングを行い、それぞれソース領域およびドレイン
領域に対応したキャップ領域１６Ａ，１６Ｂを形成す
る。キャップ層１６のドライエッチングは、ストッパ層
１５が露出した時点で停止するが、さらにエッチング条
件を変えてストッパ層１５をエッチングすることによ
り、ストッパ層１５も、ぞれぞれソース領域およびドレ
イン領域に対応する領域１５Ａおよび１５Ｂにパターニ
ングされる。かかるエッチングの結果、形成したいＨＥ
ＭＴのゲート領域に対応して、電子供給層１４が露出さ
れる。
【００２３】このように領域１５Ａ，１６Ａあるいは１
５Ｂ，１６Ｂをパターニングした後、前記レジスト膜１
８を除去し、ＳｉＯ2 よりなる別の絶縁膜１９を、前記
絶縁膜１７上に、典型的にはＣＶＤ法により堆積する。
このようにして形成された絶縁膜１９には、前記開口部
１７Ａおよび凹部１７Ｂに対応して、曲面よりなる凹部
１９Ａが形成される。
５Ｂ，１６Ｂをパターニングした後、前記レジスト膜１
８を除去し、ＳｉＯ2 よりなる別の絶縁膜１９を、前記
絶縁膜１７上に、典型的にはＣＶＤ法により堆積する。
このようにして形成された絶縁膜１９には、前記開口部
１７Ａおよび凹部１７Ｂに対応して、曲面よりなる凹部
１９Ａが形成される。
【００２４】さらに、図３（Ｃ）の工程で、前記図２
（Ｂ）の構造に対して、基板１１の主面に略垂直方向に
作用するドライエッチングを行い、前記凹部１９Ａに対
応した、前記電子供給層１４を露出する深い開口部１９
Ｂを形成する。開口部１９Ｂは、上部から下部に向かっ
て寸法が連続的に減少する曲面形状を有する。ただし、
図３（Ｃ）および以下の図面では、絶縁膜１７を、絶縁
膜１９の一部に含まれるものとして示してある。
（Ｂ）の構造に対して、基板１１の主面に略垂直方向に
作用するドライエッチングを行い、前記凹部１９Ａに対
応した、前記電子供給層１４を露出する深い開口部１９
Ｂを形成する。開口部１９Ｂは、上部から下部に向かっ
て寸法が連続的に減少する曲面形状を有する。ただし、
図３（Ｃ）および以下の図面では、絶縁膜１７を、絶縁
膜１９の一部に含まれるものとして示してある。
【００２５】次に、図３（Ｄ）の工程で、前記絶縁膜１
９上に、ＴｉＷ，ＴｉＮ，ＴｉＷＮ等の高融点金属化合
物よりなる電極膜２０をスパッタリングにより堆積し、
さらにその上にＴｉ膜およびＡｕ膜を順次蒸着して、低
抵抗層２１を形成する。ただし、前記低抵抗層２１にお
いて、Ｔｉ膜は省略してもよい。このようにして形成さ
れた電極膜２０は、前記開口部１９Ａにおいて前記電子
供給層１４の露出部とショットキー接触する。
９上に、ＴｉＷ，ＴｉＮ，ＴｉＷＮ等の高融点金属化合
物よりなる電極膜２０をスパッタリングにより堆積し、
さらにその上にＴｉ膜およびＡｕ膜を順次蒸着して、低
抵抗層２１を形成する。ただし、前記低抵抗層２１にお
いて、Ｔｉ膜は省略してもよい。このようにして形成さ
れた電極膜２０は、前記開口部１９Ａにおいて前記電子
供給層１４の露出部とショットキー接触する。
【００２６】さらに、図４（Ｅ）の工程で、前記低抵抗
層２１上に、前記ゲート領域に対応してレジストパター
ン２２が形成され、図４（Ｆ）の工程で前記低抵抗層２
１および電極膜２０を、前記レジストパターン２２をマ
スクに順次パターニングすることにより、低抵抗パター
ン２１Ａを担持する電極パターン２０Ａが形成される。
電極パターン２０Ａは、前記開口部１９Ａの形状に対応
して、上部が拡がり下部が狭まった、マッシュルーム状
の形状を有する。前記低抵抗パターン２１Ａのパターニ
ングは、例えば層２１のイオンミリングにより実行する
ことができ、また前記電極パターン２０Ａのパターニン
グはフッ素系ガスと酸素ガスの混合ガスをエッチングガ
スとして使ったＲＩＥにより実行すればよい。
層２１上に、前記ゲート領域に対応してレジストパター
ン２２が形成され、図４（Ｆ）の工程で前記低抵抗層２
１および電極膜２０を、前記レジストパターン２２をマ
スクに順次パターニングすることにより、低抵抗パター
ン２１Ａを担持する電極パターン２０Ａが形成される。
電極パターン２０Ａは、前記開口部１９Ａの形状に対応
して、上部が拡がり下部が狭まった、マッシュルーム状
の形状を有する。前記低抵抗パターン２１Ａのパターニ
ングは、例えば層２１のイオンミリングにより実行する
ことができ、また前記電極パターン２０Ａのパターニン
グはフッ素系ガスと酸素ガスの混合ガスをエッチングガ
スとして使ったＲＩＥにより実行すればよい。
【００２７】次に、図５（Ｇ）の工程で、前記絶縁膜１
９状に、レジスト膜２２を形成し、さらに前記レジスト
膜２２中に、形成しようとしているＨＥＭＴのソース領
域，ゲート領域およびドレイン領域を含む活性領域を露
出する開口部２２Ａを形成する。ただし、図５（Ｇ）に
は、簡単のためソース領域は図示していない。開口部２
２Ａは大きな開口部であるため、露光時における分解能
の問題は、形成しようとしているＨＥＭＴが非常に微細
化されている場合でも生じない。
９状に、レジスト膜２２を形成し、さらに前記レジスト
膜２２中に、形成しようとしているＨＥＭＴのソース領
域，ゲート領域およびドレイン領域を含む活性領域を露
出する開口部２２Ａを形成する。ただし、図５（Ｇ）に
は、簡単のためソース領域は図示していない。開口部２
２Ａは大きな開口部であるため、露光時における分解能
の問題は、形成しようとしているＨＥＭＴが非常に微細
化されている場合でも生じない。
【００２８】さらに、かかる開口部２２Ａを介して前記
絶縁膜を、緩衝ＨＦ水溶液によりウェットエッチングす
る。緩衝ＨＦ水溶液として、例えばＨＦとＮＨ4 Ｆを
１：１０の割合で混合してものを使うと、ＳｉＯ2 膜１
９に対して約２２０ｎｍ／ｍｉｎのエッチング速度が得
られる。一方、前記ＴｉＷ，ＴｉＮ，あるいはＴｉＷ等
よりなる電極パターン２０Ａは、かかるエッチングの際
に侵食されることがなく、また露出している電子供給層
１４も、ＩｎＧａＰより形成されているため、同様に、
エッチングの際に侵食されることがない。
絶縁膜を、緩衝ＨＦ水溶液によりウェットエッチングす
る。緩衝ＨＦ水溶液として、例えばＨＦとＮＨ4 Ｆを
１：１０の割合で混合してものを使うと、ＳｉＯ2 膜１
９に対して約２２０ｎｍ／ｍｉｎのエッチング速度が得
られる。一方、前記ＴｉＷ，ＴｉＮ，あるいはＴｉＷ等
よりなる電極パターン２０Ａは、かかるエッチングの際
に侵食されることがなく、また露出している電子供給層
１４も、ＩｎＧａＰより形成されているため、同様に、
エッチングの際に侵食されることがない。
【００２９】さらに、図５（Ｇ）の工程では、前記レジ
スト膜２２上に、さらに、ＡｕＧｅ／Ｎｉ／Ａｕの積層
構造を有するオーミック電極２３Ｂを、前記開口部２２
Ａを介した蒸着により、自己整合的に形成する。ただ
し、図示したオーミック電極２３Ｂは、ＨＥＭＴのドレ
イン電極を構成する。図示はしていないが、同様なオー
ミック電極が、ＨＥＭＴのソース電極として形成され
る。
スト膜２２上に、さらに、ＡｕＧｅ／Ｎｉ／Ａｕの積層
構造を有するオーミック電極２３Ｂを、前記開口部２２
Ａを介した蒸着により、自己整合的に形成する。ただ
し、図示したオーミック電極２３Ｂは、ＨＥＭＴのドレ
イン電極を構成する。図示はしていないが、同様なオー
ミック電極が、ＨＥＭＴのソース電極として形成され
る。
【００３０】図５（Ｈ）の工程で、前記レジスト膜２２
をリフトオフすることにより、所望のＨＥＭＴが完成す
る。先にも説明したように、このようにして形成された
ＨＥＭＴではゲート電極２０Ａあるいは電子供給層１４
が、絶縁膜１９の除去の際に侵食されることがない。す
なわち、本発明の方法によれば、ゲート長が短く寄生容
量の少ない、高速で動作する微細化されたＨＥＭＴを、
安定して製造することができる。
をリフトオフすることにより、所望のＨＥＭＴが完成す
る。先にも説明したように、このようにして形成された
ＨＥＭＴではゲート電極２０Ａあるいは電子供給層１４
が、絶縁膜１９の除去の際に侵食されることがない。す
なわち、本発明の方法によれば、ゲート長が短く寄生容
量の少ない、高速で動作する微細化されたＨＥＭＴを、
安定して製造することができる。
【００３１】本実施例において、絶縁膜１９（および絶
縁膜１７）はＳｉＯ2 に限定されるものではなく、Ｓｉ
ＯＮあるいはＳｉＮを使うこともできる。ＳｉＯＮを絶
縁膜１９（絶縁膜１７を含む）として使う場合には、先
に説明したのと同じ組成の緩衝ＨＦ水溶液をエッチャン
トとして使うことができる。この場合には、１００ｎｍ
／ｍｉｎ程度のエッチング速度が得られる。
縁膜１７）はＳｉＯ2 に限定されるものではなく、Ｓｉ
ＯＮあるいはＳｉＮを使うこともできる。ＳｉＯＮを絶
縁膜１９（絶縁膜１７を含む）として使う場合には、先
に説明したのと同じ組成の緩衝ＨＦ水溶液をエッチャン
トとして使うことができる。この場合には、１００ｎｍ
／ｍｉｎ程度のエッチング速度が得られる。
【００３２】一方、ＳｉＮを絶縁膜として使う場合に
は、熱燐酸あるいは緩衝ＨＦ水溶液においてＨＦとＮＨ
4 Ｆの比率を１：５にしたものが、エッチャントとして
使える。後者の場合、絶縁膜のエッチング速度は、３０
ｎｍ／ｍｉｎ程度になる。 ［第２実施例］以上に説明した本発明の方法は、ＨＥＭ
Ｔの製造のみならず、ゲート電極を備えた他のＦＥＴ、
例えばＭＥＳＦＥＴの製造にも有効である。
は、熱燐酸あるいは緩衝ＨＦ水溶液においてＨＦとＮＨ
4 Ｆの比率を１：５にしたものが、エッチャントとして
使える。後者の場合、絶縁膜のエッチング速度は、３０
ｎｍ／ｍｉｎ程度になる。 ［第２実施例］以上に説明した本発明の方法は、ＨＥＭ
Ｔの製造のみならず、ゲート電極を備えた他のＦＥＴ、
例えばＭＥＳＦＥＴの製造にも有効である。
【００３３】図６は、本発明の方法をＭＥＳＦＥＴ３０
の製造に適用した場合の構成を示す。図６を参照する
に、ＭＥＳＦＥＴ３０は半絶縁性ＧａＡｓ基板３１上に
構成され、基板３１上に形成されたｎ型ＩｎＧａＰより
なるチャネル層３２を含む。
の製造に適用した場合の構成を示す。図６を参照する
に、ＭＥＳＦＥＴ３０は半絶縁性ＧａＡｓ基板３１上に
構成され、基板３１上に形成されたｎ型ＩｎＧａＰより
なるチャネル層３２を含む。
【００３４】チャネル層３２上には、ゲート領域に対応
して、ＴｉＷ，ＴｉＮ，ＴｉＷＮ等の高融点金属よりな
るマッシュルーム型のゲート電極３３が形成され、ゲー
ト電極３３上にはＴｉ／Ａｕよりなる低抵抗層３４が、
通常のように形成される。さらに、前記ゲート電極３３
の両側には、オーミック電極３５Ａ，３５Ｂが、それぞ
れソース電極およびドレイン電極として形成される。
して、ＴｉＷ，ＴｉＮ，ＴｉＷＮ等の高融点金属よりな
るマッシュルーム型のゲート電極３３が形成され、ゲー
ト電極３３上にはＴｉ／Ａｕよりなる低抵抗層３４が、
通常のように形成される。さらに、前記ゲート電極３３
の両側には、オーミック電極３５Ａ，３５Ｂが、それぞ
れソース電極およびドレイン電極として形成される。
【００３５】かかる構造のＭＥＳＦＥＴ３０を形成する
場合にも、前記チャネル層３２とゲート電極３３との間
の絶縁膜（破線で示す）を、矢印で示すようにウェット
エッチングにより除去する必要があるが、本発明では、
チャネル層３２がエッチング耐性を有するＩｎＧａＰよ
り構成され、またゲート電極３３がエッチング耐性を有
する高融点金属化合物より形成されるため、エッチング
の際にチャネル層３２やゲート電極３３が侵食される恐
れはない。 ［第３実施例］本発明は、先に説明したＦＥＴのみなら
ず、ＨＢＴ等のバイポーラトランジスタの製造にも有効
である。
場合にも、前記チャネル層３２とゲート電極３３との間
の絶縁膜（破線で示す）を、矢印で示すようにウェット
エッチングにより除去する必要があるが、本発明では、
チャネル層３２がエッチング耐性を有するＩｎＧａＰよ
り構成され、またゲート電極３３がエッチング耐性を有
する高融点金属化合物より形成されるため、エッチング
の際にチャネル層３２やゲート電極３３が侵食される恐
れはない。 ［第３実施例］本発明は、先に説明したＦＥＴのみなら
ず、ＨＢＴ等のバイポーラトランジスタの製造にも有効
である。
【００３６】図７は、本発明の第３実施例によるＨＢＴ
４０の構成を示す。図７を参照するに、ＨＢＴ４０は半
絶縁性ＧａＡｓよりなる基板４１上に構成され、基板４
１上に、ｎ型ＧａＡｓよりなるコレクタコンタクト層４
２と、非ドープあるいはｎ型のＧａＡｓよりなるコレク
タ層４３と、ｐ型ＩｎＧａＰよりなるベース層４４と，
ｎ型ＡｌＧａＡｓよりなるエミッタ層４５とを順次エピ
タキシャルに形成し、さらにエミッタ層４５の上部に
は、図示しないがｎ型ＧａＡｓよりなるキャップ層を形
成する。
４０の構成を示す。図７を参照するに、ＨＢＴ４０は半
絶縁性ＧａＡｓよりなる基板４１上に構成され、基板４
１上に、ｎ型ＧａＡｓよりなるコレクタコンタクト層４
２と、非ドープあるいはｎ型のＧａＡｓよりなるコレク
タ層４３と、ｐ型ＩｎＧａＰよりなるベース層４４と，
ｎ型ＡｌＧａＡｓよりなるエミッタ層４５とを順次エピ
タキシャルに形成し、さらにエミッタ層４５の上部に
は、図示しないがｎ型ＧａＡｓよりなるキャップ層を形
成する。
【００３７】かかる層４２〜４５を含む積層体は、さら
にコレクタコンタクト層４２が露出されるようにメサエ
ッチングされ、形成された露出部にＡｕＧｅ／Ａｕより
なるオーミック電極４２Ａがコレクタ電極として形成さ
れる。さらに、前記エミッタ層４５もメサエッチングさ
れ、露出したベース層４４の表面に、Ｐｄ／Ｚｎ／Ｐｔ
／Ａｕよりなるオーミック電極４４Ａがベース電極とし
て形成される。さらに、かかるメサエッチングの結果形
成されたエミッタ領域４５上には、ＴｉＷ，ＴｉＮ，Ｔ
ｉＷＮ等の高融点金属よりなるエミッタ電極４５Ａが形
成される。
にコレクタコンタクト層４２が露出されるようにメサエ
ッチングされ、形成された露出部にＡｕＧｅ／Ａｕより
なるオーミック電極４２Ａがコレクタ電極として形成さ
れる。さらに、前記エミッタ層４５もメサエッチングさ
れ、露出したベース層４４の表面に、Ｐｄ／Ｚｎ／Ｐｔ
／Ａｕよりなるオーミック電極４４Ａがベース電極とし
て形成される。さらに、かかるメサエッチングの結果形
成されたエミッタ領域４５上には、ＴｉＷ，ＴｉＮ，Ｔ
ｉＷＮ等の高融点金属よりなるエミッタ電極４５Ａが形
成される。
【００３８】図７のＨＢＴでは、ベース−エミッタ間の
寄生容量を最小化するために、エミッタ領域４５を、オ
ーミック電極４２Ａあるいは４４Ａの形成に先立って、
緩衝ＨＦ水溶液を使ったウェットエッチングにより、矢
印に示すようにエッチングするが、本実施例では、ベー
ス層４４がＩｎＧａＰ等の、ＰをＶ族元素とするＩＩＩ
−Ｖ族化合物半導体により形成されているため、ベース
層４４がかかるエッチングの際に侵食されることがな
い。ベース層４４は、一般にＨＢＴの高速動作のため非
常に薄く形成されるが、本発明では、このようにベース
層の厚さが非常に薄い場合でも、安定に、再現性良くＨ
ＢＴ構造を形成することができる。また、かかるウェッ
トエッチングの際に、前記エミッタ電極４５Ａはエッチ
ングマスクとして使われるが、電極４５Ａが先に説明し
た高融点金属化合物より形成されているため、エッチン
グマスクがエッチングの際に侵食されることがない。 ［第４実施例］図８は、本発明の第４実施例によるＨＥ
ＭＴ５０の構成を示す。ただし、図８中、先に説明した
部分には同一の参照符号を付し、説明を省略する。
寄生容量を最小化するために、エミッタ領域４５を、オ
ーミック電極４２Ａあるいは４４Ａの形成に先立って、
緩衝ＨＦ水溶液を使ったウェットエッチングにより、矢
印に示すようにエッチングするが、本実施例では、ベー
ス層４４がＩｎＧａＰ等の、ＰをＶ族元素とするＩＩＩ
−Ｖ族化合物半導体により形成されているため、ベース
層４４がかかるエッチングの際に侵食されることがな
い。ベース層４４は、一般にＨＢＴの高速動作のため非
常に薄く形成されるが、本発明では、このようにベース
層の厚さが非常に薄い場合でも、安定に、再現性良くＨ
ＢＴ構造を形成することができる。また、かかるウェッ
トエッチングの際に、前記エミッタ電極４５Ａはエッチ
ングマスクとして使われるが、電極４５Ａが先に説明し
た高融点金属化合物より形成されているため、エッチン
グマスクがエッチングの際に侵食されることがない。 ［第４実施例］図８は、本発明の第４実施例によるＨＥ
ＭＴ５０の構成を示す。ただし、図８中、先に説明した
部分には同一の参照符号を付し、説明を省略する。
【００３９】図８を参照するに、本実施例では、電子供
給層１４を通常のｎ型ＡｌＧａＡｓより形成し、その上
部にｎ型のＩｎＧａＰ層１４Ａを、典型的には５ｎｍ程
度の厚さに形成する。このようにして形成されたＩｎＧ
ａＰ層１４Ａは、図５（Ｇ）に示した絶縁膜１９のエッ
チングの際に効果的なエッチングストッパとして作用
し、電子供給層１４として通常のＡｌＧａＡｓを使った
場合でも、その侵食を抑止する。
給層１４を通常のｎ型ＡｌＧａＡｓより形成し、その上
部にｎ型のＩｎＧａＰ層１４Ａを、典型的には５ｎｍ程
度の厚さに形成する。このようにして形成されたＩｎＧ
ａＰ層１４Ａは、図５（Ｇ）に示した絶縁膜１９のエッ
チングの際に効果的なエッチングストッパとして作用
し、電子供給層１４として通常のＡｌＧａＡｓを使った
場合でも、その侵食を抑止する。
【００４０】同様なエッチングストッパ層は、図９に示
すＭＥＳＦＥＴあるいは図１０に示すＨＢＴにも形成す
ることができる。ただし、図９のＭＥＳＦＥＴ中、活性
層３２はｎ型ＧａＡｓより形成され、エッチングストッ
パ層として、前記活性層３２上に、ｎ型ＩｎＧａＰ層３
２Ａが、５ｎｍ程度の厚さに形成される。また、図１０
のＨＢＴでは、ベース層４４を通常のｐ型ＧａＡｓより
形成し、ベース層４４上にｎ型ＩｎＧａＰ層４４Ｂを、
前記エッチングストッパ層として、５ｎｍ程度の厚さに
形成する。
すＭＥＳＦＥＴあるいは図１０に示すＨＢＴにも形成す
ることができる。ただし、図９のＭＥＳＦＥＴ中、活性
層３２はｎ型ＧａＡｓより形成され、エッチングストッ
パ層として、前記活性層３２上に、ｎ型ＩｎＧａＰ層３
２Ａが、５ｎｍ程度の厚さに形成される。また、図１０
のＨＢＴでは、ベース層４４を通常のｐ型ＧａＡｓより
形成し、ベース層４４上にｎ型ＩｎＧａＰ層４４Ｂを、
前記エッチングストッパ層として、５ｎｍ程度の厚さに
形成する。
【００４１】このようにして形成されたエッチングスト
ッパ層は、厚さが数ｎｍ以下であれば、半導体装置の動
作に支障が生じることはない。図９，１０の実施例のそ
の他の構成は、先の説明より明らかであり、説明を省略
する。
ッパ層は、厚さが数ｎｍ以下であれば、半導体装置の動
作に支障が生じることはない。図９，１０の実施例のそ
の他の構成は、先の説明より明らかであり、説明を省略
する。
【００４２】以上、本発明を好ましい実施例について説
明したが、本発明はかかる特定の実施例に限定されるも
のではなく、本発明の要旨内において様々な変形・変更
が可能である。
明したが、本発明はかかる特定の実施例に限定されるも
のではなく、本発明の要旨内において様々な変形・変更
が可能である。
【００４３】
【発明の効果】請求項１〜１５記載の本発明の特徴によ
れば、化合物半導体層上に絶縁膜を形成する工程と、前
記絶縁膜中に、前記化合物半導体層の一部が露出するよ
うに開口部を形成する工程と、前記絶縁膜上に、高融点
金属化合物よりなるゲート電極を、前記開口部において
前記化合物半導体層にコンタクトするように形成する工
程と、前記絶縁膜を、ウェットエッチングにより除去す
る工程とを含む半導体装置の製造方法において、前記ウ
ェットエッチングを、前記ゲート電極および前記化合物
半導体層が耐性を示すようなエッチャントを使って実行
することにより、エッチングの際におけるゲート電極お
よび半導体層の侵食の問題が回避され、ゲート長の短
い、高速に動作する、微細化された半導体装置を、再現
性良く製造することが可能になる。特に、請求項７〜１
５に記載したように、本発明の方法は、ＨＥＭＴやＭＥ
ＳＦＥＴ等のＦＥＴの他に、ＨＢＴ等のバイポーラトラ
ンジスタにも適用可能である。
れば、化合物半導体層上に絶縁膜を形成する工程と、前
記絶縁膜中に、前記化合物半導体層の一部が露出するよ
うに開口部を形成する工程と、前記絶縁膜上に、高融点
金属化合物よりなるゲート電極を、前記開口部において
前記化合物半導体層にコンタクトするように形成する工
程と、前記絶縁膜を、ウェットエッチングにより除去す
る工程とを含む半導体装置の製造方法において、前記ウ
ェットエッチングを、前記ゲート電極および前記化合物
半導体層が耐性を示すようなエッチャントを使って実行
することにより、エッチングの際におけるゲート電極お
よび半導体層の侵食の問題が回避され、ゲート長の短
い、高速に動作する、微細化された半導体装置を、再現
性良く製造することが可能になる。特に、請求項７〜１
５に記載したように、本発明の方法は、ＨＥＭＴやＭＥ
ＳＦＥＴ等のＦＥＴの他に、ＨＢＴ等のバイポーラトラ
ンジスタにも適用可能である。
【００４４】特に、請求項１３〜１５に記載したよう
に、ＨＥＭＴの電子供給層、あるいはＭＥＳＦＥＴの活
性層、あるいはＨＢＴのベース層を構成する化合物半導
体層の表面にのみ、エッチングストッパ層となるＩｎＧ
ａＰ層を薄く形成することにより、通常の半導体装置の
構成を実質的に変化させることなく、半導体装置の製造
歩留りを向上させることができる。
に、ＨＥＭＴの電子供給層、あるいはＭＥＳＦＥＴの活
性層、あるいはＨＢＴのベース層を構成する化合物半導
体層の表面にのみ、エッチングストッパ層となるＩｎＧ
ａＰ層を薄く形成することにより、通常の半導体装置の
構成を実質的に変化させることなく、半導体装置の製造
歩留りを向上させることができる。
【図１】（Ａ），（Ｂ）は、本発明の原理を説明する図
である。
である。
【図２】（Ａ），（Ｂ）は、本発明の第１実施例による
ＨＥＭＴの製造方法を説明する図（その一）である。
ＨＥＭＴの製造方法を説明する図（その一）である。
【図３】（Ｃ），（Ｄ）は、本発明の第１実施例による
ＨＥＭＴの製造方法を説明する図（その二）である。
ＨＥＭＴの製造方法を説明する図（その二）である。
【図４】（Ｅ），（Ｆ）は、本発明の第１実施例による
ＨＥＭＴの製造方法を説明する図（その三）である。
ＨＥＭＴの製造方法を説明する図（その三）である。
【図５】（Ｇ），（Ｈ）は、本発明の第１実施例による
ＨＥＭＴの製造方法を説明する図（その四）である。
ＨＥＭＴの製造方法を説明する図（その四）である。
【図６】本発明の第２実施例によるＭＥＳＦＥＴの製造
工程を示す図である。
工程を示す図である。
【図７】本発明の第３実施例によるＨＢＴの製造工程を
説明する図である。
説明する図である。
【図８】本発明の第４実施例によるＨＥＭＴの構成を示
すす図である。
すす図である。
【図９】本発明の第５実施例によるＭＥＳＦＥＴの構成
を示す図である。
を示す図である。
【図１０】本発明の第６実施例によるＨＢＴの構成を示
す図である。
す図である。
【図１１】（Ａ），（Ｂ）は、従来のＨＥＭＴの製造工
程およびその問題点を説明する図である。
程およびその問題点を説明する図である。
１，１１ 基板 ２，１２ バッファ層 ３，１３ 電子走行層 ４，１４ 電子供給層 ５Ａ，５Ｂ，１５，１５Ａ，１５Ｂ，３２Ａ，４４Ｂ
ストッパ層 ６Ａ，６Ｂ，１６，１６Ａ，１６Ｂ キャップ層 ７，２０，２０Ａ ゲート電極 ８，２１，２１Ａ 低抵抗層 ９，，１７，１９ 絶縁膜 １０ ＨＥＭＴ １７Ａ，１９Ｂ 絶縁膜開口部 １７Ｂ，１９Ａ 絶縁膜凹部 １８ レジスト １８Ａ レジスト開口部 ２２ レジストパターン ２３Ａ，２３Ｂ 電極パターン
ストッパ層 ６Ａ，６Ｂ，１６，１６Ａ，１６Ｂ キャップ層 ７，２０，２０Ａ ゲート電極 ８，２１，２１Ａ 低抵抗層 ９，，１７，１９ 絶縁膜 １０ ＨＥＭＴ １７Ａ，１９Ｂ 絶縁膜開口部 １７Ｂ，１９Ａ 絶縁膜凹部 １８ レジスト １８Ａ レジスト開口部 ２２ レジストパターン ２３Ａ，２３Ｂ 電極パターン
フロントページの続き (51)Int.Cl.6 識別記号 ＦＩ Ｈ０１Ｌ 29/73 29/778
Claims (15)
- 【請求項１】 化合物半導体層上に絶縁膜を形成する工
程と、前記絶縁膜中に、前記化合物半導体層の一部が露
出するように開口部を形成する工程と、前記絶縁膜上
に、高融点金属化合物よりなるゲート電極を、前記開口
部において前記化合物半導体層にコンタクトするように
形成する工程と、前記絶縁膜を、ウェットエッチングに
より除去する工程とを含む半導体装置の製造方法におい
て、 前記ウェットエッチングは、前記ゲート電極および前記
化合物半導体層が耐性を示すようなエッチャントをつか
って実行されることを特徴とする請求項１記載の半導体
装置の製造方法。 - 【請求項２】 前記化合物半導体層は、Ｖ族元素として
Ｐを含むＩＩＩ−Ｖ族化合物半導体よりなり、前記絶縁
膜は、ＳｉＯ2 およびＳｉＯＮより選択され、前記ゲー
ト電極は、ＷＮ，ＴｉＷ，ＴｉＷＮより選択され、前記
エッチャントは緩衝ＨＦ水溶液よりなることを特徴とす
る請求項１記載の半導体装置の製造方法。 - 【請求項３】 前記化合物半導体層は、ＩｎＧａＰより
なることを特徴とする請求項２記載の半導体装置の製造
方法。 - 【請求項４】 前記ゲート電極は、ＴｉＷよりなること
を特徴とする、請求項２または３記載の半導体装置の製
造方法。 - 【請求項５】 前記絶縁膜はＳｉＮよりなり、前記エッ
チャントとして熱燐酸を使うことを特徴とする請求項１
記載の半導体装置の製造方法。 - 【請求項６】 前記開口部を形成する工程は、開口部の
大きさが、絶縁膜下面から上面に向かって、連続的に増
大するように実行されることを特徴とする請求項１〜５
のうち、いずれか一項記載の半導体装置の製造方法。 - 【請求項７】 前記半導体装置はＨＥＭＴであり、前記
化合物半導体層はＨＥＭＴの電子供給層であることを特
徴とする請求項１〜６のうち、いずれか一項記載の半導
体装置の製造方法。 - 【請求項８】 前記半導体装置はＨＥＭＴであり、前記
化合物半導体層はＨＥＭＴの電子供給層上に形成され
た、前記電子供給層とは異なった組成の層であることを
特徴とする請求項１〜６のうち、いずれか一項記載の半
導体装置の製造方法。 - 【請求項９】 前記半導体装置はＭＥＳＦＥＴであり、
前記化合物半導体層はＭＥＳＦＥＴのチャネル層である
ことを特徴とする請求項１〜６のうち、いずれか一項記
載の半導体装置の製造方法。 - 【請求項１０】 前記半導体装置はＭＥＳＦＥＴであ
り、前記化合物半導体層はＭＥＳＦＥＴのチャネル層上
に形成された、前記チャネル層とは異なった組成の層で
あることを特徴とする請求項１〜６のうち、いずれか一
項記載の半導体装置の製造方法。 - 【請求項１１】 化合物半導体よりなるコレクタ層と、
化合物半導体よりなり、前記コレクタ層上に形成される
ベース層と、前記ベース層を構成する化合物半導体とは
異なる、より大きなバンドギャップを有する別の化合物
半導体よりなり、前記ベース層上に形成されるエミッタ
パターンと、前記エミッタパターン上に形成された、高
融点金属化合物よりなるエミッタ電極とを備えたＨＢＴ
の製造方法であって、 前記エミッタパターンを、前記エミッタ電極をマスクに
ウェットエッチングして面積を減少させる工程を含み、 前記ウェットエッチングは、前記ベース層を構成する化
合物半導体および前記エミッタ電極を構成する高融点金
属化合物の各々が耐性を示すようなエッチャントにより
実行されることを特徴とするＨＢＴの製造方法。 - 【請求項１２】 前記エミッタパターンはＩｎＧａＡｓ
よりなり、前記ベース層はＰをＶ族元素とするＩＩＩ−
Ｖ族化合物半導体よりなり、前記高融点金属化合物半導
体はＷＮ，ＴｉＷ，ＴｉＷＮよりなる群より選択され、
前記エッチャントとして熱燐酸を使うことを特徴とする
請求項１１記載のＨＢＴの製造方法。 - 【請求項１３】 電子走行層と、前記電子走行層上に形
成された電子供給層と、前記電子供給層上に、ソース領
域およびドレイン領域に対応して形成された一対のキャ
ップ層と、前記ソース領域およびドレイン領域の間にお
いて露出された電子供給層にコンタクトする、下部が小
さく上部が大きい形状の、高融点金属化合物よりなるゲ
ート電極とを備えたＨＥＭＴにおいて、 前記高融点金属化合物はＷＮ，ＴｉＷ，ＴｉＷＮよりな
る群より選択され、 前記電子供給層の上部には、ＩｎＧａＰ層が、５ｎｍ程
度の厚さで形成されていることを特徴とするＨＥＭＴ。 - 【請求項１４】 チャネル層と、前記チャネル層上に、
ソース領域およびドレイン領域に対応して形成された一
対のキャップ層と、前記ソース領域およびドレイン領域
の間において露出された前記チャネル層にコンタクトす
る、下部が小さく上部が大きい形状の、高融点金属化合
物よりなるゲート電極とを備えたＭＥＳＦＥＴにおい
て、 前記高融点金属化合物はＷＮ，ＴｉＷ，ＴｉＷＮよりな
る群より選択され、 前記チャネル層の上部には、ＩｎＧａＰ層が、５ｎｍ程
度の厚さで形成されていることを特徴とするＭＥＳＦＥ
Ｔ。 - 【請求項１５】 化合物半導体よりなるコレクタ層と、
化合物半導体よりなり、前記コレクタ層上に形成される
ベース層と、前記ベース層を構成する化合物半導体とは
異なる、より大きなバンドギャップを有する別の化合物
半導体よりなり、前記ベース層上に形成されるエミッタ
パターンと、前記エミッタパターン上に形成された、高
融点金属化合物よりなるエミッタ電極とを備えたＨＢＴ
において、 前記ベース層は、ぞの上部に、約５ｎｍの厚さのＩｎＧ
ａＰよりなる層を含むことを特徴とするＨＢＴ。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9000972A JPH10199896A (ja) | 1997-01-07 | 1997-01-07 | 半導体装置の製造方法および半導体装置 |
| US08/902,019 US5939737A (en) | 1997-01-07 | 1997-07-29 | High-speed compound semiconductor device having a minimized parasitic capacitance and resistance |
| FR9710794A FR2758207B1 (fr) | 1997-01-07 | 1997-08-29 | Procede de fabrication d'un dispositif a semiconducteur composite haute vitesse presentant une capacite et une resistance parasites minimisees et un hemt, un mesfet et un hbt selon ce procede |
| US09/307,733 US6586319B1 (en) | 1997-01-07 | 1999-05-10 | High-speed compound semiconductor device having a minimized parasitic capacitance and resistance |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9000972A JPH10199896A (ja) | 1997-01-07 | 1997-01-07 | 半導体装置の製造方法および半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10199896A true JPH10199896A (ja) | 1998-07-31 |
Family
ID=11488544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9000972A Pending JPH10199896A (ja) | 1997-01-07 | 1997-01-07 | 半導体装置の製造方法および半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US5939737A (ja) |
| JP (1) | JPH10199896A (ja) |
| FR (1) | FR2758207B1 (ja) |
Families Citing this family (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3836697B2 (ja) * | 2000-12-07 | 2006-10-25 | 日本碍子株式会社 | 半導体素子 |
| JP4093395B2 (ja) * | 2001-08-03 | 2008-06-04 | 富士通株式会社 | 半導体装置とその製造方法 |
| JP2003163226A (ja) * | 2001-11-27 | 2003-06-06 | Fujitsu Quantum Devices Ltd | 電界効果型化合物半導体装置及びその製造方法 |
| DE10304722A1 (de) | 2002-05-11 | 2004-08-19 | United Monolithic Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements |
| DE10220999A1 (de) * | 2003-02-06 | 2003-11-20 | United Monolithic Semiconduct | Verfahren zur Herstellung eines Halbleiterbauelements und danach hergestelltes Halbleiterelement |
| US7319076B2 (en) * | 2003-09-26 | 2008-01-15 | Intel Corporation | Low resistance T-shaped ridge structure |
| JP2006012903A (ja) * | 2004-06-22 | 2006-01-12 | Mitsubishi Electric Corp | 半導体素子の製造方法 |
| DE102006022507A1 (de) * | 2006-05-15 | 2007-11-22 | United Monolithic Semiconductors Gmbh | Verfahren zur Herstellung eines Halbleiterbauelements mit einer in einer Doppelgrabenstruktur angeordneten metallischen Gateelektrode |
| US8421121B2 (en) * | 2007-04-18 | 2013-04-16 | Northrop Grumman Systems Corporation | Antimonide-based compound semiconductor with titanium tungsten stack |
| US8319310B2 (en) * | 2009-03-31 | 2012-11-27 | Freescale Semiconductor, Inc. | Field effect transistor gate process and structure |
| US9048184B2 (en) * | 2013-03-15 | 2015-06-02 | Northrop Grumman Systems Corporation | Method of forming a gate contact |
Family Cites Families (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4916498A (en) * | 1985-09-15 | 1990-04-10 | Trw Inc. | High electron mobility power transistor |
| EP0558100B1 (en) * | 1986-04-01 | 1996-12-04 | Matsushita Electric Industrial Co., Ltd. | Bipolar transistor |
| JPH0748503B2 (ja) * | 1988-11-29 | 1995-05-24 | 三菱電機株式会社 | 電界効果トランジスタの製造方法 |
| JPH04130619A (ja) * | 1990-09-20 | 1992-05-01 | Mitsubishi Electric Corp | 半導体装置の製造方法 |
| JP2994863B2 (ja) * | 1992-07-24 | 1999-12-27 | 松下電器産業株式会社 | ヘテロ接合半導体装置 |
| JPH06196504A (ja) * | 1992-12-24 | 1994-07-15 | Rohm Co Ltd | 半導体装置およびその製造方法 |
| JPH0786574A (ja) * | 1993-09-17 | 1995-03-31 | Fujitsu Ltd | 半導体装置 |
| JPH07183493A (ja) * | 1993-12-24 | 1995-07-21 | Mitsubishi Electric Corp | 半導体装置 |
| JP3631506B2 (ja) * | 1994-02-18 | 2005-03-23 | 三菱電機株式会社 | 電界効果トランジスタの製造方法 |
| JPH07240473A (ja) * | 1994-03-01 | 1995-09-12 | Fujitsu Ltd | 半導体記憶装置およびその製造方法 |
| JPH07321128A (ja) * | 1994-05-26 | 1995-12-08 | Fujitsu Ltd | 半導体装置の製造方法 |
| US5818078A (en) * | 1994-08-29 | 1998-10-06 | Fujitsu Limited | Semiconductor device having a regrowth crystal region |
| JPH0897236A (ja) * | 1994-09-27 | 1996-04-12 | Mitsubishi Electric Corp | 半導体装置の電極，及びその製造方法 |
| JP3380344B2 (ja) * | 1994-11-30 | 2003-02-24 | 富士通株式会社 | 半導体装置及びその製造方法 |
| US5693548A (en) * | 1994-12-19 | 1997-12-02 | Electronics And Telecommunications Research Institute | Method for making T-gate of field effect transistor |
| TW301061B (en) * | 1996-06-07 | 1997-03-21 | Ind Tech Res Inst | Manufacturing method of submicron T-type gate |
| US5837589A (en) * | 1996-12-27 | 1998-11-17 | Raytheon Company | Method for making heterojunction bipolar mixer circuitry |
| US5811844A (en) * | 1997-07-03 | 1998-09-22 | Lucent Technologies Inc. | Low noise, high power pseudomorphic HEMT |
-
1997
- 1997-01-07 JP JP9000972A patent/JPH10199896A/ja active Pending
- 1997-07-29 US US08/902,019 patent/US5939737A/en not_active Expired - Fee Related
- 1997-08-29 FR FR9710794A patent/FR2758207B1/fr not_active Expired - Fee Related
-
1999
- 1999-05-10 US US09/307,733 patent/US6586319B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6586319B1 (en) | 2003-07-01 |
| FR2758207B1 (fr) | 1999-08-06 |
| US5939737A (en) | 1999-08-17 |
| FR2758207A1 (fr) | 1998-07-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6271547B1 (en) | Double recessed transistor with resistive layer | |
| US6670652B2 (en) | Monolithically integrated E/D mode HEMT and method for fabricating the same | |
| US5798540A (en) | Electronic devices with InAlAsSb/AlSb barrier | |
| US20080224183A1 (en) | Method for Manufacturing a Compound Semiconductor Field Effect Transistor Having a Fin Structure, and Compound Semiconductor Field Effect Transistor Having a Fin Structure | |
| EP0551110B1 (en) | Compound semiconductor devices | |
| US4908325A (en) | Method of making heterojunction transistors with wide band-gap stop etch layer | |
| EP0725432B1 (en) | Refractory gate heterostructure field effect transistor and method | |
| JPH02148740A (ja) | 半導体装置及びその製造方法 | |
| JP2001144110A (ja) | 半導体装置及びその製造方法 | |
| US5352909A (en) | Field effect transistor and method for manufacturing the same | |
| JP3233207B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH10199896A (ja) | 半導体装置の製造方法および半導体装置 | |
| JPH10135242A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH09321063A (ja) | 半導体装置およびその製造方法 | |
| JPH06342811A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| US6258639B1 (en) | Sintered gate schottky barrier fet passivated by a degradation-stop layer | |
| US5231040A (en) | Method of making a field effect transistor | |
| JP3119248B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| US6180440B1 (en) | Method of fabricating a recessed-gate FET without producing voids in the gate metal | |
| JP2000223504A (ja) | 電界効果型半導体装置およびその製造方法 | |
| EP0394590A2 (en) | Field effect transistors and method of making a field effect transistor | |
| JP2903590B2 (ja) | 半導体装置及びその製造方法 | |
| US5177026A (en) | Method for producing a compound semiconductor MIS FET | |
| JP2695832B2 (ja) | ヘテロ接合型電界効果トランジスタ | |
| JPH05275464A (ja) | 化合物半導体集積回路装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040309 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040510 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041029 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050215 |