DE10220999A1 - Verfahren zur Herstellung eines Halbleiterbauelements und danach hergestelltes Halbleiterelement - Google Patents

Verfahren zur Herstellung eines Halbleiterbauelements und danach hergestelltes Halbleiterelement

Info

Publication number
DE10220999A1
DE10220999A1 DE2002120999 DE10220999A DE10220999A1 DE 10220999 A1 DE10220999 A1 DE 10220999A1 DE 2002120999 DE2002120999 DE 2002120999 DE 10220999 A DE10220999 A DE 10220999A DE 10220999 A1 DE10220999 A1 DE 10220999A1
Authority
DE
Germany
Prior art keywords
electrode
protective layer
cavity
opening
head
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
DE2002120999
Other languages
English (en)
Inventor
Dag Behammer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Monolithic Semiconductors GmbH
Original Assignee
United Monolithic Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by United Monolithic Semiconductors GmbH filed Critical United Monolithic Semiconductors GmbH
Priority to DE10304722A priority Critical patent/DE10304722A1/de
Priority claimed from DE10304722A external-priority patent/DE10304722A1/de
Priority to CA2485561A priority patent/CA2485561C/en
Priority to AU2003224081A priority patent/AU2003224081A1/en
Priority to PCT/EP2003/003979 priority patent/WO2003096399A1/de
Priority to CN03810568.3A priority patent/CN1653592B/zh
Priority to US10/483,433 priority patent/US7041541B2/en
Priority to EP03720479.9A priority patent/EP1508164B1/de
Publication of DE10220999A1 publication Critical patent/DE10220999A1/de
Priority to US11/314,298 priority patent/US7432563B2/en
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

Für ein Halbleiter-Bauelement mit einer zumindest annähernd T-förmigen Elektrode wird ein Verfahren zur Erzeugung eines präzise skalierbaren Gatekopfes und zur Verringerung parasitärer Kapazitäten angegeben.

Description

  • Die Erfindung betrifft ein Verfahren zur Herstellung eines Halbleiterbauelements sowie ein insbesondere nach einem solchen Verfahren hergestelltes Halbleiterbauelement.
  • Bei der Herstellung von Halbleiterbauelementen, insbesondere Feldeffekttransistoren in Verbindungshalbleitermaterialien wird häufig eine Elektrode, insbesondere eine Transistor-Gateelektrode mit einem schmalen Elektrodenfluß von teilweise < 300 nm und einem demgegenüber breiteren, typischerweise wenigstens doppelt so breiten Elektrodenkopf, auf einem Halbleiterbereich erzeugt, wobei häufig in dem Halbleiterbereich ein Recess-Graben eingeätzt wird. Je nach Vorgehensweise bei der Erzeugung der metallischen Elektrode weist diese eine Form auf, welche als T-Form, Y-Form, A-Form oder mit einer gewölbten Unterseite auch als Champagnerglas-Form bezeichnet wird.
  • In der US 5 155 053 ist ein Verfahren zur Herstellung einer derartigen metallischen Elektrode beschrieben, bei welcher in einer Deckschicht eine Öffnung mit der Struktur des Elektrodenfußes erzeugt wird. Durch Trockenätzung wird in einer Polymerschicht unter der Öffnung die Form des Elektrodenkopfes erzeugt und die Struktur der Öffnung als Struktur des Elektrodenfußes bis zu dem Halbleiterbereich fortgesetzt. Nach Entfernen der Deckschicht wird das Elektrodenmetall ganzflächig auf die Polymerschicht und in die freigelegte Struktur für die Elektrode abgeschieden. Das auf die Polymerschicht abgeschiedene Metall wird durch einen Lift-off-Prozess zusammen mit der Polymerschicht entfernt. Die Vorgehensweise ist einfach und hinsichtlich der selbstjustierenden Ausrichtung von Elektrodenkopf und Elektrodenfuß vorteilhaft. Nachteilig sein kann, insbesondere bei Verwendung von Aluminium für die metallische Elektrode, die Partikelbildung bei der Metallabscheidung, welche insbesondere auch zu ungleichmäßigen Kanten der Metallschicht auf der Polymerschicht und damit zu ungleichmäßiger Form der Elektrode führen kann, sowie die Lift-off-Prozedur mit eventuellen Rückständen.
  • In der US 5 960 269 wird die Gatemetallisierung in zwei Schritten gebildet. Zunächst wird ein Spacer an den Innenseiten des aus Recess und SiN-Maske gebildeten Grabens erzeugt. Nach der Metallverfüllung werden durch eine Planarisierung und Rückätzung selbstjustiert die Source-, Drain- und Gate Kontaktgebiete ausgebildet. Anschließend wird die niederohmige Metallisierung aufgebracht. Die Y-Form im Gatefußbereich ergibt sich durch die Form der Spacer. Nachteil dieses Verfahrens ist die Spacerätzung auf dem offenen Recess, die Verwendung eines lift-off Verfahrens zur Gatekopfmetallisierung und die zunächst große Rückkoppelkapazität vom Gate zu Source und Drain, solange das Dielektrikum vollständig unter dem Gatekopf erhalten bleibt. Durch die ebenfalls gezeigte Benutzung verschiedener Hilfsschichten, die nach der Gatekopfdefinition teilweise wieder entfernt werden, lässt sich diese Rückkoppelkapazität reduzieren.
  • In EP 0 370 428 werden unter Zuhilfenahme eines Mehrlagenlacksystems Gatefuß und Gatekopf selbstjustierend zueinander definiert. Dabei wird durch Einsatz einer isotropen Ätzung eine anorganische Maskierungsschicht so unterätzt, dass eine negative Profilform entsteht. Die Unterätzung legt die Größe des Gatekopfes fest. Anschließend maskiert die Maskierungsschicht die Ätzung der Stopschicht zwischen den Polymerschichten und des Gatefusses. Durch die Entfernung der Maskierungsschicht wird die Gatekopfmaskierung freigelegt, das Gatemetall aufgedampft und anschließend geliftet. Hauptproblem der beschriebenen Lösung bleibt der Einsatz eines lift-off Prozesses für die Gatedefinition.
  • Nachteilig an der Lift-off-Technik ist allgemein, dass bei der Abscheidung von Elektrodenmetall für den Elektrodenkopf in eine abgesenkte Öffnung ungleichmäßige und/oder mechanisch instabile Bereiche des Elektrodenkopfes entstehen können, vor allem dann, wenn durch den Elektrodenfuß eine weitere Stufe entsteht. Durch seitliches Zuwachsen der Öffnung, durch welche das Elektrodenmetall abgeschieden wird, ergibt sich typischerweise eine Verjüngung des Elektrodenkopfes nach oben.
  • Der vorliegenden Erfindung liegt die Aufgabe zugrunde, ein Verfahren der einleitend genannten Art, welches zuverlässig definierte Elektrodenformen mit günstigen und langzeitstabilen elektrischen Eigenschaften des Halbleiter- Bauelements gewährleistet, sowie ein Halbleiter-Bauelement, insbesondere hergestellt nach einem solchen Verfahren, anzugeben.
  • Erfindungsgemäße Lösungen sind in den unabhängigen Ansprüchen beschrieben. Die abhängigen Ansprüche enthalten vorteilhafte Ausgestaltungen der Erfindung. Die Erfindung ist nachfolgend anhand der Erzeugung einer T- förmigen Gateelektrode eines Feldeffekttransistors näher erläutert, ohne hierauf beschränkt zu sein.
  • Die Abscheidung einer ganzflächig durchgehenden Metallschicht auf einer Schutzschicht über der Oberfläche des Halbleitermaterials einschließlich der für den Gatefuß in der Schutzschicht geätzten Öffnung mit Recess-Unterätzung führt zu einer gleichmäßigen Metallschicht präzis einstellbarer Dicke. Die nachfolgende Ätzung der Struktur des Elektrodenkopfes in dieser durchgehenden Metallschicht ergibt eine Querschnittform des Gatekopfes mit glatten Seitenflanken und präzis einstellbarer Breite. Zusätzlich kann über die Parameter des Ätzschrittes auch eine definierte Neigung der Seitenflanken, insbesondere auch in Form einer Verjüngung des Gatekopfes von oben zum Gatefuß hin erzielt werden.
  • Die Abscheidung einer ganzflächig durchgehenden Metallschicht mit nachfolgender Ätzung des Gatekopfes ist insbesondere in Verbindung mit der Verwendung von Aluminium für das metallische Gate von Vorteil, da die durchgehende Schicht mit hoher Homogenität abgeschieden wird und Aluminium präzis und leicht, insbesondere in einem Cl-Plasma anisotrop strukturiert werden kann. Der Gatefaden des Transistors kann dadurch über die gesamte Länge präzise strukturiert werden im Unterschied zu der Unregelmäßigkeit von Al- Leiterbahnen durch das für Aluminium typische Zuwachsen der Öffnung in der Maskierungsschicht bei Lift-off-Prozessen.
  • Die vorzugsweise in einem frühen Stadium des Herstellungsverfahrens für das Bauelement aufgebrachte Schutzschicht wird selektiv zu Halbleitermaterial und Gatemetall aufgelöst. Die dabei freigelegte Halbleiteroberfläche des Recess- Grabens um den Gatefuß wird mit einer Passivierungsschicht versehen, welche für die Langzeitstabilität der Eigenschaften des Bauelementes wesentlich ist. Darüber hinaus schützt die Passivierungsschicht die Halbleiteroberfläche des Recess-Bereichs bei nachfolgenden Schritten des Herstellungsverfahrens für das Bauelement. Die Passivierungsschicht kann vorteilhafterweise ein Nitrid, insbesondere Si3N4 enthalten Die Passivierungsschicht wird vorteilhafterweise auch auf dem Gatemetall abgeschieden, wodurch insbesondere bei Einsatz von Aluminium für das Metallgate eine unkontrollierte Oxidation der Metalloberfläche vermieden werden kann.
  • Die Schutzschicht kann aus verschiedenen für die Schutzfunktion der Halbleiteroberfläche und darauf vorzugsweise bereits erzeugter Kontakte für Source und Drain des Transistors geeigneten Materialien, zu welchen auch Lackschichten zählen, bestehen. Besonders vorteilhaft ist eine Schutzschicht aus Nitrid, insbesondere Si3N4, deren Dicke mit hoher Präzision einstellbar ist, so dass der vertikale Abstand der Unterseite des Gatekopfes von der Halbleiteroberfläche im Recess-Graben und gegebenenfalls seitlich von diesem genau und reproduzierbar eingestellt werden kann. Dieser Abstand ist von besonderer Bedeutung für die parasitäre Kapazität zwischen Source und Gate und zwischen Gate und Drain eines Feldeffekttransistors.
  • Diese parasitären Kapazitäten können vorteilhafterweise dadurch verringert werden, dass der von Halbleiteroberfläche des Recess-Grabens, von Gatefuß und von Unterseite des Gatekopfes mehrseitig umschlossene Hohlraum, welcher nach dem Entfernen der Schutzschicht zu einer dem Gatefuß abgewandten Seite offen ist, nicht vollständig mit dem Material der Passivierungsschicht aufgefüllt, aber auch nicht ungefüllt offengelassen wird, sondern definiert mit einem Dielektrikum niedriger Dielektrizitätskonstante dauerhaft ausgefüllt wird.
  • Beispielsweise kann gemäß einer vorteilhaften Ausführungsform die Passivierungsschicht, welche wegen der engen Zugangsöffnung zu dem Hohlraum in diesem typischerweise langsamer aufwächst als außerhalb des Hohlraums, so lange bzw. in einem solchen Umfang abgeschieden wird, dass die Öffnung durch die Passivierungsschicht abgeschlossen wird, ohne dass der Hohlraum vollständig mit Passivierungsmaterial gefüllt ist. Der Hohlraum bleibt dann auf Dauer gasgefüllt, wodurch die parasitäre Kapazität gering gehalten wird.
  • In anderer vorteilhafter Ausführung wird die Passivierungsschicht nur mit geringer Schichtdicke und insbesondere unter Freihaltung einer Zugangsöffnung zu dem Hohlraum abgeschieden. Der verbleibende Hohlraum wird mit einem Dielektrikum niedriger Dielektrizitätskonstante ε, insbesondere ε < 3,0, gefüllt, welches dauerhaft in dem Hohlraum verbleibt. Ein solches Dielektrikum kann insbesondere in einem flüssigen Zustand eingebracht und danach verfestigt werden. Als Dielektrikum ist insbesondere BCB (Benzocyclobaten) geeignet. Außerhalb des Hohlraums befindliches Dielektrikum kann auf je nach Material geeignete Weise entfernt werden, wobei ein Angriff des eingesetzten Mittels auf das im Hohlraum befindliche Dielektrikum so weit beschränkt werden kann, dass dieses bis zur Entfernung des außerhalb des Hohlraums befindlichen Dielektrikums nur im Bereich der Hohlraumöffnung abgetragen wird. Die gezielte Ausfüllung des Hohlraums mit einem definierten festen Dielektrikum niedriger Dielektrizitätskonstante vermeidet zuverlässig, dass in nachfolgenden Prozessschritten Substanzen, welche im Regelfall auch höhere Dielektrizitätskonstanten aufweisen, unkontrolliert in dem Hohlraum abgeschieden werden.
  • Die Passivierungsschicht, welche auch aus mehreren verschiedenen Materialien zusammengesetzt sein und/oder in aufeinanderfolgenden Teilschichten abgeschieden werden kann, kann vorteilhafterweise in einem CVD (chemical vapour deposition)-Verfahren, insbesondere auch plasmaunterstützt (plasma enhanced, PECVD) abgeschieden werden.
  • Die Geometrien von Halbleiteroberfläche, Gatefuß und Gatekopf sind vorzugsweise so eingestellt, dass der sich nach Entfernen der Schutzschicht ergebende Hohlraum vom Elektrodenfuß beabstandet eine minimale Distanz zwischen Elektrodenkopf und Halbleiteroberfläche als Öffnung aufweist, deren Öffnungsweite vorzugsweise geringer als die maximale vertikale und oder horizontale Erstreckung des Hohlraums ist. Die Dimensionen des Gatekopfes in diesem Sinne können hinsichtlich der unteren Breite des Gatekopfes dadurch gegenüber dem reinen Metallgate vergrößert werden, das vor Entfernen der Schutzschicht an den geätzten Flanken des Elektrodenkopfes seitliche Zusatzschichten (spacer) abgeschieden werden, welche auf Dauer an den Seitenflanken verbleiben und insbesondere auch von der Passivierungsschicht bedeckt werden können. Solche seitlichen Zusatzschichten können insbesondere in Verbindung mit einem sich nach unten verjüngenden metallischen Gatekopf kombiniert werden, wodurch sich durch die verkleinerte metallische Unterseite einerseits und die zuverlässige Hohlraumbildung unter Metall und seitlichen Zusatzschichten des Gatekopfes andererseits besonders geringe parasitäre Kapazitäten ergeben.
  • Die erfindungswesentlichen Verfahrensschritte können vorteilhafterweise auf einen die Herstellung der Gateelektrode betreffenden Verfahrensabschnitt konzentriert werden, so dass bei dem übrigen Verfahrensablauf weitgehend die gebräuchlichen und bewährten Verfahrensschritte unverändert übernommen werden können.
  • Die Erfindung ist nachfolgend anhand bevorzugter Beispiele unter Bezugnahme auf die Abbildungen noch eingehend veranschaulicht. Dabei zeigt
  • Fig. 1 mehrere Schritte eines Verfahrens zur Herstellung eines Bauelements nach der Erfindung,
  • Fig. 2 Ausschnittsvergrößerungen zur Herstellung einer metallischen Gateelektrode,
  • Fig. 3 die Herstellung eines verbreiterten Gatekopfes,
  • Fig. 4 eine alternative Ausführung zu Fig. 3,
  • Fig. 5 eine Ausführung mit gezielt ausgefülltem Hohlraum.
  • In Fig. 1 ist die Herstellung eines HEMT (high electron mobility transistor) auf GaAs-Verbindungshalbleitermaterial in mehreren Schritten skizziert. Ausgehend von dem GaAs Substrat 21 definieren die Schichten 22-25 das Vertikalprofil des Transistors, das in seiner Dicken- und Elementstruktur von der Anwendung stark abhängig ist. Grundsätzlich stellt 22 den Buffer dar, 23 bildet das zweidimensionale Elektronengas (Kanal), 24 ist eine Stopschicht, die zur definierten Ätzung des Recess-Grabens beiträgt, und 25 die hochdotierte Kontaktschicht (Fig. 1a). Nach Definition der ohmschen Kontakte 26 für Source und Drain in Fig. 1b erfolgt die PECVD-Abscheidung der Si3N4-Schicht 27 als Schutzschicht, in die eine Öffnung 28 mit der Struktur des Gatefußes geätzt wird (Fig. 1c). Anschließend erfolgt wie in Fig. 1d dargestellt eine naß- oder trockenchemische Ätzung zur Strukturierung des Recess-Grabens 29 durch Unterätzung der Öffnung 28 in der Kontaktschicht 25 und die ganzflächige Abscheidung des Gatemetalls 30. Dies besteht in vorteilhafter Ausführung überwiegend aus gedampften oder gesputtertem Al mit einer Haftschicht und einer Deckschicht z. B. aus Titan. Je nach Anwendung können auch zusätzliche Diffusionsbarrieren wie TaN, WTi oder TiN aufgebracht werden, die jedoch vorzugsweise trockenchemisch strukturierbar sein sollten. Eine nachfolgende Strukturierung des Gatemetalls 30 zur Erzeugung des metallischen Gatekopfes wird durch den Fotolack 31 maskiert (Fig. 1e), so dass nach Entfernung des Lackes die Struktur 30a als metallischer Gatekopf entsteht (Fig. 1f). Der Gatefuß ist mit 30b bezeichnet. Anschließend wird die Schutzschicht 27 vorzugsweise trockenchemisch in einem fluorhaltigen Plasma (CF4/O2, SF6/O2) entfernt. Nachfolgend wird die gesamte Anordnung mit einer Passivierungsschicht 32 bedeckt. Durch die überhängende Gatestruktur entstehen Hohlräume 33(Fig. 1g), die die Rückkoppelkapazität zwischen Gate und Source und Drain reduzieren.
  • In Fig. 2a bis 2c ist der Verfahrensabschnitt nach Ätzen des Gatekopfes 30a entsprechend Fig. 1f vergrößert dargestellt. Die Abmessungen sind nicht als maßstabsgetreu zu betrachten. In dem geätzten Recess-Graben besteht zwischen Gatefuß 30b, Recess-Graben 29 und Schutzschicht 27 ein Hohlraum 40, in welchem aber die Halbleiteroberfläche des Recess-Grabens freiliegt. Die Schutzschicht 27 wird wie beschrieben entfernt, so dass in Fig. 2 zwischen Gatekopf 30a, Gatefuß 30b und Halbleiteroberfläche des Recess-Grabens 29 ein Hohlraum H1 vorliegt, der auf seiner dem Gatefuß abgewandten Seite eine Öffnung mit einer minimalen Öffnungsweite OW aufweist. Die Öffnungsweite OW ist vorzugsweise geringer als die maximale Erstreckung des Hohlraums parallel und senkrecht zu den Halbleiterschichten.
  • Eine aus der Gasphase, insbesondere nach PECVD abgeschiedene Passivierungsschicht 32 schlägt sich außerhalb und innerhalb des Hohlraums H1 nieder, wobei das Schichtwachstum im Hohlraum H1 wegen der geringen Öffnungsweite OW deutlich schwächer ist als außerhalb des Hohlraums und durch das Zuwachsen der Öffnung auch schnell weiter abnimmt. Die Passivierungsschicht wird so lange bzw. in einem solchen Umfang abgeschieden, dass die Passivierungsschicht am Eingang zum Hohlraum von zwei Seiten zusammenwächst und einen abgeschlossenen verkleinerten Hohlraum H2 bildet, welcher dauerhaft verschlossen und gasgefüllt bleibt.
  • Die Passivierungsschicht 15 in Fig. 2c kann auch aus verschiedenen Materialien, die beispielsweise in Teilschichten nacheinander abgeschieden werden, aufgebaut sein. Vorzugsweise wird als das zuerst abgeschiedene Material Nitrid gewählt.
  • In Fig. 3 ist in Weiterbildung der Erfindung ein zusätzlicher Verfahrensabschnitt zwischen der Ätzung des metallischen Gatekopfes (Fig. 3a, Fig. 1f, Fig. 2a) und der Entfernung der Schutzschicht 27 vorgesehen, indem nach der Ätzung des Gatekopfes an dessen Seitenflanken dielektrische Zusatzschichten, z. B. nach Art von sogenannten Spacern erzeugt werden, welche die horizontale Erstreckung der Unterseite des derart verbreiterten Gatekopfes von dem Maß d nach Fig. 3a auf das Maß e in Fig. 3c vergrößern. Hierfür kann eine ganzflächig aufgebrachte Schicht 34 in Fig. 3b, z. B. eine Oxidschicht, durch anisotropes Ätzen wie von Verfahren zur Herstellung von Spacern bekannt, bis auf Restschichten 34a an steilen Seitenflanken abgetragen werden. Durch die große Tiefe e des nach Entfernen der Schutzschicht 27 unter dem Gatekopf entstehenden Hohlraums H1 wird in diesem die Passivierungsschicht 15 nur in geringer Dicke abgeschieden, so dass ein großer Hohlraum H2 verbleibt und entsprechend die parasitären Kapazitäten klein bleiben. Das Aufwachsen der seitlichen Zusatzschichten ist insbesondere von Vorteil für eine Form des metallischen Gatekopfes, welche durch entsprechende Einstellung von Ätzparametern bei der Ätzung des metallischen Gatekopfes aus der durchgehenden Metallschicht 30 eine Verjüngung des metallischen Gatekopfes nach unten, d. h. zum Gatefuß hin zeigt wie in Fig. 4. In erster Linie ist hier die Unterseite des Gatekopfes nur über ein Breitenmaß c über dem Hohlraum für die parasitären Kapazitäten wirksam und auch diese Wirkung wird durch die horizontale Tiefe b, vorzugsweise b > 1,5c, des Hohlraums H1 unter den Spacern 34a und die Abscheidung der Passivierungsschicht mit nur geringer Schichtdicke in dem Hohlraum weiter abgeschwächt. Bei starker Unterätzung können die seitlichen Zusatzschichten auch auf die Projektion unter dem Überhang beschränkt und durch vertikale anisotrope Ätzung erzeugt werden. Während der Erzeugung der Spacer ist die Halbleiteroberfläche durch die Schutzschicht 27 geschützt.
  • In anderer vorteilhafter Ausführung wird der von Gatekopf, Gatefuß und Recess-Graben mehrseitig umschlossene Hohlraum H1 nicht durch Zuwachsen der Öffnung verschlossen, sondern es wird die Passivierungsschicht 55 wie in Fig. 5 skizziert nur in geringer Dicke aufgewachsen und insbesondere die dem Gatefuß abgewandte Öffnung so weit offen gelassen, dass ein Dielektrikum geringer Elektrizitätskonstante ε, insbesondere ε < 3,0, in den Hohlraum H3 unter im wesentlichen vollständiger Füllung desselben eingebracht und dort verfestigt werden kann. Vorzugsweise wird als Dielektrikum BCB gewählt, welches nach Abscheiden der dünnen Passivierungsschicht 55, vorzugsweise Nitrid, flüssig auf die Oberfläche der Anordnung aufgebracht wird und in den Hohlraum eindringt. Das Dielektrikum kann beispielsweise durch Temperatureinwirkung verfestigt werden. Der Abtrag von außerhalb des Hohlraums abgeschiedenen Dielektrikum kann so eingestellt werden, dass das Dielektrikum 56 im Hohlraum weitgehend erhalten bleibt wie in Fig. 5 skizziert.
  • Vorteilhafterweise kann nach Verfüllung des Hohlraums und, soweit erforderlich, Verfestigung des Dielektrikums 56 im Hohlraum und/oder Entfernen von Dielektrikum außerhalb des Hohlraums, eine weitere Passivierungsschicht 57, welche beispielsweise wiederum Nitrid und/oder Oxid enthält, aufgebracht werden, welche insbesondere das im Hohlraum H3 abgelagerte Dielektrikum in nachfolgenden Prozessen gegen die Einwirkung von Lösungsmitteln und Ätzmitteln schützt.
  • Die vorstehend und die in den Ansprüchen angegebenen sowie die den Abbildungen entnehmbaren Merkmale sind sowohl einzeln als auch in verschiedener Kombination vorteilhaft realisierbar. Die Erfindung ist nicht auf die beschriebenen Ausführungsbeispiele beschränkt, sondern im Rahmen fachmännischen Könnens in mancherlei Weise abwandelbar. Insbesondere können andere als die im Einzelfall genannten Materialien eingesetzt und abweichende Geometrien gewählt werden.

Claims (20)

1. Verfahren zur Herstellung eines Halbleiterbauelementes, bei welchem durch eine Öffnung einer Schutzschicht in einem darunterliegendem Halbleiterbereich ein Recess-Graben und durch die Öffnung der Schutzschicht ein schmaler Elektrodenfuß und darüber ein breiterer Elektrodenkopf einer metallischen Elektrode erzeugt wird, dadurch gekennzeichnet, dass das Elektrodenmetall für Elektrodenfuß und Elektrodenkopf ganzflächig durchgehend auf die Schutzschicht und in deren Öffnung abgeschieden und in der Metallschicht die Struktur des Elektrodenkopfes bis zu der Schutzschicht geätzt wird, dass danach die Schutzschicht entfernt und wenigstens die Halbleiteroberfläche des Recess-Grabens mit einer Passivierungsschicht bedeckt wird.
2. Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass die Schutzschicht aus einem Nitrid, insbesondere aus Si3N4 besteht.
3. Verfahren nach Anspruch 1 oder 2, dadurch gekennzeichnet, dass die Passivierungsschicht zumindest teilweise aus Nitrid, insbesondere aus Si3N4 besteht.
4. Verfahren nach einem der Ansprüche 1 bis 3, dadurch gekennzeichnet, dass die Passivierungsschicht in einem CVD-Prozess, insbesondere einem PE-CVD Prozess abgeschieden wird.
5. Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass der Elektrodenfuß und/oder der Elektrodenkopf zumindest überwiegend aus Aluminium hergestellt werden.
6. Verfahren nach einem der Ansprüche 1 bis 5, dadurch gekennzeichnet, dass die Passivierungsschicht auch auf der Oberfläche der Elektrode abgeschieden wird.
7. Verfahren nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Passivierungsschicht so lange bzw. so dick aufgewachsen wird, dass der von Halbleiterbereich, Elektrodenfuß und Elektrodenkopf mehrseitig umgebene und nach einer dem Elektrodenfuß abgewandte Seite anfänglich offene Raum durch das Material abgeschlossen ist und einen nicht von Passivierungsmaterial gefüllten Hohlraum aufweist.
8. Verfahren nach Anspruch 7, dadurch gekennzeichnet, dass der Hohlraum ein dielektrisches Füllmaterial mit ε < 3,0 enthält.
9. Verfahren nach Anspruch 7 oder 8, dadurch gekennzeichnet, dass der Hohlraum im wesentlichen gasgefüllt ist.
10. Verfahren nach einem der Ansprüche 1 bis 7, dadurch gekennzeichnet, dass die Passivierungsschicht nur in einem solchen Umfang aufgewachsen wird, dass der von Halbleiterbereich, Elektrodenfuß und Elektrodenkopf mehrseitig umschlossene Hohlraum nach einer dem Elektrodenfuß abgewandten Seite offen bleibt, und dass durch die Öffnung dielektrisches Füllmaterial in den Hohlraum eingefüllt wird.
11. Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass Füllmaterial außerhalb des Hohlraums wieder entfernt wird.
12. Verfahren nach Anspruch 10 oder 11, dadurch gekennzeichnet, dass das Füllmaterial im Hohlraum verfestigt wird.
13. Verfahren nach einem der Ansprüche 8 oder 10 bis 12, dadurch gekennzeichnet, dass als Füllmaterial BCB (Benzocyclobaten) gewählt wird.
14. Verfahren nach einem der Ansprüche 1 bis 13, dadurch gekennzeichnet, dass vor Entfernen der Schutzschicht an den Seitenflanken des Elektrodenkopfes dielektrische Schichten abgeschieden werden.
15. Verfahren nach einem der Ansprüche 1 bis 14, dadurch gekennzeichnet, dass die Ätzung der Struktur des Elektrodenkopfes derart ausgeführt wird, dass sich der Elektrodenkopf nach unten hin verjüngt.
16. Halbleiterbauelement mit einem Recess-Graben in einem Halbleiterbereich und einer darauf erzeugten metallischen Elektrode mit einem schmalen Elektrodenfuß und einem breiteren Elektrodenkopf, insbesondere hergestellt nach einem der Ansprüche 1 bis 15, dadurch gekennzeichnet, dass zumindest die Halbleiteroberfläche des Recess-Grabens mit einer Passivierungsschicht bedeckt ist.
17. Bauelement nach Anspruch 16, dadurch gekennzeichnet, dass der von Halbleiterbereich, Elektrodenfuß und Elektrodenkopf mehrseitig umschlossene Hohlraum gebildete und nicht von der Passivierungsschicht ausgefüllte Hohlraum mit einem Dielektrikum gefüllt ist, dessen Elektrizitätskonstante (8) um wenigstens 30% geringer ist als die des Materials der Passivierungsschicht.
18. Bauelement nach Anspruch 17, dadurch gekennzeichnet, dass der Hohlraum auf der vom Elektrodenfuß abgewandten Seite verschlossen und zumindest überwiegend gasgefüllt ist.
19. Bauelement nach Anspruch 17, dadurch gekennzeichnet, dass der Hohlraum zumindest überwiegend durch ein festes Dielektrikum mit ε < 3,0 ausgefüllt ist.
20. Bauelement nach Anspruch 19, gekennzeichnet durch BCB als Dielektrikum.
DE2002120999 2002-05-11 2002-05-11 Verfahren zur Herstellung eines Halbleiterbauelements und danach hergestelltes Halbleiterelement Withdrawn DE10220999A1 (de)

Priority Applications (8)

Application Number Priority Date Filing Date Title
DE10304722A DE10304722A1 (de) 2002-05-11 2003-02-06 Verfahren zur Herstellung eines Halbleiterbauelements
CA2485561A CA2485561C (en) 2002-05-11 2003-04-16 Method for producing a semiconductor component and semiconductor component produced by the same
AU2003224081A AU2003224081A1 (en) 2002-05-11 2003-04-16 Method for producing a semiconductor component, and semiconductor component produced by the same
PCT/EP2003/003979 WO2003096399A1 (de) 2002-05-11 2003-04-16 Verfahren zur herstellung eines halbleiterbauelementes und danach hergestelltes halbleiterbauelement
CN03810568.3A CN1653592B (zh) 2002-05-11 2003-04-16 制造半导体元件的方法和由此方法制造的半导体元件
US10/483,433 US7041541B2 (en) 2002-05-11 2003-04-16 Method for producing a semiconductor component, and semiconductor component produced by the same
EP03720479.9A EP1508164B1 (de) 2002-05-11 2003-04-16 Verfahren zur herstellung eines halbleiterbauelementes und danach hergestelltes halbleiterbaulelement
US11/314,298 US7432563B2 (en) 2002-05-11 2005-12-21 Method for producing a semiconductor component and semiconductor component produced by the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE10304722A DE10304722A1 (de) 2002-05-11 2003-02-06 Verfahren zur Herstellung eines Halbleiterbauelements

Publications (1)

Publication Number Publication Date
DE10220999A1 true DE10220999A1 (de) 2003-11-20

Family

ID=29265458

Family Applications (1)

Application Number Title Priority Date Filing Date
DE2002120999 Withdrawn DE10220999A1 (de) 2002-05-11 2002-05-11 Verfahren zur Herstellung eines Halbleiterbauelements und danach hergestelltes Halbleiterelement

Country Status (1)

Country Link
DE (1) DE10220999A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006022507A1 (de) * 2006-05-15 2007-11-22 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements mit einer in einer Doppelgrabenstruktur angeordneten metallischen Gateelektrode
DE102006022508A1 (de) * 2006-05-15 2007-11-22 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements mit einer in einer Doppelgrabenstruktur angeordneten metallischen Gateelektrode

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE19548058C2 (de) * 1995-12-21 1997-11-20 Siemens Ag Verfahren zur Herstellung eines MOS-Transistors
FR2758207A1 (fr) * 1997-01-07 1998-07-10 Fujitsu Ltd Procede de fabrication d'un dispositif a semiconducteur composite haute vitesse presentant une capacite et une resistance parasites minimisees et un hemt, un mesfet et un hbt selon ce procede
JPH1174348A (ja) * 1996-08-16 1999-03-16 Asahi Chem Ind Co Ltd 半導体装置およびその製造方法
EP1096557A1 (de) * 1999-10-25 2001-05-02 STMicroelectronics SA Verfahren zur Definierung von zwei selbstjustierten Gebieten an der Oberfläche eines Substrats
JP2001274377A (ja) * 2000-03-27 2001-10-05 Toshiba Corp 半導体装置の製造方法
US6307245B1 (en) * 1999-07-16 2001-10-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
EP1249862A2 (de) * 1994-11-30 2002-10-16 Fujitsu Limited Halbleiterbauelement und dessen Herstellungsverfahren

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1249862A2 (de) * 1994-11-30 2002-10-16 Fujitsu Limited Halbleiterbauelement und dessen Herstellungsverfahren
DE19548058C2 (de) * 1995-12-21 1997-11-20 Siemens Ag Verfahren zur Herstellung eines MOS-Transistors
JPH1174348A (ja) * 1996-08-16 1999-03-16 Asahi Chem Ind Co Ltd 半導体装置およびその製造方法
FR2758207A1 (fr) * 1997-01-07 1998-07-10 Fujitsu Ltd Procede de fabrication d'un dispositif a semiconducteur composite haute vitesse presentant une capacite et une resistance parasites minimisees et un hemt, un mesfet et un hbt selon ce procede
US6307245B1 (en) * 1999-07-16 2001-10-23 Mitsubishi Denki Kabushiki Kaisha Semiconductor device
EP1096557A1 (de) * 1999-10-25 2001-05-02 STMicroelectronics SA Verfahren zur Definierung von zwei selbstjustierten Gebieten an der Oberfläche eines Substrats
JP2001274377A (ja) * 2000-03-27 2001-10-05 Toshiba Corp 半導体装置の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006022507A1 (de) * 2006-05-15 2007-11-22 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements mit einer in einer Doppelgrabenstruktur angeordneten metallischen Gateelektrode
DE102006022508A1 (de) * 2006-05-15 2007-11-22 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements mit einer in einer Doppelgrabenstruktur angeordneten metallischen Gateelektrode

Similar Documents

Publication Publication Date Title
EP1508164B1 (de) Verfahren zur herstellung eines halbleiterbauelementes und danach hergestelltes halbleiterbaulelement
DE102008059650B4 (de) Verfahren zur Herstellung einer Mikrostruktur mit einer Metallisierungsstruktur mit selbstjustierten Luftspalten zwischen dichtliegenden Metallleitungen
DE3873903T2 (de) Verfahren, um eine elektrische verbindung auf einer silizium-halbleitervorrichtung herzustellen.
DE69527344T2 (de) Verfahren zur Herstellung einer Halbleiterverbindungsstruktur
DE102007020268B3 (de) Halbleiterbauelement und Verfahren zum Verhindern der Ausbildung von elektrischen Kurzschlüssen aufgrund von Hohlräumen in der Kontaktzwischenschicht
DE4138842A1 (de) Gateelektrode einer halbleitervorrichtung und verfahren zu deren herstellung
DE102010030757B4 (de) Verfahren zur Herstellung komplexer Metallisierungssysteme in Halbleitern durch Entfernung geschädigter dielektrischer Oberflächenschichten
DE3933965C2 (de)
DE2723944A1 (de) Anordnung aus einer strukturierten schicht und einem muster festgelegter dicke und verfahren zu ihrer herstellung
DE2635369A1 (de) Verfahren zur herstellung von halbleitervorrichtungen
EP1354342B1 (de) Verfahren zur herstellung eines halbleiter-bauelements mit einer t-förmigen kontaktelektrode
DE19736145A1 (de) Verfahren zum Planieren von Halbleiterwafern
DE68922474T2 (de) Verfahren zum Herstellen einer integrierten Schaltung einschliesslich Schritte zum Herstellen einer Verbindung zwischen zwei Schichten.
DE102010046213B3 (de) Verfahren zur Herstellung eines Strukturelements und Halbleiterbauelement mit einem Strukturelement
DE3888511T2 (de) Verfahren zum Herstellen von elektrischen Kontakten in integrierten Schaltungen.
EP1858065B1 (de) Verfahren zur Herstellung eines Halbleiterbauelements mit einer in einer Doppelgrabenstruktur angeordneten metallischen Gateelektrode
DE10220999A1 (de) Verfahren zur Herstellung eines Halbleiterbauelements und danach hergestelltes Halbleiterelement
DE102009028037A1 (de) Bauelement mit einer elektrischen Durchkontaktierung, Verfahren zur Herstellung eines Bauelementes und Bauelementsystem
DE19631744C1 (de) Verfahren zur Herstellung eines Feldeffekttransistors
DE10225525A1 (de) Verfahren zur Herstellung eines Hetero-Bipolar-Transistors und Hetero-Bipolar-Transistor
DE10117741B4 (de) Verfahren zur Herstellung eines Halbleiter-Bauelements mit T-förmigen Kontaktelektrode
DE10032795C2 (de) Herstellungsverfahren für ein Halbleiterbauelement mit einem Graben
DE19927284C2 (de) Verfahren zur Herstellung einer elektrisch leitfähigen Verbindung in einer mikroelektronischen Struktur
DE102005042071B4 (de) Verfahren zum Herstellen einer Halbleiterstruktur
DE102004013047B4 (de) Verfahren zur Strukturierung einer leitfähigen Schicht eines Halbleiterbauelements

Legal Events

Date Code Title Description
OM8 Search report available as to paragraph 43 lit. 1 sentence 1 patent law
8110 Request for examination paragraph 44
R082 Change of representative

Representative=s name: BAUR & WEBER PATENTANWAELTE, DE

Representative=s name: BAUR & WEBER PATENTANWAELTE PARTG MBB, DE

R016 Response to examination communication
R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee