FR2758207A1 - Procede de fabrication d'un dispositif a semiconducteur composite haute vitesse presentant une capacite et une resistance parasites minimisees et un hemt, un mesfet et un hbt selon ce procede - Google Patents

Procede de fabrication d'un dispositif a semiconducteur composite haute vitesse presentant une capacite et une resistance parasites minimisees et un hemt, un mesfet et un hbt selon ce procede Download PDF

Info

Publication number
FR2758207A1
FR2758207A1 FR9710794A FR9710794A FR2758207A1 FR 2758207 A1 FR2758207 A1 FR 2758207A1 FR 9710794 A FR9710794 A FR 9710794A FR 9710794 A FR9710794 A FR 9710794A FR 2758207 A1 FR2758207 A1 FR 2758207A1
Authority
FR
France
Prior art keywords
layer
composite semiconductor
insulation film
gate electrode
refractory metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9710794A
Other languages
English (en)
Other versions
FR2758207B1 (fr
Inventor
Hidenori Hirano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Publication of FR2758207A1 publication Critical patent/FR2758207A1/fr
Application granted granted Critical
Publication of FR2758207B1 publication Critical patent/FR2758207B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
    • H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
    • H01L29/66863—Lateral single gate transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28575—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds
    • H01L21/28587—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising AIIIBV compounds characterised by the sectional shape, e.g. T, inverted T
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
    • H01L29/812—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate
    • H01L29/8128—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a Schottky gate with recessed gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Bipolar Transistors (AREA)
  • Weting (AREA)

Abstract

Procédé de fabrication d'un dispositif à semi-conducteur incluant les étapes de formation d'un film d'isolation (19) sur une couche en semi-conducteur composite (14), de formation d'une ouverture (19A) dans le film d'isolation de manière à mettre à nu une partie de la couche en semi-conducteur composite, de formation d'une électrode de grille (20A) en un composé de métal réfractaire sur le film d'isolation de telle sorte que l'électrode de grille entre en contact avec la couche en semi-conducteur composite au niveau du trou de contact et d'enlèvement du film d'isolation (19) au moyen d'un procédé de gravure par voie humide où le procédé de gravure par voie humide est mis en oeuvre à l'aide d'un agent de gravure vis-à-vis duquel à la fois l'électrode de grille et la couche en semi-conducteur composite présentent une certaine résistance.par.

Description

ARRIERE-PLAN DE L'INVENTION
La présente invention concerne de façon générale des dispositifs à semiconducteur et plus particulièrement, un dispositif à semiconducteur composite présentant une hétérostructure ainsi que son procédé de fabrication.
Les dispositifs à semiconducteur composites sont des dispositifs à semiconducteur construits sur un matériau semiconducteur composite qui présente une masse effective particulièrement faible pour les électrons et ils sont utilisés de façon étendue pour des applications hyperfréquences ou un fonctionnement haute vitesse des dispositifs est essentiel. Dans ces dispositifs à semiconducteur composites, il est possible de concevoir la structure de base en fonction des souhaits en utilisant des matériaux semiconducteurs composites ternaires ou quaternaires.
Les dispositifs à semiconducteur composites incluent des transistors à effet de champ (FET) et des transistors bipolaires de façon similaire à des dispositifs en Si ou les FET composites incluent des transistors à mobilité électronique élevée (HEMT) et des FET métal-semiconducteur (MESFET) en tant qu'exemples typiques tandis que l'exemple typique d'un transistor bipolaire composite est un transistor hétérobipolaire (HBT). Dans un HEMT, un gaz électronique bidimensionnel associé à une interface d'hétérojonction est utilisé pour les porteurs et il réalise un fonctionnement très haute vitesse du fait du transport sensiblement exempt de diffusion des porteurs dans le gaz électronique bidimensionnel. Par ailleurs, dans un HBT, un fonctionnement haute vitesse et simultanément un gain de courant important sont réalisés en utilisant un matériau semiconducteur composite à bande interdite importante pour l'émetteur en combinaison avec une couche de base très mince formée en un matériau semiconducteur composite d'une bande interdite étroite.
Dans ces dispositifs à semiconducteur composites classiques, divers efforts sont en train d'être réalisés pour augmenter davantage la vitesse de fonctionnement. Par exemple, des efforts sont en train d'être réalisés pour réduire la longueur de grille d'autant que possible dans les FET tels qu'un HEMT ou un MESFET. Dans le cas d'un HBT, l'aire d'émetteur est réduite d'autant que possible.
Les figures 1A et 1B représentent un procédé classique de fabrication d'un HEMT.
Par report à la figure 1A, le HEMT est construit sur un substrat 1 en GaAs semi-isolant sur lequel une couche tampon semi-isolante 2 en GaAs est formée. Sur la couche tampon 2, une couche de canal 3 en GaAs non dopé est formée et une couche d'application d'électrons 4 en AlGaAs du type n est formée sur la couche de canal 3. En outre, la couche d'application d'électrons 4 est recouverte d'arrêts de gravure 5A et 5B qui sont tous deux formés en une couche mince en AlGaAs de type n respectivement en correspondance avec des régions de source et de drain du HEMT, et des couches capuchons 6A et 6B toutes deux en GaAs de type n+ sont respectivement prévues sur les arrêts de gravure 5A et 5B.
Il est à noter que le HEMT de la figure 1A inclut en outre une électrode de grille 7 d'un type champignon sur la couche d'application d'électrons 4 entre la région de source et la région de drain, l'électrode de grille 7 présentant une taille latérale réduite au niveau d'une partie de fond et une taille latérale augmentée au niveau d'une partie de sommet, et une couche de contact 8 d'une structure Ti/Au est prévue sur l'électrode de grille 7 de manière à se conformer à la forme de l'électrode de grille 7.
Dans le HEMT de cette construction, un puits de potentiel profond est formé dans la couche de canal 3 suivant une interface entre la couche de canal 3 et la couche d'application d'électrons 4 en tant que résultat de l'hétérnjonction entre le GaAs formant la couche de canal 3 et l'AlGaAs formant la couche d'application d'électrons 4 et un gaz électronique bidimensionnel est formé dans ce puits de potentiel profond, comme il est bien connu de l'art.
Il est à noter que l'électrode de grille 7 est formée en WSi de faible résistance électrique et qu'elle établit un contact Schottky avec la couche d'application d'électrons 4. Ainsi, l'électrode de grille 7 commande le transport des porteurs depuis la région de source jusqu'à la région de drain en association avec le gaz bidimensionnel.
En formant l'électrode de grille 7 selon une telle forme de champignon, il est possible de réduire la longueur de grille de façon significative au niveau de la partie de fond de l'électrode de grille 7. En outre, une telle grille en champignon est avantageuse pour réduire la résistance de grille en augmentant l'aire en coupe transversale de grille au niveau de sa partie de sommet et la vitesse de fonctionnement du HEMT est davantage augmentée.
Dans la construction du HEMT de la figure 1A, il est à noter que la grille en champignon 7 est formée tout d'abord en déposant un film d'isolation 9 qui est tel que le film d'isolation 9 recouvre le corps semiconducteur en couches incluant les couches semiconductrices mentionnées ci-avant 1 - 4, 5A, 5B, 6A et 6B, ce dépôt étant suivi par une formation d'un trou de contact profond mettant à nu la couche d'application d'électrons 4 dans le film d'isolation 9. Après la formation du trou de contact profond, une couche en WSi formant l'électrode de grille 7 et une structure Ti/Au formant la couche de contact 8 sont déposées consécutivement de manière à remplir le trou de contact.
Dans le HEMT ainsi formé, il est à noter que le film d'isolation 9 subsiste même après que l'électrode de grille 7 et la couche de contact 8 dessus sont conformées de manière appropriée. Ainsi, se pose un problème consistant en ce que le film d'isolation 9 forme un couplage capacitif entre l'électrode de grille 7 et la couche capuchon 6A ou 6B au travers du film d'isolation 9, comme indiqué schématiquement sur la figure 1A.
Du fait que l'existence de la couche capuchon génère une diminution de la vitesse de fonctionnement du HEMT, il a été prévu dans la pratique d'ôter le film d'isolation 9 au moyen d'un procédé de gravure par voie humide comme indiqué sur la figure 1A par des flèches. De façon générale, le film d'isolation 9 est forme en SiO2 et le procédé de gravure par voie humide est mis en oeuvre au moyen de HF.
Cependant, le composant formant l'électrode de grille 7 n'est pas exactement du WSi mais est un composant non stoechiométrique tel que WSix, et le procédé de gravure par voie humide du film d'isolation 9 tend à générer le problème consistant en ce que l'électrode de grille 7 elle-même est gravée pendant le procédé de gravure, comme indiqué sur la figure 1B. Lorsqu'une telle gravure se produit dans l'électrode de grille 7, il y a un risque significatif que le contact entre l'électrode de grille 7 et la couche d'application d'électrons 4 puisse être altéré.
En outre, le procédé de gravure par voie humide du film d'isolation 9 opère également sur la couche d'application d'électrons mise à nu 4 et une telle gravure de la couche d'application d'électrons 4 génère une diminution non souhaitée de l'épaisseur de la couche d'application d'électrons 4 au niveau des deux côtés de l'électrode de grille 7. Lorsque l'épaisseur de la couche d'application d'électrons 4 est réduite ainsi, il y a un risque significatif que la région d'appauvrissement de surface associée à la surface libre de la couche d'application d'électrons 4 se rapproche beaucoup de la couche de canal 3 ou pénètre dedans. La région d'appauvrissement de surface ainsi formée tend à expulser le gaz électronique bidimensionnel au niveau des deux côtés de l'électrode de grille et génère une augmentation non souhaitée de la resistance parasite du HEMT. Il est à noter que l'augmentation mentionnée ci-avant de la résistance parasite apparaît comme étant particulièrement flagrante du fait de la diminution de la longueur de grille de l'électrode de grille 7 en tant que résultat de l'érosion. Il est à noter qu'un problème similaire se pose non seulement dans un HEMT mais également dans d'autres FET tels qu'un MESFET.
RESUME DE L'INVENTION
Par conséquent, un objet général de la présente invention consiste a proposer un nouveau dispositif à semiconducteur composite utile dans lequel les problèmes mentionnés ci-avant sont éliminés.
Un autre objet davantage spécifique de la présente invention consiste à proposer un procédé de fabrication d'un dispositif å semiconducteur composite incluant une étape d'enlèvement d'un film d'isolation au-dessous d'une électrode de grille au moyen d'un procédé de gravure par voie humide où le procédé de gravure par voie humide est mis en oeuvre sans graver l'électrode de grille ou une couche semiconductrice prévue au-dessous du film d'isolation en contact avec l'électrode de grille.
Un autre objet de la présente invention consiste à proposer un procédé de fabrication d'un dispositif à semiconducteur composite incluant un procédé de gravure où le problème d'une gravure non souhaitée d'une couche semiconductrice qui est mise à nu en tant que résultat du procédé de gravure est éliminé avec succès.
Un autre objet de la présente invention consiste à proposer un procédé de fabrication d'un dispositif à semiconducteur comprenant les étapes de
formation d'un film d'isolation sur une couche en semiconducteur composite
formation d'une ouverture dans ledit film d'isolation de manière à mettre à nu une partie de ladite couche en semiconducteur composite
formation d'une électrode de grille en un composé de métal réfractaire sur ledit film d'isolation de telle sorte que ladite électrode de grille entre en contact avec ladite couche en semiconducteur composite au niveau dudit trou de contact ; et
enlèvement dudit film d'isolation au moyen d'un procédé de gravure par voie humide,
ledit procédé de gravure par voie humide étant mis en oeuvre a l'aide d'un agent de gravure vis-a-vis duquel a la fois ladite électrode de grille et ladite couche en semiconducteur composite présentent une certaine résistance.
Un autre objet de la présente invention consiste à proposer un procédé de fabrication d'un HBT incluant une couche de collecteur en un matériau semiconducteur composite, une couche de base en un matériau semiconducteur composite et formée sur ladite couche de collecteur, un motif d'émetteur formé sur ladite couche de base, ledit motif d'émetteur étant formé en un matériau semiconducteur composite présentant une bande interdite plus importante que celle dudit matériau semiconducteur composite formant ladite couche de base, et une électrode d'émetteur en un composé de métal réfractaire formée sur ledit motif d'émetteur, ledit procédé étant caractérisé en ce qu'il comprend l'étape de
réduction d'une aire dudit motif d'émetteur au moyen d'un procédé de gravure par voie humide tout en utilisant ladite électrode d'émetteur en tant que masque,
ledit procédé de gravure par voie humide étant mis en oeuvre a l'aide d'un agent de gravure vis-à-vis duquel a la fois ledit matériau semiconducteur composite formant ladite couche de base et ledit composé de métal réfractaire formant ladite électrode d'émetteur présentent une certaine résistance.
Un autre objet de la présente invention consiste à proposer un
HEMT, comprenant:
une couche de canal;
une couche d'application d'électrons prévue sur ladite couche de canal;
deux couches capuchons prévues sur ladite couche d'application d'électrons respectivement en correspondance avec une région de source et une région de drain, lesdites deux couches capuchons mettant à nu une partie de ladite couche d'application d'électrons entre ladite région de source et ladite région de drain ; et
une électrode de grille en un composé de métal réfractaire prévue sur ladite partie mise à nu de ladite couche d'application d'électrons, ladite électrode de grille présentant une dimension latérale réduite suivant une direction de longueur de grille au niveau de sa partie de fond et une dimension latérale augmentée suivant ladite direction de longueur de grille au niveau de sa partie de sommet,
ledit composé de métal réfractaire étant choisi parmi un groupe comprenant WN, TiW, TiWN,
ladite couche d'application d'électrons incluant au moins dans sa partie de sommet une couche en InGaP présentant une épaisseur d'environ 5 nanomètres.
Un autre objet de la présente invention consiste à proposer un
MESFET, comprenant:
une couche de canal;
deux couches capuchons prévues sur ladite couche de canal respectivement en correspondance avec une région de source et une région de drain, lesdites deux couches capuchons mettant à nu une partie de ladite couche de canal entre ladite région de source et ladite région de drain ; et
une électrode de grille en un composé de métal réfractaire prévue sur ladite partie mise à nu de ladite couche de canal, ladite électrode de grille présentant une dimension latérale réduite suivant une direction de longueur de grille au niveau de sa partie de fond et une dimension latérale augmentée suivant ladite direction de longueur de grille au niveau de sa partie de sommet
ledit composé de métal réfractaire étant choisi parmi un groupe comprenant WN, TiW, TiWN;
ladite couche de canal incluant au moins dans sa partie de sommet une couche en InGaP presentant une épaisseur d'environ 5 nanomètres.
Un autre objet de la présente invention consiste à proposer un
HBT, comprenant:
une couche de collecteur en un matériau semiconducteur composite
une couche de base en un matériau semiconducteur composite, prévue sur ladite couche de collecteur
un motif d'émetteur prévu sur ladite couche de base, ledit motif d'émetteur comprenant un matériau semiconducteur composite présentant une bande interdite plus large que celle dudit matériau semiconducteur composite formant ladite base ; et
une électrode d'émetteur prévue sur ledit motif d'émetteur
ladite couche de base incluant une couche en InGaP présentant une épaisseur d'environ 5 nanomètres dans sa partie de sommet.
Selon la présente invention, le problème d'érosion de l'électrode de grille ainsi que de la couche semiconductrice en contact avec l'électrode de grille à l'instant de la gravure par voie humide est éliminé avec succès et un dispositif à semiconducteur haute vitesse présentant une longueur de grille réduite est obtenu. En outre, la présente invention est non seulement efficace pour des FET tels que des HEMT ou des MESFET mais également pour des transistors bipolaires tels que des HBT.
D'autres objets et d'autres caractéristiques de la présente invention apparaîtront au vu de la description détaillée qui suit que l'on lira en conjonction avec les dessins annexés.
BREVE DESCRIPTION DES DESSINS
Les figures 1A et 1B sont des schémas qui représentent un procédé de fabrication classique d'un HEMT et un problème associé à ce procédé
les figures 2A et 2B sont des schémas qui représentent le principe de la présente invention
les figures 3A à 3H sont des schémas qui représentent un procédé de fabrication d'un HEMT selon un premier mode de réalisation de la présente invention
la figure 4 est un schéma qui représente un procédé de fabrication d'un MESFET selon un second mode de réalisation de la présente invention
la figure 5 est un schéma qui représente un procédé de fabrication d'un HBT selon un troisième mode de réalisation de la présente invention
la figure 6 est un schéma qui représente la construction d'un
HEMT selon un quatrième mode de réalisation de la présente invention
la figure 7 est un schéma qui représente la construction d'un
MESFET selon un cinquième mode de réalisation de la présente invention ; et
la figure 8 est un schéma qui représente la construction d'un
HBT selon le cinquième mode de la présente invention.
DESCRIPTION DETAILLEE DU MODE DE REALISATION PREFERE [PRINCIPE]
Les figures 2A et 2B représentent le principe de la présente invention, les parties sur les figures 2A et 2B qui correspondent aux parties décrites préalablement étant indiquées au moyen des mêmes index de référence et leur description étant omise.
Par report à la figure 2A, il est à noter que la présente invention utilise pour l'électrode de grille 7 un composé de métal réfractaire non susceptible d'une érosion lors de l'enlèvement du film d'isolation 9 au moyen d'un procédé de gravure par voie humide tel que du TiW. En outre, la présente invention utilise un matériau semiconducteur composite non affecté par le procédé de gravure par voie humide tel que de l'InGaP pour la couche d'application d'électrons 4. Ainsi, le problème d'érosion de l'électrode 7 ou de la couche d'application d'électrons 4 pendant le procédé de gravure par voie humide du film d'isolation 9, comme indiqué sur la figure 1A, est éliminé avec succès et l'électrode de grille 7 ou la couche d'application d'électrons 4 dans la structure ainsi obtenue présente une forme prédéterminée comme représente sur la figure 2B.
Le procédé mentionné ci-avant de la présente invention n'est pas seulement limité à un HEMT mais il peut être appliqué également au procédé de fabrication d'autres FET tels qu'un MESFET. En outre, la présente invention est efficace pour réduire l'aire d'émetteur dans un transistor bipolaire tel qu'un HBT.
[PREMIER MODE DE REALISATION]
Les figures 3A à 3H représentent le procédé de fabrication d'un
HEMT 10 selon un premier mode de réalisation de la présente invention.
Par report à la figure 3A, le HEMT 10 est construit sur un substrat 1 1 en GaAs semi-isolant supportant sur lui une couche tampon obtenue par croissance épitaxiale 12 en GaAs non dopé. Sur la couche tampon 12, une couche de canal 13 en AlGaAs ou en
InGaAs non dopé est obtenue par croissance épitaxiale et une couche d'application d'électrons 14 en un matériau semiconducteur composite du groupe III-V de type n tel que InGaP qui contient P en tant qu'élément du groupe V est en outre obtenue par croissance épitaxiale sur la couche de canal 13 et une couche d'arrêt de gravure 15 en
AlGaAs de type n+ ainsi qu'une couche capuchon 16 en GaAs de type n+ sont déposées épitaxialement sur la couche d'application d'électrons 14 afin de former un corps semiconducteur en couches.
Lors de l'étape de la figure 3A, le corps semiconducteur en couches ainsi formé est en outre recouvert d'un film d'isolation 17 en
SiO2, cette étape étant suivie par un dépôt d'un film de réserve 18 sur le film d'isolation 17, et le film de réserve 18 ainsi déposé est conformé afin de former un motif de réserve incluant une ouverture 18A de telle sorte que l'ouverture 18A mette à nu la couche capuchon mentionnée ci-avant 16 en correspondance avec une région de grille du HEMT 10 à former.
Après la formation de l'ouverture mentionnée ci-avant 18A, le film d'isolation 17 est soumis à un procédé de gravure par voie humide tout en utilisant le film de réserve 18 en tant que masque afin de former une dépression 17B dans le film d'isolation 17. Il est à noter que la dépression 17B est définie par une surface incurvée lisse.
Après que la dépression 17B mentionnée ci-avant est ainsi formée, le film d'isolation 17 est en outre soumis à un procédé de gravure par voie sèche tout en utilisant le film de réserve 18 à nouveau en tant que masque afin de former une ouverture 17A à l'intérieur de la dépression 17B de telle sorte que l'ouverture 17A mette à nu la couche capuchon 16 en tant qu'extension de la dépression 17B.
Puis au niveau de l'étape de la figure 3B, un procédé de gravure par voie sèche est appliqué à la couche capuchon 16 via l'ouverture mentionnée ci-avant 17A afin de former des régions capuchons séparées 16A et 16B correspondant respectivement à la région de source et à la région de drain du HEMT 10. Il est à noter que le procédé de gravure par voie sèche permettant de former les régions capuchons 16A et 16B s'arrête spontanément suite à la mise à nu de la couche d'arrêt de gravure 15 tandis que le procédé de gravure par voie sèche est poursuivi encore avec une condition de gravure différente afin de conformer la couche d'arrêt de gravure 15 selon des régions 15A et 15B correspondant respectivement aux régions 16A et 16B. En tant que résultat de la gravure ainsi mise en oeuvre, la couche d'application d'électrons 14 est mise à nu en correspondance avec une région de grille du HEMT 10 à former.
Après la conformation des régions 15A et 16A ainsi que des régions 15B et 16B comme décrit ci-avant, le film de réserve 18 est ôté et un autre film d'isolation 19 en SiO2 est déposé sur la structure ainsi obtenue typiquement au moyen d'un procédé de dépôt chimique en phase vapeur (CVD). Le film d'isolation 19 ainsi formé comporte une dépression 19A définie par une surface incurvée lisse en correspondance avec l'ouverture mentionnée ci-avant 17A et la dépression 17B.
Puis au niveau de l'étape de la figure 3C, un procédé de gravure par voie sèche est appliqué à la structure de la figure 3B de telle sorte que le procédé de gravure par voie sèche agisse sensiblement verticalement sur la surface principale du substrat 11. En tant que résultat du procédé de gravure par voie sèche, une ouverture profonde 19B est formée dans le film d'isolation 19 en correspondance avec la dépression mentionnée ci-avant 19A de telle sorte que l'ouverture 19B met à nu la couche d'application d'électrons 14. Il est à noter que l'ouverture 19B est définie par une surface incurvée lisse similaire à la surface de dépression de la figure 3C et qu'elle présente une taille latérale qui diminue en continu depuis la surface de sommet jusqu'à la surface de fond du film d'isolation 19. Dans l'illustration de la figure 3C, il est à noter que le film d'isolation 19 inclut le film d'isolation 17 en tant que l'une de ses parties.
Puis au niveau de l'étape de la figure 3D, un film d'électrode 20 en un composé de métal réfractaire tel que TiW, TiN ou TiWN est déposé sur le film d'isolation 19 au moyen d'un procédé de pulvérisation et une couche faible résistance 2 1 est formée en outre sur le film d'électrode 20 en déposant consécutivement un film en Ti et un film en Au sur le film d'électrode 20 au moyen d'un procédé de dépôt par évaporation, le dépôt du film en Ti pouvant être omis si possible ou s'il convient. Il est à noter que le film d'électrode 20 ainsi formé établit un contact Schottky avec la surface mise à nu de la couche d'application d'électrons 14.
Puis au niveau de l'étape de la figure 3E, un motif de réserve 22 est formé sur la couche faible résistance 21 en correspondance avec la région de grille et un motif d'électrode 20A est formé en conformant la couche faible résistance 2 1 et le film d'électrode 20 au-dessous consécutivement tout en utilisant le motif de réserve 22 en tant que masque, comme indiqué sur la figure 3F, étant à noter que le motif d'électrode 20A supporte sur lui un motif faible résistance 21A en conformité avec le motif d'électrode 20A. Il est à noter que le motif d'électrode 20A ainsi formé présente une forme en champignon selon laquelle la dimension latérale du motif d'électrode 20A augmente progressivement depuis la partie de fond jusqu'à sa partie de sommet en conformité avec la forme de l'ouverture 19A mentionnée ci-avant.
La conformation du motif faible résistance 21A est typiquement mise en oeuvre au moyen d'un processus d'érosion ionique de la couche 21.
En outre, la conformation du motif d'électrode 20A peut être mise en oeuvre au moyen d'un procédé de gravure ionique réactive (RIE) tout en utilisant un mélange d'un gaz d'un composé de fluor et d'oxygène en tant que gaz de gravure.
Puis au niveau de l'étape de la figure 3G, un film de réserve 22 est formé sur le film d'isolation 19 et une ouverture 22A est formée dans le film de réserve 22 de telle sorte que l'ouverture 22A mette à nu une région active du HEMT 10 à former, y compris la région de source, la région de drain et la région de grille. Sur la figure 3G, la région de source n'est pas représentée par souci de simplification des dessins.
Du fait que l'ouverture 22A est une ouverture importante, aucun problème de limite de résolution n'est observé lors du procédé de photolithographie même lorsque le HEMT à former est extrêmement miniaturisé.
Après la formation de l'ouverture 22A, le film d'isolation 19 est soumis à un procédé de gravure par voie humide au travers de l'ouverture 22A tout en utilisant une solution de HF tamponnée en tant qu'agent de gravure. Par exemple, une solution dans laquelle HF est NH4F sont mélangés selon un rapport de 1:10 est utilisée, une vitesse de gravure d'environ 220 nanomètres par minute étant obtenue pour le film en SiO2 19 lorsque l'agent de gravure de la composition mentionnée ci-avant est utilisé. Lors du procédé de gravure par voie humide du film en SiO2 19 mentionné ci-avant, il est à noter qu'aucune gravure ou érosion significative ne se produit dans le motif d'électrode 20A qui est formé en TiW, TiN ou TiWN. En outre, la couche d'application d'électrons mise à nu 14 en InGaP est immunisée vis-a-vis de la gravure pendant la gravure par voie humide mentionnée ci-avant du film en SiO2 19.
Lors de l'étape de la figure 3G, il est à noter qu'une électrode ohmique 23B est formée sur la couche capuchon 16B au moyen d'un procédé d'auto-alignement qui utilise le motif d'électrode de grille 20A en tant que masque, l'électrode ohmique 23B ainsi formée présentant une structure empilée constituée par AuGe/Ni/Au. L'électrode ohmique 23B joue le rôle d'électrode de drain du HEMT 10. En outre, une électrode ohmique similaire non représentée est formée sur la couche capuchon 16A en tant qu'électrode de source du HEMT 10.
En outre, le film de réserve 22 est ôté par pelage lors de l'étape de la figure 3H et la fabrication du HEMT souhaité 10 est terminée.
Comme noté précédemment, le HEMT 10 ainsi formé est immunisé vis-à-vis du problème d'érosion de l'électrode de grille 20A ou de la couche d'application d'électrons 14 pendant l'enlèvement du film d'isolation 19. Par conséquent, le présent mode de réalisation permet la fabrication d'un HEMT miniaturisé haute vitesse présentant une longueur de grille réduite et simultanément une capacité parasite réduite selon une bonne fiabilité et une bonne reproductibilité.
Selon le présent mode de réalisation, il est à noter que le film d'isolation 19 (et par conséquent le film d'isolation 17) n'est en aucune façon limité au SiO2 mais que l'utilisation de SiON ou de SiN est également possible.
Dans le cas où du SiON est utilisé pour le film d'isolation 19 ou le film 17, il est possible d'utiliser la même solution de HF tamponnée pour l'agent de gravure. Dans ce cas, une vitesse de gravure d'environ 100 nanomètres par minute est obtenue.
Lorsque du SiN est utilisé pour le film d'isolation 19 ou 17, par ailleurs, un mélange d'acide pyrophosphorique ou une solution de HF tamponnée peut être utilisée en tant qu'agent de gravure, la solution de HF tamponnée dans ce cas pouvant être formée en mélangeant du
HF et du NH4F selon un rapport de 1:5. Dans le second cas, la vitesse de gravure devient d'environ 30 nanomètres par minute.
[SECOND MODE DE REALISATION]
Il est à noter que le procédé mentionné ci-avant de la présente invention est non seulement efficace lors de la fabrication d'un HEMT mais est également efficace lors de la fabrication d'autres FET qui comportent une électrode de grille tels qu'un MESFET.
La figure 4 représente le procédé de la présente invention tel qu'appliqué à la fabrication d'un MESFET 30.
Par report à la figure 4, le MESFET 30 est construit sur un substrat en GaAs semi-isolant 31 et il inclut une couche de canal 32 en InGaP de type n formée sur le substrat 3 1.
La couche de canal 32 supporte sur elle une électrode de grille 33 du type champignon formée en un composé de métal réfractaire tel que TiW, TiN ou TiWN en correspondance avec la région de grille où l'électrode de grille 33 supporte sur elle une couche faible résistance 34 constituée selon une structure Ti/Au, comme il est habituel.
En outre, des électrodes ohmiques 35A et 35B sont formées au niveau des deux côtés de l'électrode de grille 33 respectivement en tant qu'électrode de source et qu'électrode de drain.
Lors de la formation du MESFET 30 de la figure 4, il est nécessaire d'ôter le film d'isolation (représenté par une ligne en pointillés sur la figure 4) entre la couche de canal 32 et l'électrode de grille 33 au moyen d'un procédé de gravure par voie humide comme indiqué par une flèche. Selon le présent mode de réalisation également, la couche de canal 32 qui est formée en InGaP présente une résistance excellente vis-a-vis du procédé de gravure par voie humide. En outre, I'électrode de grille 33 formée en un composé de métal réfractaire présente une résistance excellente vis-a-vis du procédé de gravure par voie humide. Ainsi, le problème constitué par le fait que la couche de canal 32 ou l'électrode de grille 33 subit une gravure pendant le procédé de gravure non représentée sur la figure 5 est prévue sur la couche d'émetteur 45.
Le corps semiconducteur en couches incluant les couches 42 à 45 est soumis à un procédé de gravure mesa de telle sorte que la couche de contact de collecteur 42 soit mise à nu, où une électrode ohmique 42A présentant une structure empilée AuGe/Au est constituée sur la surface mise à nu de la couche de contact de collecteur 42 en tant qu'électrode de collecteur. En outre, la couche d'émetteur 45 est soumise à un autre procédé de gravure mesa qui met à nu la couche de base 44 où une électrode ohmique 44A présentant une structure empilée Pd/Zn/Pt/Au est constituée sur la surface mise à nu de l'électrode de base 44 en tant qu'électrode de base. En outre, une électrode d'émetteur 45A formée en un composé de métal réfractaire tel que TiW, TiN ou TiWN est constituée sur la région d'émetteur 45 ainsi formée.
Lors de la fabrication du HBT 40 de la figure 5, il est à noter que la région d'émetteur 45 est soumise à un procédé de gravure par voie humide comme indiqué par des flèches en utilisant une solution de HF tamponnée avant la formation de l'électrode ohmique 42A ou 44A de telle sorte que la capacité base-émetteur est minimisée. Selon la présente invention, le problème de la gravure de la couche de base 44 pendant un tel procédé de gravure par voie humide est éliminé avec succès en tant que résultat de l'utilisation d'lnGaP, soit un composé du groupe III-V qui contient P en tant qu'élément du groupe V pour la couche de base 44. Il est à noter que la couche de base 44 est de façon générale formée de manière à présenter une épaisseur extrêmement faible afin de maximiser la vitesse de fonctionnement du HBT, le HBT 40 du présent mode de réalisation étant avantageux pour reproduire une telle structure optimum avec fiabilité. En outre, il est à noter que l'électrode d'émetteur 45A qui est formée sur le composé de métal réfractaire mentionné ci-avant est utilisée en tant que masque de gravure pendant le procédé de gravure par voie humide de la couche d'émetteur 45 est sensiblement immunisée vis-à-vis de la gravure pendant le procédé de gravure par voie humide.
[QUATRIEME MODE DE REALISATION]
La figure 6 représente la construction d'un HEMT 50 selon un quatrième mode de réalisation de la présente invention où les parties correspondant aux parties décrites préalablement sont désignées au moyen des mêmes index de référence et leur description est omise.
Par report à la figure 6, le présent mode de réalisation utilise de l'AlGaAs de type n pour la couche d'application d'électrons 14 comme il est de pratique courante dans l'art à l'exception du fait qu'une couche mince 14A en InGaP de type n est formée sur la couche d'application d'électrons 14 en tant que l'une de ses parties, la couche 14A pouvant être formée de manière à présenter une épaisseur de typiquement 5 nanomètres.
La couche en InGaP 14A ainsi formée joue le rôle d'arrêt de gravure efficace pendant l'étape de gravure du film d'isolation 19 représenté sur la figure 3G et empêche l'érosion de la couche d'application d'électrons 14 même dans le cas où la couche d'application d'électrons 14 est formée en AlGaAs.
[CINQUIEME MODE DE REALISATION]
I1 est à noter qu'une couche d'arrêt de gravure similaire peut être prévue également dans le MESFET 30 de la figure 7 ou le HBT 40 de la figure 8. Dans le cas du MESFET 30 de la figure 7, une couche d'arrêt de gravure 32A en InGaP de type n est prévue sur la couche de canal 32 en GaAs de type n selon une épaisseur d'environ 5 nanomètres. Dans le HBT 40 de la figure 8, par ailleurs, une couche d'arrêt de gravure 44B en InGaP de type n est prévue sur la couche de base 44 en GaAs de type p classiquement utilisée selon une épaisseur de typiquement 5 nanomêtres.
La couche d'arrêt de gravure en InGaP ainsi formée ne génère pas un quelconque problème lors du fonctionnement du dispositif à semiconducteur pour autant que son épaisseur est inférieure à quelques nanomètres.
Du fait que les autres caractéristiques du mode de réalisation des figures 7 et 8 sont évidentes au vu de la description qui précède, toute autre description est omise.
En outre, la présente invention n'est en aucune façon limite aux modes de réalisation décrits ci-avant et diverses variantes et modifications peuvent être apportées sans que l'on s'écarte du cadre
de la présente invention.

Claims (15)

REVENDICATIONS
1. Procédé de fabrication d'un dispositif à semiconducteur, caractérisé en ce qu'il comprend les étapes de
formation d'un film d'isolation (19) sur une couche en semiconducteur composite (4, 14)
formation d'une ouverture (19B) dans ledit film d'isolation de manière à mettre à nu une partie de ladite couche en semiconducteur composite
formation d'une électrode de grille (20A) en un composé de métal réfractaire sur ledit film d'isolation de telle sorte que ladite électrode de grille entre en contact avec ladite couche en semiconducteur composite au niveau dudit trou de contact ; et
enlèvement dudit film d'isolation au moyen d'un procédé de gravure par voie humide,
ledit procédé de gravure par voie humide étant mis en oeuvre å l'aide d'un agent de gravure vis-a-vis duquel à la fois ladite électrode de grille et ladite couche en semiconducteur composite présentent une certaine résistance.
2. Procédé selon la revendication 1, caractérisé en ce que ladite couche en semiconducteur composite (14) comprend un matériau semiconducteur composite du groupe III-V qui contient du P en tant qu'élément du groupe V, ledit film d'isolation (19) est choisi parmi SiO2 et SiON, ladite électrode de grille est choisie parmi un groupe comprenant WN, TiW et TiWN et ledit agent de gravure est une solution de HF tamponnée.
3. Procédé selon la revendication 2, caractérisé en ce que ladite couche en semiconducteur composite (14) est formée en InGaP.
4. Procédé selon la revendication 2, caractérisé en ce que ladite électrode de grille (20A) est formée en TiW.
5. Procédé selon la revendication 1, caractérisé en ce que ledit film d'isolation (19) est formé en SiN et en ce qu'une solution pyrophosphorique est utilisée pour ledit agent de gravure.
6. Procédé selon la revendication 1, caractérisé en ce que ladite étape de formation de ladite ouverture (19A) est mise en oeuvre de telle sorte qu'une dimension latérale de ladite ouverture augmente en continu depuis une surface de fond jusqu'à une surface de sommet dudit film d'isolation.
7. Procédé selon la revendication 1, caractérisé en ce que ledit dispositif à semiconducteur est un HEMT (10) et en ce que ladite couche en semiconducteur composite (14) forme une couche d'application d'électrons dudit HEMT.
8. Procédé selon la revendication 1, caractérise en ce que ledit dispositif à semiconducteur est un HEMT (50) et en ce que ladite couche en semiconducteur composite (14A) est une couche prévue sur une couche d'application d'électrons (14) dudit HEMT, ladite couche en semiconducteur composite présentant une composition différente d'une composition de ladite couche d'application d'électrons.
9. Procédé selon la revendication 1, caractérisé en ce que ledit dispositif à semiconducteur est un MESFET (30) et en ce que ladite couche en semiconducteur composite (32) est une couche de canal dudit MESFET.
10. Procédé selon la revendication 1, caractérisé en ce que ledit dispositif à semiconducteur est un MESFET et en ce que ladite couche en semiconducteur composite (32A) est une couche prévue sur ladite couche de canal (32) dudit MESFET, ladite couche en semiconducteur composite présentant une composition différente d'une composition de ladite couche de canal.
11. Procédé de fabrication d'un HBT (40) incluant une couche de collecteur (43) en un matériau semiconducteur composite, une couche de base (44) en un matériau semiconducteur composite et formée sur ladite couche de collecteur, un motif d'émetteur (45) formé sur ladite couche de base, ledit motif d'émetteur étant formé en un matériau semiconducteur composite présentant une bande interdite plus large que celle dudit matériau semiconducteur composite formant ladite couche de base, et une électrode d'émetteur (45A) en un composé de métal réfractaire formée sur ledit motif d'émetteur, ledit procédé étant caractérisé en ce qu'il comprend l'étape de
réduction d'une aire dudit motif d'émetteur (45) au moyen d'un procédé de gravure par voie humide tout en utilisant ladite électrode d'émetteur (45A) en tant que masque,
ledit procédé de gravure par voie humide étant mis en oeuvre a l'aide d'un agent de gravure vis-à-vis duquel à la fois ledit matériau semiconducteur composite formant ladite couche de base et ledit composé de métal réfractaire formant ladite electrode d'émetteur présentent une certaine résistance.
12. Procédé selon la revendication 11, caractérisé en ce que ledit motif d'émetteur (45) est formé en InGaAs, ladite couche de base (44) est formée en un matériau semiconducteur composite du groupe
III-V qui contient du P en tant qu'élément du groupe V, ledit composé de métal réfractaire est choisi parmi un groupe comprenant WN, TiW et TiWN et en ce que ledit agent de gravure est un acide pyrophosphorique.
13. HEMT (50) caractérisé en ce qu'il comprend
une couche de canal (13);
une couche d'application d'électrons (14) prévue sur ladite couche de canal;
deux couches capuchons (16A, 16B) prevues sur ladite couche d'application d'électrons respectivement en correspondance avec une région de source et une région de drain, lesdites deux couches capuchons mettant à nu une partie de ladite couche d'application d'électrons entre ladite région de source et ladite région de drain ; et
une électrode de grille (20A) en un composé de métal réfractaire prévue sur ladite partie mise à nu de ladite couche d'application d'électrons, ladite électrode de grille présentant une dimension latérale réduite suivant une direction de longueur de grille au niveau de sa partie de fond et une dimension latérale augmentée suivant ladite direction de longueur de grille au niveau de sa partie de sommet,
ledit composé de métal réfractaire étant choisi parmi un groupe comprenant WN, TiW, TiWN,
ladite couche d'application d'électrons (14) incluant au moins dans sa partie de sommet une couche (14A) en InGaP présentant une épaisseur d'environ 5 nanomètres.
14. MESFET caractérisé en ce qu'il comprend
une couche de canal (32);
deux couches capuchons (35A, 35B) prévues sur ladite couche de canal respectivement en correspondance avec une région de source et une région de drain, lesdites deux couches capuchons mettant à nu une partie de ladite couche de canal entre ladite région de source et ladite région de drain ; et
une électrode de grille (33) en un composé de métal réfractaire prévue sur ladite partie mise à nu de ladite couche de canal, ladite électrode de grille présentant une dimension latérale réduite suivant une direction de longueur de grille au niveau de sa partie de fond et une dimension latérale augmentée suivant ladite direction de longueur de grille au niveau de sa partie de sommet
ledit composé de métal réfractaire étant choisi parmi un groupe comprenant WN, TiW, TiWN;
ladite couche de canal (32) incluant au moins dans sa partie de sommet une couche (32A) en InGaP présentant une épaisseur d'environ 5 nanomètres.
15. HBT caractérisé en ce qu'il comprend
une couche de collecteur (43) en un matériau semiconducteur composite
une couche de base (44) en un matériau semiconducteur composite, prévue sur ladite couche de collecteur;
un motif d'émetteur (45) prévu sur ladite couche de base, ledit motif d'émetteur comprenant un matériau semiconducteur composite présentant une bande interdite plus large que celle dudit matériau semiconducteur composite formant ladite base ; et
une électrode d'émetteur (45A) en un composé de métal réfractaire prévue sur ledit motif d'émetteur
ladite couche de base (44) incluant une couche (44B) en InGaP présentant une épaisseur d'environ 5 nanomètres dans sa partie de sommet.
FR9710794A 1997-01-07 1997-08-29 Procede de fabrication d'un dispositif a semiconducteur composite haute vitesse presentant une capacite et une resistance parasites minimisees et un hemt, un mesfet et un hbt selon ce procede Expired - Fee Related FR2758207B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9000972A JPH10199896A (ja) 1997-01-07 1997-01-07 半導体装置の製造方法および半導体装置

Publications (2)

Publication Number Publication Date
FR2758207A1 true FR2758207A1 (fr) 1998-07-10
FR2758207B1 FR2758207B1 (fr) 1999-08-06

Family

ID=11488544

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9710794A Expired - Fee Related FR2758207B1 (fr) 1997-01-07 1997-08-29 Procede de fabrication d'un dispositif a semiconducteur composite haute vitesse presentant une capacite et une resistance parasites minimisees et un hemt, un mesfet et un hbt selon ce procede

Country Status (3)

Country Link
US (2) US5939737A (fr)
JP (1) JPH10199896A (fr)
FR (1) FR2758207B1 (fr)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10220999A1 (de) * 2003-02-06 2003-11-20 United Monolithic Semiconduct Verfahren zur Herstellung eines Halbleiterbauelements und danach hergestelltes Halbleiterelement
US7041541B2 (en) 2002-05-11 2006-05-09 United Monolithic Semiconductors Gmbh Method for producing a semiconductor component, and semiconductor component produced by the same

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3836697B2 (ja) * 2000-12-07 2006-10-25 日本碍子株式会社 半導体素子
JP4093395B2 (ja) * 2001-08-03 2008-06-04 富士通株式会社 半導体装置とその製造方法
JP2003163226A (ja) * 2001-11-27 2003-06-06 Fujitsu Quantum Devices Ltd 電界効果型化合物半導体装置及びその製造方法
US7319076B2 (en) * 2003-09-26 2008-01-15 Intel Corporation Low resistance T-shaped ridge structure
JP2006012903A (ja) * 2004-06-22 2006-01-12 Mitsubishi Electric Corp 半導体素子の製造方法
DE102006022507A1 (de) * 2006-05-15 2007-11-22 United Monolithic Semiconductors Gmbh Verfahren zur Herstellung eines Halbleiterbauelements mit einer in einer Doppelgrabenstruktur angeordneten metallischen Gateelektrode
US8421121B2 (en) * 2007-04-18 2013-04-16 Northrop Grumman Systems Corporation Antimonide-based compound semiconductor with titanium tungsten stack
US8319310B2 (en) * 2009-03-31 2012-11-27 Freescale Semiconductor, Inc. Field effect transistor gate process and structure
US9048184B2 (en) * 2013-03-15 2015-06-02 Northrop Grumman Systems Corporation Method of forming a gate contact

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0240307A2 (fr) * 1986-04-01 1987-10-07 Matsushita Electric Industrial Co., Ltd. Transistor bipolaire et son procédé de fabrication
FR2639762A1 (fr) * 1988-11-29 1990-06-01 Mitsubishi Electric Corp Procede de fabrication de transistors a effet de champ asymetriques et transistors correspondants
JPH0645368A (ja) * 1992-07-24 1994-02-18 Matsushita Electric Ind Co Ltd ヘテロ接合半導体装置
JPH06196504A (ja) * 1992-12-24 1994-07-15 Rohm Co Ltd 半導体装置およびその製造方法
JPH0786574A (ja) * 1993-09-17 1995-03-31 Fujitsu Ltd 半導体装置
EP0684633A2 (fr) * 1994-05-26 1995-11-29 Fujitsu Limited Méthode de fabrication d'un dispositif semi-conducteur
EP0715346A2 (fr) * 1994-11-30 1996-06-05 Fujitsu Limited Méthode de formation d'un MOSFET avec une électrode de grille en forme de T, et dispositif ainsi formé

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4916498A (en) * 1985-09-15 1990-04-10 Trw Inc. High electron mobility power transistor
JPH04130619A (ja) * 1990-09-20 1992-05-01 Mitsubishi Electric Corp 半導体装置の製造方法
JPH07183493A (ja) * 1993-12-24 1995-07-21 Mitsubishi Electric Corp 半導体装置
JP3631506B2 (ja) * 1994-02-18 2005-03-23 三菱電機株式会社 電界効果トランジスタの製造方法
JPH07240473A (ja) * 1994-03-01 1995-09-12 Fujitsu Ltd 半導体記憶装置およびその製造方法
US5818078A (en) * 1994-08-29 1998-10-06 Fujitsu Limited Semiconductor device having a regrowth crystal region
JPH0897236A (ja) * 1994-09-27 1996-04-12 Mitsubishi Electric Corp 半導体装置の電極，及びその製造方法
US5693548A (en) * 1994-12-19 1997-12-02 Electronics And Telecommunications Research Institute Method for making T-gate of field effect transistor
TW301061B (en) * 1996-06-07 1997-03-21 Ind Tech Res Inst Manufacturing method of submicron T-type gate
US5837589A (en) * 1996-12-27 1998-11-17 Raytheon Company Method for making heterojunction bipolar mixer circuitry
US5811844A (en) * 1997-07-03 1998-09-22 Lucent Technologies Inc. Low noise, high power pseudomorphic HEMT

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0240307A2 (fr) * 1986-04-01 1987-10-07 Matsushita Electric Industrial Co., Ltd. Transistor bipolaire et son procédé de fabrication
FR2639762A1 (fr) * 1988-11-29 1990-06-01 Mitsubishi Electric Corp Procede de fabrication de transistors a effet de champ asymetriques et transistors correspondants
JPH0645368A (ja) * 1992-07-24 1994-02-18 Matsushita Electric Ind Co Ltd ヘテロ接合半導体装置
JPH06196504A (ja) * 1992-12-24 1994-07-15 Rohm Co Ltd 半導体装置およびその製造方法
JPH0786574A (ja) * 1993-09-17 1995-03-31 Fujitsu Ltd 半導体装置
EP0684633A2 (fr) * 1994-05-26 1995-11-29 Fujitsu Limited Méthode de fabrication d'un dispositif semi-conducteur
EP0715346A2 (fr) * 1994-11-30 1996-06-05 Fujitsu Limited Méthode de formation d'un MOSFET avec une électrode de grille en forme de T, et dispositif ainsi formé

Non-Patent Citations (6)

* Cited by examiner, † Cited by third party
Title
OHARA S ET AL: "INGAP/GAAS POWER HBTS WITH A LOW BIAS VOLTAGE", TECHNICAL DIGEST OF THE INTERNATIONAL ELECTRON DEVICES MEETING (IEDM), WASHINGTON, DEC. 10 - 13, 1995, 10 December 1995 (1995-12-10), INSTITUTE OF ELECTRICAL AND ELECTRONIC ENGINEERS, pages 791 - 794, XP000624797 *
PATENT ABSTRACTS OF JAPAN vol. 018, no. 266 (E - 1551) 20 May 1994 (1994-05-20) *
PATENT ABSTRACTS OF JAPAN vol. 018, no. 545 (E - 1617) 18 October 1994 (1994-10-18) *
PATENT ABSTRACTS OF JAPAN vol. 095, no. 006 31 July 1995 (1995-07-31) *
TAKAHASHI T ET AL: "HIGH-RELIABILITY INGAP/GAAS HBTS FABRICATED BY SELF-ALIGNED PROCESS", 1995 IEEE INTERNATIONAL CONFERENCE ON SYSTEMS, MAN AND CYBERNETICS, VANCOUVER, OCT. 22 - 25, 1995, vol. VOL. 1, 22 October 1995 (1995-10-22), INSTITUTE OF ELECTRICAL AND ELECTRONICS ENGINEERS, pages 191 - 194, XP000585468 *
YA-MIN LEE J ET AL: "THE PREPARATION, CHARACTERIZATION AND APPLICATION OF PLASMA- ENHANCED CHEMICALLY VAPOUR DEPOSITED SILICON NITRIDE FILMS DEPOSITED AT LOW TEMPERATURES", THIN SOLID FILMS, vol. 203, no. 2, 30 August 1991 (1991-08-30), pages 275 - 287, XP000262142 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7041541B2 (en) 2002-05-11 2006-05-09 United Monolithic Semiconductors Gmbh Method for producing a semiconductor component, and semiconductor component produced by the same
US7432563B2 (en) 2002-05-11 2008-10-07 United Monolithic Semiconductors Gmbh Method for producing a semiconductor component and semiconductor component produced by the same
DE10220999A1 (de) * 2003-02-06 2003-11-20 United Monolithic Semiconduct Verfahren zur Herstellung eines Halbleiterbauelements und danach hergestelltes Halbleiterelement

Also Published As

Publication number Publication date
US5939737A (en) 1999-08-17
JPH10199896A (ja) 1998-07-31
FR2758207B1 (fr) 1999-08-06
US6586319B1 (en) 2003-07-01

Similar Documents

Publication Publication Date Title
US6627473B1 (en) Compound semiconductor device with delta doped layer under etching stopper layer for decreasing resistance between active layer and ohmic electrode and process of fabrication thereof
US6274893B1 (en) Compound semiconductor device and method of manufacturing the same
US6207976B1 (en) Semiconductor device with ohmic contacts on compound semiconductor and manufacture thereof
JP3379062B2 (ja) 半導体装置及びその製造方法
US20020090789A1 (en) Semiconductor device and method for fabricating the same
US5445979A (en) Method of making field effect compound semiconductor device with eaves electrode
FR2758207A1 (fr) Procede de fabrication d'un dispositif a semiconducteur composite haute vitesse presentant une capacite et une resistance parasites minimisees et un hemt, un mesfet et un hbt selon ce procede
JPS6353710B2 (fr)
EP0322960B1 (fr) Procédé de réalisation d'un dispositif semi-conducteur incluant au moins un transistor bipolaire à hétérojonction
EP0322961B1 (fr) Procédé de réalisation d'un transistor bipolaire à hétérojonction
EP0503731B1 (fr) Procédé de réalisation d'un transistor à haute mobilité électronique intégré
FR2689318A1 (fr) Dispositif à semiconducteur composite notamment transistor à effet de champ à mobilité électronique élevée.
US5960269A (en) Method for manufacturing a field effect transistor using an auxiliary layer deposited at a very flat incident angle
FR2700221A1 (fr) Transistor à effet de champ ayant des propriétés améliorées de capacité parasite et de transconductance.
JPH0982898A (ja) 半導体装置およびその製造方法
US10680077B2 (en) Fabrication of heterojunction bipolar transistors with a selectively grown collector/sub-collector
FR2653935A1 (fr) Transistor a effet de champ a jonction ayant une structure place et procede de fabrication.
EP0197838B1 (fr) Procédé de réalisation d'un transistor à effet de champ à métallisation de grille autoalignée
JP2000174031A (ja) ヘテロ接合バイポーラトランジスタ
US6329227B2 (en) Method of patterning organic polymer film and method for fabricating semiconductor device
FR2629638A1 (fr) Procede de fabrication d'un dispositif a semiconducteur contenant une etape de gravure et transistors ainsi obtenus
JPH0574813A (ja) 化合物半導体装置
JP2621543B2 (ja) 化合物半導体装置の製造方法
JPH05275444A (ja) ヘテロ接合バイポーラ・トランジスタの製造方法
JPH02188964A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20100430