FR2653935A1 - Transistor a effet de champ a jonction ayant une structure place et procede de fabrication. - Google Patents
Transistor a effet de champ a jonction ayant une structure place et procede de fabrication. Download PDFInfo
- Publication number
- FR2653935A1 FR2653935A1 FR9013462A FR9013462A FR2653935A1 FR 2653935 A1 FR2653935 A1 FR 2653935A1 FR 9013462 A FR9013462 A FR 9013462A FR 9013462 A FR9013462 A FR 9013462A FR 2653935 A1 FR2653935 A1 FR 2653935A1
- Authority
- FR
- France
- Prior art keywords
- type
- layer
- semiconductor
- source
- conductivity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 29
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 239000004065 semiconductor Substances 0.000 claims abstract description 50
- 229910001218 Gallium arsenide Inorganic materials 0.000 claims description 22
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 claims description 20
- 239000000758 substrate Substances 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 12
- FTWRSWRBSVXQPI-UHFFFAOYSA-N alumanylidynearsane;gallanylidynearsane Chemical compound [As]#[Al].[As]#[Ga] FTWRSWRBSVXQPI-UHFFFAOYSA-N 0.000 claims description 5
- 239000002019 doping agent Substances 0.000 claims description 5
- 229910052733 gallium Inorganic materials 0.000 claims description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- -1 silicon ions Chemical class 0.000 claims description 3
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims description 2
- 229910052749 magnesium Inorganic materials 0.000 claims description 2
- 239000011777 magnesium Substances 0.000 claims description 2
- 150000001768 cations Chemical class 0.000 claims 6
- 241000212342 Sium Species 0.000 claims 1
- 239000007943 implant Substances 0.000 claims 1
- 108091006146 Channels Proteins 0.000 description 46
- 238000005468 ion implantation Methods 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 230000004044 response Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 7
- 238000009792 diffusion process Methods 0.000 description 5
- 239000012535 impurity Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 230000008901 benefit Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 238000002513 implantation Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000001451 molecular beam epitaxy Methods 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 241000238876 Acari Species 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 241000196324 Embryophyta Species 0.000 description 1
- JLVVSXFLKOJNIY-UHFFFAOYSA-N Magnesium ion Chemical compound [Mg+2] JLVVSXFLKOJNIY-UHFFFAOYSA-N 0.000 description 1
- 102000004129 N-Type Calcium Channels Human genes 0.000 description 1
- 108090000699 N-Type Calcium Channels Proteins 0.000 description 1
- 206010067482 No adverse event Diseases 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 241000209140 Triticum Species 0.000 description 1
- 235000021307 Triticum Nutrition 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- MDPILPRLPQYEEN-UHFFFAOYSA-N aluminium arsenide Chemical compound [As]#[Al] MDPILPRLPQYEEN-UHFFFAOYSA-N 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 244000309466 calf Species 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 229910001425 magnesium ion Inorganic materials 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 125000002524 organometallic group Chemical group 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000012358 sourcing Methods 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/80—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier
- H01L29/808—Field effect transistors with field effect produced by a PN or other rectifying junction gate, i.e. potential-jump barrier with a PN junction gate, e.g. PN homojunction gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
Un transistor à effet de champ à jonction comprend un bloc de semiconducteur (8, 9), des régions de source et de drain (7, 7') fortement dopées et d'un premier type de conductivité, une couche de canal (6) du premier type de conductivité entre les régions de source et de drain, une région de grille (4) d'un second type de conductivité, formant une jonction redresseuse avec la couche de canal, une région à résistivité relativement élevée (5) entourant la région de grille, et des électrodes de source, de grille et de drain (1, 2, 3) en contact avec les régions respectives.
Description
La présente invention concerne des transistors à effet de champ à jonction
employant une grille à jonction pn (qu'on appelle ci-après JFET), et elle concerne plus particulièrement des JFET réalisés dans un semiconducteur
composé, tel que l'arséniure de gallium.
La figure I est une coupe qui représente schéma-
tiquement la structure d'un transistor à effet de champ à jonction classique. Le transistor comprend une électrode de source métallique 1, une électrode de grille métallique 2 et une électrode de drain métallique 3. L'électrode de grille 2 est formée sur une région de grille 4 qui est une partie résiduelle d'une couche de type p 4. Les électrodes de source et de drain 1 et 3 sont formées sur une couche de canal de type n 6 et elles forment des contacts ohmiques
avec cette couche de canal. La région de grille 4 est for-
mée sur la couche de canal 6, entre les électrodes de sour-
ce et de drain 1 et 3, et elle forme une jonction redres-
seuse avec la couche 6. La couche de canal 6 est formée de façon caractéristique sur une couche tampon 8 qui n'est pas dopée. La structure entière est disposée sur un substrat 9,
par exemple un substrat en arséniure de gallium semi-iso-
lant, lorsque les autres matériaux employés dans le JFET
sont l'arséniure de gallium ou l'arséniure d'aluminium-
gallium. La région de grille 4 est formée par gravure d'une couche de semiconducteur obtenue par croissance épitaxiale, par exemple par épitaxie par jets moléculaires (EJM), sur la couche de canal 6. L'aire de la jonction qui est formée
entre la région de grille 4 et la région de canal 6 est dé-
finie par l'étendue de la gravure de la couche épitaxiale.
Les performances, en particulier la réponse en fréquence, du JFET qui est représenté sur la figure 1 sont sous la dépendance de l'aire de la jonction entre la région
de grille 4 et la région de canal 6. La fréquence de coupu-
re fT du JFET lorsqu'il est utilisé dans un amplificateur, ou la fréquence d'oscillation maximale fmax lorsque le JFET max
est utilisé dans un oscillateur, sont de façon caractéris-
tique meilleures que les fréquences de coupure et d'oscil-
lation de JFET formées par implantation ionique, comme dé-
crit ci-dessous. Cependant, la maîtrise de l'étape de gra-
vure formant la jonction entre la région de grille 4 et la
région de canal 6 est difficile, ce qui fait que les carac-
téristiques de dispositifs qui devraient être identiques mais qui sont fabriqués à des moments différents, peuvent
être notablement différentes.
On illustre la variabilité des caractéristiques
de JFET ayant la structure qui est représentée sur la figu-
re 1, à l'aide de la représentation schématique partielle de la figure 2. Comme le montre la figure 2, une couche de canal 6 a une largeur W de 200 microns, et la distance 1 entre la région de grille 4 et l'électrode de source 1 est égale à un micron. Pour faire en sorte que toute la couche de type p entre les électrodes de source et de drain, à l'exception de la région de grille 4, soit enlevée au cours d'une étape de gravure, on grave la couche de canal de type n 6 et on l'enlève partiellement au voisinage de la région de grille 4. Sur la figure 2, l'interface entre la couche
de canal 6 et la couche de grille 4 avant gravure est indi-
quée par des lignes en pointillés, tandis que les lignes continues indiquent la couche de canal 6 après gravure. De façon caractéristique, l'excès de gravure enlève 10 à 30 nanomètres de la couche de canal. L'épaisseur t du canal
varie donc depuis environ 100 nanomètres près des électro-
des de source et de drain, jusqu'à seulement 70 nanomètres
sur les côtés opposés de la région de grille 4. La concen-
tration de porteurs n dans la couche de canal 6, en ce qui
concerne les électrons, est de façon caractéristique d'en-
17 -3
viron 1,5 x 10 cm, et la mobilité des électrons Me est d'environ 4 000 cm2/(V.s). La résistance de source R est: R = (p/t)(1/W) avec les notations suivantes: désigne la résistivité du matériau qui est égale à (1/qnpe), et q, qui est la charge
de l'électron, est égale à -1,601 x 10 19 C. Pour les va-
leurs caractéristiques de concentration et de mobilité de
-2 -
porteurs, V est égal à 1,041 x 102 ohm-cm.
Lorsque l'épaisseur de canal t a une valeur cons-
tante de 100 nanomètres, la résistance de source R est éga-
le à 5,2 ohms. Cependant, si l'épaisseur t du canal est seulement d'environ 70 nanomètres, à cause d'une opération de gravure sur 30 nm dans la couche de canal, la résistance
de source R augmente jusqu'à 7,5 ohms. Ce changement repré-
sente une variation d'environ 44% et dépend de la profon-
deur de gravure dans la couche de canal. Cependant, l'expé-
rience pratique montre que la résistance de source varie beaucoup plus, par exemple d'environ 100%, entre des JFET gravés qui sont fabriqués par le même processus mais à des
moments différents.
La figure 3 est une coupe schématique de la
structure d'un transistor à effet de champ à jonction clas-
sique, fabriqué par implantation ionique, avec un procédé très similaire à celui qui est utilisé habituellement pour fabriquer des transistors à effet de champ à barrière de Schottky en arséniure de gallium. Sur la figure 3, comme sur les autres figures, les éléments décrits précédemment sont désignés par les mêmes références numériques. Dans la structure qui est représentée sur la figure 3, la région de grille de type p 4 se trouve à l'intérieur de la couche de
canal de type n 6, et elle s'étend sur une surface sur la-
quelle se trouve l'électrode de grille 2. La structure de la figure 3 comprend des régions de source et de drain 7 et 7', similaires ou identiques, dopées relativement fortement + avec le type n, qui s'étendent respectivement au-dessous
des électrodes de source et de drain 1 et 3. Dans un procé-
dé de fabrication de ce type-de JFET, on forme la couche de type n 6 par croissance épitaxiale ou par diffusion ou par implantation ionique d'impuretés. Ensuite, on masque contre l'implantation ionique la partie centrale de la couche de +
type n 6, et on forme les régions n 7 et 7' par implanta-
tion ionique. Enfin, on forme la région de grille de type p 4 par diffusion ou implantation ionique, en employant un
masque qui protège la zone située à l'extérieur de la ré-
gion de grille, vis-à-vis des ions de dopant de type p.
pendant l'implantation ou la diffusion. On peut mieux maî-
triser la fabrication du dispositif JFET résultant que cel-
le de la structure de la figure 1, du fait qu'aucune opéra-
tion de gravure au niveau d'une jonction pn n'est exigée.
Cependant, la jonction pn qui est formée a une capacité pa-
rasite, en plus de la capacité de grille inhérente, ce qui
réduit les performances de fréquence du JFET.
On exprime fréquemment les caractéristiques de réponse en fréquence d'un transistor à effet de champ au moyen d'une fréquence de coupure fT: fT = (gm/2T Cgs) endésignaitpargmla transconductance du dispositif, et par
Cgs la capacité entre la grille et la source.
gs
Les éléments de la capacité parasite de la struc-
ture de la figure 3 sont illustrés sur les figures 4(a) et 4(b). La figure 4(a) montre une coupe de la partie centrale du JFET de la figure 3, comprenant la région de grille 4 et l'électrode de grille 2. La structure de la jonction est agrandie sur la figure 4(b), et cette figure illustre la couche de désertion qui est formée à la jonction entre la région de grille de type n est la couche de canal de type n 6. Les composantes capacitives de la couche de désertion sont C'0 dans la partie la plus profonde de la jonction, parallèlement à la surface sur laquelle est disposée l'électrode de grille 2, et C' au niveau de chacun des
deux côtés de la jonction qui sont de façon générale orien-
tés transversalement à la surface sur laquelle se trouve l'électrode de grille 2. Ces composantes capacitives sont connectées électriquement en parallèle, ce qui fait que la capacité totale est leur somme arithmétique, c'est-à-dire C = C' + 2C' f gs 0Of La figure 5 illustre un exemple spécifique de la
capacité du JFET de la figure 3. Dans cet exemple, la lon-
gueur de grille 1, c'est-à-dire la longueur de la région de grille entre les électrodes de source et de drain, est de 0,5 micron, la largeur de canal est de 200 microns, et la profondeur t de la région de grille est de 0,1 micron. Sur
la base de ces dimensions, la composante capacitive au ni-
veau de chacun des côtés trransversaux de la région de
grille est approximativement égale au cinquième de la capa-
cité dans la partie la plus profonde de la région de gril-
le. Pour une transconductance de 200 mS/mm, et une capacité
par unité d'aire de 1,0 x 10 12 F/mm, la fréquence de cou-
pure fT de cette structure de l'art antérieur est d'environ GHz. Cette fréquence de coupure est très inférieure à ce que l'on désire. La structure de JFET de la figure 1 a une capacité de jonction inférieure à celle de la structure de
la figure 3, du fait qu'il n'y a pas de composantes latéra-
les de la capacité de jonction dans la structure de la fi-
gure 1. Il en résulte qu'on peut obtenir une fréquence de coupure plus élevée avec la structure de JFET de la figure 1. Ce qui précède illustre le fait que, dans l'art
antérieur, on doit faire un choix entre la reproductibili-
té, c'est-à-dire des caractéristiques de JFET uniformes, qui est obtenue dans la fabrication de la structure plane de la figure 3, et les meilleures performances en haute fréquence qui sont obtenues avec la structure de la figure 1, ayant une capacité de grille réduite.
Un but de l'invention est de procurer un transis-
tor à effet de champ à jonction ayant d'excellentes perfor-
mances en haute fréquence et une structure plane qui peut
être fabriquée de façon reproductible avec des caractéris-
tiques uniformes.
Conformément à un premier aspect de l'invention, un transistor à effet de champ à jonction comprend un bloc de semiconducteur ayant une surface, des régions de source et de drain relativement fortement dopées, d'un premier
type de conductivité, disposées dans le bloc de semiconduc-
teur en étant mutuellement espacées et en atteignant la
surface, une couche de canal du premier type de conductivi-
té disposée à l'intérieur du bloc de semiconducteur et
s'étendant entre les régions de source et de drain et con-
nectant électriquement ces régions, une région de grille
d'un second type de conductivité qui est disposée à l'inté-
rieur du bloc de semiconducteur et qui s'étend depuis la
surface jusqu'à la couche de canal et qui forme une jonc-
tion redresseuse avec la couche de canal, une région à ré-
sistivité relativement élevée, disposée à l'intérieur du bloc de semiconducteur, entre la surface et la couche de canal, s'étendant entre les régions de source et de drain et entourant la région de grille, et des électrodes de source, de grille et de drain disposées sur la surface et respectivement en contact avec les régions de source, de
grille et de drain.
Selon un autre aspect de l'invention, on fabrique un transistor à effet de champ à jonction en accomplissant séquentiellement les opérations suivantes: on fait croître
une couche de semiconducteur d'un premier type de conducti-
vité et une couche de semiconducteur à résistivité relati-
vement élevée sur un substrat semiconducteur à résistivité relativement élevée, on forme des régions de source et de
drain mutuellement espacées, ayant une résistivité relati-
vement faible et du premier type de conductivité, dans les couches de semiconducteur à résistivité relativement élevée et du premier type de conductivité, on forme une région de grille d'un second type de conductivité dans la couche de semiconducteur à résistivité élevée, à distance des régions de source et de drain, et s'étendant jusqu'à la couche de semiconducteur du premier type de conductivité, et formant une jonction redresseuse avec cette couche, et on forme des
électrodes de source, de grille et de drain qui sont res-
pectivement en contact avec les régions de source, de gril-
le et de drain.
D'autres caractéristiques et avantages de l'in-
vention seront mieux compris à la lecture de la description
qui va suivre d'un mode de réalisation, donné à titre
d'exemple non limitatif. La suite de la description se ré-
fère aux dessins annexés dans lesquels: La figure 1 est une coupe de la structure d'un transistor à effet de champ à jonction de l'art antérieur,
comprenant une mésa formée par gravure.
La figure 2 est une coupe de détail d'une partie
du transistor à effet de champ à jonction de la figure 1.
La figure 3 est une coupe de la structure d'un
transistor à effet de champ à jonction de l'art antérieur.
Les figures 4(a) et 4(b) sont des coupes de dé-
tail d'une partie du transistor à effet de champ à jonction
représenté sur la figure 3, comprenant une jonction prépa-
rée par implantation ionique ou diffusion.
La figure 5 est une vue de détail, partiellement en coupe, d'une partie du transistor à effet de champ à
jonction de la figure 3.
La figure 6 est une coupe de la structure d'un transistor à effet de champ à jonction conforme à un mode
de réalisation de la présente invention.
Les figures 7(a) - 7(d) sont des coupes qui il-
lustrent un procédé de fabrication du transistor à effet de champ à jonction qui est représenté sur la figure 6.
Les figures 8(a) et 8(b) sont des coupes de dé-
tail d'une partie du transistor à effet de champ à jonction
de la figure 6.
La figure 9 est une représentation du gain en fonction de la fréquence pour un transistor à effet de
champ à jonction conforme à l'invention et pour un transis-
tor à effet de champ à jonction de l'art antérieur.
Un transistor à effet de champ à jonction confor-
me à un mode de réalisation de l'invention, qui est repré-
senté sur la figure 6, comprend un bloc de semiconducteur qui comporte un certain nombre d'éléments. Un substrat 9, qui peut être en arséniure de gallium semi-isolant, porte une couche tampon 8 qui consiste de préférence en arséniure de gallium non dopé. La couche tampon 8 a une résistivité relativement élevée et elle peut être de type intrinsèque
ou presque intrinsèque, c'est-à-dire exempte de dopants.
D'autre part, le substrat semi-isolant peut contenir des impuretés introduites intentionnellement, telles que du
chrome, pour produire des caractéristiques semi-isolantes.
Les régions de source et de drain 7 et 7', qui sont de façon générale similaires ou identiques, sont des + régions relativement fortement dopées avec le type n, qui sont mutuellement espacées dans le bloc de semiconducteur et qui atteignent une surface du bloc située du côté opposé au substrat 9. Une électrode de source 1 et une électrode
de drain 3 sont disposées sur cette surface du bloc de se-
miconducteur, et sont respectivement en contact ohmique avec les régions de source et de drain 7 et 7'. Une couche
de type n 6 est formée à l'intérieur du bloc de semiconduc-
teur, à distance de la surface sur laquelle se trouvent les électrodes de source et de drain, et cette couche de type n +
s'étend entre les deux régions n 7 et 7' et elle les con-
necte ensemble. La couche 6 peut être en arséniure de gal-
lium ou bien, dans une version du JFET consistant en un transistor à mobilité élevée des électrons (ou HEMT), elle peut être en AlxGa1 xAs avec 0 < x < 1. Lorsque la couche 6
est en arséniure de gallium, elle se comporte comme un ca-
nal de courant à travers lequel un courant circule entre les régions 7 et 7'. Dans un mode de réalisation du type HEMT, lorsque la couche 6 est en AlxGa xAs, il se forme dans la couche tampon 8 ce qu'on appelle un gaz d'électrons bidimensionnel, en position adjacente à l'hétérojonction de
la couche 6 et de la couche tampon 8, et à cause de la pré-
sence de cette hétérojonction. Du fait-que la mobilité des électrons est beaucoup plus élevée dans le gaz d'électrons
bidimensionnel que dans le matériau Al XGa1 As, la circula-
tion du courant entre les régions 7 et 7' a lieu de façon
prédominante dans la couche tampon, c'est-à-dire que le ca-
nal de courant s'étend de façon prédominante dans cette couche. Dans un but d'identification, on appelle ci-après la couche 6 une couche de canal, tout en sachant que dans le mode de réalisation du type HEMT, la couche de canal 6
ne remplit pas la fonction d'un canal de courant.
Une région de grille de type p 4 s'étend à partir de la surface sur laquelle se trouvent les électrodes de
source et de drain, jusqu'à la couche de canal 6 en semi-
conducteur de type n, en formant une jonction redresseuse à l'interface entre la région de grille en semiconducteur de type p 4 et la couche de type n 6. Une région de matériau
semiconducteur non dope, 5, ayant une résistivité relative-
ment élevée, est disposée entre la surface sur laquelle se trouvent les électrodes de source et de drain, et la couche de canal 6 qui entoure la région de grille 4. La région 5 à
résistivité relativement élevée est de préférence intrinsè-
que, c'est-à-dire qu'elle n'est ni de type p ni de type n, et elle est très préférablement non dopée. Une électrode de
grille 2 est formée sur la surface du bloc de semiconduc-
teur sur laquelle se trouvent les électrodes de source et de drain 1 et 3. L'électrode de grille 2 est en contact ohmique avec la région de grille 4, et comme le montre la
figure 6, elle peut s'étendre au-delà de la région de gril-
le 4 et elle peut s'étendre partiellement dans la région à résistivité relativement élevée 5. Il est très préférable que la région à résistivité relativement élevée 5 consiste
en arséniure de gallium.
Les figures 7(a) - 7(d) illustrent un procédé de fabrication de la structure de la figure 6. On commence la fabrication du JFET en produisant un bloc de semiconducteur
ayant la structure qui est représentée-sur la figure 7(a).
On forme le bloc de semiconducteur en faisant croître par épitaxie une couche tampon d'arséniure de gallium non dopé, 8, sur un substrat en arséniure de gallium 9, de préférence un substrat en arséniure de gallium semi-isolant. La couche tampon 8 a une épaisseur d'environ un micron. On fait croître la couche de canal de type n 6 sur la couche tampon
8 jusqu'à une épaisseur d'environ 0,01 à 0,5 micron. Lors-
que la couche de canal 6 est en arséniure de gallium, elle est dopée de façon à produire une concentration de porteurs
17 19 -3
d'environ 10 à 10 cm. Dans un autre mode de réalisa-
tion de l'invention, c'est-à-dire un mode de réalisation du type HEMT, la couche de canal 6 peut être en arséniure d'aluminium-gallium ayant une épaisseur similaire et des caractéristiques électriques similaires. Enfin, on fait croître sur la couche de canal 6 une couche non dopée 5,
ayant une résistivité relativement élevée, qui est de pré-
férence en arséniure de gallium. La couche 5 est de préfé-
rence intrinsèque, c'est-à-dire qu'elle n'est ni de type n
ni de type p. Il est très préférable que la couche à résis-
tivité élevée 5 ne contienne pas de dopants qui pourraient
produire des charges électriques libres ou piégées à l'in-
il térieur de la couche. On fait croître toutes ces couches par des techniques classiques, telles que l'épitaxie par jets moléculaires, le dépôt chimique en phase vapeur aux organo-métalliques (MOCVD), etc. Sur la figure 7(b), une couche de résine photo- sensible lia a été déposée sur la couche 5 à résistivité
relativement élevée, et un motif a été défini dans la cou-
che de résine pour mettre à nu deux régions mutuellement
espacées. La couche de résine photosensible masque la par-
tie centrale du bloc de semiconducteur vis-à-vis de l'im-
plantation ionique. Comme l'indiquent les flèches sur la figure 7(b), des ions produisant une conductivité de type n sont implantés dans le bloc pour former les deux régions n 7 et 7' mutuellement espacées. Les ions implantés sont de façon caractéristique des ions silicium avec une énergie de
keV et une dose de 2 x 1012 ions.cm2. Les ions traver-
sent de préférence la couche à résistivité élevée 5 et la couche de canal 6, pour pénétrer dans la couche tampon 8 de façon à former les régions n 7 et 7'. Lorsque la couche de canal 6 est en arséniure d'aluminium- gallium et lorsque la couche 5 est en arséniure de gallium, les régions n 7 et 7' sont partiellement en arséniure d'aluminium-gallium et partiellement en arséniure de gallium. Après l'implantation ionique, une opération de recuit à 750 C pendant environ 15 minutes active les ions implantés pour achever la formation +
des régions n 7 et 7'.
Ensuite, comme le montre la figure 7(c), on reti-
re le masque de résine photosensible lla et on forme à sa place un nouveau masque de résine photosensible llb. Le
masque llb comprend une ouverture qui est disposée en posi-
+
tion centrale par rapport aux régions n 7 et 7'. On utili-
se le masque llb à titre de masque d'implantation ionique, et on implante à travers l'ouverture dans le masque des ions produisant une conductivité de type p. dans la couche 5 à résistivité relativement élevée. On implante de façon caractéristique des ions magnésium avec une énergie de 120 keV et une dose de 1 x 1012 ions.cm2. Après l'implantation ionique, on recuit la structure à 800 C pendant 30 minutes
pour activer les impuretés de type p et pour former la ré-
gion de grille de type p 4. Dans les étapes finales qui sont illustrées sur
la figure 7(d), on a enlevé le masque de résine photosensi-
ble llb et on a déposé les électrodes de source et de drain 1 et 3 sur la surface du bloc de semiconducteur dans les + régions n 7 et 7' respectives. De plus, on a déposé une
électrode de grille 2 sur la surface du bloc de semiconduc-
teur sur laquelle se trouvent les électrodes de source et
de drain, mais en contact avec la région de grille 4.
L'électrode de grille 2 s'étend de préférence sur la surfa-
ce au-delà de la région de grille 4, pour réduire la ré-
sistance de la grille. Du fait que la couche 5 a une résis-
tivité relativement élevée, ou est intrinsèque, l'extension de l'électrode de grille n'a pas d'effets défavorables. Ces électrodes de contact ohmiques peuvent comprendre de façon caractéristique trois couches, soit une structure AuGe/Ni/
Au, avec AuGe en contact avec le bloc de semiconducteur.
Le transistor à effet de champ à jonction de la figure 6 a des caractéristiques supérieures, à la fois en
ce qui concerne l'uniformité de ses caractéristiques élec-
triques lorsqu'il est fabriqué à différentes occasions, qu'en ce qui concerne ses performances en haute fréquence, en comparaison avec les structures de transistors à effet
de champ à jonction classiques des figures 1 et 3.
Les figures 8(a) et 8(b) représentent en détail la région de grille d'un JFET conforme à l'invention. Comme il est indiqué sur la figure 8(b), la région de désertion
qui est formée à la jonction pn est formée pratiquement en-
tièrement à l'intérieur de la couche de canal 6. Par consé-
quent, la capacité grille-source Cgs est égale à Co, du
fait que les composantes transversales Cf sont négligea-
bles. La capacité réduite augmente jusqu'à environ 42 GHz la fréquence de coupure fT du JFET de l'invention, dans une structure ayant des dimensions similaires à celles de l'exemple décrit en relation avec la figure 5. La courbe (i) de la figure 9 représente la caractéristique de réponse
en fréquence calculée pour le transistor JFET de l'inven-
tion, tandis que la courbe (ii) de la figure 9 représente la réponse en fréquence calculée de l'exemple de JFET qu'on
a décrit en relation avec la figure 5. Les meilleures per-
formances en haute fréquence, c'est-à-dire la réponse en fréquence plus étendue, apparaissent aisément sur la figure 9. Du fait que le JFET de l'invention utilise dans
la formation de la région de grille un processus d'implan-
tation ionique que l'on peut maîtriser aisément, des dispo-
sitifs fabriqués à des moments différents ont des caracté-
ristiques électriques très similaires ou presque identiques.
En d'autres termes, le JFET conforme à l'invention procure l'avantage de la structure de l'art antérieur de la figure 3 en ce qui concerne l'uniformité de fabrication, tout en procurant également l'avantage d'excellentes performances en haute fréquence de la structure de l'art antérieur de la figure 1. La structure simple du JFET de l'invention peut
être fabriquée aisément sans coût excessif. La couche à ré-
sistivité élevée 5 permet de former la région de grille 4
dans des conditions bien définies, et elle protège égale-
ment la couche de canal 6. Lorsque la couche de canal 6 est
en arséniure d'aluminium-gallium au lieu d'être en arséniu-
re de gallium, on obtient un transistor à mobilité élevée des électrons, qui a d'encore meilleures performances en
haute fréquence.
Bien qu'on ait décrit le procédé de fabrication du JFET de l'invention en considérant l'utilisation de
l'implantation ionique, il est possible de former les ré-
* gions de source et de drain 7 et 7' et/ou la région de grille 4 par diffusion d'impuretés qui produisent le type de conductivité désiré. La technique d'implantation ionique
pour la formation de la région de grille 4 utilise de pré-
férence du magnésium pour le dopant. On peut cependant im-
planter ou diffuser du zinc dans la couche 5 à résistivité relativement élevée, pour former la région de grille 4. Le
processus préféré d'implantation ionique permet de maitri-
ser la profondeur des impuretés formant la région de grille 4 plus aisément qu'on ne peut le faire dans le cas d'une
diffusion.
Une caractéristique importante de l'invention ré-
side dans la formation de la région de grille 4 dans une couche 5 à résistivité relativement élevée. Si la région de la couche 5 à l'extérieur de la région de grille 4 n'était pas un semiconducteur, on n'obtiendrait pas les avantages de l'invention. Par exemple, si la couche 5 à l'extérieur de la région 4 était un diélectrique, tel que du dioxyde de silicium, du nitrure de silicium ou du SiOn formé sur la couche de canal, des états de surface et d'interface et des
pièges pour les porteurs seraient présents et perturbe-
raient le fonctionnement du transistor à effet de champ. En outre, lesdifférences entre les coefficients de dilatation thermique produiraient des contraintes qui affecteraient défavorablement les performances électriques. De plus, pour
former la région pour le dépôt d'une telle région diélec-
trique, il serait nécessaire de graver la couche de canal 6, ce qui introduirait les problèmes de non-uniformité que l'on rencontre avec la structure de la figure 1, et ce qui
exposerait la couche de canal 6 à l'ambiance. Cette exposi-
tion est particulièrement indésirable dans un transistor
HEMT, lorsque la couche 6 est en arséniure d'aluminium-
gallium, du fait qu'une couche d'oxyde serait formée.
Il est très préférable que la jonction redresseu-
se entre la région de grille 4 et la couche de canal 6 soit
disposée précisément à l'interface entre la couche à résis-
tivité élevée et la couche de canal 6. On peut cependant tolérer des écarts par rapport à ce positionnement précis, sans augmentation notable de la capacité grille-source et sans réduction résultante de la réponse en fréquence. Pour obtenir la réponse en fréquence étendue désirée, les matériaux semiconducteurs qui sont employés dans le JFET de l'invention doivent être des semiconducteurs composés, tels que l'arséniure de gallium. Le JFET pourrait cependant
également être fabriqué à partir de silicium pour des ap-
plications à réponse en fréquence moins élevée. Bien qu'on
ait décrit la structure de JFET en indiquant qu'elle conte-
nait une couche tampon 8 isolant la couche de canal 6 vis-
à-vis du substrat 9, et procurant une meilleure surface que le substrat pour la croissance de la couche de canal, la couche tampon n'est pas essentielle dans la structure de JFET.
Il va de soi que de nombreuses modifications peu-
vent être apportées au dispositif et au procédé décrits et
représentés, sans sortir du cadre de l'invention.
Claims (12)
1. Transistor à effet de champ à jonction, carac-
térisé en ce qu'il comprend: un bloc de semiconducteur (8, 9) ayant une surface; des régions de source et de drain (7, 7') relativement fortement dopées, d'un premier type de
conductivité, qui sont formées sur le bloc de semiconduc-
teur dans des positions mutuellement espacées et atteignant
la surface; une couche de canal (6) du premier type de con-
ductivité, formée à l'intérieur du bloc de semiconducteur et s'étendant entre les régions de source et de drain (7, 7') et connectant électriquement ces régions; une région de
grille (4) d'un second type de conductivité, formée à l'in-
térieur du bloc de semiconducteur et s'étendant à partir de
la surface jusqu'à la couche de canal, et formant une jonc-
tion redresseuse avec la couche de canal (6); une région à résistivité relativement élevée (5), formée à l'intérieur du bloc de semiconducteur entre la surface et la couche de canal (6), s'étendant entre les régions de source et de drain (7, 7') et entourant la région de grille (4); et des électrodes de source (1), de grille (2) et de drain (3), formées sur la surface, respectivement en contact avec les
régions de source (7), de grille (4) et de drain (7').
2. Transistor à effet de champ selon la revendi-
cation 1, caractérisé en ce que l'électrode de grille (2)
est formée partiellement sur la région à résistivité rela-
tivement élevée (5), sur la surface du bloc de semiconduc-
teur.
3. Transistor à effet de champ selon la revendi-
cation 1, caractérisé en ce que la région à résistivité re-
lativement élevée (5) est de type intrinsèque.
4. Transistor à effet de champ selon la revendi-
cation 1, caractérisé en ce que la région à résistivité re-
lativement élevée (5) est non dopée.
5. Transistor à effet de champ selon la revendi-
cation 1, caractérisé en ce que le premier type de conduc-
tivité est le type n, le second type de conductivité est le type p et le bloc de semiconducteur (8, 9) comprend plus
d'un semiconducteur composé.
6. Transistor à effet de champ selon la revendi-
cation 1, caractérisé en ce que le premier type de conduc- tivité est le type n, le second type de conductivité est le type p. et la région de grille (4) consiste en arséniure de
gallium contenant des atomes de dopant consistant en magné-
sium qui produisent la conductivité de type p de la région
de grille.
7. Transistor à effet de champ selon la revendi-
cation 1, caractérisé en ce que le bloc de semiconducteur
comprend un substrat (9) en arséniure de gallium semi-iso-
lant et une couche tampon (8) en arséniure de gallium à ré-
sistivité relativement élevée, disposée sur le substrat, la
couche de canal (6) consiste en arséniure de gallium dispo-
sé surla couche tampon (8), la région de grille (4) et la
région à résistivité relativement élevée (5) sont en arsé-
niure de gallium, et les régions de source et de drain (7,
7') sont en arséniure de gallium.
8. Procédé de fabrication d'un transistor à effet de champ à jonction, caractérisé en ce qu'il comprend les opérations suivantes: on fait croître successivement sur un substrat semiconducteur (9) à résistivité relativement élevée une couche de semiconducteur d'un premier type de
conductivité (6) et une couche de semiconducteur à résisti-
vité relativement élevée (5); on forme des régions de sour-
ce et de drain (7, 7') mutuellement espacées, à résistivité
relativement faible et ayant le premier type de conductivi-
té, dans les couches de semiconducteur à résistivité rela-
tivement élevée et du premier type de conductivité; on for-
me une région de grille (4) du second type de conductivité dans la couche de semiconducteur à résistivité élevée (5), à distance des régions de source et de drain (7, 7'), et s'étendant jusqu'à la couche de semiconducteur du premier
type de conductivité (6), en formant une jonction redres-
seuse avec elle; et on forme des électrodes de source (1), de grille (2) et de drain (3), respectivement en contact avec les régions de source (7), de grille (4) et de drain
(7').
9. Procédé selon la revendication 8, caractérisé en ce qu'il comprend l'opération qui consiste à déposer l'électrode de grille (2) partiellement sur la couche de
semiconducteur à résistivité relativement élevée (5).
10. Procédé selon la revendication 8, caractérisé en ce qu'il comprend l'opération consistant à faire croître
la couche de semiconducteur à résistivité relativement éle-
vée (5) sans la doper intentionnellement.
11. Procédé selon la revendication 8, caractérisé en ce qu'il comprend l'opération consistant à faire croître une couche d'arséniure d'aluminiumgallium pour la couche de semiconducteur du premier type de conductivité (6) et
une couche d'arséniure de gallium pour la couche de semi-
conducteur à résistivité relativement élevée (5).
12. Procédé selon la revendication 8, caractérisé en ce qu'il comprend l'opération consistant à faire croître
au moins un matériau parmi l'arséniure de gallium et l'ar-
séniure d'aluminium-gallium pour la couche de semiconduc-
teur du premier type de conductivité (6) et la couche de semiconducteur à résistivité relativement élevée (5), et à implanter des ions silicium pour former les régions de
source et de drain (7, 7').
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1283877A JPH03145139A (ja) | 1989-10-30 | 1989-10-30 | 電界効果トランジスタとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2653935A1 true FR2653935A1 (fr) | 1991-05-03 |
| FR2653935B1 FR2653935B1 (fr) | 1997-03-28 |
Family
ID=17671336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR9013462A Expired - Fee Related FR2653935B1 (fr) | 1989-10-30 | 1990-10-30 | Transistor a effet de champ a jonction ayant une structure place et procede de fabrication. |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5159414A (fr) |
| JP (1) | JPH03145139A (fr) |
| DE (2) | DE4034186A1 (fr) |
| FR (1) | FR2653935B1 (fr) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5304825A (en) * | 1992-08-20 | 1994-04-19 | Motorola, Inc. | Linear heterojunction field effect transistor |
| US6365925B2 (en) * | 1997-09-12 | 2002-04-02 | Sony Corporation | Semiconductor device |
| JP2000036591A (ja) * | 1998-07-21 | 2000-02-02 | Fujitsu Quantum Device Kk | 半導体装置 |
| JP4586547B2 (ja) * | 2005-01-24 | 2010-11-24 | 住友電気工業株式会社 | 接合型電界効果トランジスタ |
| JP2007194588A (ja) | 2005-12-20 | 2007-08-02 | Sony Corp | 電界効果トランジスタ及びこの電界効果トランジスタを備えた半導体装置並びに半導体装置の製造方法 |
| US7525138B2 (en) * | 2007-05-03 | 2009-04-28 | Dsm Solutions, Inc. | JFET device with improved off-state leakage current and method of fabrication |
| US9343588B2 (en) * | 2011-02-22 | 2016-05-17 | Infineon Technologies Austria Ag | Normally-off semiconductor switches and normally-off JFETs |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56110269A (en) * | 1980-02-04 | 1981-09-01 | Nippon Telegr & Teleph Corp <Ntt> | P-n junction gate-type field effect transistor |
| JPS56126977A (en) * | 1980-03-11 | 1981-10-05 | Nec Corp | Junction type field effect transistor |
| JPS61170071A (ja) * | 1985-01-23 | 1986-07-31 | Sony Corp | 化合物半導体を用いた接合ゲ−ト型電界効果トランジスタ |
| EP0268426A2 (fr) * | 1986-11-17 | 1988-05-25 | Linear Technology Corporation | Transistor à effet de champ rapide à jonction pour application dans des circuits intégrés bipolaires |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57112079A (en) * | 1980-12-29 | 1982-07-12 | Fujitsu Ltd | Field-effect semiconductor device |
| JPS57176772A (en) * | 1981-04-23 | 1982-10-30 | Fujitsu Ltd | Semiconductor device and manufacture thereof |
| JPS60189268A (ja) * | 1984-03-08 | 1985-09-26 | Fujitsu Ltd | 半導体装置 |
| US4746627A (en) * | 1986-10-30 | 1988-05-24 | Mcdonnell Douglas Corporation | Method of making complementary GaAs heterojunction transistors |
| JPS63133679A (ja) * | 1986-11-26 | 1988-06-06 | Toshiba Corp | 横型接合形電界効果トランジスタ |
| JPS63226967A (ja) * | 1987-03-16 | 1988-09-21 | Nec Corp | 化合物半導体接合型電界効果トランジスタ及びその製造方法 |
| DE3807880A1 (de) * | 1988-03-10 | 1989-09-21 | Daimler Benz Ag | Mittelkonsole fuer kraftwagen |
-
1989
- 1989-10-30 JP JP1283877A patent/JPH03145139A/ja active Pending
-
1990
- 1990-10-24 US US07/602,804 patent/US5159414A/en not_active Expired - Fee Related
- 1990-10-26 DE DE4034186A patent/DE4034186A1/de not_active Withdrawn
- 1990-10-30 DE DE4034559A patent/DE4034559C2/de not_active Expired - Fee Related
- 1990-10-30 FR FR9013462A patent/FR2653935B1/fr not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56110269A (en) * | 1980-02-04 | 1981-09-01 | Nippon Telegr & Teleph Corp <Ntt> | P-n junction gate-type field effect transistor |
| JPS56126977A (en) * | 1980-03-11 | 1981-10-05 | Nec Corp | Junction type field effect transistor |
| JPS61170071A (ja) * | 1985-01-23 | 1986-07-31 | Sony Corp | 化合物半導体を用いた接合ゲ−ト型電界効果トランジスタ |
| EP0268426A2 (fr) * | 1986-11-17 | 1988-05-25 | Linear Technology Corporation | Transistor à effet de champ rapide à jonction pour application dans des circuits intégrés bipolaires |
Non-Patent Citations (3)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 10, no. 376 (E-464)(2433), 13 décembre 1986; & JP - A - 61170071 (SONY) 31.07.1986 * |
| PATENT ABSTRACTS OF JAPAN vol. 5, no. 181 (E-83)(853), 20 novembre 1981; & JP - A - 56110269 (NIPPON DENSHIN DENWA) 01.09.1981 * |
| PATENT ABSTRACTS OF JAPAN vol. 6, no. 6 (E-89)(884), 14 janvier 1982; & JP - A - 56126977 (NIPPON DENKI) 05.10.1981 * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE4034186A1 (de) | 1991-05-02 |
| JPH03145139A (ja) | 1991-06-20 |
| FR2653935B1 (fr) | 1997-03-28 |
| US5159414A (en) | 1992-10-27 |
| DE4034559C2 (de) | 1995-07-13 |
| DE4034559A1 (de) | 1991-05-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4889831A (en) | Method of forming a high temperature stable ohmic contact to a III-V substrate | |
| EP0881690B1 (fr) | Procédé de réalisation d'un transistor bipolaire stabilisé avec éléments isolants électriques | |
| FR2639762A1 (fr) | Procede de fabrication de transistors a effet de champ asymetriques et transistors correspondants | |
| EP0017531A1 (fr) | Transistor à effet de champ à fréquence de coupure élevée et son procédé de réalisation | |
| JPS636877A (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JP3705013B2 (ja) | 半導体素子 | |
| US4889824A (en) | Method of manufacture semiconductor device of the hetero-junction bipolar transistor type | |
| FR2819342A1 (fr) | Transistor bipolaire a heterojonction, a auto-alignement, et son procede de realisation | |
| JPS58190071A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0622243B2 (ja) | ヘテロ接合バイポーラトランジスタ形の半導体デバイスの製造方法 | |
| FR2653935A1 (fr) | Transistor a effet de champ a jonction ayant une structure place et procede de fabrication. | |
| US5888859A (en) | Method of fabricating semiconductor device | |
| FR2496990A1 (fr) | Transistor a effet de champ a barriere schottky | |
| EP0149390A2 (fr) | Transistor à effet de champ, de structure verticale submicronique, et son procédé de réalisation | |
| US20080299714A1 (en) | Planar Combined Structure of a Bipolar Junction Transistor and N-type/P-type Metal Semiconductor Field-Effect Transistors and Method for Forming the Same | |
| FR2758207A1 (fr) | Procede de fabrication d'un dispositif a semiconducteur composite haute vitesse presentant une capacite et une resistance parasites minimisees et un hemt, un mesfet et un hbt selon ce procede | |
| FR2700221A1 (fr) | Transistor à effet de champ ayant des propriétés améliorées de capacité parasite et de transconductance. | |
| FR3078197A1 (fr) | Dispositif de transistor bipolaire et procede de fabrication correspondant | |
| GB2225898A (en) | Gaas fet manufacturing process | |
| Khalid et al. | Planar self-aligned microwave InGaP/GaAs HBTs using He/sup+//O/sup+/implant isolation | |
| US5413947A (en) | Method for manufacturing a semiconductor device with an epitaxial void | |
| FR2764119A1 (fr) | Transistor bipolaire a grille isolee et procede pour sa fabrication | |
| JP3139003B2 (ja) | 共鳴トンネリングダイオードの製造方法 | |
| JPS61123175A (ja) | ヘテロ接合パイポ−ラトランジスタの製造方法 | |
| JPH01251660A (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |