JP3139003B2 - 共鳴トンネリングダイオードの製造方法 - Google Patents
共鳴トンネリングダイオードの製造方法Info
- Publication number
- JP3139003B2 JP3139003B2 JP02086434A JP8643490A JP3139003B2 JP 3139003 B2 JP3139003 B2 JP 3139003B2 JP 02086434 A JP02086434 A JP 02086434A JP 8643490 A JP8643490 A JP 8643490A JP 3139003 B2 JP3139003 B2 JP 3139003B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- well
- resonant tunneling
- tunneling diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】 ＜産業上の利用分野＞ 本発明は，共鳴トンネリングダイオード（以下，単に
RTDという）のウエル層に電極を形成することにより特
性を可変としたRTDに関する。
RTDという）のウエル層に電極を形成することにより特
性を可変としたRTDに関する。
＜従来の技術＞ 第３図は従来公知のRTDの一例を示す断面図である。
図において１はInPからなる基板,2は厚さ4000Å程度のn
+InGaAs層,3は厚さ2000Å程度のｎ−InGaAs層,4は共鳴
バリア層で,30Å程度の厚さのアンドープAlAs層4a,4aの
間に厚さ41Å程度の厚さのInGaAs層4bを挟んで形成され
ている。５は厚さ2000Å程度のｎ−InGaAs層,6は厚さ20
00Å程度のn+InGaAs層,7は第１電極,8は第２電極であ
る。
図において１はInPからなる基板,2は厚さ4000Å程度のn
+InGaAs層,3は厚さ2000Å程度のｎ−InGaAs層,4は共鳴
バリア層で,30Å程度の厚さのアンドープAlAs層4a,4aの
間に厚さ41Å程度の厚さのInGaAs層4bを挟んで形成され
ている。５は厚さ2000Å程度のｎ−InGaAs層,6は厚さ20
00Å程度のn+InGaAs層,7は第１電極,8は第２電極であ
る。
この様なRTDは第２の電極８をコモンとし，第１の電
極７に直流電圧を印加することにより共鳴バリアを通過
する電子を制御することができ，特に大きな負性抵抗を
得られる点で注目されている。
極７に直流電圧を印加することにより共鳴バリアを通過
する電子を制御することができ，特に大きな負性抵抗を
得られる点で注目されている。
第４図〜第６図は本出願人が試作したRTDの電流−電
圧特性（以下，単にＩ−Ｖ特性という）を示すもので，
第４図（ａ）はウエル部をアンドープとしたものであ
り，（ｂ）図に示すようにウエル部が０バイアスの場合
と等価である。第５図（ａ）はウエル部をｐ形としたも
のであり，（ｂ）図に示すようにウエル部にマイナスの
バイアスを印加した場合と等価である。第６図（ａ）は
ウエル部をｎ形としたものであり，（ｂ）図に示すよう
にウエル部にプラスの電圧を印加した場合と等価であ
る。
圧特性（以下，単にＩ−Ｖ特性という）を示すもので，
第４図（ａ）はウエル部をアンドープとしたものであ
り，（ｂ）図に示すようにウエル部が０バイアスの場合
と等価である。第５図（ａ）はウエル部をｐ形としたも
のであり，（ｂ）図に示すようにウエル部にマイナスの
バイアスを印加した場合と等価である。第６図（ａ）は
ウエル部をｎ形としたものであり，（ｂ）図に示すよう
にウエル部にプラスの電圧を印加した場合と等価であ
る。
＜発明が解決しようとする課題＞ しかしながら，上記第３図に示す従来のRTDは２端子
素子であるため素子の特性を制御することはできない。
近年RTDの特性を可変とするためにウエル部をｐ形とし
てここに電極を設けてウエルに印加する電圧を変化させ
ることが試みられているが，ウエル層は50Å以下の厚さ
に形成されているので，ここに電極を設けるのは難しい
（実現された例はない）という問題があった。
素子であるため素子の特性を制御することはできない。
近年RTDの特性を可変とするためにウエル部をｐ形とし
てここに電極を設けてウエルに印加する電圧を変化させ
ることが試みられているが，ウエル層は50Å以下の厚さ
に形成されているので，ここに電極を設けるのは難しい
（実現された例はない）という問題があった。
本発明は上記従来技術の問題点を解決するためになさ
れたもので，ウエルに電極を形成することにより特性の
可変なRTDを実現することにある。
れたもので，ウエルに電極を形成することにより特性の
可変なRTDを実現することにある。
＜課題を解決するための手段＞ 上記従来技術の問題を解決する為の本発明の構成は、 基板上に第２電極が設けられる下部ｎ＋層、下部ｎ層、
量子井戸形成層、上部ｎ層、上部ｎ＋層および第１電極
層が順次積層されたIII−Ｖ族共鳴トンネリングダイオ
ードの製造方法において、 前記第１電極となる部分の下部を残して深さ方向に
前記上部ｎ＋層及び上部ｎ層の一部を含む層を除去して
上部ｎ層を露出させる工程と、 前記除去した部分の前記第１電極層を含む側壁にサ
イドウォールを形成する工程と、 前記露出させた上部ｎ層にZnSiを形成する工程と、 前記基板の熱処理を行って第１電極の下部を除く前
記下部ｎ層に達する深さまでをｐ領域としてこのｐ領域
に制御電極を形成する工程と、 を含むことを特徴とするものである。
量子井戸形成層、上部ｎ層、上部ｎ＋層および第１電極
層が順次積層されたIII−Ｖ族共鳴トンネリングダイオ
ードの製造方法において、 前記第１電極となる部分の下部を残して深さ方向に
前記上部ｎ＋層及び上部ｎ層の一部を含む層を除去して
上部ｎ層を露出させる工程と、 前記除去した部分の前記第１電極層を含む側壁にサ
イドウォールを形成する工程と、 前記露出させた上部ｎ層にZnSiを形成する工程と、 前記基板の熱処理を行って第１電極の下部を除く前
記下部ｎ層に達する深さまでをｐ領域としてこのｐ領域
に制御電極を形成する工程と、 を含むことを特徴とするものである。
＜作用＞ RTDのウエル部をｐ形とし，一方の側のｎ形層の大部
分を除去した側にZnSiを形成してアニールすると,ZnはI
II−Ｖ族に対してｐ形の不純物となる。従ってアニール
時間を調整することによりｐ層の深さを制御することが
できる。このｐ形層がウエルに達するとZnSiはウエル層
と電気的に導通する。ここでｎ形層の電極の下部は元の
ままの層が残されているので共鳴トンネリングダイオー
ドとしての動作には影響がない。
分を除去した側にZnSiを形成してアニールすると,ZnはI
II−Ｖ族に対してｐ形の不純物となる。従ってアニール
時間を調整することによりｐ層の深さを制御することが
できる。このｐ形層がウエルに達するとZnSiはウエル層
と電気的に導通する。ここでｎ形層の電極の下部は元の
ままの層が残されているので共鳴トンネリングダイオー
ドとしての動作には影響がない。
＜実施例＞ 以下，図面に従い本発明を説明する。第１図は本発明
の３端子RTDの一実施例を示すもので第３図と同一要素
には同一符号を付している。
の３端子RTDの一実施例を示すもので第３図と同一要素
には同一符号を付している。
はじめに３端子RTDの作製方法について要部を説明す
る。
る。
ａ）各層を積層し第１電極を形成するまでは従来と同様
に作製する。
に作製する。
ｂ）次に第１電極７の部分を残してn+InGaAs層とｎ−In
GaAs層の大部分（例えば3000〜3800Å程度）をエッチン
グにて除去する。
GaAs層の大部分（例えば3000〜3800Å程度）をエッチン
グにて除去する。
ｃ）次に第１電極７を含むｎ−InGaAs層上にCVD法など
の手段によりSiO2を形成し異方性エッチングを用いてサ
イドウォール10を形成するとともにｎ−InGaAs層上のSi
O2を除去する（このサイドウォールは第１電極７と制御
電極11との距離を狭め共鳴バリア部の横方向の抵抗を低
減するために制御電極を第１電極に対してセルフアライ
ンで形成するためのものである）。
の手段によりSiO2を形成し異方性エッチングを用いてサ
イドウォール10を形成するとともにｎ−InGaAs層上のSi
O2を除去する（このサイドウォールは第１電極７と制御
電極11との距離を狭め共鳴バリア部の横方向の抵抗を低
減するために制御電極を第１電極に対してセルフアライ
ンで形成するためのものである）。
ｄ）次に蒸着やスパッタ等によりZnSiを300Å程度形成
し，この上にWSiを1000Å程度形成し，さらにこの上にA
uを1000Å程度付着させて制御電極11を形成する。
し，この上にWSiを1000Å程度形成し，さらにこの上にA
uを1000Å程度付着させて制御電極11を形成する。
ｅ）次に基板を400〜500℃程度で１分程度アニールする
とZnが1000Å程度の深さに拡散しウエル層4bを含んで斜
め点線で示すｐ領域12を形成する。この場合ｐ領域の横
（矢印Ｘ）方向への拡散はサイドウォール10により阻止
される。そしてこのｐ領域は第１電極７の下部に積層さ
れた各ｎ層とは電気的には絶縁される。なお，このとき
Znの拡散により拡散領域では超格子構造が破壊されるの
でAlAs層は大きな抵抗とはならない。また，この拡散は
300℃以下の温度ではほとんど進行しないので，その後
のプロセスで拡散がさらに進行することはない。
とZnが1000Å程度の深さに拡散しウエル層4bを含んで斜
め点線で示すｐ領域12を形成する。この場合ｐ領域の横
（矢印Ｘ）方向への拡散はサイドウォール10により阻止
される。そしてこのｐ領域は第１電極７の下部に積層さ
れた各ｎ層とは電気的には絶縁される。なお，このとき
Znの拡散により拡散領域では超格子構造が破壊されるの
でAlAs層は大きな抵抗とはならない。また，この拡散は
300℃以下の温度ではほとんど進行しないので，その後
のプロセスで拡散がさらに進行することはない。
ｆ）その後は従来と同様に第２電極８を形成する。
上記構成において，第２電極８をコモンとし第１電極
に直流電圧を印加するとともに制御電極11にも電圧を印
加し，その電圧を変化させれば特性の可変なRTDを得る
ことができる。
に直流電圧を印加するとともに制御電極11にも電圧を印
加し，その電圧を変化させれば特性の可変なRTDを得る
ことができる。
なお，本実施例においてはウエル層4bをｐ形InGaAsと
して説明したが，このInGaAsは比較的抵抗が高いのでウ
エル層をInAsとし,p形となるMgやBeを５×1018/cm程度
の濃度にドープしてもよい（InAsはこの濃度では半導体
から金属へ変化するので横方向の抵抗が激減する）。こ
の場合ウエル層のエネルギーバンドは第２図に示すよう
なものとなる。即ち，ホールはInAsのポテンシャルの中
に閉じこめられてしみだしてこないためホールが関与し
た電流の漏れを防止することができる。
して説明したが，このInGaAsは比較的抵抗が高いのでウ
エル層をInAsとし,p形となるMgやBeを５×1018/cm程度
の濃度にドープしてもよい（InAsはこの濃度では半導体
から金属へ変化するので横方向の抵抗が激減する）。こ
の場合ウエル層のエネルギーバンドは第２図に示すよう
なものとなる。即ち，ホールはInAsのポテンシャルの中
に閉じこめられてしみだしてこないためホールが関与し
た電流の漏れを防止することができる。
また，本実施例においてはInP基板の上にInGaAsを積
層し共鳴バリアのポテンシャルバリアをAlAsで形成した
例について図示したが,GaAs基板上にAlGaAs層を積層
し，共鳴バリアのホテンシャルバリアをGaAsまたはAlGa
Asで形成したものであっても良い。
層し共鳴バリアのポテンシャルバリアをAlAsで形成した
例について図示したが,GaAs基板上にAlGaAs層を積層
し，共鳴バリアのホテンシャルバリアをGaAsまたはAlGa
Asで形成したものであっても良い。
また，各層の厚さは図示した数値に限定するものでは
なく必要に応じて変更可能である。
なく必要に応じて変更可能である。
＜発明の効果＞ 以上実施例とともに具体的に説明した様に本発明によ
れば、制御電極となる部分に対し深さ方向に上部ｎ＋層
及び上部ｎ層の一部を含む層を除去して上部ｎ層を露出
させ、第１電極層を含む側壁にサイドウォールを形成
し、露出させた上部ｎ＋層にZnSiを形成して熱処理を行
って第１電極の下部を除く下部ｎ層に達する深さまでを
ｐ領域としたので、 ｎ＋層とｐ層との絶縁耐圧を向上させることができ、
量子井戸部の横方向の抵抗を低減し、特性の可変なRTD
を実現することができる。
れば、制御電極となる部分に対し深さ方向に上部ｎ＋層
及び上部ｎ層の一部を含む層を除去して上部ｎ層を露出
させ、第１電極層を含む側壁にサイドウォールを形成
し、露出させた上部ｎ＋層にZnSiを形成して熱処理を行
って第１電極の下部を除く下部ｎ層に達する深さまでを
ｐ領域としたので、 ｎ＋層とｐ層との絶縁耐圧を向上させることができ、
量子井戸部の横方向の抵抗を低減し、特性の可変なRTD
を実現することができる。
第１図は本発明の一実施例を説明するための断面図，第
２図は共鳴バリアのポテンシャルバリアの状態を示す
図，第３図は従来のRTDの一例を示す図，第４図〜第６
図はウエルの状態によるＩ−Ｖ特性を示す図である。 １……基板,2,6……n+InGaAs層,3,5……ｎ−InGaAs層,4
……共鳴バリア,4a……AlAs層,4b……ウエル（ｐ形InGa
As層）７……第１電極,8……第２電極,11……制御電
極。
２図は共鳴バリアのポテンシャルバリアの状態を示す
図，第３図は従来のRTDの一例を示す図，第４図〜第６
図はウエルの状態によるＩ−Ｖ特性を示す図である。 １……基板,2,6……n+InGaAs層,3,5……ｎ−InGaAs層,4
……共鳴バリア,4a……AlAs層,4b……ウエル（ｐ形InGa
As層）７……第１電極,8……第２電極,11……制御電
極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡 貞治 東京都武蔵野市中町２丁目９番32号 横 河電機株式会社内 (72)発明者 三浦 明 東京都武蔵野市中町２丁目９番32号 横 河電機株式会社内 審査官 小川 将之 (56)参考文献 特開 昭61−54665（ＪＰ，Ａ) 特開 平１−262662（ＪＰ，Ａ) 特開 昭63−217819（ＪＰ，Ａ) 特開 昭63−280454（ＪＰ，Ａ) 特開 昭63−261751（ＪＰ，Ａ) 特開 昭63−33866（ＪＰ，Ａ) 特開 昭63−140570（ＪＰ，Ａ) 特開 昭58−48916（ＪＰ，Ａ) 特公 昭48−38087（ＪＰ，Ｂ１) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/68 - 29/737 H01L 29/66 H01L 29/88
Claims (1)
- 【請求項１】基板上に第２電極が設けられる下部ｎ＋
層、下部ｎ層、量子井戸形成層、上部ｎ層、上部ｎ＋層
および第１電極層が順次積層されたIII−Ｖ族共鳴トン
ネリングダイオードの製造方法において、 前記第１電極となる部分の下部を残して深さ方向に
前記上部ｎ＋層及び上部ｎ層の一部を含む層を除去して
上部ｎ層を露出させる工程と、 前記除去した部分の前記第１電極層を含む側壁にサ
イドウォールを形成する工程と、 前記露出させた上部ｎ層にZnSiを形成する工程と、 前記基板の熱処理を行って第１電極の下部を除く前
記下部ｎ層に達する深さまでをｐ領域としてこのｐ領域
に制御電極を形成する工程と、 を含むことを特徴とするIII−Ｖ族共鳴トンネリングダ
イオードの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02086434A JP3139003B2 (ja) | 1990-03-30 | 1990-03-30 | 共鳴トンネリングダイオードの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02086434A JP3139003B2 (ja) | 1990-03-30 | 1990-03-30 | 共鳴トンネリングダイオードの製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11233327A Division JP3123048B2 (ja) | 1999-08-20 | 1999-08-20 | トリガー回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03284876A JPH03284876A (ja) | 1991-12-16 |
| JP3139003B2 true JP3139003B2 (ja) | 2001-02-26 |
Family
ID=13886807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02086434A Expired - Fee Related JP3139003B2 (ja) | 1990-03-30 | 1990-03-30 | 共鳴トンネリングダイオードの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3139003B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5399879A (en) * | 1993-02-05 | 1995-03-21 | National Research Council Of Canada | Long wavelength IR photo-induced switching of a resonant tunnelling diode using the intersubband transition |
| JPH06260493A (ja) * | 1993-03-05 | 1994-09-16 | Mitsubishi Electric Corp | 半導体装置 |
-
1990
- 1990-03-30 JP JP02086434A patent/JP3139003B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03284876A (ja) | 1991-12-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5373191A (en) | Semiconductor device and method of producing the same | |
| EP0881690B1 (fr) | Procédé de réalisation d'un transistor bipolaire stabilisé avec éléments isolants électriques | |
| JPS61144883A (ja) | 低温トンネル・トランジスタ | |
| EP0177246A1 (en) | Heterojunction bipolar transistor and method of manufacturing the same | |
| CA1271266A (en) | Vertical ballistic transistor with isolated base contact | |
| US4837178A (en) | Method for producing a semiconductor integrated circuit having an improved isolation structure | |
| JP3087671B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP3139003B2 (ja) | 共鳴トンネリングダイオードの製造方法 | |
| JP2687897B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP3119248B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2558418B2 (ja) | 電界効果型素子とその製造方法 | |
| JPH0459786B2 (ja) | ||
| JP2701583B2 (ja) | トンネルトランジスタ及びその製造方法 | |
| JPH0337735B2 (ja) | ||
| JP2611474B2 (ja) | 化合物半導体装置の製造方法 | |
| JPH0422344B2 (ja) | ||
| JP2002076515A (ja) | 半導体レーザ装置及びその製造方法 | |
| JP2844995B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP2583793B2 (ja) | 半導体基板 | |
| JP3222556B2 (ja) | 電極形成方法 | |
| JP2000340581A (ja) | 半導体装置およびその製造方法 | |
| JP2001111095A (ja) | ヘテロ接合バイポーラトランジスタ集積化受光回路及びその製造方法 | |
| JPH0618273B2 (ja) | ショットキバリア半導体装置 | |
| JPH05235047A (ja) | 電界効果トランジスタの製造方法 | |
| KR950001165B1 (ko) | 화합물 반도체소자 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071215 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081215 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091215 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |