JP2844995B2 - 電界効果型トランジスタ及びその製造方法 - Google Patents
電界効果型トランジスタ及びその製造方法Info
- Publication number
- JP2844995B2 JP2844995B2 JP3298667A JP29866791A JP2844995B2 JP 2844995 B2 JP2844995 B2 JP 2844995B2 JP 3298667 A JP3298667 A JP 3298667A JP 29866791 A JP29866791 A JP 29866791A JP 2844995 B2 JP2844995 B2 JP 2844995B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor layer
- layer
- gate electrode
- channel
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、特性変動が大幅に抑制
された高性能な電界効果型トランジスタ（ＦＥＴ）及び
その製造方法に関するものである。
された高性能な電界効果型トランジスタ（ＦＥＴ）及び
その製造方法に関するものである。
【０００２】
【従来の技術】ＧａＡｓなどのIII −Ｖ族化合物半導体
ＦＥＴを用いた高周波素子及び高速かつ低消費電力ＬＳ
Ｉの研究開発が盛んに行われている。中でも素子サイズ
の縮小、寄生抵抗や容量の低減及び素子の高信頼性維持
は、今後の素子の高性能化を図る上で益々重要となって
くる。
ＦＥＴを用いた高周波素子及び高速かつ低消費電力ＬＳ
Ｉの研究開発が盛んに行われている。中でも素子サイズ
の縮小、寄生抵抗や容量の低減及び素子の高信頼性維持
は、今後の素子の高性能化を図る上で益々重要となって
くる。
【０００３】従来技術においては、ゲート抵抗を下げる
場合、多層フォトレジスト膜を用いたＴ型ゲート電極形
成法等が用いられていた。
場合、多層フォトレジスト膜を用いたＴ型ゲート電極形
成法等が用いられていた。
【０００４】
【発明が解決しようとする課題】しかしながら、この従
来方法では、リフトオフ法を用いてゲート金属を形成す
るため、十分なアスペクト比がとれず低抵抗減も不十分
であった。また、耐熱性の金属を形成するのが困難なた
め、金属半導体界面の熱的不安定性を生じさせていた。
更に、Ｔ型ゲート電極を支持するものがないため、機械
的強度に脆く、素子の歩留りを落とす原因になってい
た。また、オーミック電極とゲート電極間の表面をＳｉ
Ｏ2 やＳｉＮ膜等で保護するため、ＧａＡｓ層の半導体
との界面に多くの界面準位を含んでおり、素子特性の変
動を引き起こす大きな要因になっていた。
来方法では、リフトオフ法を用いてゲート金属を形成す
るため、十分なアスペクト比がとれず低抵抗減も不十分
であった。また、耐熱性の金属を形成するのが困難なた
め、金属半導体界面の熱的不安定性を生じさせていた。
更に、Ｔ型ゲート電極を支持するものがないため、機械
的強度に脆く、素子の歩留りを落とす原因になってい
た。また、オーミック電極とゲート電極間の表面をＳｉ
Ｏ2 やＳｉＮ膜等で保護するため、ＧａＡｓ層の半導体
との界面に多くの界面準位を含んでおり、素子特性の変
動を引き起こす大きな要因になっていた。
【０００５】本発明の目的は、このような従来の問題を
解決し、機械的に安定で低抵抗のゲート電極を有し、し
かも表面準位に伴う特性変動が大幅に抑制された高性能
な電界効果トランジスタとその製造方法を提供すること
にある。
解決し、機械的に安定で低抵抗のゲート電極を有し、し
かも表面準位に伴う特性変動が大幅に抑制された高性能
な電界効果トランジスタとその製造方法を提供すること
にある。
【０００６】本発明の電界効果型トランジスタは、チャ
ネル上方に設置されたゲート制御電極からオーミック電
極方向に延びるチャネル外部の領域に、前記ゲート電極
に接する低不純物濃度で高抵抗の第１の半導体層と、該
第１の半導体層に接する第１の半導体層とは異なる材料
よりなる高不純物濃度で低抵抗の第２の半導体層が設け
られ、前記第１の半導体層は前記オーミック電極とは非
接触であり、前記第２の半導体層は前記オーミック電極
と接触しかつ前記ゲート制御電極とは非接触であること
を特徴とする。
ネル上方に設置されたゲート制御電極からオーミック電
極方向に延びるチャネル外部の領域に、前記ゲート電極
に接する低不純物濃度で高抵抗の第１の半導体層と、該
第１の半導体層に接する第１の半導体層とは異なる材料
よりなる高不純物濃度で低抵抗の第２の半導体層が設け
られ、前記第１の半導体層は前記オーミック電極とは非
接触であり、前記第２の半導体層は前記オーミック電極
と接触しかつ前記ゲート制御電極とは非接触であること
を特徴とする。
【０００７】上記の本発明の電界効果型トランジスタの
製造方法は、基板上にチャネル層を形成し、この上方に
低不純物密度で高抵抗の第１の半導体層を形成する工程
と、第１の半導体層を部分的に除去し、ゲート電極用開
口部を形成する工程と、ゲート電極材料を堆積する工程
と、この開口部を含み、これより大きな面積の部分以外
のゲート電極材料を除去する工程を少なくとも含むこと
を特徴とする。
製造方法は、基板上にチャネル層を形成し、この上方に
低不純物密度で高抵抗の第１の半導体層を形成する工程
と、第１の半導体層を部分的に除去し、ゲート電極用開
口部を形成する工程と、ゲート電極材料を堆積する工程
と、この開口部を含み、これより大きな面積の部分以外
のゲート電極材料を除去する工程を少なくとも含むこと
を特徴とする。
【０００８】更に本発明の電界効果型トランジスタの製
造方法は、基板上にチャネル層を形成し、この上方に低
不純物密度で高抵抗の第１の半導体層を形成する工程
と、第１の半導体層を部分的に除去し、ゲート電極用開
口部を形成する工程と、第２の半導体層を形成する工程
と、異方性ドライエッチング法で第２の半導体層を加工
し、開口部の長さを縮小する工程と、ゲート電極材料を
堆積する工程と、この開口部を含み、これより大きな面
積の部分以外のゲート電極材料を除去する工程を少なく
とも含むことを特徴とする。
造方法は、基板上にチャネル層を形成し、この上方に低
不純物密度で高抵抗の第１の半導体層を形成する工程
と、第１の半導体層を部分的に除去し、ゲート電極用開
口部を形成する工程と、第２の半導体層を形成する工程
と、異方性ドライエッチング法で第２の半導体層を加工
し、開口部の長さを縮小する工程と、ゲート電極材料を
堆積する工程と、この開口部を含み、これより大きな面
積の部分以外のゲート電極材料を除去する工程を少なく
とも含むことを特徴とする。
【０００９】
【実施例】次に、本発明の実施例について図面を参照し
て詳細に説明する。
て詳細に説明する。
【００１０】（実施例１）図１は、第１の発明の第１の
実施例の電界効果型トランジスタの模式的構造断面図で
ある。この電界効果型トランジスタは、半絶縁性のＧａ
Ａｓ基板１と、膜厚約５００ｎｍのアンドープのＧａＡ
ｓ層２と、不純物密度が５×１０17ｃｍ-3で膜厚３０ｎ
ｍのｎ型ＧａＡｓ層３と、不純物密度が３×１０18ｃｍ
-3で膜厚３００ｎｍのｎ型ＧａＡｓ層４と、膜厚３００
ｎｍでアンドープのＡｌＧａＡｓ層６と、Ｎｉ／Ａｕ／
Ｇｅによるオーミック電極５と、Ｗによるゲート電極７
とから構成されている。
実施例の電界効果型トランジスタの模式的構造断面図で
ある。この電界効果型トランジスタは、半絶縁性のＧａ
Ａｓ基板１と、膜厚約５００ｎｍのアンドープのＧａＡ
ｓ層２と、不純物密度が５×１０17ｃｍ-3で膜厚３０ｎ
ｍのｎ型ＧａＡｓ層３と、不純物密度が３×１０18ｃｍ
-3で膜厚３００ｎｍのｎ型ＧａＡｓ層４と、膜厚３００
ｎｍでアンドープのＡｌＧａＡｓ層６と、Ｎｉ／Ａｕ／
Ｇｅによるオーミック電極５と、Ｗによるゲート電極７
とから構成されている。
【００１１】ここで、ＧａＡｓ層６は、例えば、選択エ
ピタキシャル成長法を用いて形成される。Ｔ型のゲート
電極７は、ＡｌＧａＡｓ層６及びＧａＡｓチャネル層３
とショットキー接触している。また、オーミック電極５
とゲート電極７との間のチャネル層３は、その表面を露
出することなく、界面特性の良好なＡｌＧａＡｓ層６に
よって保護されている。従って、表面準位による素子特
性の変動に関する問題は基本的に回避できる。尚、この
構造においては、入力容量の増大が懸念されるが、Ａｌ
ＧａＡｓ層６の膜厚をチャネル層３の膜厚に比べ十分に
大きくとれば、その影響は十分に小さくできる。また、
ゲート面積を大きく取れるため、ゲート長短縮に伴うゲ
ート抵抗の増大はほとんど無くすことができる。
ピタキシャル成長法を用いて形成される。Ｔ型のゲート
電極７は、ＡｌＧａＡｓ層６及びＧａＡｓチャネル層３
とショットキー接触している。また、オーミック電極５
とゲート電極７との間のチャネル層３は、その表面を露
出することなく、界面特性の良好なＡｌＧａＡｓ層６に
よって保護されている。従って、表面準位による素子特
性の変動に関する問題は基本的に回避できる。尚、この
構造においては、入力容量の増大が懸念されるが、Ａｌ
ＧａＡｓ層６の膜厚をチャネル層３の膜厚に比べ十分に
大きくとれば、その影響は十分に小さくできる。また、
ゲート面積を大きく取れるため、ゲート長短縮に伴うゲ
ート抵抗の増大はほとんど無くすことができる。
【００１２】（実施例２）図２は、第１の発明の第２の
実施例の電界効果型トランジスタの模式的構造断面図で
ある。この電界効果型トランジスタは、半絶縁性のＧａ
Ａｓ基板１と、膜厚約５００ｎｍでアンドープのＡｌＧ
ａＡｓ層２と、膜厚約１００ｎでアンドープのＧａＡｓ
層１１と、不純物密度が３×１０18ｃｍ-3で膜厚２０ｎ
ｍのｎ型ＡｌＧａＡｓ層１２と、膜厚１０ｎｍでアンド
ープのＧａＡｓ層１３と、膜厚５ｎｍでアンドープのＡ
ｌＧａＡｓ層１４と、膜厚２００ｎｍでアンドープのＧ
ａＡｓ層１５と、不純物密度が約２×１０18ｃｍ-3のｎ
型の（Ａｌ，Ｇａ）Ａｓ層１６と、Ｎｉ／Ａｕ／Ｇｅに
よるオーミック電極５と、Ｗによるゲート電極７とから
構成されている。
実施例の電界効果型トランジスタの模式的構造断面図で
ある。この電界効果型トランジスタは、半絶縁性のＧａ
Ａｓ基板１と、膜厚約５００ｎｍでアンドープのＡｌＧ
ａＡｓ層２と、膜厚約１００ｎでアンドープのＧａＡｓ
層１１と、不純物密度が３×１０18ｃｍ-3で膜厚２０ｎ
ｍのｎ型ＡｌＧａＡｓ層１２と、膜厚１０ｎｍでアンド
ープのＧａＡｓ層１３と、膜厚５ｎｍでアンドープのＡ
ｌＧａＡｓ層１４と、膜厚２００ｎｍでアンドープのＧ
ａＡｓ層１５と、不純物密度が約２×１０18ｃｍ-3のｎ
型の（Ａｌ，Ｇａ）Ａｓ層１６と、Ｎｉ／Ａｕ／Ｇｅに
よるオーミック電極５と、Ｗによるゲート電極７とから
構成されている。
【００１３】ここで、層１６は、例えば、耐熱性のＴ型
ゲート電極７をマスクにしたＳｉイオンの注入と９００
℃、５秒間の短時間熱処理技術を用いて形成される。本
実施例の構造は、ＧａＡｓ層１１とＡｌＧａＡｓ層１２
との界面に高移動度の２次元伝導電子が形成される。
尚、Ｔ型のゲート電極７は、ＡｌＧａＡｓ層１４，Ｇａ
Ａｓ層１３及び１５とショットキー接触している。ま
た、実施例１の場合と同様に、オーミック電極５とゲー
ト電極７との間は、その表面を露出することなく、Ｇａ
Ａｓ層１５によって保護されている。本実施例の構造に
おいても、実施例１の構造において述べた特徴は満足さ
れている。
ゲート電極７をマスクにしたＳｉイオンの注入と９００
℃、５秒間の短時間熱処理技術を用いて形成される。本
実施例の構造は、ＧａＡｓ層１１とＡｌＧａＡｓ層１２
との界面に高移動度の２次元伝導電子が形成される。
尚、Ｔ型のゲート電極７は、ＡｌＧａＡｓ層１４，Ｇａ
Ａｓ層１３及び１５とショットキー接触している。ま
た、実施例１の場合と同様に、オーミック電極５とゲー
ト電極７との間は、その表面を露出することなく、Ｇａ
Ａｓ層１５によって保護されている。本実施例の構造に
おいても、実施例１の構造において述べた特徴は満足さ
れている。
【００１４】（実施例３）次に、第２の発明の一実施例
について説明する。
について説明する。
【００１５】図３の（ａ）〜（ｅ）は、本発明の一実施
例の電界効果型トランジスタの主な製造工程を示す要素
工程図である。
例の電界効果型トランジスタの主な製造工程を示す要素
工程図である。
【００１６】まず図３（ａ）に示すように、半絶縁性の
ＧａＡｓ基板１上に、膜厚約５００ｎｍでアンドープの
ＧａＡｓ層２と、不純物密度が５×１０17ｃｍ-3で膜厚
３０ｎｍのｎ型ＩｎＧａＡｓ層３と、膜厚３００ｎｍで
アンドープのＧａＡｓ保護膜６とを、分子線エピタキシ
ャル（ＭＢＥ）法を用いて作製した。
ＧａＡｓ基板１上に、膜厚約５００ｎｍでアンドープの
ＧａＡｓ層２と、不純物密度が５×１０17ｃｍ-3で膜厚
３０ｎｍのｎ型ＩｎＧａＡｓ層３と、膜厚３００ｎｍで
アンドープのＧａＡｓ保護膜６とを、分子線エピタキシ
ャル（ＭＢＥ）法を用いて作製した。
【００１７】次に、図３（ｂ）に示すように、ＳｉＯ2
膜２１を堆積し、フォトレジスト（ＰＲ）膜２２でパタ
ーンニングした後、ＣＦ4 ガスを用いてＳｉＯ2 膜２２
のドライエッチングを行い、ＰＲ膜２２を除去した後、
塩素ガス２３を用いてＧａＡｓ保護膜６のドライエッチ
ングを行う。
膜２１を堆積し、フォトレジスト（ＰＲ）膜２２でパタ
ーンニングした後、ＣＦ4 ガスを用いてＳｉＯ2 膜２２
のドライエッチングを行い、ＰＲ膜２２を除去した後、
塩素ガス２３を用いてＧａＡｓ保護膜６のドライエッチ
ングを行う。
【００１８】次に、図３（ｃ）に示すように、有機金属
分子線結晶成長法（ＭＯＭＢＥ法）を用いて、選択的に
低抵抗のＧａＡｓ層４を成長する。ＧａＡｓ層４の不純
物密度は３×１０18ｃｍ-3、膜厚は３００ｎｍである。
その後、ＰＲ膜２２でパターンニングした後、再び塩素
ガス２４を用いてＧａＡｓ保護膜６のドライエッチング
を行う。塩素ガスを用いた場合、ＧａＡｓとＩｎＧａＡ
ｓのエッチング選択比は非常に大きいため、エッチング
はＩｎＧａＡｓ上で自動停止する。従って、素子特性の
均一化を図ることができる。
分子線結晶成長法（ＭＯＭＢＥ法）を用いて、選択的に
低抵抗のＧａＡｓ層４を成長する。ＧａＡｓ層４の不純
物密度は３×１０18ｃｍ-3、膜厚は３００ｎｍである。
その後、ＰＲ膜２２でパターンニングした後、再び塩素
ガス２４を用いてＧａＡｓ保護膜６のドライエッチング
を行う。塩素ガスを用いた場合、ＧａＡｓとＩｎＧａＡ
ｓのエッチング選択比は非常に大きいため、エッチング
はＩｎＧａＡｓ上で自動停止する。従って、素子特性の
均一化を図ることができる。
【００１９】次に、図３（ｄ）に示すように、ゲート電
極用金属Ｔｉ／Ｐｔ／Ａｕ７を堆積し、ＰＲ膜２２でパ
ターンニングした後、金属メッキ層２５を形成し、ゲー
ト抵抗の低減を図る。
極用金属Ｔｉ／Ｐｔ／Ａｕ７を堆積し、ＰＲ膜２２でパ
ターンニングした後、金属メッキ層２５を形成し、ゲー
ト抵抗の低減を図る。
【００２０】最後に、図３（ｅ）に示すように、ＰＲ膜
２２を除去後、反応性ドライエッチング法を用いて、Ｎ
ｉ／Ａｕ／Ｇｅによるオーミック電極５を形成し、アロ
イを行い、素子を完成させる。
２２を除去後、反応性ドライエッチング法を用いて、Ｎ
ｉ／Ａｕ／Ｇｅによるオーミック電極５を形成し、アロ
イを行い、素子を完成させる。
【００２１】この構造においても、実施例１及び２の構
造において述べた特徴は満足されている。
造において述べた特徴は満足されている。
【００２２】（実施例４）次に、第３の発明の一実施例
について説明する。
について説明する。
【００２３】図４の（ａ）〜（ｆ）は、本発明の一実施
例の電界効果型トランジスタの主な製造工程を示す要素
工程図である。
例の電界効果型トランジスタの主な製造工程を示す要素
工程図である。
【００２４】まず図４（ａ）に示すように、半絶縁性の
ＧａＡｓ基板３１上に、膜厚約５００ｎｍでアンドープ
のＧａＡｓ層３２と、不純物密度が２×１０18ｃｍ-3で
膜厚１５ｎｍのｎ型ＧａＡｓ層３３と、膜厚１０ｎｍで
アンドープのＡｌＧａＡｓ層３４と、膜厚２００ｎｍで
アンドープのＧａＡｓ保護膜３５とを、分子線エピタキ
シャル（ＭＢＥ）法を用いて作製した。
ＧａＡｓ基板３１上に、膜厚約５００ｎｍでアンドープ
のＧａＡｓ層３２と、不純物密度が２×１０18ｃｍ-3で
膜厚１５ｎｍのｎ型ＧａＡｓ層３３と、膜厚１０ｎｍで
アンドープのＡｌＧａＡｓ層３４と、膜厚２００ｎｍで
アンドープのＧａＡｓ保護膜３５とを、分子線エピタキ
シャル（ＭＢＥ）法を用いて作製した。
【００２５】次に、図４（ｂ）に示すように、ＳｉＯ2
膜２１を堆積し、フォトレジスト（ＰＲ）膜２２でパタ
ーニングした後、ＣＦ4 ガスを用いてＳｉＯ2 膜２１の
ドライエッチングを行い、ＰＲ膜２２を除去した後、Ｃ
Ｃｌ2 Ｆ2 とＨｅの混合ガスを用いてＧａＡｓ保護膜３
５のドライエッチングを行う。その後、例えばバッファ
ード弗酸を用いて、薄いＡｌＧａＡｓ３４を除去する。
膜２１を堆積し、フォトレジスト（ＰＲ）膜２２でパタ
ーニングした後、ＣＦ4 ガスを用いてＳｉＯ2 膜２１の
ドライエッチングを行い、ＰＲ膜２２を除去した後、Ｃ
Ｃｌ2 Ｆ2 とＨｅの混合ガスを用いてＧａＡｓ保護膜３
５のドライエッチングを行う。その後、例えばバッファ
ード弗酸を用いて、薄いＡｌＧａＡｓ３４を除去する。
【００２６】次に、図４（ｃ）に示すように、有機金属
分子線結晶成長法（ＭＯＭＢＥ法）を用いて、選択的に
低抵抗のｎ型ＧａＡｓ層４を成長する。ＧａＡｓ層４の
不純物密度は３×１０18ｃｍ-3、膜厚は２００ｎｍであ
る。その後、ＳｉＯ 2 膜２１を除去し、ＰＲ膜２２でパ
ターニングした後、再びＣＣｌ2 Ｆ2 とＨｅの混合ガス
を用いてＧａＡｓ保護膜６のドライエッチングを行う。
ＣＣｌ2 Ｆ2 とＨｅの混合ガスを用いた場合、ＧａＡｓ
とＡｌＧａＡｓのエッチング選択比は非常に大きいた
め、エッチングはＡｌＧａＡｓ上で自動停止する。従っ
て、素子特性の均一化を図ることができる。
分子線結晶成長法（ＭＯＭＢＥ法）を用いて、選択的に
低抵抗のｎ型ＧａＡｓ層４を成長する。ＧａＡｓ層４の
不純物密度は３×１０18ｃｍ-3、膜厚は２００ｎｍであ
る。その後、ＳｉＯ 2 膜２１を除去し、ＰＲ膜２２でパ
ターニングした後、再びＣＣｌ2 Ｆ2 とＨｅの混合ガス
を用いてＧａＡｓ保護膜６のドライエッチングを行う。
ＣＣｌ2 Ｆ2 とＨｅの混合ガスを用いた場合、ＧａＡｓ
とＡｌＧａＡｓのエッチング選択比は非常に大きいた
め、エッチングはＡｌＧａＡｓ上で自動停止する。従っ
て、素子特性の均一化を図ることができる。
【００２７】次に、図４（ｄ）に示すように、有機金属
結晶成長法（ＭＯＣＶＤ法）を用いて、アンドープのＡ
ｌＧａＡｓ層３６を成長する。その後、塩素ガス３８で
ＡｌＧａＡｓ層３６の異方性ドライエッチングを施し、
開口部の側面にのみＡｌＧａＡｓ層を残す。同時に、下
地のＡｌＧａＡｓ３４も異方性エッチングにより加工
し、ゲート電極の開口部を形成する。
結晶成長法（ＭＯＣＶＤ法）を用いて、アンドープのＡ
ｌＧａＡｓ層３６を成長する。その後、塩素ガス３８で
ＡｌＧａＡｓ層３６の異方性ドライエッチングを施し、
開口部の側面にのみＡｌＧａＡｓ層を残す。同時に、下
地のＡｌＧａＡｓ３４も異方性エッチングにより加工
し、ゲート電極の開口部を形成する。
【００２８】次に、図４（ｅ）に示すように、ゲート電
極用金属Ｔｉ／Ａｌ７を堆積する。
極用金属Ｔｉ／Ａｌ７を堆積する。
【００２９】最後に、図４（ｆ）に示すように、ＰＲ膜
でパターンニングした後、Ｎｉ／Ａｕ／Ｇｅによるオー
ミック電極５を形成し、アロイを行い、素子を完成させ
る。
でパターンニングした後、Ｎｉ／Ａｕ／Ｇｅによるオー
ミック電極５を形成し、アロイを行い、素子を完成させ
る。
【００３０】尚、この構造においても、実施例１及び２
の構造において述べた特徴は満足されている。
の構造において述べた特徴は満足されている。
【００３１】本発明では、光学露光法を用いた場合のサ
イズ縮小の限界を破り、更にゲート長を短縮できるた
め、素子の微細化及び高性能化に有利となる。尚、本発
明の原理は、ここで述べた以外の材料を用いても実現で
きることは明らかである。
イズ縮小の限界を破り、更にゲート長を短縮できるた
め、素子の微細化及び高性能化に有利となる。尚、本発
明の原理は、ここで述べた以外の材料を用いても実現で
きることは明らかである。
【００３２】
【発明の効果】以上説明したように本発明の電界効果ト
ランジスタ及びその製造方法は、寄生ゲート抵抗の低減
及びゲート長の短縮が可能なため、素子の性能を大幅に
向上できる効果を有している。しかも、ゲート電極の機
械的強度の向上が図れるため、素子の製造歩留り向上及
び低価格化を実現できる。更に、表面に界面特性の優れ
た半導体層を有するため、素子特性変動も大幅に低減で
き、素子の信頼性にも優れている。
ランジスタ及びその製造方法は、寄生ゲート抵抗の低減
及びゲート長の短縮が可能なため、素子の性能を大幅に
向上できる効果を有している。しかも、ゲート電極の機
械的強度の向上が図れるため、素子の製造歩留り向上及
び低価格化を実現できる。更に、表面に界面特性の優れ
た半導体層を有するため、素子特性変動も大幅に低減で
き、素子の信頼性にも優れている。
【図１】第１の発明の第１の実施例の電界効果型トラン
ジスタの模式的構造断面図である。
ジスタの模式的構造断面図である。
【図２】第１の発明の第２の実施例の電界効果型トラン
ジスタの模式的構造断面図である。
ジスタの模式的構造断面図である。
【図３】第２の発明の一実施例の電界効果型トランジス
タの主な製造工程を示す要素工程図である。
タの主な製造工程を示す要素工程図である。
【図４】第３の発明の一実施例の電界効果型トランジス
タの主な製造工程を示す要素工程図である。
タの主な製造工程を示す要素工程図である。
１，３１ 基板 ２，３２ バッファ層 ３，３３ チャネル層 ４，１６ 低抵抗層 ５ オーミック電極 ６，１５，３５ 低不純物密度の半導体層 ７ ゲート電極 １１ 高純度半導体層 １２ 高不純物密度の半導体層 １３ 表面保護用半導体層 １４，３４ エッチング停止層 ２１ 絶縁膜 ２２ フォトレジスト ２３，２４，３７，３８ エッチングガス ２５ 金メッキ層 ３６ 側壁形成用半導体層
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H01L 21/337 - 21/338 H01L 27/095 - 27/098 H01L 29/775 - 29/778 H01L 29/80 - 29/812 H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/51 H01L 29/872
Claims (3)
- 【請求項１】チャネル上方に設置されたゲート制御電極
からオーミック電極方向に延びるチャネル外部の領域
に、前記ゲート電極に接する低不純物濃度で高抵抗の第
１の半導体層と、該第１の半導体層に接する第１の半導
体層とは異なる材料よりなる高不純物濃度で低抵抗の第
２の半導体層が設けられ、前記第１の半導体層は前記オ
ーミック電極とは非接触であり、前記第２の半導体層は
前記オーミック電極と接触しかつ前記ゲート制御電極と
は非接触であることを特徴とする電界効果型トランジス
タ。 - 【請求項２】チャネル上方に設置されたゲート制御電極
からオーミック電極方向に延びるチャネル外部の領域
に、前記ゲート電極に接する低不純物濃度で高抵抗の第
１の半導体層と、該第１の半導体層に接する第１の半導
体層とは異なる材料よりなる高不純物濃度で低抵抗の第
２の半導体層が設けられ、前記第１の半導体層は前記オ
ーミック電極とは非接触であり、前記第２の半導体層は
前記オーミック電極と接触しかつ前記ゲート制御電極と
は非接触であることを特徴とする電界効果型トランジス
タの製造方法において、 基板上にチャネル層を形成し、この上方に低不純物密度
で高抵抗の第１の半導体層を形成する工程と、 第１の半導体層を部分的に除去し、ゲート電極用開口部
を形成する工程と、 ゲート電極材料を堆積する工程と、 この開口部を含み、これより大きな面積の部分以外のゲ
ート電極材料を除去する工程を少なくとも含むことを特
徴とする電界効果型トランジスタの製造方法。 - 【請求項３】基板上にチャネル層を形成し、この上方に
低不純物密度で高抵抗の第１の半導体層を形成する工程
と、 第１の半導体層を部分的に除去し、ゲート電極用開口部
を形成する工程と、 第２の半導体層を形成する工程と、 異方性ドライエッチング法で第２の半導体層を加工し、
開口部の長さを縮小する工程と、 ゲート電極材料を堆積する工程と、 この開口部を含み、これより大きな面積の部分以外のゲ
ート電極材料を除去する工程を少なくとも含むことを特
徴とする電界効果型トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3298667A JP2844995B2 (ja) | 1991-11-14 | 1991-11-14 | 電界効果型トランジスタ及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3298667A JP2844995B2 (ja) | 1991-11-14 | 1991-11-14 | 電界効果型トランジスタ及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05136177A JPH05136177A (ja) | 1993-06-01 |
| JP2844995B2 true JP2844995B2 (ja) | 1999-01-13 |
Family
ID=17862712
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3298667A Expired - Fee Related JP2844995B2 (ja) | 1991-11-14 | 1991-11-14 | 電界効果型トランジスタ及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2844995B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7821030B2 (en) | 2005-03-02 | 2010-10-26 | Panasonic Corporation | Semiconductor device and method for manufacturing the same |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5961037A (ja) * | 1982-09-29 | 1984-04-07 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH0499333A (ja) * | 1990-08-18 | 1992-03-31 | Mitsubishi Electric Corp | 電界効果トランジスタ及びその製造方法 |
-
1991
- 1991-11-14 JP JP3298667A patent/JP2844995B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05136177A (ja) | 1993-06-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06267991A (ja) | 半導体装置およびその製造方法 | |
| JP3377022B2 (ja) | ヘテロ接合型電界効果トランジスタの製造方法 | |
| JPH06342811A (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP2687897B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP3119248B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP2844995B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP2558418B2 (ja) | 電界効果型素子とその製造方法 | |
| US4784967A (en) | Method for fabricating a field-effect transistor with a self-aligned gate | |
| JP2844994B2 (ja) | 電界効果型トランジスタの製造方法 | |
| JP2817217B2 (ja) | 金属・半導体接合を有する半導体装置およびその製造方法 | |
| JP2002141499A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPS63161677A (ja) | 電界効果トランジスタ | |
| JP2708492B2 (ja) | 半導体装置の製造方法 | |
| JP3214425B2 (ja) | 半導体装置の製造方法 | |
| JP2910831B2 (ja) | 電界効果トランジスタ | |
| JP3330731B2 (ja) | 半導体装置及びその製造方法 | |
| JP3164150B2 (ja) | 電界効果型トランジスタの製造方法 | |
| JP3139003B2 (ja) | 共鳴トンネリングダイオードの製造方法 | |
| JPH02189978A (ja) | 細線電界効果トランジスタ及びその製造方法 | |
| EP0394590A2 (en) | Field effect transistors and method of making a field effect transistor | |
| JP3295897B2 (ja) | 半導体装置及びその製造方法 | |
| JP3120611B2 (ja) | ヘテロ接合型電界効果トランジスタ及びその製法 | |
| JP3222556B2 (ja) | 電極形成方法 | |
| JP3093495B2 (ja) | ３−５族化合物半導体電界効果トランジスタ | |
| JP3018662B2 (ja) | 電界効果トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980512 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980929 |
|
| LAPS | Cancellation because of no payment of annual fees |