JP3330731B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3330731B2 JP3330731B2 JP14434194A JP14434194A JP3330731B2 JP 3330731 B2 JP3330731 B2 JP 3330731B2 JP 14434194 A JP14434194 A JP 14434194A JP 14434194 A JP14434194 A JP 14434194A JP 3330731 B2 JP3330731 B2 JP 3330731B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- ohmic contact
- semiconductor
- supply
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置及びその製
造方法、特に高電子移動度トランジスタ（以下、ＨＥＭ
Ｔと言う。）や金属・半導体電界効果トランジスタ（以
下、ＭＥＳＦＥＴと言う。）に代表される化合物半導体
トランジスタ及びその製造方法に関する。
造方法、特に高電子移動度トランジスタ（以下、ＨＥＭ
Ｔと言う。）や金属・半導体電界効果トランジスタ（以
下、ＭＥＳＦＥＴと言う。）に代表される化合物半導体
トランジスタ及びその製造方法に関する。
【０００２】
【従来の技術】図１（ａ）にＨＥＭＴの断面図を示す。
ＧａＡｓまたはＩｎＰを主成分とする半導体基板１上に
ＡｌＧａＡｓまたはＩｎＡｌＡｓよりなるバッファ層２
とＩｎＧａＡｓよりなる電子走行層３とｎ型ＩｎＧａＰ
またはｎ型ＡｌＧａＡｓまたはｎ型ＩｎＡｌＡｓよりな
る電子供給層４とｎ型ＧａＡｓまたはｎ型ＩｎＧａＡｓ
よりなるキャップ層５とｎ型ＩｎＧａＡｓよりなるオー
ミックコンタクト層６とが順次積層形成され、キャップ
層５とオーミックコンタクト層６とが一部領域から除去
されて凹部９が形成され、凹部９に露出する電子供給層
４上にゲート電極７が形成され、オーミックコンタクト
層６上にオーミック電極８が形成されている。
ＧａＡｓまたはＩｎＰを主成分とする半導体基板１上に
ＡｌＧａＡｓまたはＩｎＡｌＡｓよりなるバッファ層２
とＩｎＧａＡｓよりなる電子走行層３とｎ型ＩｎＧａＰ
またはｎ型ＡｌＧａＡｓまたはｎ型ＩｎＡｌＡｓよりな
る電子供給層４とｎ型ＧａＡｓまたはｎ型ＩｎＧａＡｓ
よりなるキャップ層５とｎ型ＩｎＧａＡｓよりなるオー
ミックコンタクト層６とが順次積層形成され、キャップ
層５とオーミックコンタクト層６とが一部領域から除去
されて凹部９が形成され、凹部９に露出する電子供給層
４上にゲート電極７が形成され、オーミックコンタクト
層６上にオーミック電極８が形成されている。
【０００３】図１（ｂ）にＭＥＳＦＥＴの断面図を示
す。ＧａＡｓを主成分とする半導体基板１上にＡｌＧａ
Ａｓからなるバッファ層２とｎ型ＧａＡｓよりなる電子
走行層３とｎ型ＧａＡｓよりなるキャップ層５とｎ型Ｉ
ｎＧａＡｓよりなるオーミックコンタクト層６とが順次
積層形成され、キャップ層５とオーミックコンタクト層
６とが一部領域から除去されて凹部９が形成され、凹部
９に露出する電子走行層３上にゲート電極７が形成さ
れ、オーミックコンタクト層６上にオーミック電極８が
形成されている。
す。ＧａＡｓを主成分とする半導体基板１上にＡｌＧａ
Ａｓからなるバッファ層２とｎ型ＧａＡｓよりなる電子
走行層３とｎ型ＧａＡｓよりなるキャップ層５とｎ型Ｉ
ｎＧａＡｓよりなるオーミックコンタクト層６とが順次
積層形成され、キャップ層５とオーミックコンタクト層
６とが一部領域から除去されて凹部９が形成され、凹部
９に露出する電子走行層３上にゲート電極７が形成さ
れ、オーミックコンタクト層６上にオーミック電極８が
形成されている。
【０００４】化合物半導体トランジスタの高集積化・高
性能化のためには、高信頼性・高耐熱・低抵抗という特
徴を有するノンアロイオーミック電極の採用が必要であ
る。ノンアロイオーミック電極を形成するためには、キ
ャップ層５からオーミック電極８までの間で電子に対す
る障壁を小さくするために、キャップ層５の上にオーミ
ックコンタクト層６を積層しなければならない。通常、
このオーミックコンタクト層６はキャップ層５に接する
側のグレーディッドＩｎＧａＡｓ層とオーミック電極８
に接する側のＩｎZ Ｇａ1-Z Ａｓ層（但し、Ｚ≧０．
５）の２層からなり、グレーディッドＩｎＧａＡｓ層の
Ｉｎ成分はキャップ層５のＩｎ組成からＩｎZ Ｇａ1-Z
Ａｓ層のＩｎ組成Ｚまでなだらかに変化している。
性能化のためには、高信頼性・高耐熱・低抵抗という特
徴を有するノンアロイオーミック電極の採用が必要であ
る。ノンアロイオーミック電極を形成するためには、キ
ャップ層５からオーミック電極８までの間で電子に対す
る障壁を小さくするために、キャップ層５の上にオーミ
ックコンタクト層６を積層しなければならない。通常、
このオーミックコンタクト層６はキャップ層５に接する
側のグレーディッドＩｎＧａＡｓ層とオーミック電極８
に接する側のＩｎZ Ｇａ1-Z Ａｓ層（但し、Ｚ≧０．
５）の２層からなり、グレーディッドＩｎＧａＡｓ層の
Ｉｎ成分はキャップ層５のＩｎ組成からＩｎZ Ｇａ1-Z
Ａｓ層のＩｎ組成Ｚまでなだらかに変化している。
【０００５】
【発明が解決しようとする課題】グレーディッドＩｎＧ
ａＡｓ層とＩｎZ Ｇａ1-Z Ａｓ層とからなるオーミック
コンタクト層６とＧａＡｓまたはＩｎＰからなる半導体
基板との格子定数差が大きいため、オーミックコンタク
ト層６の表面の凹凸が大きくなる。
ａＡｓ層とＩｎZ Ｇａ1-Z Ａｓ層とからなるオーミック
コンタクト層６とＧａＡｓまたはＩｎＰからなる半導体
基板との格子定数差が大きいため、オーミックコンタク
ト層６の表面の凹凸が大きくなる。
【０００６】オーミックコンタクト層６の成長温度を低
くすれば表面凹凸が小さくなることが知られている。し
かし、ノンアロイオーミック電極の長所の一つである高
耐熱性を保つためには、トランジスタ製造プロセスにお
いてオーミックコンタクト層６の成長後に実施される最
高熱処理温度よりもオーミックコンタクト層６の成長温
度は高くなければならない。なぜならば、成長温度より
高い温度の熱処理が成長後に施されると、オーミックコ
ンタクト層のＩｎ組成及びキャリア濃度が変化し、オー
ミック特性が劣化するためである。例えば、オーミック
コンタクト層形成後にアルミニウム配線を形成する工程
がある場合には、アルミニウム配線形成工程の熱処理温
度は４００〜４５０℃であるから、オーミックコンタク
ト層６の成長温度を４５０℃以下にすることはできない
ことになる。このような制約から、成長温度を低くして
オーミックコンタクト層６の表面凹凸を小さくすること
には限界がある。オーミックコンタクト層６はキャップ
層５からオーミック電極８までの間で電子に対する障壁
をなくすために設けられているが、表面凹凸が大きい
と、オーミック電極の下のすべての領域においてオーミ
ックコンタクト層の組成が一様になだらかに変化しなく
なるため、電子に対する障壁をなくすことができなくな
り、良好なオーミック特性が得られなくなる。
くすれば表面凹凸が小さくなることが知られている。し
かし、ノンアロイオーミック電極の長所の一つである高
耐熱性を保つためには、トランジスタ製造プロセスにお
いてオーミックコンタクト層６の成長後に実施される最
高熱処理温度よりもオーミックコンタクト層６の成長温
度は高くなければならない。なぜならば、成長温度より
高い温度の熱処理が成長後に施されると、オーミックコ
ンタクト層のＩｎ組成及びキャリア濃度が変化し、オー
ミック特性が劣化するためである。例えば、オーミック
コンタクト層形成後にアルミニウム配線を形成する工程
がある場合には、アルミニウム配線形成工程の熱処理温
度は４００〜４５０℃であるから、オーミックコンタク
ト層６の成長温度を４５０℃以下にすることはできない
ことになる。このような制約から、成長温度を低くして
オーミックコンタクト層６の表面凹凸を小さくすること
には限界がある。オーミックコンタクト層６はキャップ
層５からオーミック電極８までの間で電子に対する障壁
をなくすために設けられているが、表面凹凸が大きい
と、オーミック電極の下のすべての領域においてオーミ
ックコンタクト層の組成が一様になだらかに変化しなく
なるため、電子に対する障壁をなくすことができなくな
り、良好なオーミック特性が得られなくなる。
【０００７】一方、ＩｎＧａＡｓオーミックコンタクト
層６のうち、グレーディッドＩｎＧａＡｓ層の膜厚を増
加させれば、表面凹凸が小さくなることが報告されてい
る（N. Hara 他、20th International Symposium on Ga
As and Related Compounds,1993）。このことから、現
状においてはＩｎＧａＡｓオーミックコンタクト層６全
体の膜厚を１００ｎｍ程度にすることが多い。
層６のうち、グレーディッドＩｎＧａＡｓ層の膜厚を増
加させれば、表面凹凸が小さくなることが報告されてい
る（N. Hara 他、20th International Symposium on Ga
As and Related Compounds,1993）。このことから、現
状においてはＩｎＧａＡｓオーミックコンタクト層６全
体の膜厚を１００ｎｍ程度にすることが多い。
【０００８】しかし、ＩｎＧａＡｓオーミックコンタク
ト層６全体の膜厚を厚くすると、以下に示すように新た
な問題が発生する。すなわち、ゲート電極７を形成する
ためにオーミックコンタクト層６とキャップ層５とをエ
ッチングして凹部９を形成するが、その時の被エッチン
グ膜厚が厚くなることである。凹部形成領域の被エッチ
ング膜を完全にエッチング除去するためには、被エッチ
ング膜の膜厚に対応したオーバーエッチングが必要とな
るので、被エッチング膜の膜厚が厚くなるとオーバーエ
ッチング量は比例して増加する。オーバーエッチング量
が多くなれば、電子供給層４または電子走行層３に加わ
る損傷も当然大きくなる。これを避けるには、オーミッ
クコンタクト層６とキャップ層５との合計膜厚を薄くし
て被エッチング膜厚を薄くする必要がある。前記二つの
層のうちキャップ層５の膜厚を薄くすると、電極金属と
の間でエネルギー障壁の小さいオーミックコンタクト層
６とゲート電極７とがゲート電極７の下部領域において
接触する可能性が生じる。万一接触が生じるとゲートリ
ーク電流が増大し、正常なトランジスタ動作をしなくな
る。したがって、電子供給層４または電子走行層３に加
わる損傷を小さくするためには、キャップ層５ではなく
オーミックコンタクト層６の膜厚を薄くすることが必要
になる。
ト層６全体の膜厚を厚くすると、以下に示すように新た
な問題が発生する。すなわち、ゲート電極７を形成する
ためにオーミックコンタクト層６とキャップ層５とをエ
ッチングして凹部９を形成するが、その時の被エッチン
グ膜厚が厚くなることである。凹部形成領域の被エッチ
ング膜を完全にエッチング除去するためには、被エッチ
ング膜の膜厚に対応したオーバーエッチングが必要とな
るので、被エッチング膜の膜厚が厚くなるとオーバーエ
ッチング量は比例して増加する。オーバーエッチング量
が多くなれば、電子供給層４または電子走行層３に加わ
る損傷も当然大きくなる。これを避けるには、オーミッ
クコンタクト層６とキャップ層５との合計膜厚を薄くし
て被エッチング膜厚を薄くする必要がある。前記二つの
層のうちキャップ層５の膜厚を薄くすると、電極金属と
の間でエネルギー障壁の小さいオーミックコンタクト層
６とゲート電極７とがゲート電極７の下部領域において
接触する可能性が生じる。万一接触が生じるとゲートリ
ーク電流が増大し、正常なトランジスタ動作をしなくな
る。したがって、電子供給層４または電子走行層３に加
わる損傷を小さくするためには、キャップ層５ではなく
オーミックコンタクト層６の膜厚を薄くすることが必要
になる。
【０００９】このように、トランジスタ製造プロセスに
おいて電子供給層４または電子走行層３に加わる損傷を
小さくするためには、オーミックコンタクト層６の膜厚
を薄くすることが必要であり、他方オーミックコンタク
ト層６の表面凹凸を小さくするためにはオーミックコン
タクト層６の膜厚を厚くすることが必要であるというよ
うに二律背反の要求が発生する。
おいて電子供給層４または電子走行層３に加わる損傷を
小さくするためには、オーミックコンタクト層６の膜厚
を薄くすることが必要であり、他方オーミックコンタク
ト層６の表面凹凸を小さくするためにはオーミックコン
タクト層６の膜厚を厚くすることが必要であるというよ
うに二律背反の要求が発生する。
【００１０】本発明の目的は、この問題を解消すること
にあり、オーミックコンタクト層の膜厚を薄くすること
によって製造プロセス中に電子供給層または電子走行層
に加わる損傷が少なくなって良好な動作特性を有し、ま
たオーミックコンタクト層の表面凹凸が小さくて良好な
オーミック特性を有する化合物半導体トランジスタとそ
の製造方法とを提供することにある。
にあり、オーミックコンタクト層の膜厚を薄くすること
によって製造プロセス中に電子供給層または電子走行層
に加わる損傷が少なくなって良好な動作特性を有し、ま
たオーミックコンタクト層の表面凹凸が小さくて良好な
オーミック特性を有する化合物半導体トランジスタとそ
の製造方法とを提供することにある。
【００１１】
【課題を解決するための手段】上記の目的のうち半導体
装置は、下記いずれの手段によっても達成される。
装置は、下記いずれの手段によっても達成される。
【００１２】第１の手段（ＨＥＭＴの場合）は、半導体
基板（１）上に、少なくとも、二元または三元３・５族
半導体よりなる電子走行層（３）と不純物を含む三元３
・５族半導体よりなる電子供給層（４）と不純物を含む
二元または三元３・５族半導体よりなるキャップ層
（５）と不純物を含む三元３・５族半導体よりなるオー
ミックコンタクト層（６）とが順次積層形成され、前記
のキャップ層（５）と前記のオーミックコンタクト層
（６）とが一部領域から除去されて凹部（９）が形成さ
れ、この凹部（９）に露出している前記の電子供給層
（４）上にゲート電極（８）が形成され、前記のオーミ
ックコンタクト層（６）のそれぞれの上にソース電極と
ドレイン電極とがそれぞれ形成されている半導体装置に
おいて、前記のオーミックコンタクト層（６）は、前記
のキャップ層（５）が形成された後、５族元素の供給が
一旦停止されるとゝもに基板温度が低下され、その後、
再び、５族元素の供給が開始されて形成され、不純物を
含み、３族元素の１種が漸次増加される三元のグレーデ
ッド３５族半導体の層である半導体装置である。
基板（１）上に、少なくとも、二元または三元３・５族
半導体よりなる電子走行層（３）と不純物を含む三元３
・５族半導体よりなる電子供給層（４）と不純物を含む
二元または三元３・５族半導体よりなるキャップ層
（５）と不純物を含む三元３・５族半導体よりなるオー
ミックコンタクト層（６）とが順次積層形成され、前記
のキャップ層（５）と前記のオーミックコンタクト層
（６）とが一部領域から除去されて凹部（９）が形成さ
れ、この凹部（９）に露出している前記の電子供給層
（４）上にゲート電極（８）が形成され、前記のオーミ
ックコンタクト層（６）のそれぞれの上にソース電極と
ドレイン電極とがそれぞれ形成されている半導体装置に
おいて、前記のオーミックコンタクト層（６）は、前記
のキャップ層（５）が形成された後、５族元素の供給が
一旦停止されるとゝもに基板温度が低下され、その後、
再び、５族元素の供給が開始されて形成され、不純物を
含み、３族元素の１種が漸次増加される三元のグレーデ
ッド３５族半導体の層である半導体装置である。
【００１３】第２の手段（ＭＥＳＦＥＴの場合）は、半
導体基板（１）上に、少なくとも、二元または三元３・
５族半導体よりなる電子走行層（３）と不純物を含む二
元または三元３・５族半導体よりなるキャップ層（５）
と不純物を含む三元３・５族半導体よりなるオーミック
コンタクト層（６）とが順次積層形成され、前記のキャ
ップ層（５）と前記のオーミックコンタクト層（６）と
が一部領域から除去されて凹部（９）が形成され、この
凹部（９）に露出している前記の電子供給層（４）上に
ゲート電極（８）が形成され、前記のオーミックコンタ
クト層（６）上にソース電極・ドレイン電極が形成され
てなる半導体装置において、前記のオーミックコンタク
ト層（６）は、前記のキャップ層（５）が形成された
後、５族元素の供給が一旦停止されるとゝもに基板温度
が低下され、その後、再び、５族元素の供給が開始され
て形成され、不純物を含み、３族元素の１種が漸次増加
される三元のグレーデッド３・５族半導体の層である半
導体装置である。
導体基板（１）上に、少なくとも、二元または三元３・
５族半導体よりなる電子走行層（３）と不純物を含む二
元または三元３・５族半導体よりなるキャップ層（５）
と不純物を含む三元３・５族半導体よりなるオーミック
コンタクト層（６）とが順次積層形成され、前記のキャ
ップ層（５）と前記のオーミックコンタクト層（６）と
が一部領域から除去されて凹部（９）が形成され、この
凹部（９）に露出している前記の電子供給層（４）上に
ゲート電極（８）が形成され、前記のオーミックコンタ
クト層（６）上にソース電極・ドレイン電極が形成され
てなる半導体装置において、前記のオーミックコンタク
ト層（６）は、前記のキャップ層（５）が形成された
後、５族元素の供給が一旦停止されるとゝもに基板温度
が低下され、その後、再び、５族元素の供給が開始され
て形成され、不純物を含み、３族元素の１種が漸次増加
される三元のグレーデッド３・５族半導体の層である半
導体装置である。
【００１４】ＨＥＭＴの場合、前記の半導体基板（１）
はＧａＡｓを主成分とする基板であり、前記の電子走行
層（３）はＩｎＧａＡｓよりなる層であり、前記の電子
供給層（４）はｎ型ＩｎＧａＰまたはｎ型ＡｌＧａＡｓ
よりなる層であり、前記のキャップ層（５）はｎ型Ｇａ
Ａｓよりなる層であるか、前記の半導体基板（１）はＩ
ｎＰを主成分とする基板であり、前記の電子走行層
（３）はＩｎＧａＡｓよりなる層であり、前記の電子供
給層（４）はｎ型ＩｎＡｌＡｓよりなる層であり、前記
のキャップ層（５）はｎ型ＩｎＧａＡｓよりなる層であ
り、前記のオーミックコンタクト層（６）はｎ型グレー
デッドＩｎＧａＡｓよりなる層であることが好適であ
る。 また、ＭＥＳＦＥＴの場合、前記の半導体基板
（１）はＧａＡｓを主成分とする基板であり、前記の電
子走行層（３）はｎ型ＩｎＧａＡｓよりなる層であり、
前記のキャップ層（５）はｎ型ＧａＡｓよりなる層であ
り、前記のオーミックコンタクト層（６）はｎ型グレー
デッドＩｎＧａＡｓよりなる層であることが好適であ
る。
はＧａＡｓを主成分とする基板であり、前記の電子走行
層（３）はＩｎＧａＡｓよりなる層であり、前記の電子
供給層（４）はｎ型ＩｎＧａＰまたはｎ型ＡｌＧａＡｓ
よりなる層であり、前記のキャップ層（５）はｎ型Ｇａ
Ａｓよりなる層であるか、前記の半導体基板（１）はＩ
ｎＰを主成分とする基板であり、前記の電子走行層
（３）はＩｎＧａＡｓよりなる層であり、前記の電子供
給層（４）はｎ型ＩｎＡｌＡｓよりなる層であり、前記
のキャップ層（５）はｎ型ＩｎＧａＡｓよりなる層であ
り、前記のオーミックコンタクト層（６）はｎ型グレー
デッドＩｎＧａＡｓよりなる層であることが好適であ
る。 また、ＭＥＳＦＥＴの場合、前記の半導体基板
（１）はＧａＡｓを主成分とする基板であり、前記の電
子走行層（３）はｎ型ＩｎＧａＡｓよりなる層であり、
前記のキャップ層（５）はｎ型ＧａＡｓよりなる層であ
り、前記のオーミックコンタクト層（６）はｎ型グレー
デッドＩｎＧａＡｓよりなる層であることが好適であ
る。
【００１５】ＨＥＭＴの場合もＭＥＳＦＥＴの場合も、
前記のオーミックコンタクト層（６）の膜厚は１５〜３
０ｎｍであることが好適である。
前記のオーミックコンタクト層（６）の膜厚は１５〜３
０ｎｍであることが好適である。
【００１６】本願発明に係る半導体装置を製造する方法
の特徴は、有機金属気相成長法を使用してキャップ層
（５）とオーミックコンタクト層（６）とを順次積層形
成するとき、前記のオーミックコンタクト層（６）の形
成に先立ち、５族元素の供給を一時停止することであ
り、その停止時間は３０〜９０秒であることである。
の特徴は、有機金属気相成長法を使用してキャップ層
（５）とオーミックコンタクト層（６）とを順次積層形
成するとき、前記のオーミックコンタクト層（６）の形
成に先立ち、５族元素の供給を一時停止することであ
り、その停止時間は３０〜９０秒であることである。
【００１７】
【作用】オーミックコンタクト層６を構成するグレーデ
ィッドＩｎＧａＡｓ層の膜厚を薄くすると、グレーディ
ッドＩｎＧａＡｓ層中のＩｎ組成の変化が急峻になる。
そのため、図５（ａ）に示すように、キャップ層４４上
にグレーディッドＩｎＧａＡｓ層４２を成長するときに
３次元成長が増進される。その上、３次元成長となる核
４１の発生が少ないため図に示すように大きな島に成長
する。したがってグレーディッドＩｎＧａＡｓ層４２上
にＩｎZ Ｇａ1-Z Ａｓ層４３を形成した場合の表面凹凸
は大きくなる。これに対し、キャップ層５の成長とオー
ミックコンタクト層６の成長との間でＶ族原料の供給を
一時停止すると、図５（ｂ）に示すように、キャップ層
５４の表面にＩｎＧａＡｓ層の成長の核となる欠陥５１
が数多く形成される。その結果、最初は記号５２で示す
ように３次元成長はするものの、成長核の密度が高いた
め隣接する島５２が早めに合体し、その上に形成される
ＩｎZ Ｇａ1-Z Ａｓ層５３の表面凹凸は大きくならな
い。表面凹凸の大きさは核５１相互間の距離とほゞ同じ
になる。
ィッドＩｎＧａＡｓ層の膜厚を薄くすると、グレーディ
ッドＩｎＧａＡｓ層中のＩｎ組成の変化が急峻になる。
そのため、図５（ａ）に示すように、キャップ層４４上
にグレーディッドＩｎＧａＡｓ層４２を成長するときに
３次元成長が増進される。その上、３次元成長となる核
４１の発生が少ないため図に示すように大きな島に成長
する。したがってグレーディッドＩｎＧａＡｓ層４２上
にＩｎZ Ｇａ1-Z Ａｓ層４３を形成した場合の表面凹凸
は大きくなる。これに対し、キャップ層５の成長とオー
ミックコンタクト層６の成長との間でＶ族原料の供給を
一時停止すると、図５（ｂ）に示すように、キャップ層
５４の表面にＩｎＧａＡｓ層の成長の核となる欠陥５１
が数多く形成される。その結果、最初は記号５２で示す
ように３次元成長はするものの、成長核の密度が高いた
め隣接する島５２が早めに合体し、その上に形成される
ＩｎZ Ｇａ1-Z Ａｓ層５３の表面凹凸は大きくならな
い。表面凹凸の大きさは核５１相互間の距離とほゞ同じ
になる。
【００１８】こゝでオーミックコンタクト層６の膜厚の
具体的な数値について検討すると以下のようになる。キ
ャップ層５に接する側のグレーディッドＩｎＧａＡｓ層
の膜厚が薄すぎると、Ｉｎ組成の変化が急激になるた
め、たとえ表面凹凸が小さくなっても電子に対するエネ
ルギー障壁が発生してしまう。この観点から、グレーデ
ィッドＩｎＧａＡｓ層の膜厚は１０ｎｍ以上必要とな
る。また、オーミック電極８に接する側のＩｎZ Ｇａ
1-Z Ａｓ層の膜厚を変化させてオーミック特性を評価し
た結果、ＩｎZ Ｇａ1-Z Ａｓ層の膜厚は５ｎｍ以上ない
と良好なオーミック特性が得られないことが判明した。
一方、オーミックコンタクト層６とキャップ層５との合
計膜厚は、従来のアロイオーミックコンタクト構造のト
ランジスタのキャップ層の膜厚の３０％増しまでの厚さ
であれば、ドライエッチング時に電子供給層４または電
子走行層３に発生した損傷が４５０℃、５分間の熱処理
によって回復することを確認した。したがって、キャッ
プ層５の膜厚は通常１００ｎｍであるから、オーミック
コンタクト層６全体の膜厚の上限は３０ｎｍとなる。以
上の関係から、ＩｎＧａＡｓオーミックコンタクト層６
全体の膜厚は１５〜３０ｎｍとなり、その中のグレーデ
ィッドＩｎＧａＡｓ層の膜厚は１０〜２５ｎｍとなる。
具体的な数値について検討すると以下のようになる。キ
ャップ層５に接する側のグレーディッドＩｎＧａＡｓ層
の膜厚が薄すぎると、Ｉｎ組成の変化が急激になるた
め、たとえ表面凹凸が小さくなっても電子に対するエネ
ルギー障壁が発生してしまう。この観点から、グレーデ
ィッドＩｎＧａＡｓ層の膜厚は１０ｎｍ以上必要とな
る。また、オーミック電極８に接する側のＩｎZ Ｇａ
1-Z Ａｓ層の膜厚を変化させてオーミック特性を評価し
た結果、ＩｎZ Ｇａ1-Z Ａｓ層の膜厚は５ｎｍ以上ない
と良好なオーミック特性が得られないことが判明した。
一方、オーミックコンタクト層６とキャップ層５との合
計膜厚は、従来のアロイオーミックコンタクト構造のト
ランジスタのキャップ層の膜厚の３０％増しまでの厚さ
であれば、ドライエッチング時に電子供給層４または電
子走行層３に発生した損傷が４５０℃、５分間の熱処理
によって回復することを確認した。したがって、キャッ
プ層５の膜厚は通常１００ｎｍであるから、オーミック
コンタクト層６全体の膜厚の上限は３０ｎｍとなる。以
上の関係から、ＩｎＧａＡｓオーミックコンタクト層６
全体の膜厚は１５〜３０ｎｍとなり、その中のグレーデ
ィッドＩｎＧａＡｓ層の膜厚は１０〜２５ｎｍとなる。
【００１９】次に、Ｖ族原料供給停止時間について検討
すると以下のようになる。供給停止時間が短いとＩｎＧ
ａＡｓ層成長の核となる欠陥の発生数が少なくなり、表
面凹凸を小さくすることができない。逆に供給停止時間
が長すぎると欠陥が大きくなりすぎて表面荒れが発生
し、却って表面凹凸が増大する。最適供給停止時間は成
長温度によって当然異なるが、供給停止直前の基板温度
が６００〜７００℃のときには、３０〜９０秒の停止に
よって前記のＩｎＧａＡｓオーミックコンタクト層６の
膜厚範囲（１５〜３０ｎｍ）内で表面凹凸を十分小さく
保つことが可能であることを実験的に確認した。
すると以下のようになる。供給停止時間が短いとＩｎＧ
ａＡｓ層成長の核となる欠陥の発生数が少なくなり、表
面凹凸を小さくすることができない。逆に供給停止時間
が長すぎると欠陥が大きくなりすぎて表面荒れが発生
し、却って表面凹凸が増大する。最適供給停止時間は成
長温度によって当然異なるが、供給停止直前の基板温度
が６００〜７００℃のときには、３０〜９０秒の停止に
よって前記のＩｎＧａＡｓオーミックコンタクト層６の
膜厚範囲（１５〜３０ｎｍ）内で表面凹凸を十分小さく
保つことが可能であることを実験的に確認した。
【００２０】
【実施例】以下、図面を参照して、本発明の三つの実施
例に係る化合物半導体トランジスタの製造方法について
説明する。
例に係る化合物半導体トランジスタの製造方法について
説明する。
【００２１】第１例（ＨＥＭＴの場合） 図２参照 ６５０℃の温度に加熱した半絶縁性ＧａＡｓ基板１１上
に、有機金属化学気相堆積法（以下、ＭＯＣＶＤ法と言
う。）を使用して３００ｎｍ厚のＡｌＧａＡｓバッファ
層１２ａと２００ｎｍ厚のＧａＡｓバッファ層１２ｂと
１５ｎｍ厚のＩｎ0.2 Ｇａ0.8 Ａｓ電子走行層１３と４
０ｎｍ厚のｎ型Ｉｎ0.5 Ｇａ0.5 Ｐ電子供給層（不純物
濃度１．５×１０18ｃｍ-3）１４と５０ｎｍ厚のｎ型Ｇ
ａＡｓキャップ層（不純物濃度１．０×１０18ｃｍ-3）
１５ａと５０ｎｍ厚のｎ+ 型ＧａＡｓキャップ層（不純
物濃度５．０×１０18ｃｍ-3）１５ｂとを順次積層成長
する。
に、有機金属化学気相堆積法（以下、ＭＯＣＶＤ法と言
う。）を使用して３００ｎｍ厚のＡｌＧａＡｓバッファ
層１２ａと２００ｎｍ厚のＧａＡｓバッファ層１２ｂと
１５ｎｍ厚のＩｎ0.2 Ｇａ0.8 Ａｓ電子走行層１３と４
０ｎｍ厚のｎ型Ｉｎ0.5 Ｇａ0.5 Ｐ電子供給層（不純物
濃度１．５×１０18ｃｍ-3）１４と５０ｎｍ厚のｎ型Ｇ
ａＡｓキャップ層（不純物濃度１．０×１０18ｃｍ-3）
１５ａと５０ｎｍ厚のｎ+ 型ＧａＡｓキャップ層（不純
物濃度５．０×１０18ｃｍ-3）１５ｂとを順次積層成長
する。
【００２２】次に、Ｖ族原料であるアルシンの供給を停
止するとゝもに、基板温度を下げ始める。アルシンの供
給を停止し始めてから１分後に再びアルシンの供給を開
始し、基板温度が５００℃の温度に安定した後に、１５
ｎｍ厚のｎ+ グレーディッドＩｎＧａＡｓ層（Ｉｎ組成
は０から０．５まで連続的に変化し、不純物濃度は１．
０×１０19ｃｍ-3である。）１６ａと５ｎｍ厚のＩｎ
0.5 Ｇａ0.5 Ａｓ層（不純物濃度１．０×１０19ｃ
ｍ-3）１６ｂとを積層成長する。
止するとゝもに、基板温度を下げ始める。アルシンの供
給を停止し始めてから１分後に再びアルシンの供給を開
始し、基板温度が５００℃の温度に安定した後に、１５
ｎｍ厚のｎ+ グレーディッドＩｎＧａＡｓ層（Ｉｎ組成
は０から０．５まで連続的に変化し、不純物濃度は１．
０×１０19ｃｍ-3である。）１６ａと５ｎｍ厚のＩｎ
0.5 Ｇａ0.5 Ａｓ層（不純物濃度１．０×１０19ｃ
ｍ-3）１６ｂとを積層成長する。
【００２３】次に、フォトリソグラフィー技術とドライ
エッチング技術とを使用してキャップ層１５ａ・１５ｂ
とオーミックコンタクト層１６ａ・１６ｂとを一部領域
から除去してゲート電極形成用の凹部１９を形成する。
なお、エッチングガスとしてはメタンガス１５％と水素
ガス８５％の混合ガスを使用した。
エッチング技術とを使用してキャップ層１５ａ・１５ｂ
とオーミックコンタクト層１６ａ・１６ｂとを一部領域
から除去してゲート電極形成用の凹部１９を形成する。
なお、エッチングガスとしてはメタンガス１５％と水素
ガス８５％の混合ガスを使用した。
【００２４】次に、ゲート電極形成領域とオーミック電
極形成領域とに開口を有するレジストマスクを形成し、
スパッタ法を使用してタングステンシリサイド（ＷＳ
ｉ）層を３００ｎｍ厚に堆積してリフトオフし、ＷＳｉ
からなるゲート電極１７とオーミック電極１８とを形成
する。この状態で素子動作を確認したところ、電子供給
層１４にドライエッチングによる損傷が加わらない状態
のときの値からしきい値電圧が約１５０ｍＶシフトして
いた。このシフトはドライエッチング時に電子供給層１
４に損傷が加わったためである。
極形成領域とに開口を有するレジストマスクを形成し、
スパッタ法を使用してタングステンシリサイド（ＷＳ
ｉ）層を３００ｎｍ厚に堆積してリフトオフし、ＷＳｉ
からなるゲート電極１７とオーミック電極１８とを形成
する。この状態で素子動作を確認したところ、電子供給
層１４にドライエッチングによる損傷が加わらない状態
のときの値からしきい値電圧が約１５０ｍＶシフトして
いた。このシフトはドライエッチング時に電子供給層１
４に損傷が加わったためである。
【００２５】次に、図示しないが、ゲート電極１７上と
オーミック電極１８上とに開口を有するレジストマスク
を形成し、スパッタ法を使用してアルミニウム膜を形成
してリフトオフし、アルミニウム配線を形成する。な
お、この工程中に約４５０℃の熱が加わった。配線形成
後に素子動作を確認したところ、先に発生した１５０ｍ
Ｖのしきい値電圧のシフトは元に戻った。このことは、
配線工程における熱処理によってドライエッチング時に
電子供給層１４に発生した損傷が回復したことを示して
いる。また、配線工程における熱処理によるオーミック
特性の劣化は観測されなかった。
オーミック電極１８上とに開口を有するレジストマスク
を形成し、スパッタ法を使用してアルミニウム膜を形成
してリフトオフし、アルミニウム配線を形成する。な
お、この工程中に約４５０℃の熱が加わった。配線形成
後に素子動作を確認したところ、先に発生した１５０ｍ
Ｖのしきい値電圧のシフトは元に戻った。このことは、
配線工程における熱処理によってドライエッチング時に
電子供給層１４に発生した損傷が回復したことを示して
いる。また、配線工程における熱処理によるオーミック
特性の劣化は観測されなかった。
【００２６】第２例（ＨＥＭＴの場合） 図３参照 ６５０℃の温度に加熱した半絶縁性ＩｎＰ基板２１上
に、ＭＯＣＶＤ法を使用して３００ｎｍ厚のＩｎＡｌＡ
ｓバッファ層２２と２５ｎｍ厚のＩｎ0.5 Ｇａ0. 5 Ａｓ
電子走行層２３と３０ｎｍ厚のｎ型Ｉｎ0.5 Ａｌ0.5 Ａ
ｓ電子供給層（不純物濃度２．０×１０18ｃｍ-3）２４
と５０ｎｍ厚のｎ型Ｉｎ0.5 Ｇａ0.5 Ａｓキャップ層
（不純物濃度１．０×１０18ｃｍ-3）２５ａと５０ｎｍ
厚のｎ+ Ｉｎ 0.5 Ｇａ0.5 Ａｓキャップ層（不純物濃度
５．０×１０18ｃｍ-3）２５ｂとを順次積層成長する。
に、ＭＯＣＶＤ法を使用して３００ｎｍ厚のＩｎＡｌＡ
ｓバッファ層２２と２５ｎｍ厚のＩｎ0.5 Ｇａ0. 5 Ａｓ
電子走行層２３と３０ｎｍ厚のｎ型Ｉｎ0.5 Ａｌ0.5 Ａ
ｓ電子供給層（不純物濃度２．０×１０18ｃｍ-3）２４
と５０ｎｍ厚のｎ型Ｉｎ0.5 Ｇａ0.5 Ａｓキャップ層
（不純物濃度１．０×１０18ｃｍ-3）２５ａと５０ｎｍ
厚のｎ+ Ｉｎ 0.5 Ｇａ0.5 Ａｓキャップ層（不純物濃度
５．０×１０18ｃｍ-3）２５ｂとを順次積層成長する。
【００２７】次に、Ｖ族原料であるアルシンの供給を停
止するとゝもに、基板温度を下げ始める。アルシンの供
給を停止してから１分後に再びアルシンの供給を開始
し、基板温度が５００℃の温度に安定した後に、１５ｎ
ｍ厚のｎ+ グレーディッドＩｎＧａＡｓ層（Ｉｎ組成は
０．５から１．０まで連続的に変化し、不純物濃度は
１．０×１０19ｃｍ-3である。）２６ａと５ｎｍ厚のＩ
ｎＡｓ層（不純物濃度は１．０×１０19ｃｍ-3であ
る。）２６ｂとを積層成長する。
止するとゝもに、基板温度を下げ始める。アルシンの供
給を停止してから１分後に再びアルシンの供給を開始
し、基板温度が５００℃の温度に安定した後に、１５ｎ
ｍ厚のｎ+ グレーディッドＩｎＧａＡｓ層（Ｉｎ組成は
０．５から１．０まで連続的に変化し、不純物濃度は
１．０×１０19ｃｍ-3である。）２６ａと５ｎｍ厚のＩ
ｎＡｓ層（不純物濃度は１．０×１０19ｃｍ-3であ
る。）２６ｂとを積層成長する。
【００２８】次に、フォトリソグラフィー技術とドライ
エッチング技術とを使用してキャップ層２５ａ・２５ｂ
とオーミックコンタクト層２６ａ・２６ｂとを一部領域
から除去してゲート電極形成用の凹部２９を形成する。
なお、エッチングガスとしてはメタンガス１５％と水素
ガス８５％の混合ガスを使用した。
エッチング技術とを使用してキャップ層２５ａ・２５ｂ
とオーミックコンタクト層２６ａ・２６ｂとを一部領域
から除去してゲート電極形成用の凹部２９を形成する。
なお、エッチングガスとしてはメタンガス１５％と水素
ガス８５％の混合ガスを使用した。
【００２９】次に、ゲート電極形成領域とオーミック電
極形成領域とに開口を有するレジストマスクを形成し、
スパッタ法を使用してチタン／白金（Ｔｉ／Ｐｔ）層を
３００ｎｍ厚に堆積してリフトオフし、Ｔｉ／Ｐｔから
なるゲート電極２７とオーミック電極２８とを形成す
る。この状態で素子動作を確認したところ、電子供給層
２４にドライエッチングによる損傷が加わらない状態の
ときの値からしきい値電圧が約２００ｍＶシフトしてい
た。このシフトはドライエッチング時に電子供給層２４
に損傷が加わったためである。
極形成領域とに開口を有するレジストマスクを形成し、
スパッタ法を使用してチタン／白金（Ｔｉ／Ｐｔ）層を
３００ｎｍ厚に堆積してリフトオフし、Ｔｉ／Ｐｔから
なるゲート電極２７とオーミック電極２８とを形成す
る。この状態で素子動作を確認したところ、電子供給層
２４にドライエッチングによる損傷が加わらない状態の
ときの値からしきい値電圧が約２００ｍＶシフトしてい
た。このシフトはドライエッチング時に電子供給層２４
に損傷が加わったためである。
【００３０】次に、図示しないが、ゲート電極２７上と
オーミック電極２８上とに開口を有するレジストマスク
を形成し、スパッタ法を使用してアルミニウム膜を形成
してリフトオフし、アルミニウム配線を形成する。な
お、この工程中に約４５０℃の熱が加わった。配線形成
後に素子動作を確認したところ、先に発生した２００ｍ
Ｖのしきい値電圧のシフトは元に戻った。このことは、
配線工程における熱処理によってドライエッチング時に
電子供給層２４に発生した損傷が回復したことを示して
いる。また、配線工程における熱処理によるオーミック
特性の劣化は観測されなかった。
オーミック電極２８上とに開口を有するレジストマスク
を形成し、スパッタ法を使用してアルミニウム膜を形成
してリフトオフし、アルミニウム配線を形成する。な
お、この工程中に約４５０℃の熱が加わった。配線形成
後に素子動作を確認したところ、先に発生した２００ｍ
Ｖのしきい値電圧のシフトは元に戻った。このことは、
配線工程における熱処理によってドライエッチング時に
電子供給層２４に発生した損傷が回復したことを示して
いる。また、配線工程における熱処理によるオーミック
特性の劣化は観測されなかった。
【００３１】第３例（ＭＥＳＦＥＴの場合） 図４参照 ６５０℃の温度に加熱した半絶縁性ＧａＡｓ基板３１上
に、ＭＯＣＶＤ法を使用して３００ｎｍ厚のＡｌＧａＡ
ｓバッファ層３２と３００ｎｍ厚のｎ型ＧａＡｓ電子走
行層（不純物濃度１．５×１０17ｃｍ-3）３３と５０ｎ
ｍ厚のｎ型ＧａＡｓキャップ層（不純物濃度１．０×１
０18ｃｍ-3）３５ａと５０ｎｍ厚のｎ+ＧａＡｓキャッ
プ層（不純物濃度５．０×１０18ｃｍ-3）３５ｂとを順
次積層成長する。
に、ＭＯＣＶＤ法を使用して３００ｎｍ厚のＡｌＧａＡ
ｓバッファ層３２と３００ｎｍ厚のｎ型ＧａＡｓ電子走
行層（不純物濃度１．５×１０17ｃｍ-3）３３と５０ｎ
ｍ厚のｎ型ＧａＡｓキャップ層（不純物濃度１．０×１
０18ｃｍ-3）３５ａと５０ｎｍ厚のｎ+ＧａＡｓキャッ
プ層（不純物濃度５．０×１０18ｃｍ-3）３５ｂとを順
次積層成長する。
【００３２】次に、Ｖ族原料であるアルシンの供給を停
止するとゝもに、基板温度を下げ始める。アルシンの供
給を停止してから１分後に再びアルシンの供給を開始
し、基板温度が５００℃の温度に安定した後に、１５ｎ
ｍ厚のｎ+ グレーディッドＩｎＧａＡｓ層（Ｉｎ組成が
０から０．５まで連続的に変化し、不純物濃度は１．０
×１０19ｃｍ-3である。）３６ａと５ｎｍ厚のｎ+ Ｉｎ
0.5 Ｇａ0.5 Ａｓ層（不純物濃度１．０×１０19ｃ
ｍ-3）３６ｂとを積層成長する。
止するとゝもに、基板温度を下げ始める。アルシンの供
給を停止してから１分後に再びアルシンの供給を開始
し、基板温度が５００℃の温度に安定した後に、１５ｎ
ｍ厚のｎ+ グレーディッドＩｎＧａＡｓ層（Ｉｎ組成が
０から０．５まで連続的に変化し、不純物濃度は１．０
×１０19ｃｍ-3である。）３６ａと５ｎｍ厚のｎ+ Ｉｎ
0.5 Ｇａ0.5 Ａｓ層（不純物濃度１．０×１０19ｃ
ｍ-3）３６ｂとを積層成長する。
【００３３】次に、フォトリソグラフィー技術とドライ
エッチング技術とを使用してキャップ層３５ａ・３５ｂ
とオーミックコンタクト層３６ａ・３６ｂとを一部領域
から除去してゲート電極形成用の凹部３９を形成する。
なお、エッチングガスとしてはメタンガス１５％と水素
ガス８５％の混合ガスを使用した。
エッチング技術とを使用してキャップ層３５ａ・３５ｂ
とオーミックコンタクト層３６ａ・３６ｂとを一部領域
から除去してゲート電極形成用の凹部３９を形成する。
なお、エッチングガスとしてはメタンガス１５％と水素
ガス８５％の混合ガスを使用した。
【００３４】次に、ゲート電極形成領域とオーミック電
極形成領域とに開口を有するレジストマスクを形成し、
スパッタ法を使用してＷＳｉ層を３００ｎｍ厚に堆積し
てリフトオフし、ＷＳｉからなるゲート電極３７とオー
ミック電極３８とを形成する。この状態で素子動作を確
認したところ、電子走行層３３にドライエッチングによ
る損傷が加わらない状態のときの値からしきい値電圧が
約５０ｍＶシフトしていた。このシフトはドライエッチ
ング時に電子走行層３３に損傷が加わったためである。
極形成領域とに開口を有するレジストマスクを形成し、
スパッタ法を使用してＷＳｉ層を３００ｎｍ厚に堆積し
てリフトオフし、ＷＳｉからなるゲート電極３７とオー
ミック電極３８とを形成する。この状態で素子動作を確
認したところ、電子走行層３３にドライエッチングによ
る損傷が加わらない状態のときの値からしきい値電圧が
約５０ｍＶシフトしていた。このシフトはドライエッチ
ング時に電子走行層３３に損傷が加わったためである。
【００３５】次に、図示しないが、ゲート電極３７上と
オーミック電極３８上とに開口を有するレジストマスク
を形成し、スパッタ法を使用してアルミニウム膜を形成
してリフトオフし、アルミニウム配線を形成する。な
お、この工程中に約４５０℃の熱が加わった。配線形成
後に素子動作を確認したところ、先に発生した５０ｍＶ
のしきい値電圧のシフトは元に戻った。このことは、配
線工程における熱処理によってドライエッチング時に電
子走行層３３に発生した損傷が回復したことを示してい
る。また、配線工程における熱処理によるオーミック特
性の劣化は観測されなかった。
オーミック電極３８上とに開口を有するレジストマスク
を形成し、スパッタ法を使用してアルミニウム膜を形成
してリフトオフし、アルミニウム配線を形成する。な
お、この工程中に約４５０℃の熱が加わった。配線形成
後に素子動作を確認したところ、先に発生した５０ｍＶ
のしきい値電圧のシフトは元に戻った。このことは、配
線工程における熱処理によってドライエッチング時に電
子走行層３３に発生した損傷が回復したことを示してい
る。また、配線工程における熱処理によるオーミック特
性の劣化は観測されなかった。
【００３６】以上説明したとおり、本願発明に係る半導
体装置及びその製造方法においては、オーミックコンタ
クト層を形成するに当たり、キャップ層を形成した後、
５族元素の供給を一旦停止するとゝもに基板温度が低下
し、その後、再び、５族元素の供給が開始して、不純物
を含み、３族元素の１種が漸次増加される三元のグレー
デッド３５族半導体の層よりなるであるオーミックコン
タクト層（従来と異なり、単一層である。）を形成する
ことゝされているので、オーミックコンタクト層の厚さ
は十分薄く（１５〜３０ｎｍ）でき、しかも、結晶欠陥
が発生する可能性が極めて少ないので、電子通過に対す
る障壁が存在せず、その結果、動作特性が優れており、
オーミック特性も優れたＨＥＭＴやＭＥＳＦＥＴ等の半
導体装置が提供された。
体装置及びその製造方法においては、オーミックコンタ
クト層を形成するに当たり、キャップ層を形成した後、
５族元素の供給を一旦停止するとゝもに基板温度が低下
し、その後、再び、５族元素の供給が開始して、不純物
を含み、３族元素の１種が漸次増加される三元のグレー
デッド３５族半導体の層よりなるであるオーミックコン
タクト層（従来と異なり、単一層である。）を形成する
ことゝされているので、オーミックコンタクト層の厚さ
は十分薄く（１５〜３０ｎｍ）でき、しかも、結晶欠陥
が発生する可能性が極めて少ないので、電子通過に対す
る障壁が存在せず、その結果、動作特性が優れており、
オーミック特性も優れたＨＥＭＴやＭＥＳＦＥＴ等の半
導体装置が提供された。
【図１】化合物半導体トランジスタの断面図であり、
（ａ）はＨＥＭＴ、（ｂ）はＭＥＳＦＥＴの断面図であ
る。
（ａ）はＨＥＭＴ、（ｂ）はＭＥＳＦＥＴの断面図であ
る。
【図２】ＨＥＭＴの断面図である（第１実施例に対
応）。
応）。
【図３】ＨＥＭＴの断面図である（第２実施例に対
応）。
応）。
【図４】ＭＥＳＦＥＴの断面図である（第３実施例に対
応）。
応）。
【図５】本発明の原理説明図である。
１ 半導体基板 ２ バッファ層 ３ 電子走行層 ４ 電子供給層 ５ キャップ層 ６ オーミックコンタクト層 ７ ゲート電極 ８ オーミック電極 ９ 凹部 １１ ＧａＡｓ基板 １２ａ ＡｌＧａＡｓバッファ層 １２ｂ ＧａＡｓバッファ層 １３ ＩｎＧａＡｓ電子走行層 １４ ｎ−ＩｎＧａＰ電子供給層 １５ａ ｎ−ＧａＡｓキャップ層 １５ｂ ｎ+ −ＧａＡｓキャップ層 １６ａ ｎ+ −グレーディッドＩｎＧａＡｓオーミッ
クコンタクト層 １６ｂ ｎ+ −ＩｎＧａＡｓオーミックコンタクト層 １７ ゲート電極 １８ オーミック電極 １９ 凹部 ２１ ＩｎＰ基板 ２２ ＩｎＡｌＡｓバッファ層 ２３ ＩｎＧａＡｓ電子走行層 ２４ ｎ−ＩｎＡｌＡｓ電子供給層 ２５ａ ｎ−ＩｎＧａＡｓキャップ層 ２５ｂ ｎ+ −ＩｎＧａＡｓキャップ層 ２６ａ ｎ+ −グレーディッドＩｎＧａＡｓオーミッ
クコンタクト層 ２６ｂ ｎ+ −ＩｎＡｓオーミックコンタクト層 ２７ ゲート電極 ２８ オーミック電極 ２９ 凹部 ３１ ＧａＡｓ基板 ３２ ＡｌＧａＡｓバッファ層 ３３ ｎ−ＧａＡｓ電子走行層 ３５ａ ｎ−ＧａＡｓキャップ層 ３５ｂ ｎ+ −ＧａＡｓキャップ層 ３６ａ ｎ+ −グレーディッドＩｎＧａＡｓオーミッ
クコンタクト層 ３６ｂ ｎ+ −ＩｎＧａＡｓオーミックコンタクト層 ３７ ゲート電極 ３８ オーミック電極 ３９ 凹部 ４１・５１ 核 ４２・５２ グレーディッドＩｎＧａＡｓの３次元成
長層 ４３・５３ ＩｎZ Ｇａ1-Z Ａｓ層 ４４・５４ キャップ層
クコンタクト層 １６ｂ ｎ+ −ＩｎＧａＡｓオーミックコンタクト層 １７ ゲート電極 １８ オーミック電極 １９ 凹部 ２１ ＩｎＰ基板 ２２ ＩｎＡｌＡｓバッファ層 ２３ ＩｎＧａＡｓ電子走行層 ２４ ｎ−ＩｎＡｌＡｓ電子供給層 ２５ａ ｎ−ＩｎＧａＡｓキャップ層 ２５ｂ ｎ+ −ＩｎＧａＡｓキャップ層 ２６ａ ｎ+ −グレーディッドＩｎＧａＡｓオーミッ
クコンタクト層 ２６ｂ ｎ+ −ＩｎＡｓオーミックコンタクト層 ２７ ゲート電極 ２８ オーミック電極 ２９ 凹部 ３１ ＧａＡｓ基板 ３２ ＡｌＧａＡｓバッファ層 ３３ ｎ−ＧａＡｓ電子走行層 ３５ａ ｎ−ＧａＡｓキャップ層 ３５ｂ ｎ+ −ＧａＡｓキャップ層 ３６ａ ｎ+ −グレーディッドＩｎＧａＡｓオーミッ
クコンタクト層 ３６ｂ ｎ+ −ＩｎＧａＡｓオーミックコンタクト層 ３７ ゲート電極 ３８ オーミック電極 ３９ 凹部 ４１・５１ 核 ４２・５２ グレーディッドＩｎＧａＡｓの３次元成
長層 ４３・５３ ＩｎZ Ｇａ1-Z Ａｓ層 ４４・５４ キャップ層
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/338 H01L 29/778 H01L 29/812 H01L 21/205
Claims (9)
- 【請求項１】 半導体基板（１）上に、少なくとも、
二元または三元３・５族半導体よりなる電子走行層
（３）と不純物を含む三元３・５族半導体よりなる電子
供給層（４）と不純物を含む二元または三元３・５族半
導体よりなるキャップ層（５）と不純物を含む三元３・
５族半導体よりなるオーミックコンタクト層（６）とが
順次積層形成され、前記キャップ層（５）と前記オーミ
ックコンタクト層（６）とが一部領域から除去されて凹
部（９）が形成され、該凹部（９）に露出している前記
電子供給層（４）上にゲート電極（８）が形成され、前
記オーミックコンタクト層（６）のそれぞれの上にソー
ス電極とドレイン電極とがそれぞれ形成されてなる半導
体装置において、前記オーミックコンタクト層（６）は、前記キャップ層
（５）が形成された後、５族元素の供給が一旦停止され
るとゝもに基板温度が低下され、その後、再び、５族元
素の供給が開始されて形成され、不純物を含み、３族元
素の１種が漸次増加される三元のグレーデッド３・５族
半導体の層である ことを特徴とする半導体装置。 - 【請求項２】 半導体基板（１）上に少なくとも、二
元または三元３・５族半導体よりなる電子走行層（３）
と不純物を含む二元または三元３・５族半導体よりなる
キャップ層（５）と不純物を含む三元３・５族半導体よ
りなるオーミックコンタクト層（６）とが順次積層形成
され、前記キャップ層（５）と前記オーミックコンタク
ト層（６）とが一部領域から除去されて凹部（９）が形
成され、該凹部（９）に露出する前記電子供給層（４）
上にゲート電極（８）が形成され、前記オーミックコン
タクト層（６）上にソース電極・ドレイン電極が形成さ
れてなる半導体装置において、前記オーミックコンタクト層（６）は、前記キャップ層
（５）が形成された後、５族元素の供給が一旦停止され
るとゝもに基板温度が低下され、その後、再び、５族元
素の供給が開始されて形成され、不純物を含み、３族元
素の１種が漸次増加される三元のグレーデッド３・５族
半導体の層である ことを特徴とする半導体装置。 - 【請求項３】 前記ゲート電極（８）は、配線形成工
程における熱処理が実行された後においても、該熱処理
実行前と同一のオーミック特性を有することを特徴とす
る請求項１または２記載の半導体装置。 - 【請求項４】 前記半導体基板（１）はＧａＡｓを主
成分とする基板であり、前記電子走行層（３）はＩｎＧ
ａＡｓよりなる層であり、前記電子供給層（４）はｎ型
ＩｎＧａＰまたはｎ型ＡｌＧａＡｓよりなる層であり、
前記キャップ層（５）はｎ型ＧａＡｓよりなる層であ
り、前記オーミックコンタクト層（６）はｎ型グレーデ
ッドＩｎＧａＡｓよりなる層であることを特徴とする請
求項１または３記載の半導体装置。 - 【請求項５】 前記半導体基板（１）はＩｎＰを主成
分とする基板であり、前記電子走行層（３）はＩｎＧａ
Ａｓよりなる層であり、前記電子供給層（４）はｎ型Ｉ
ｎＡｌＡｓよりなる層であり、前記キャップ層（５）は
ｎ型ＩｎＧａＡｓよりなる層であり、前記オーミックコ
ンタクト層（６）はｎ型グレーデッドＩｎＧａＡｓより
なる層であることを特徴とする請求項１または３記載の
半導体装置。 - 【請求項６】 前記半導体基板（１）はＧａＡｓを主
成分とする基板であり、前記電子走行層（３）はｎ型Ｉ
ｎＧａＡｓよりなる層であり、前記キャップ層（５）は
ｎ型ＧａＡｓよりなる層であり、前記オーミックコンタ
クト層（６）はｎ型グレーデッドＩｎＧａＡｓよりなる
層であることを特徴とする請求項２または３記載の半導
体装置。 - 【請求項７】 前記オーミックコンタクト層（６）の
膜厚は１５〜３０ｎｍであることを特徴とする請求項
１、２、３、４、５、または、６記載の半導体装置。 - 【請求項８】 有機金属気相成長法を使用してキャッ
プ層（５）と前記オーミックコンタクト層（６）とを順
次積層形成するとき、前記オーミックコンタクト層
（６）の形成に先立ち、５族元素の供給を一時停止する
ことを特徴とする請求項１〜７記載の半導体装置の製造
方法。 - 【請求項９】 前記５族元素の供給を停止する時間は
３０〜９０秒であることを特徴とする請求項８記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14434194A JP3330731B2 (ja) | 1994-06-27 | 1994-06-27 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14434194A JP3330731B2 (ja) | 1994-06-27 | 1994-06-27 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0818034A JPH0818034A (ja) | 1996-01-19 |
| JP3330731B2 true JP3330731B2 (ja) | 2002-09-30 |
Family
ID=15359858
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14434194A Expired - Lifetime JP3330731B2 (ja) | 1994-06-27 | 1994-06-27 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3330731B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8115235B2 (en) * | 2009-02-20 | 2012-02-14 | Intel Corporation | Modulation-doped halo in quantum well field-effect transistors, apparatus made therewith, and methods of using same |
| JP6269315B2 (ja) * | 2014-05-19 | 2018-01-31 | 富士通株式会社 | 半導体装置 |
-
1994
- 1994-06-27 JP JP14434194A patent/JP3330731B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0818034A (ja) | 1996-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20020036287A1 (en) | Gallium nitride-based HFET and a method for fabricating a gallium nitride-based HFET | |
| US5686741A (en) | Compound semiconductor device on silicon substrate and method of manufacturing the same | |
| JPH0766366A (ja) | 半導体積層構造体およびそれを用いた半導体装置 | |
| JPH10270467A (ja) | 半導体装置 | |
| US6919589B2 (en) | HEMT with a graded InGaAlP layer separating ohmic and Schottky contacts | |
| US5322808A (en) | Method of fabricating inverted modulation-doped heterostructure | |
| JP2687897B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP3330731B2 (ja) | 半導体装置及びその製造方法 | |
| US5747878A (en) | Ohmic electrode, its fabrication method and semiconductor device | |
| JP2701583B2 (ja) | トンネルトランジスタ及びその製造方法 | |
| JP3172958B2 (ja) | 化合物半導体薄膜の製造方法 | |
| JP2557373B2 (ja) | 化合物半導体装置 | |
| JP2890729B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2830409B2 (ja) | バイポーラトランジスタおよびその製造方法 | |
| JP2708492B2 (ja) | 半導体装置の製造方法 | |
| JP3256941B2 (ja) | 化合物半導体の表面処理方法 | |
| JP3520625B2 (ja) | 半導体装置の製造方法 | |
| JP2844853B2 (ja) | 半導体装置の製造方法 | |
| JP2844995B2 (ja) | 電界効果型トランジスタ及びその製造方法 | |
| JP2910831B2 (ja) | 電界効果トランジスタ | |
| JP2746241B2 (ja) | アロイ・オーミック・コンタクト電極及びその形成方法 | |
| JPS61116877A (ja) | 電界効果トランジスタの製造方法 | |
| JP3963043B2 (ja) | 電界効果型トランジスタ用エピタキシャルウェハの製造方法 | |
| JP3876397B2 (ja) | 三族−五族化合物半導体装置の製造方法 | |
| JP3188844B2 (ja) | 半導体デバイス及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020709 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080719 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090719 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100719 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110719 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120719 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130719 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |