JPH10270467A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH10270467A JPH10270467A JP9071001A JP7100197A JPH10270467A JP H10270467 A JPH10270467 A JP H10270467A JP 9071001 A JP9071001 A JP 9071001A JP 7100197 A JP7100197 A JP 7100197A JP H10270467 A JPH10270467 A JP H10270467A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact
- semiconductor device
- electrode
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 73
- 238000009792 diffusion process Methods 0.000 claims abstract description 68
- 229910052751 metal Inorganic materials 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 27
- 239000002184 metal Substances 0.000 claims description 41
- 239000000956 alloy Substances 0.000 claims description 26
- 229910045601 alloy Inorganic materials 0.000 claims description 25
- 238000002347 injection Methods 0.000 claims description 24
- 239000007924 injection Substances 0.000 claims description 24
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 claims description 22
- 238000005253 cladding Methods 0.000 claims description 9
- 150000001875 compounds Chemical class 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims description 6
- 230000008018 melting Effects 0.000 claims description 6
- 238000002844 melting Methods 0.000 claims description 6
- 229910052697 platinum Inorganic materials 0.000 claims description 5
- 230000002265 prevention Effects 0.000 claims description 5
- 230000003287 optical effect Effects 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 abstract description 7
- 238000010276 construction Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 305
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 35
- 238000005530 etching Methods 0.000 description 16
- 238000005275 alloying Methods 0.000 description 11
- 239000000463 material Substances 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 230000003071 parasitic effect Effects 0.000 description 7
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 5
- 230000005533 two-dimensional electron gas Effects 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 238000001039 wet etching Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 239000000470 constituent Substances 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000001771 vacuum deposition Methods 0.000 description 3
- 240000002329 Inga feuillei Species 0.000 description 2
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 241000837181 Andina Species 0.000 description 1
- 101100240461 Dictyostelium discoideum ngap gene Proteins 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 電極からの金属元素の拡散を防止し、素子特
性の制御性、面内均一化、素子寿命に優れた半導体装置
を提供すること。 【解決手段】 半絶縁性基板１０１上にバッファ層１０
２を介してチャネル層１０３が形成され、このチャネル
層１０３上にはスペーサ層１０４を介して電子供給層１
０５、ショットキーコンタクト層１０６が順に積層して
形成されており、このショットキーコンタクト層１０６
内部にはゲート電極１１１の金属元素の拡散を防止する
拡散防止層１０７が形成された構造となっている。
性の制御性、面内均一化、素子寿命に優れた半導体装置
を提供すること。 【解決手段】 半絶縁性基板１０１上にバッファ層１０
２を介してチャネル層１０３が形成され、このチャネル
層１０３上にはスペーサ層１０４を介して電子供給層１
０５、ショットキーコンタクト層１０６が順に積層して
形成されており、このショットキーコンタクト層１０６
内部にはゲート電極１１１の金属元素の拡散を防止する
拡散防止層１０７が形成された構造となっている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に係わ
り、特に、III −Ｖ族化合物半導体等からなる電界効果
トランジスタに関するものである。
り、特に、III −Ｖ族化合物半導体等からなる電界効果
トランジスタに関するものである。
【０００２】
【従来の技術】従来から電界効果トランジスタ（ＦＥ
Ｔ）の一種として、半絶縁性ＧａＡｓ基板上に、ノンド
ープＩｎＧａＡｓチャネルと、ＩｎＧａＡｓより電子親
和力が小さくｎ型の不純物が高濃度にドーピングされた
半導体による電子供給層とのヘテロ接合を有する高電子
移動度トランジスタ（ＨＥＭＴ）が知られている。ＨＥ
ＭＴの特徴は、高純度なＩｎＧａＡｓチャネル層中に形
成された電子移動度が高い２次元電子ガス（２ＤＥＧ）
をキャリアとすることによって、高速性や雑音特性に優
れているという点である。電子供給層の材料としては、
ＡｌＧａＡｓ、ＩｎＧａＰ、あるいはＩｎＧａＡｌＰが
用いられることが多い。
Ｔ）の一種として、半絶縁性ＧａＡｓ基板上に、ノンド
ープＩｎＧａＡｓチャネルと、ＩｎＧａＡｓより電子親
和力が小さくｎ型の不純物が高濃度にドーピングされた
半導体による電子供給層とのヘテロ接合を有する高電子
移動度トランジスタ（ＨＥＭＴ）が知られている。ＨＥ
ＭＴの特徴は、高純度なＩｎＧａＡｓチャネル層中に形
成された電子移動度が高い２次元電子ガス（２ＤＥＧ）
をキャリアとすることによって、高速性や雑音特性に優
れているという点である。電子供給層の材料としては、
ＡｌＧａＡｓ、ＩｎＧａＰ、あるいはＩｎＧａＡｌＰが
用いられることが多い。
【０００３】図２に従来のＩｎＧａＰを電子供給層とす
るＨＥＭＴの断面構造の一例を示す。このＨＥＭＴの製
造方法を以下に述べる。まず、有機金属気相成長法（Ｍ
ＯＣＶＤ法）等によって、半絶縁性ＧａＡｓ基板２０１
上にノンドープＧａＡｓバッファ層２０２、ノンドープ
ＩｎＧａＡｓチャネル層２０３、ノンドープＩｎＧａＰ
スペーサー層２０４、Ｓｉドープｎ型ＩｎＧａＰ電子供
給層２０５、ノンドープＩｎＧａＰショットキーコンタ
クト層２０６、及びＳｉドープｎ型ＧａＡｓオーミック
コンタクト層２０８を順次形成する。
るＨＥＭＴの断面構造の一例を示す。このＨＥＭＴの製
造方法を以下に述べる。まず、有機金属気相成長法（Ｍ
ＯＣＶＤ法）等によって、半絶縁性ＧａＡｓ基板２０１
上にノンドープＧａＡｓバッファ層２０２、ノンドープ
ＩｎＧａＡｓチャネル層２０３、ノンドープＩｎＧａＰ
スペーサー層２０４、Ｓｉドープｎ型ＩｎＧａＰ電子供
給層２０５、ノンドープＩｎＧａＰショットキーコンタ
クト層２０６、及びＳｉドープｎ型ＧａＡｓオーミック
コンタクト層２０８を順次形成する。
【０００４】その後、ＧａＡｓオーミックコンタクト層
２０８上に図示しないレジストパターンを設け、電極金
属の蒸着工程、リフトオフ工程、合金化工程によりソー
ス電極２０９及びドレイン電極２１０を形成する。
２０８上に図示しないレジストパターンを設け、電極金
属の蒸着工程、リフトオフ工程、合金化工程によりソー
ス電極２０９及びドレイン電極２１０を形成する。
【０００５】さらに、電子ビーム露光により図示しない
レジストパターンを作製し、一部分だけ露出させたｎ型
ＧａＡｓオーミックコンタクト層２０８をエッチング除
去（リセスエッチング）して、ノンドープＩｎＧａＰシ
ョットキーコンタクト層２０６の表面を露出させて、そ
の上にゲート電極２１１を形成する。このゲート電極２
１１の材料としては、ＩｎＧａＰショットキーコンタク
ト層２０６との障壁高さやリーク電流、あるいは安定性
を考慮してＴｉを用いる場合が多い。
レジストパターンを作製し、一部分だけ露出させたｎ型
ＧａＡｓオーミックコンタクト層２０８をエッチング除
去（リセスエッチング）して、ノンドープＩｎＧａＰシ
ョットキーコンタクト層２０６の表面を露出させて、そ
の上にゲート電極２１１を形成する。このゲート電極２
１１の材料としては、ＩｎＧａＰショットキーコンタク
ト層２０６との障壁高さやリーク電流、あるいは安定性
を考慮してＴｉを用いる場合が多い。
【０００６】しかしながら、比較的融点が高いＴｉでは
あるが、ＩｎＧａＰに対する熱拡散は否めず、信頼性試
験の結果、しきい値電圧が変動し、しかも面内に不均一
に分布するようになった。これは、ＴｉがＩｎＧａＰ層
中に不均一に拡散した結果によるものであることが明ら
かになってきた。Ｔｉに代わる電極金属材料としては、
高融点であるＭｏをはじめとしてＰｔなどショットキー
特性を示す金属がある。本発明者等はこれらの金属を用
いてトランジスタを試作したが、障壁高さ、リーク電
流、安定性の問題があり、初期特性や信頼性特性におい
てＴｉを凌駕する金属を見つけられていない。一方、Ｔ
ｉ以外の金属元素の拡散も上記したＴｉについての問題
と同様に、素子特性において重大な問題を引き起こす。
あるが、ＩｎＧａＰに対する熱拡散は否めず、信頼性試
験の結果、しきい値電圧が変動し、しかも面内に不均一
に分布するようになった。これは、ＴｉがＩｎＧａＰ層
中に不均一に拡散した結果によるものであることが明ら
かになってきた。Ｔｉに代わる電極金属材料としては、
高融点であるＭｏをはじめとしてＰｔなどショットキー
特性を示す金属がある。本発明者等はこれらの金属を用
いてトランジスタを試作したが、障壁高さ、リーク電
流、安定性の問題があり、初期特性や信頼性特性におい
てＴｉを凌駕する金属を見つけられていない。一方、Ｔ
ｉ以外の金属元素の拡散も上記したＴｉについての問題
と同様に、素子特性において重大な問題を引き起こす。
【０００７】
【発明が解決しようとする課題】以上のように、従来の
ＨＥＭＴでは、ショットキーコンタクト層との障壁高さ
やリーク電流、あるいは安定性を考慮してＴｉ等を用い
る場合が多いが、かかる金属元素の半導体層に対する熱
拡散は否めず、信頼性試験等の結果、しきい値電圧の変
動等の素子特性の劣化が起こり、しかも面内不均一化が
生ずるという問題があった。本発明は、かかる問題を解
決し、従来よりも優れた素子特性や面内均一性を有する
半導体装置を提供することを目的とするものである。
ＨＥＭＴでは、ショットキーコンタクト層との障壁高さ
やリーク電流、あるいは安定性を考慮してＴｉ等を用い
る場合が多いが、かかる金属元素の半導体層に対する熱
拡散は否めず、信頼性試験等の結果、しきい値電圧の変
動等の素子特性の劣化が起こり、しかも面内不均一化が
生ずるという問題があった。本発明は、かかる問題を解
決し、従来よりも優れた素子特性や面内均一性を有する
半導体装置を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】前述した問題を解決する
ために本発明は、半絶縁性半導体基板上に形成されたチ
ャネル層と、このチャネル層上に形成され、ゲート電極
とショットキーコンタクトを形成するショットキーコン
タクト層と、ショットキーコンタクト層の一部に形成さ
れ、前記ゲート電極を構成する金属の前記チャネル層へ
の拡散を防止する拡散防止層とを含む電界効果トランジ
スタを具備したことを特徴とする半導体装置を提供す
る。
ために本発明は、半絶縁性半導体基板上に形成されたチ
ャネル層と、このチャネル層上に形成され、ゲート電極
とショットキーコンタクトを形成するショットキーコン
タクト層と、ショットキーコンタクト層の一部に形成さ
れ、前記ゲート電極を構成する金属の前記チャネル層へ
の拡散を防止する拡散防止層とを含む電界効果トランジ
スタを具備したことを特徴とする半導体装置を提供す
る。
【０００９】また本発明は、半絶縁性半導体基板上に形
成されたチャネル層と、このチャネル層上に形成され、
チャネルに電子を供給する電子供給層と、この電子供給
層上に形成され、ゲート電極とショットキーコンタクト
を形成するショットキーコンタクト層と、ショットキー
コンタクト層の一部に形成され、前記ゲート電極を構成
する金属の拡散を防止する拡散防止層とを含む電界効果
トランジスタを具備したことを特徴とする半導体装置を
提供する。
成されたチャネル層と、このチャネル層上に形成され、
チャネルに電子を供給する電子供給層と、この電子供給
層上に形成され、ゲート電極とショットキーコンタクト
を形成するショットキーコンタクト層と、ショットキー
コンタクト層の一部に形成され、前記ゲート電極を構成
する金属の拡散を防止する拡散防止層とを含む電界効果
トランジスタを具備したことを特徴とする半導体装置を
提供する。
【００１０】以上の発明において以下の態様が好まし
い。 （１）前記ショットキーコンタクト層上に前記ゲート電
極を挟むように形成され、ソース及びドレイン電極とオ
ーミックコンタクトを形成するオーミックコンタクト層
をさらに具備したこと。
い。 （１）前記ショットキーコンタクト層上に前記ゲート電
極を挟むように形成され、ソース及びドレイン電極とオ
ーミックコンタクトを形成するオーミックコンタクト層
をさらに具備したこと。
【００１１】（２）前記チャネル層及び前記ショットキ
ーコンタクト層は、ノンドープ若しくはｎ型不純物が導
入された層であり、前記オーミックコンタクト層はｎ型
不純物が導入された層であること。
ーコンタクト層は、ノンドープ若しくはｎ型不純物が導
入された層であり、前記オーミックコンタクト層はｎ型
不純物が導入された層であること。
【００１２】（３）ソース電極が高融点金属からなるノ
ンアロイ電極で構成され、ドレイン電極が下地の前記基
板の半導体領域と合金化した電極で構成されているこ
と。 （４）前記合金化した電極の厚さは、該電極が形成され
ている半導体領域の表面から前記前記チャネル層までの
厚さと同じかそれ以上であり、かつ、該電極は前記ゲー
ト電極のドレイン電極端からも同じ距離かそれ以上離れ
て形成されていること。
ンアロイ電極で構成され、ドレイン電極が下地の前記基
板の半導体領域と合金化した電極で構成されているこ
と。 （４）前記合金化した電極の厚さは、該電極が形成され
ている半導体領域の表面から前記前記チャネル層までの
厚さと同じかそれ以上であり、かつ、該電極は前記ゲー
ト電極のドレイン電極端からも同じ距離かそれ以上離れ
て形成されていること。
【００１３】（５）前記ドレイン電極上のオーミックコ
ンタクト層の少なくとも一部が選択的に除去されている
こと。 （６）前記ゲート電極を構成する金属はＴｉであるこ
と。
ンタクト層の少なくとも一部が選択的に除去されている
こと。 （６）前記ゲート電極を構成する金属はＴｉであるこ
と。
【００１４】（７）前記拡散防止層はＡｌＡｓであるこ
と。 （８）前記ショットキーコンタクト層は三元系以上の多
元系化合物半導体層からなること。
と。 （８）前記ショットキーコンタクト層は三元系以上の多
元系化合物半導体層からなること。
【００１５】（９）前記ショットキーコンタクト層はＩ
ｎＧａＰ、ＩｎＧａＡｓ、あるいはＩｎＡｌＡｓ層から
なること。 また本発明は、基板上に形成された電流注入層と、この
電流注入層に挟まれて形成された活性層と、前記電流注
入層にコンタクトするコンタクト層と、このコンタクト
層とオーミックコンタクトを形成するコンタクト電極
と、前記コンタクト層の一部に形成され、前記コンタク
ト電極を構成する金属の前記活性層への拡散を防止する
拡散防止層とを含む光半導体素子を具備したことを特徴
とする半導体装置を提供する。
ｎＧａＰ、ＩｎＧａＡｓ、あるいはＩｎＡｌＡｓ層から
なること。 また本発明は、基板上に形成された電流注入層と、この
電流注入層に挟まれて形成された活性層と、前記電流注
入層にコンタクトするコンタクト層と、このコンタクト
層とオーミックコンタクトを形成するコンタクト電極
と、前記コンタクト層の一部に形成され、前記コンタク
ト電極を構成する金属の前記活性層への拡散を防止する
拡散防止層とを含む光半導体素子を具備したことを特徴
とする半導体装置を提供する。
【００１６】さらに本発明は、基板上に形成された第１
及び第２の電流注入層と、これらの第１及び第２の電流
注入層に挟まれて形成された活性層と、前記第１及び第
２の電流注入層にそれぞれコンタクトする第１及び第２
のコンタクト層と、これらの第１及び第２のコンタクト
層とオーミックコンタクトを形成する第１及び第２のコ
ンタクト電極と、前記第１及び第２のコンタクト層の一
部に形成され、前記第１及び第２のコンタクト電極を構
成する金属の前記活性層への拡散を防止する拡散防止層
とを含む光半導体素子を具備したことを特徴とする半導
体装置を提供する。
及び第２の電流注入層と、これらの第１及び第２の電流
注入層に挟まれて形成された活性層と、前記第１及び第
２の電流注入層にそれぞれコンタクトする第１及び第２
のコンタクト層と、これらの第１及び第２のコンタクト
層とオーミックコンタクトを形成する第１及び第２のコ
ンタクト電極と、前記第１及び第２のコンタクト層の一
部に形成され、前記第１及び第２のコンタクト電極を構
成する金属の前記活性層への拡散を防止する拡散防止層
とを含む光半導体素子を具備したことを特徴とする半導
体装置を提供する。
【００１７】さらに本発明は、基板上に形成されたｎ型
及びｐ型の電流注入層と、これらのｎ型及びｐ型の電流
注入層に挟まれて形成された活性層と、前記ｎ型及びｐ
型の電流注入層にそれぞれコンタクトするｎ型及びｐ型
のコンタクト層と、これらのコンタクト層とそれぞれオ
ーミックコンタクトを形成する第１及び第２のコンタク
ト電極と、前記ｎ型のクラッド層及び前記ｐ型のコンタ
クト層の一部に形成され、前記第１及び第２のコンタク
ト電極を構成する金属の前記活性層への拡散を防止する
拡散防止層とを含む光半導体素子を具備したことを特徴
とする半導体装置を提供する。
及びｐ型の電流注入層と、これらのｎ型及びｐ型の電流
注入層に挟まれて形成された活性層と、前記ｎ型及びｐ
型の電流注入層にそれぞれコンタクトするｎ型及びｐ型
のコンタクト層と、これらのコンタクト層とそれぞれオ
ーミックコンタクトを形成する第１及び第２のコンタク
ト電極と、前記ｎ型のクラッド層及び前記ｐ型のコンタ
クト層の一部に形成され、前記第１及び第２のコンタク
ト電極を構成する金属の前記活性層への拡散を防止する
拡散防止層とを含む光半導体素子を具備したことを特徴
とする半導体装置を提供する。
【００１８】以上の発明において以下の態様が好まし
い。 （１）前記ｎ型の電流注入層及び前記第１のコンタクト
電極は、前記ｎ型のコンタクト層上に並立して設けられ
ていること。 （２）前記電極はＴｉ、Ｐｔの少なくとも一つであるこ
と。 （３）前記拡散防止層はＡｌＮであること。
い。 （１）前記ｎ型の電流注入層及び前記第１のコンタクト
電極は、前記ｎ型のコンタクト層上に並立して設けられ
ていること。 （２）前記電極はＴｉ、Ｐｔの少なくとも一つであるこ
と。 （３）前記拡散防止層はＡｌＮであること。
【００１９】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。 （第１の実施形態）第１の実施形態では、ショットキー
コンタクト層にＩｎＧａＰ層を用いたＦＥＴを例にとっ
て説明する。ゲート電極材料としてはＴｉを用いてい
る。
て、図面を参照しながら説明する。 （第１の実施形態）第１の実施形態では、ショットキー
コンタクト層にＩｎＧａＰ層を用いたＦＥＴを例にとっ
て説明する。ゲート電極材料としてはＴｉを用いてい
る。
【００２０】まず、本発明者らは、ショットキーコンタ
クト層の材料であるＩｎＧａＰを含む様々なIII −Ｖ族
化合物半導体材料におけるＴｉの熱拡散を調べた。熱拡
散の評価は、ＲＢＳ（Rutherford back scattering）法
により金属の拡散プロファイルや半導体界面での格子の
乱れから解析した。
クト層の材料であるＩｎＧａＰを含む様々なIII −Ｖ族
化合物半導体材料におけるＴｉの熱拡散を調べた。熱拡
散の評価は、ＲＢＳ（Rutherford back scattering）法
により金属の拡散プロファイルや半導体界面での格子の
乱れから解析した。
【００２１】その結果、Ｔｉにおいては、接合相手であ
る半導体の種類によって拡散のメカニズムが異なり、拡
散が大きい材料にはその構成元素について幾つかの傾向
があることを把握することができた。
る半導体の種類によって拡散のメカニズムが異なり、拡
散が大きい材料にはその構成元素について幾つかの傾向
があることを把握することができた。
【００２２】一つは、二次元系よりも三元系、多元系に
なるほど拡散しやすいということである。例えば、Ｇａ
ＡｓやＩｎＰに比較してＩｎＧａＰ、ＩｎＧａＡｓ、あ
るいはＩｎＡｌＡｓとの接合でＴｉがより拡散しやすい
結果を得た。また、III 族元素ではＩｎやＧａで構成さ
れている方がＡｌで構成されているよりも、Ｖ族元素で
はＰで構成されている方がＡｓで構成されているより
も，Ｔｉに対して界面における格子の乱れが大きくな
り、移動度に悪影響を与える傾向にあることがわかっ
た。この結果を図３に示した。
なるほど拡散しやすいということである。例えば、Ｇａ
ＡｓやＩｎＰに比較してＩｎＧａＰ、ＩｎＧａＡｓ、あ
るいはＩｎＡｌＡｓとの接合でＴｉがより拡散しやすい
結果を得た。また、III 族元素ではＩｎやＧａで構成さ
れている方がＡｌで構成されているよりも、Ｖ族元素で
はＰで構成されている方がＡｓで構成されているより
も，Ｔｉに対して界面における格子の乱れが大きくな
り、移動度に悪影響を与える傾向にあることがわかっ
た。この結果を図３に示した。
【００２３】つまり、Ｔｉにとって、III −Ｖ族化合物
中でのIII 族とＶ族との組み合わせの中でＩｎＧａＰ層
は最も拡散しやすい層であったということになる。そこ
で、Ｔｉが最も安定に存在し得る組み合わせとして考え
られるＡｌＡｓ層を、ＩｎＧａＰ層中に拡散ストッパー
層として挿入することにより、その場所でのＴｉの拡散
を均一に止められることがわかった。
中でのIII 族とＶ族との組み合わせの中でＩｎＧａＰ層
は最も拡散しやすい層であったということになる。そこ
で、Ｔｉが最も安定に存在し得る組み合わせとして考え
られるＡｌＡｓ層を、ＩｎＧａＰ層中に拡散ストッパー
層として挿入することにより、その場所でのＴｉの拡散
を均一に止められることがわかった。
【００２４】ＩｎＧａＰショットキーコンタクト層とＡ
ｌＡｓ層とは格子整合をしており、ＡｌＡｓ層を挿入す
ることによる欠陥の生成などの新たな特性劣化の原因は
生ずることはない。ＩｎＧａＰとのショットキー接合に
支障がないことも確かめられている。
ｌＡｓ層とは格子整合をしており、ＡｌＡｓ層を挿入す
ることによる欠陥の生成などの新たな特性劣化の原因は
生ずることはない。ＩｎＧａＰとのショットキー接合に
支障がないことも確かめられている。
【００２５】次に、上記した拡散ストッパー層を用いた
本発明のＨＥＭＴの製造方法について説明する。図１は
本発明のＨＥＭＴの断面図である。まず、ＭＯＣＶＤ法
により、半絶縁性ＧａＡｓ基板１０１上に、ノンドープ
のＧａＡｓ若しくはＡｌＧａＡｓバッファ層１０２、ノ
ンドープ若しくはｎ型ＩｎＧａＡｓチャネル層１０３、
ノンドープＩｎＧａＰスペーサー層１０４、Ｓｉドープ
ｎ型ＩｎＧａＰ電子供給層１０５、ノンドープ若しくは
ｎ型ＩｎＧａＰショットキーコンタクト層１０６を成長
し、さらにノンドープＡｌＡｓ拡散ストッパー層１０
７、続けてさらにノンドープ若しくはｎ型ＩｎＧａＰシ
ョットキーコンタクト層１０６、Ｓｉドープｎ型ＧａＡ
ｓオーミックコンタクト層１０８を順次成長する。
本発明のＨＥＭＴの製造方法について説明する。図１は
本発明のＨＥＭＴの断面図である。まず、ＭＯＣＶＤ法
により、半絶縁性ＧａＡｓ基板１０１上に、ノンドープ
のＧａＡｓ若しくはＡｌＧａＡｓバッファ層１０２、ノ
ンドープ若しくはｎ型ＩｎＧａＡｓチャネル層１０３、
ノンドープＩｎＧａＰスペーサー層１０４、Ｓｉドープ
ｎ型ＩｎＧａＰ電子供給層１０５、ノンドープ若しくは
ｎ型ＩｎＧａＰショットキーコンタクト層１０６を成長
し、さらにノンドープＡｌＡｓ拡散ストッパー層１０
７、続けてさらにノンドープ若しくはｎ型ＩｎＧａＰシ
ョットキーコンタクト層１０６、Ｓｉドープｎ型ＧａＡ
ｓオーミックコンタクト層１０８を順次成長する。
【００２６】その後、ＧａＡｓオーミックコンタクト層
１０８上に図示しないレジストパターンを設け、電極金
属の蒸着工程、リフトオフ工程、合金化工程によりソー
ス電極１０９及びドレイン電極１１０を形成する。
１０８上に図示しないレジストパターンを設け、電極金
属の蒸着工程、リフトオフ工程、合金化工程によりソー
ス電極１０９及びドレイン電極１１０を形成する。
【００２７】さらに、電子ビーム露光により図示しない
レジストパターンを作製し、一部分だけ露出させたｎ型
ＧａＡｓオーミックコンタクト層１０８をエッチング除
去（リセスエッチング）して、ノンドープＩｎＧａＰシ
ョットキーコンタクト層１０６の表面を露出させて、そ
の上にゲート電極１１１を形成する。
レジストパターンを作製し、一部分だけ露出させたｎ型
ＧａＡｓオーミックコンタクト層１０８をエッチング除
去（リセスエッチング）して、ノンドープＩｎＧａＰシ
ョットキーコンタクト層１０６の表面を露出させて、そ
の上にゲート電極１１１を形成する。
【００２８】本実施形態において、ノンドープＡｌＡｓ
拡散ストッパー層１０７は、ゲート電極１１１の金属材
料の拡散を抑制する機能を果たし、かかる拡散ストッパ
ー層１０７を挿入することによって、ＩｎＧａＰとのシ
ョットキーコンタクトが劣化することはない。
拡散ストッパー層１０７は、ゲート電極１１１の金属材
料の拡散を抑制する機能を果たし、かかる拡散ストッパ
ー層１０７を挿入することによって、ＩｎＧａＰとのシ
ョットキーコンタクトが劣化することはない。
【００２９】（第２の実施形態）本実施形態において
は、ＩｎＧａＰ系ＨＥＭＴの断面構造について図１を用
いて説明する。このＨＥＭＴの各層の構造は、半絶縁性
ＧａＡｓ基板１０１、８００ｎｍのノンドープＧａＡｓ
バッファ層１０２、１２ｎｍのノンドープＩｎ0.2Ｇａ
0.8 Ａｓチャネル層１０３、３ｎｍのノンドープＩｎ
0.48Ｇａ0.52Ｐスペーサー層１０４、１０ｎｍでドナー
濃度Ｎd ＝５×１０18ｃｍ-3のＳｉドープｎ型Ｉｎ0.48
Ｇａ0.52Ｐ電子供給層１０５、１０ｎｍのノンドープＩ
ｎ0.48Ｇａ0.52Ｐショットキーコンタクト層（１０６に
相当。）、そのショットキーコンタクト層１０６内の最
上部から２ｎｍの位置の数モノレイヤーのノンドープＡ
ｌＡｓ拡散ストッパー層１０７、２０ｎｍでドナー濃度
Ｎd ＝５×１０18ｃｍ-3のＳｉドープｎ型ＧａＡｓオー
ミックコンタクト層１０８からなる。ソース、ドレイン
電極１０９、１１０はＡｕＧｅからなり、ゲート電極１
１１は下から順にＴｉ（２０ｎｍ）／Ｐｔ（３０ｎｍ）
／Ａｕ（１５０ｎｍ）の積層構造からなる。
は、ＩｎＧａＰ系ＨＥＭＴの断面構造について図１を用
いて説明する。このＨＥＭＴの各層の構造は、半絶縁性
ＧａＡｓ基板１０１、８００ｎｍのノンドープＧａＡｓ
バッファ層１０２、１２ｎｍのノンドープＩｎ0.2Ｇａ
0.8 Ａｓチャネル層１０３、３ｎｍのノンドープＩｎ
0.48Ｇａ0.52Ｐスペーサー層１０４、１０ｎｍでドナー
濃度Ｎd ＝５×１０18ｃｍ-3のＳｉドープｎ型Ｉｎ0.48
Ｇａ0.52Ｐ電子供給層１０５、１０ｎｍのノンドープＩ
ｎ0.48Ｇａ0.52Ｐショットキーコンタクト層（１０６に
相当。）、そのショットキーコンタクト層１０６内の最
上部から２ｎｍの位置の数モノレイヤーのノンドープＡ
ｌＡｓ拡散ストッパー層１０７、２０ｎｍでドナー濃度
Ｎd ＝５×１０18ｃｍ-3のＳｉドープｎ型ＧａＡｓオー
ミックコンタクト層１０８からなる。ソース、ドレイン
電極１０９、１１０はＡｕＧｅからなり、ゲート電極１
１１は下から順にＴｉ（２０ｎｍ）／Ｐｔ（３０ｎｍ）
／Ａｕ（１５０ｎｍ）の積層構造からなる。
【００３０】本実施形態において、ショットキーコンタ
クト層１０６であるノンドープのＩｎＧａＰは、Ｓｉド
ープｎ型ＧａＡｓオーミックコンタクト層１０８をエッ
チングする際のエッチングストッパーとしての作用があ
るため、ショットキーコンタクト層１０６の最上部２ｎ
ｍ以上はＩｎＧａＰである必要がある。
クト層１０６であるノンドープのＩｎＧａＰは、Ｓｉド
ープｎ型ＧａＡｓオーミックコンタクト層１０８をエッ
チングする際のエッチングストッパーとしての作用があ
るため、ショットキーコンタクト層１０６の最上部２ｎ
ｍ以上はＩｎＧａＰである必要がある。
【００３１】また、ノンドープＡｌＡｓ拡散ストッパー
層１０７は、数モノレイヤーあればＴｉの拡散をほぼ抑
制することが可能であり、ＴｉとＩｎＧａＰとの間で良
好なショットキー特性を得ることができる。この結果、
本実施形態のＨＥＭＴは従来のＨＥＭＴに比べてしきい
値の制御が容易になり、面内均一性も向上して、素子特
性の向上が図られることがわかった。
層１０７は、数モノレイヤーあればＴｉの拡散をほぼ抑
制することが可能であり、ＴｉとＩｎＧａＰとの間で良
好なショットキー特性を得ることができる。この結果、
本実施形態のＨＥＭＴは従来のＨＥＭＴに比べてしきい
値の制御が容易になり、面内均一性も向上して、素子特
性の向上が図られることがわかった。
【００３２】（第３の実施形態）図４は、本発明の第３
の実施形態に係るＩｎＰ系ＨＥＭＴの断面構造を示す断
面図である。このＨＥＭＴの各層の構造は、半絶縁性Ｉ
ｎＰ基板４０１、８００ｎｍのノンドープＩｎＰバッフ
ァ層４０２、１２ｎｍのノンドープＩｎ48Ｇａ0.52Ａｓ
チャネル層４０３、３ｎｍのノンドープＩｎ0.48Ａｌ
0.52Ａｓスペーサー層４０４、１０ｎｍでドナー濃度Ｎ
d ＝５×１０18ｃｍ-3のＳｉドープｎ型Ｉｎ0.48Ａｌ
0.52Ａｓ電子供給層４０５、１０ｎｍのノンドープＩｎ
0.48Ａｌ0.52Ａｓショットキーコンタクト層（４０６に
相当。）、そのショットキーコンタクト層４０６の最上
部に３モノレイヤーのノンドープＡｌＡｓ拡散ストッパ
ー層４０７、２０ｎｍでドナー濃度Ｎd ＝５×１０18ｃ
ｍ-3のＳｉドープｎ型ＧａＡｓオーミックコンタクト層
４０８からなる。ソース、ドレイン電極４０９、４１０
はＡｕＧｅからなり、ゲート電極４１１はＴｉからな
る。
の実施形態に係るＩｎＰ系ＨＥＭＴの断面構造を示す断
面図である。このＨＥＭＴの各層の構造は、半絶縁性Ｉ
ｎＰ基板４０１、８００ｎｍのノンドープＩｎＰバッフ
ァ層４０２、１２ｎｍのノンドープＩｎ48Ｇａ0.52Ａｓ
チャネル層４０３、３ｎｍのノンドープＩｎ0.48Ａｌ
0.52Ａｓスペーサー層４０４、１０ｎｍでドナー濃度Ｎ
d ＝５×１０18ｃｍ-3のＳｉドープｎ型Ｉｎ0.48Ａｌ
0.52Ａｓ電子供給層４０５、１０ｎｍのノンドープＩｎ
0.48Ａｌ0.52Ａｓショットキーコンタクト層（４０６に
相当。）、そのショットキーコンタクト層４０６の最上
部に３モノレイヤーのノンドープＡｌＡｓ拡散ストッパ
ー層４０７、２０ｎｍでドナー濃度Ｎd ＝５×１０18ｃ
ｍ-3のＳｉドープｎ型ＧａＡｓオーミックコンタクト層
４０８からなる。ソース、ドレイン電極４０９、４１０
はＡｕＧｅからなり、ゲート電極４１１はＴｉからな
る。
【００３３】ＩｎＰ系ＨＥＭＴの場合、ショットキーコ
ンタクト層４０６はエッチングストッパー層としての役
目をもともと有しないために、ショットキーコンタクト
層４０６の最上部に拡散ストッパー層であるＡｌＡｓ層
４０７を挿入できる。ただし、Ｉｎ0.48Ａｌ0.52Ａｓシ
ョットキーコンタクト層４０６とＡｌＡｓ層４０７は格
子の不整合があるために、欠陥を生じない程度で拡散を
抑えられる膜厚として３モノレイヤーを選んでいる。
ンタクト層４０６はエッチングストッパー層としての役
目をもともと有しないために、ショットキーコンタクト
層４０６の最上部に拡散ストッパー層であるＡｌＡｓ層
４０７を挿入できる。ただし、Ｉｎ0.48Ａｌ0.52Ａｓシ
ョットキーコンタクト層４０６とＡｌＡｓ層４０７は格
子の不整合があるために、欠陥を生じない程度で拡散を
抑えられる膜厚として３モノレイヤーを選んでいる。
【００３４】本実施形態によれば、ノンドープＡｌＡｓ
拡散ストッパー層４０７は、数モノレイヤーあればＴｉ
の拡散をほぼ抑制することが可能であり、ＴｉとＩｎＡ
ｌＡｓとの間で良好なショットキー特性を得ることがで
きる。この結果、本実施形態のＨＥＭＴは従来のＨＥＭ
Ｔに比べてしきい値の制御が容易になり、面内均一性も
向上して、素子特性の向上が図られることがわかった。
拡散ストッパー層４０７は、数モノレイヤーあればＴｉ
の拡散をほぼ抑制することが可能であり、ＴｉとＩｎＡ
ｌＡｓとの間で良好なショットキー特性を得ることがで
きる。この結果、本実施形態のＨＥＭＴは従来のＨＥＭ
Ｔに比べてしきい値の制御が容易になり、面内均一性も
向上して、素子特性の向上が図られることがわかった。
【００３５】（第４の実施形態）図５は本発明の第４の
実施形態に係る歪みショットキーコンタクトＩｎＧａＰ
−ＩｎＰ系ＨＥＭＴの断面構造を示す断面図である。こ
のＨＥＭＴの各層の構造は、半絶縁性ＩｎＰ基板５０
１、８００ｎｍのノンドープＩｎＰバッファ層５０２、
１２ｎｍのノンドープＩｎ48Ｇａ0.52Ａｓチャネル層５
０３、３ｎｍのノンドープＩｎ0.48Ａｌ0.52Ａｓスペー
サー層５０４、１０ｎｍでドナー濃度Ｎd ＝５×１０18
ｃｍ-3のＳｉドープｎ型Ｉｎ0.48Ａｌ0.52Ａｓ電子供給
層５０５、１０ｎｍのノンドープＩｎ0.48Ｇａ0.52Ｐシ
ョットキーコンタクト層（５０６に相当。）、そのショ
ットキーコンタクト層内の中間部に３モノレイヤーのノ
ンドープＡｌＡｓ拡散ストッパー層５０７、２０ｎｍで
ドナー濃度Ｎd ＝５×１０18ｃｍ-3のＳｉドープｎ型Ｇ
ａＡｓオーミックコンタクト層５０８からなる。ソー
ス、ドレイン電極５０９、５１０はＡｕＧｅからなり、
ゲート電極５１１はＴｉからなる。
実施形態に係る歪みショットキーコンタクトＩｎＧａＰ
−ＩｎＰ系ＨＥＭＴの断面構造を示す断面図である。こ
のＨＥＭＴの各層の構造は、半絶縁性ＩｎＰ基板５０
１、８００ｎｍのノンドープＩｎＰバッファ層５０２、
１２ｎｍのノンドープＩｎ48Ｇａ0.52Ａｓチャネル層５
０３、３ｎｍのノンドープＩｎ0.48Ａｌ0.52Ａｓスペー
サー層５０４、１０ｎｍでドナー濃度Ｎd ＝５×１０18
ｃｍ-3のＳｉドープｎ型Ｉｎ0.48Ａｌ0.52Ａｓ電子供給
層５０５、１０ｎｍのノンドープＩｎ0.48Ｇａ0.52Ｐシ
ョットキーコンタクト層（５０６に相当。）、そのショ
ットキーコンタクト層内の中間部に３モノレイヤーのノ
ンドープＡｌＡｓ拡散ストッパー層５０７、２０ｎｍで
ドナー濃度Ｎd ＝５×１０18ｃｍ-3のＳｉドープｎ型Ｇ
ａＡｓオーミックコンタクト層５０８からなる。ソー
ス、ドレイン電極５０９、５１０はＡｕＧｅからなり、
ゲート電極５１１はＴｉからなる。
【００３６】この歪みショットキーコンタクトＩｎＧａ
Ｐ構造のＨＥＭＴは、通常のＩｎＰと比較してゲート耐
圧が高くなるというメリットを持つが、ＩｎＧａＰ材料
がゲート電極と接触するために、ゲート電極金属（Ｔｉ
等）が拡散しやすく、特性劣化やばらつきの原因となっ
ていた。本実施形態に示すように中間部に３モノレイヤ
ーのＡｌＡｓ層５０７を拡散ストッパー層として挿入す
ることにより、劣化を防ぎバラツキを低減できた。
Ｐ構造のＨＥＭＴは、通常のＩｎＰと比較してゲート耐
圧が高くなるというメリットを持つが、ＩｎＧａＰ材料
がゲート電極と接触するために、ゲート電極金属（Ｔｉ
等）が拡散しやすく、特性劣化やばらつきの原因となっ
ていた。本実施形態に示すように中間部に３モノレイヤ
ーのＡｌＡｓ層５０７を拡散ストッパー層として挿入す
ることにより、劣化を防ぎバラツキを低減できた。
【００３７】本実施形態において、ショットキーコンタ
クト層５０６であるノンドープのＩｎＧａＰは、Ｓｉド
ープｎ型ＧａＡｓオーミックコンタクト層５０８をエッ
チングする際のエッチングストッパーとしての作用があ
るため、ショットキーコンタクト層５０６の最上部２ｎ
ｍ以上はＩｎＧａＰである必要がある。
クト層５０６であるノンドープのＩｎＧａＰは、Ｓｉド
ープｎ型ＧａＡｓオーミックコンタクト層５０８をエッ
チングする際のエッチングストッパーとしての作用があ
るため、ショットキーコンタクト層５０６の最上部２ｎ
ｍ以上はＩｎＧａＰである必要がある。
【００３８】また、ノンドープＡｌＡｓ拡散ストッパー
層５０７は、数モノレイヤーあればＴｉの拡散をほぼ抑
制することが可能であり、ＴｉとＩｎＧａＰとの間で良
好なショットキー特性を得ることができる。この結果、
本実施形態のＨＥＭＴは従来のＨＥＭＴに比べてしきい
値の制御が容易になり、面内均一性も向上して、素子特
性の向上が図られることがわかった。
層５０７は、数モノレイヤーあればＴｉの拡散をほぼ抑
制することが可能であり、ＴｉとＩｎＧａＰとの間で良
好なショットキー特性を得ることができる。この結果、
本実施形態のＨＥＭＴは従来のＨＥＭＴに比べてしきい
値の制御が容易になり、面内均一性も向上して、素子特
性の向上が図られることがわかった。
【００３９】以上述べた本発明は、第１乃至第４の実施
形態に限らず、その趣旨を逸脱しない範囲で種々変形し
て実施することが可能である。例えば、ゲート電極をＴ
ｉに代えて他の適当な金属あるいは合金材料を持つＦＥ
Ｔにおいては、その材料の拡散を抑える作用をする半導
体層を所望の位置（例えば、基板全面以外に、ゲート電
極下の限定された領域）に拡散ストッパ層として挿入し
て特性の制御やばらつきの低減ができる。また、ショッ
トキー電極を持つ様々な半導体装置に適用することがで
きる。
形態に限らず、その趣旨を逸脱しない範囲で種々変形し
て実施することが可能である。例えば、ゲート電極をＴ
ｉに代えて他の適当な金属あるいは合金材料を持つＦＥ
Ｔにおいては、その材料の拡散を抑える作用をする半導
体層を所望の位置（例えば、基板全面以外に、ゲート電
極下の限定された領域）に拡散ストッパ層として挿入し
て特性の制御やばらつきの低減ができる。また、ショッ
トキー電極を持つ様々な半導体装置に適用することがで
きる。
【００４０】（第５の実施形態）図６は本発明の第５の
実施形態に係るＧａＮ系レーザーダイオード（ＬＤ）の
断面構造を示す断面図である。このＬＤの各層の構造
は、下から順にサファイア基板６０１、ＧａＮバッファ
層６０２、Ｓｉドープｎ型ＧａＮコンタクト層（ドナー
濃度Ｎd ＝１×１０19ｃｍ-3）６０３、Ｓｉドープｎ型
Ａｌ0.2 Ｇａ0.8 Ｎクラッド層（電流注入層、ドナー濃
度Ｎd ＝１×１０18ｃｍ-3）６０４、ＧａＮ／Ｉｎ0.2
Ｇａ0.8 Ｎ超格子活性層６０５、Ｍｇドープｐ型Ａｌ
0.2 Ｇａ0.8 Ｎクラッド層（電流注入層、アクセプタ濃
度Ｎa ＝１×１０18ｃｍ-3）６０６、Ｍｇドープｐ型Ｇ
ａＮコンタクト層（アクセプタ濃度Ｎa ＝１×１０18ｃ
ｍ-3）６０７、ｐ型オーミックコンタクト電極Pt/Au ６
０９が積層されたものとなっている。ｎ型オーミックコ
ンタクト電極Ti/Au ６０８は、ｎ型ＧａＮコンタクト層
６０３上にｎ型Ａｌ0.2 Ｇａ0.8 Ｎクラッド層６０４と
並立して設けられている。ｎ型及びｐ型コンタクト電極
ともに、それを構成する金属原子が活性層６０５に達し
たり、コンタクト層６０７やクラッド層６０４、６０６
の面内で部分的な拡散があると、特性の変化や劣化を起
こす。そのために、ｎ型Ａｌ0.2 Ｇａ0.8 Ｎクラッド層
６０４とｐ型ＧａＮコンタクト層６０７の層中のそれぞ
れに、TiおよびPtに対する拡散ストッパ−層として数モ
ノレイヤーのＡｌＮ層６１０、６１１が挿入されてい
る。この構成により、ｎ型Ａｌ0.2 Ｇａ0.8 Ｎクラッド
層６０４及びｐ型ＧａＮコンタクト層内６０７内部で、
電極構成金属（TiおよびPt）の拡散を止め、それ以上の
拡散や拡散集中を防ぐことが可能である。なお、本装置
の構成ではｎ型Ａｌ0.2 Ｇａ0.8 Ｎクラッド層内部にＡ
ｌＮ層６１０が設けられているが、ｎ型のクラッド層内
部に設けるのであれば特性上問題は少ない。
実施形態に係るＧａＮ系レーザーダイオード（ＬＤ）の
断面構造を示す断面図である。このＬＤの各層の構造
は、下から順にサファイア基板６０１、ＧａＮバッファ
層６０２、Ｓｉドープｎ型ＧａＮコンタクト層（ドナー
濃度Ｎd ＝１×１０19ｃｍ-3）６０３、Ｓｉドープｎ型
Ａｌ0.2 Ｇａ0.8 Ｎクラッド層（電流注入層、ドナー濃
度Ｎd ＝１×１０18ｃｍ-3）６０４、ＧａＮ／Ｉｎ0.2
Ｇａ0.8 Ｎ超格子活性層６０５、Ｍｇドープｐ型Ａｌ
0.2 Ｇａ0.8 Ｎクラッド層（電流注入層、アクセプタ濃
度Ｎa ＝１×１０18ｃｍ-3）６０６、Ｍｇドープｐ型Ｇ
ａＮコンタクト層（アクセプタ濃度Ｎa ＝１×１０18ｃ
ｍ-3）６０７、ｐ型オーミックコンタクト電極Pt/Au ６
０９が積層されたものとなっている。ｎ型オーミックコ
ンタクト電極Ti/Au ６０８は、ｎ型ＧａＮコンタクト層
６０３上にｎ型Ａｌ0.2 Ｇａ0.8 Ｎクラッド層６０４と
並立して設けられている。ｎ型及びｐ型コンタクト電極
ともに、それを構成する金属原子が活性層６０５に達し
たり、コンタクト層６０７やクラッド層６０４、６０６
の面内で部分的な拡散があると、特性の変化や劣化を起
こす。そのために、ｎ型Ａｌ0.2 Ｇａ0.8 Ｎクラッド層
６０４とｐ型ＧａＮコンタクト層６０７の層中のそれぞ
れに、TiおよびPtに対する拡散ストッパ−層として数モ
ノレイヤーのＡｌＮ層６１０、６１１が挿入されてい
る。この構成により、ｎ型Ａｌ0.2 Ｇａ0.8 Ｎクラッド
層６０４及びｐ型ＧａＮコンタクト層内６０７内部で、
電極構成金属（TiおよびPt）の拡散を止め、それ以上の
拡散や拡散集中を防ぐことが可能である。なお、本装置
の構成ではｎ型Ａｌ0.2 Ｇａ0.8 Ｎクラッド層内部にＡ
ｌＮ層６１０が設けられているが、ｎ型のクラッド層内
部に設けるのであれば特性上問題は少ない。
【００４１】（第６の実施形態）図７は本発明の第６の
実施形態に係るＧａＮ系レーザーダイオード（ＬＤ）の
断面構造を示す断面図である。本実施形態の装置が第５
の実施形態の装置と異なる部分は、ｎ型ＧａＮコンタク
ト層６０３上、かつｎ型Ａｌ0.2 Ｇａ0.8 Ｎクラッド層
６０４下に、さらにｎ型ＧａＮコンタクト層７０１がｎ
型オーミックコンタクト電極Ti/Au ６０８と並立して設
けられており、ＡｌＮ層６１０がｎ型ＧａＮコンタクト
層７０１内部に挿入されている点である。かかる構成に
よれば、コンタクト層の積層数が増え構造的には若干複
雑になるが、電極構成金属（TiおよびPt）の拡散をより
効果的に防止することが可能である。
実施形態に係るＧａＮ系レーザーダイオード（ＬＤ）の
断面構造を示す断面図である。本実施形態の装置が第５
の実施形態の装置と異なる部分は、ｎ型ＧａＮコンタク
ト層６０３上、かつｎ型Ａｌ0.2 Ｇａ0.8 Ｎクラッド層
６０４下に、さらにｎ型ＧａＮコンタクト層７０１がｎ
型オーミックコンタクト電極Ti/Au ６０８と並立して設
けられており、ＡｌＮ層６１０がｎ型ＧａＮコンタクト
層７０１内部に挿入されている点である。かかる構成に
よれば、コンタクト層の積層数が増え構造的には若干複
雑になるが、電極構成金属（TiおよびPt）の拡散をより
効果的に防止することが可能である。
【００４２】（第７の実施形態）次に、他の例について
説明する。前述したように、高電子移動度トランジスタ
（ＨＥＭＴ）は電子走行層（チャネル形成層）に形成さ
れた二次元電子ガス層をチャネルとしたトランジスタで
あるが、このチャネルとの電子の入出力を行うソース、
ドレイン電極には、従来、半導体層と合金化を行ってコ
ンタクトをとるアロイ電極と、高融点金属を用い合金化
を行わずにコンタクトをとるノンアロイ電極とがある。
また、どちらの電極を採用した例でも、ソース、ドレイ
ン電極は同時に形成できるということから同一の材料を
用い、その結果、アロイ−アロイ電極またはノンアロイ
−ノンアロイ電極の組み合わせしか用いられてこなかっ
た。
説明する。前述したように、高電子移動度トランジスタ
（ＨＥＭＴ）は電子走行層（チャネル形成層）に形成さ
れた二次元電子ガス層をチャネルとしたトランジスタで
あるが、このチャネルとの電子の入出力を行うソース、
ドレイン電極には、従来、半導体層と合金化を行ってコ
ンタクトをとるアロイ電極と、高融点金属を用い合金化
を行わずにコンタクトをとるノンアロイ電極とがある。
また、どちらの電極を採用した例でも、ソース、ドレイ
ン電極は同時に形成できるということから同一の材料を
用い、その結果、アロイ−アロイ電極またはノンアロイ
−ノンアロイ電極の組み合わせしか用いられてこなかっ
た。
【００４３】ソース、ドレイン電極にアロイ電極を用い
た場合のＨＥＭＴの構成を図１１に示す。アロイ電極１
１０８、１１０９はAuGe/Ni/Au層あるいはAuGe/Ni 層を
真空蒸着法などにより堆積し熱処理を加えることで形成
される。この場合、金属と半導体との電気的特性は極め
て良好で0.01Ω・ｍｍオーダーの接触抵抗を実現するこ
とができる。これは、特公平3-25932 でも述べられてい
るように合金化層が堆積した金属層の厚さ程度まで形成
され、金属と二次元電子ガス層が直接接触していること
に起因している。
た場合のＨＥＭＴの構成を図１１に示す。アロイ電極１
１０８、１１０９はAuGe/Ni/Au層あるいはAuGe/Ni 層を
真空蒸着法などにより堆積し熱処理を加えることで形成
される。この場合、金属と半導体との電気的特性は極め
て良好で0.01Ω・ｍｍオーダーの接触抵抗を実現するこ
とができる。これは、特公平3-25932 でも述べられてい
るように合金化層が堆積した金属層の厚さ程度まで形成
され、金属と二次元電子ガス層が直接接触していること
に起因している。
【００４４】なお、図１１において、１１０１はＧａＡ
ｓ半絶縁性基板、１１０２はＧａＡｓバッファ層、１１
０３はノンドープＩｎＧａＡｓチャネル層、１１０４は
ｎ型ＡｌＧａＡｓ電子供給層、１１０５はｎ型ＧａＡｓ
コンタクト層、１１１０はゲート電極、１１１１はソー
ス電極、１１１２はドレイン電極である。
ｓ半絶縁性基板、１１０２はＧａＡｓバッファ層、１１
０３はノンドープＩｎＧａＡｓチャネル層、１１０４は
ｎ型ＡｌＧａＡｓ電子供給層、１１０５はｎ型ＧａＡｓ
コンタクト層、１１１０はゲート電極、１１１１はソー
ス電極、１１１２はドレイン電極である。
【００４５】しかし、合金化層は堆積した電極金属層下
面から等方的に広がるように形成されるため、トランジ
スタの寄生抵抗成分であるソース、ドレイン抵抗を低減
させる目的でソース−ゲート電極間、あるいはゲート−
ドレイン電極間が小さくなるように素子を設計した場
合、各電極間の距離が合金化層により小さくなり、耐圧
の低下、最悪の場合短絡不良を発生するなど不良の原因
となる。また、電極間が狭い場合には合金化層の存在は
信頼性の低下をも招くという問題があった。
面から等方的に広がるように形成されるため、トランジ
スタの寄生抵抗成分であるソース、ドレイン抵抗を低減
させる目的でソース−ゲート電極間、あるいはゲート−
ドレイン電極間が小さくなるように素子を設計した場
合、各電極間の距離が合金化層により小さくなり、耐圧
の低下、最悪の場合短絡不良を発生するなど不良の原因
となる。また、電極間が狭い場合には合金化層の存在は
信頼性の低下をも招くという問題があった。
【００４６】これに対して、図１２に示したようなソー
ス、ドレイン電極１２１１、１２１２に高融点金属を用
いたノンアロイ−ノンアロイ電極は、コンタクト層の最
上層１２０７として高濃度のｎ型不純物を導入したInGa
Asコンタクト層を設けることにより、合金化層を設けず
に直接オーミックコンタクトを形成している。合金化層
を用いないために、アロイ電極で問題となった耐圧不
良、信頼性不良の問題を回避でき、ソース−ゲート電極
間、ゲート−ドレイン電極間の距離を小さくすることが
可能となる。
ス、ドレイン電極１２１１、１２１２に高融点金属を用
いたノンアロイ−ノンアロイ電極は、コンタクト層の最
上層１２０７として高濃度のｎ型不純物を導入したInGa
Asコンタクト層を設けることにより、合金化層を設けず
に直接オーミックコンタクトを形成している。合金化層
を用いないために、アロイ電極で問題となった耐圧不
良、信頼性不良の問題を回避でき、ソース−ゲート電極
間、ゲート−ドレイン電極間の距離を小さくすることが
可能となる。
【００４７】しかし、合金化層によって直接二次元電子
層にコンタクトしているアロイ電極に比べ、ノンアロイ
電極と二次元電子層との間のコンタクトは、金属と接続
しているｎ型ＩｎＧａＡｓコンタクト層１２０７、ｎ−
ｇｒａｄｅｄ ＩｎＧａＡｓコンタクト層１２０６（ｎ
型ＧａＡｓコンタクト層１２０５からｎ型ＩｎＧａＡｓ
コンタクト層１２０７へ向かうに従ってＩｎの濃度が高
くなる。）、ｎ型ＧａＡｓコンタクト層１２０５、及び
ｎ型ＡｌＧａＡｓ電子供給層１２０４を介する必要があ
る。
層にコンタクトしているアロイ電極に比べ、ノンアロイ
電極と二次元電子層との間のコンタクトは、金属と接続
しているｎ型ＩｎＧａＡｓコンタクト層１２０７、ｎ−
ｇｒａｄｅｄ ＩｎＧａＡｓコンタクト層１２０６（ｎ
型ＧａＡｓコンタクト層１２０５からｎ型ＩｎＧａＡｓ
コンタクト層１２０７へ向かうに従ってＩｎの濃度が高
くなる。）、ｎ型ＧａＡｓコンタクト層１２０５、及び
ｎ型ＡｌＧａＡｓ電子供給層１２０４を介する必要があ
る。
【００４８】特に電子供給層は、上記コンタクト層のIn
GaAsに対して電子親和力の小さい材料が用いられるた
め、電子に対してはバリアとして働くことになり、金属
と半導体の接触抵抗はアロイ電極に比べ一桁程度大きい
0.1 Ω・ｍｍオーダーとなってしまう。
GaAsに対して電子親和力の小さい材料が用いられるた
め、電子に対してはバリアとして働くことになり、金属
と半導体の接触抵抗はアロイ電極に比べ一桁程度大きい
0.1 Ω・ｍｍオーダーとなってしまう。
【００４９】なお、図１２において、１２０１はＧａＡ
ｓ半絶縁性基板、１２０２はＧａＡｓバッファ層、１２
０３はノンドープＩｎＧａＡｓチャネル層、１２１０は
ゲート電極、１２１１はソース電極、１２１２はドレイ
ン電極である。
ｓ半絶縁性基板、１２０２はＧａＡｓバッファ層、１２
０３はノンドープＩｎＧａＡｓチャネル層、１２１０は
ゲート電極、１２１１はソース電極、１２１２はドレイ
ン電極である。
【００５０】その結果、アロイ電極と同等程度のソー
ス、ドレイン抵抗を実現するためにはソース−ゲート電
極間距離、ゲート−ドレイン電極間距離を接触抵抗成分
のみが寄与する程度まで小さくする必要があった。しか
し、その場合、特にゲート−ドレイン電極間で十分な耐
圧をとることが出来なくなるだけでなく、ゲート−ドレ
イン電極間の空間で形成される寄生容量が大きくなり帰
還容量が増加するために高周波での利得がとれないとい
った問題が生じていた。
ス、ドレイン抵抗を実現するためにはソース−ゲート電
極間距離、ゲート−ドレイン電極間距離を接触抵抗成分
のみが寄与する程度まで小さくする必要があった。しか
し、その場合、特にゲート−ドレイン電極間で十分な耐
圧をとることが出来なくなるだけでなく、ゲート−ドレ
イン電極間の空間で形成される寄生容量が大きくなり帰
還容量が増加するために高周波での利得がとれないとい
った問題が生じていた。
【００５１】かかる問題を解決するために、本発明は、
高電子移動度トランジスタ等のトランジスタにおいて、
ソース電極が高融点金属を電極としたノンアロイ電極で
構成され、ドレイン電極が下地の半導体層と合金化した
アロイ電極で構成されているものを提供する。
高電子移動度トランジスタ等のトランジスタにおいて、
ソース電極が高融点金属を電極としたノンアロイ電極で
構成され、ドレイン電極が下地の半導体層と合金化した
アロイ電極で構成されているものを提供する。
【００５２】かかる構造によれば、ソース電極にノンア
ロイ電極を採用しているため、ソース電極の信頼性は十
分に保たれている。また、通常のＨＥＭＴのバイアス条
件では、ソース−ゲート電極間には０から高くとも２ボ
ルト程度の電位差しか生じないことから、ソース−ゲー
ト電極間耐圧を大きくとる必要はない。そのためソース
電極はゲート電極に対して極力近づけることが可能であ
り、ノンアロイ電極の接触抵抗成分のみが寄生抵抗に支
配的に働く程度まで電極間を近づけることにより、寄生
抵抗の増大を抑制できる。
ロイ電極を採用しているため、ソース電極の信頼性は十
分に保たれている。また、通常のＨＥＭＴのバイアス条
件では、ソース−ゲート電極間には０から高くとも２ボ
ルト程度の電位差しか生じないことから、ソース−ゲー
ト電極間耐圧を大きくとる必要はない。そのためソース
電極はゲート電極に対して極力近づけることが可能であ
り、ノンアロイ電極の接触抵抗成分のみが寄生抵抗に支
配的に働く程度まで電極間を近づけることにより、寄生
抵抗の増大を抑制できる。
【００５３】一方、ドレイン電極側はアロイ電極を採用
しているため、接触抵抗を小さく押さえることが可能で
ある。このことは、ゲート−ドレイン電極間に加わる大
きな電位差に対して十分な耐圧をとるのに必要なソース
−ドレイン電極間距離を十分にとることが可能となるこ
とを意味している。このことは同時に、アロイ電極とゲ
ート電極間が十分にあいていることを意味しており、合
金化層が広がることによる信頼性の低下はほとんど無視
できる。
しているため、接触抵抗を小さく押さえることが可能で
ある。このことは、ゲート−ドレイン電極間に加わる大
きな電位差に対して十分な耐圧をとるのに必要なソース
−ドレイン電極間距離を十分にとることが可能となるこ
とを意味している。このことは同時に、アロイ電極とゲ
ート電極間が十分にあいていることを意味しており、合
金化層が広がることによる信頼性の低下はほとんど無視
できる。
【００５４】つまり、前述したように合金化層の広がり
は、電極を形成している金属層の厚さに対して同程度の
大きさであることから、ゲート−ドレイン電極間を金属
層の厚さに対して同程度以上開けることにより、信頼性
の問題は回避されているのである。もちろんその際、電
極を形成する金属層の厚さは、電極が形成される半導体
層の表面から二次元電子ガス層までの距離に対して同程
度かそれ以上に設定されていることが望ましいのは言う
までもない。
は、電極を形成している金属層の厚さに対して同程度の
大きさであることから、ゲート−ドレイン電極間を金属
層の厚さに対して同程度以上開けることにより、信頼性
の問題は回避されているのである。もちろんその際、電
極を形成する金属層の厚さは、電極が形成される半導体
層の表面から二次元電子ガス層までの距離に対して同程
度かそれ以上に設定されていることが望ましいのは言う
までもない。
【００５５】さらに、ドレイン電極側にアロイ電極を使
用しているため、コンタクト層の最上層に使用されてい
るｎ型InGaAs層は、ゲート−ドレイン電極間においては
特に必要なものではない。そのため、この部分のInGaAs
層を予め取り除いておくことにより、ゲート電極を設置
するために施すリセスエッチングの端面の面積が、ドレ
イン側において小さくすることができ、これによりさら
に耐圧の向上、帰還容量の低減を実現することができ
る。
用しているため、コンタクト層の最上層に使用されてい
るｎ型InGaAs層は、ゲート−ドレイン電極間においては
特に必要なものではない。そのため、この部分のInGaAs
層を予め取り除いておくことにより、ゲート電極を設置
するために施すリセスエッチングの端面の面積が、ドレ
イン側において小さくすることができ、これによりさら
に耐圧の向上、帰還容量の低減を実現することができ
る。
【００５６】以下に、かかる発明の実施形態について詳
細に説明する。図８は第７の実施形態に係る半導体装置
の構造を示す断面図である。半絶縁性GaAs基板８０１上
に有機金属気相成長（MOCVD ）法によりバッファ層とし
て厚さ500nm のGaAs層８０２、電子走行層として厚さ15
nmのIn0.2 Ga0.8 As層８０３、電子供給層として厚さ20
nm、キャリア濃度ｎ＝3 ×1018cm-3のｎ型Al0.2 Ga0.8A
s層８０４、コンタクト層として厚さ30nm、キャリア濃
度ｎ＝5 ×1018cm-3のｎ型GaAs層８０５、ｎ−ｇｒａｄ
ｅｄ ＩｎＧａＡｓコンタクト層として厚さ30nm、キャ
リア濃度ｎ＝1 ×1019cm-3のｎ型Inx Ga1-x As（ｘ＝0
→0.5 ）層８０６、コンタクト層として厚さ20nm、キャ
リア濃度ｎ＝2 ×1019cm-3のIn0.5 Ga0.5As層８０７を
順次積層した。
細に説明する。図８は第７の実施形態に係る半導体装置
の構造を示す断面図である。半絶縁性GaAs基板８０１上
に有機金属気相成長（MOCVD ）法によりバッファ層とし
て厚さ500nm のGaAs層８０２、電子走行層として厚さ15
nmのIn0.2 Ga0.8 As層８０３、電子供給層として厚さ20
nm、キャリア濃度ｎ＝3 ×1018cm-3のｎ型Al0.2 Ga0.8A
s層８０４、コンタクト層として厚さ30nm、キャリア濃
度ｎ＝5 ×1018cm-3のｎ型GaAs層８０５、ｎ−ｇｒａｄ
ｅｄ ＩｎＧａＡｓコンタクト層として厚さ30nm、キャ
リア濃度ｎ＝1 ×1019cm-3のｎ型Inx Ga1-x As（ｘ＝0
→0.5 ）層８０６、コンタクト層として厚さ20nm、キャ
リア濃度ｎ＝2 ×1019cm-3のIn0.5 Ga0.5As層８０７を
順次積層した。
【００５７】ソース電極８１１およびゲート電極８１０
は、厚さ500nm のTi/Pt/Auの金属層を真空蒸着法により
形成してあり、その中でもゲート電極８１０は、フォト
リソグラフィ技術を用いてパターンを形成した後、ウエ
ットエッチングによりゲートリセス構造を形成し、電子
供給層であるAlGaAs層８０４上に形成されている。
は、厚さ500nm のTi/Pt/Auの金属層を真空蒸着法により
形成してあり、その中でもゲート電極８１０は、フォト
リソグラフィ技術を用いてパターンを形成した後、ウエ
ットエッチングによりゲートリセス構造を形成し、電子
供給層であるAlGaAs層８０４上に形成されている。
【００５８】また、ソース−ゲート電極間距離は0.4 μ
ｍに設定されており、ソース抵抗の低減が実現されてい
る。この場合、電極間の距離が小さいためゲート−ソー
ス間容量の増大が懸念されるが、実際にはゲート電極と
二次元電子ガスとの間に形成される容量が大きく支配的
なため、このような外部構造によって生じる寄生容量は
ほとんど無視できている。
ｍに設定されており、ソース抵抗の低減が実現されてい
る。この場合、電極間の距離が小さいためゲート−ソー
ス間容量の増大が懸念されるが、実際にはゲート電極と
二次元電子ガスとの間に形成される容量が大きく支配的
なため、このような外部構造によって生じる寄生容量は
ほとんど無視できている。
【００５９】一方、ドレイン電極８０９は、InGaAs層８
０７上にゲート電極から1 μｍ離した位置に真空蒸着法
によって厚さ300nm のAuGe/Ni/Au層を形成し、その後ラ
ンプアニール炉により所定の温度で熱処理することによ
り合金化を行って形成されている。８１２はドレイン電
極８０９上に形成されるドレイン電極である。ここで
は、ゲート−ドレイン電極間は１μｍと金属層の厚さに
比して大きく離してあるが、前述したようにさらにこの
距離を小さくすることによりドレイン抵抗を下げること
が可能となり、より高性能化が期待できる。
０７上にゲート電極から1 μｍ離した位置に真空蒸着法
によって厚さ300nm のAuGe/Ni/Au層を形成し、その後ラ
ンプアニール炉により所定の温度で熱処理することによ
り合金化を行って形成されている。８１２はドレイン電
極８０９上に形成されるドレイン電極である。ここで
は、ゲート−ドレイン電極間は１μｍと金属層の厚さに
比して大きく離してあるが、前述したようにさらにこの
距離を小さくすることによりドレイン抵抗を下げること
が可能となり、より高性能化が期待できる。
【００６０】（第８の実施形態）図９は第８の実施形態
に係る半導体装置の構造を示す断面図である。半絶縁性
GaAs基板９０１上に有機金属気相成長（MOCVD ）法によ
りバッファ層として厚さ500nm のGaAs層９０２、電子走
行層として厚さ15nmのIn0.2 Ga0.8 As層９０３、電子供
給層として厚さ20nm、キャリア濃度ｎ＝3 ×1018cm-3の
ｎ型Al0.2 Ga0.8As層９０４、コンタクト層として厚さ3
0nm、キャリア濃度ｎ＝5 ×1018cm-3のｎ型GaAs層９０
５、エッチングストッパ層として厚さ5nm 、キャリア濃
度ｎ＝3 ×1018cm-3のIn0.5 Ga0.5 P 層９０８、ｎ−ｇ
ｒａｄｅｄ ＩｎＧａＡｓコンタクト層として厚さ30n
m、キャリア濃度ｎ＝1 ×1019cm-3のｎ型Inx Ga1-x As
（ｘ＝0 →0.5 ）層９０６、コンタクト層として厚さ20
nm、キャリア濃度ｎ＝2 ×1019cm-3のIn0.5 Ga0.5 As層
９０７を順次積層した。
に係る半導体装置の構造を示す断面図である。半絶縁性
GaAs基板９０１上に有機金属気相成長（MOCVD ）法によ
りバッファ層として厚さ500nm のGaAs層９０２、電子走
行層として厚さ15nmのIn0.2 Ga0.8 As層９０３、電子供
給層として厚さ20nm、キャリア濃度ｎ＝3 ×1018cm-3の
ｎ型Al0.2 Ga0.8As層９０４、コンタクト層として厚さ3
0nm、キャリア濃度ｎ＝5 ×1018cm-3のｎ型GaAs層９０
５、エッチングストッパ層として厚さ5nm 、キャリア濃
度ｎ＝3 ×1018cm-3のIn0.5 Ga0.5 P 層９０８、ｎ−ｇ
ｒａｄｅｄ ＩｎＧａＡｓコンタクト層として厚さ30n
m、キャリア濃度ｎ＝1 ×1019cm-3のｎ型Inx Ga1-x As
（ｘ＝0 →0.5 ）層９０６、コンタクト層として厚さ20
nm、キャリア濃度ｎ＝2 ×1019cm-3のIn0.5 Ga0.5 As層
９０７を順次積層した。
【００６１】ドレイン電極９０９となるアロイ電極を形
成する前にコンタクト層の上部にあるInGaAs層９０６、
９０７をエッチングによって除去した構造とすることに
より、ドレイン電極側のリセス構造の端面の面積を減少
させ、耐圧を向上させ、帰還容量を減少させている。こ
のInGaAs層９０６、９０７のエッチングには燐酸を主体
としたエッチング溶液を用いているため、InGaP 層９０
８がエッチングストッパ層として働き、再現性の良いプ
ロセスが実現されている。
成する前にコンタクト層の上部にあるInGaAs層９０６、
９０７をエッチングによって除去した構造とすることに
より、ドレイン電極側のリセス構造の端面の面積を減少
させ、耐圧を向上させ、帰還容量を減少させている。こ
のInGaAs層９０６、９０７のエッチングには燐酸を主体
としたエッチング溶液を用いているため、InGaP 層９０
８がエッチングストッパ層として働き、再現性の良いプ
ロセスが実現されている。
【００６２】ソース電極９１１、ゲート電極９１０はTi
/Pt/Au層で形成され、ゲート電極９１０はウエットエッ
チングにより形成したリセス構造中に設けられ、AlGaAs
層９０４に接触している。一方、ドレイン電極９０９
は、AuGe/Ni/Au層を形成し、ランプアニール炉により所
定の温度で熱処理を加え、合金化することにより形成し
ている。ソース−ゲート電極間、ゲート−ドレイン電極
間はそれぞれ先の実施例と同様0.4 μｍ、1 μｍに設定
されている。なお、９１２はドレイン電極９０９上に形
成されるドレイン電極である。
/Pt/Au層で形成され、ゲート電極９１０はウエットエッ
チングにより形成したリセス構造中に設けられ、AlGaAs
層９０４に接触している。一方、ドレイン電極９０９
は、AuGe/Ni/Au層を形成し、ランプアニール炉により所
定の温度で熱処理を加え、合金化することにより形成し
ている。ソース−ゲート電極間、ゲート−ドレイン電極
間はそれぞれ先の実施例と同様0.4 μｍ、1 μｍに設定
されている。なお、９１２はドレイン電極９０９上に形
成されるドレイン電極である。
【００６３】（第９の実施形態）図１０は第９の実施形
態に係る半導体装置の構造を示す断面図である。図９に
示した基板に対して、断面形状がT 型のゲート電極を形
成した例である。つまり、半絶縁性GaAs基板１００１上
に有機金属気相成長（MOCVD ）法によりバッファ層とし
て厚さ500nm のGaAs層１００２、電子走行層として厚さ
15nmのIn0.2 Ga0.8 As層１００３、電子供給層として厚
さ20nm、キャリア濃度ｎ＝3 ×1018cm-3のｎ型Al0.2 Ga
0.8 As層１００４、コンタクト層として厚さ30nm、キャ
リア濃度ｎ＝5 ×1018cm-3のｎ型GaAs層１００５、エッ
チングストッパ層として厚さ5nm 、キャリア濃度ｎ＝3
×1018cm-3のIn0.5 Ga0.5 P 層１００８、ｎ−ｇｒａｄ
ｅｄＩｎＧａＡｓコンタクト層として厚さ30nm、キャリ
ア濃度ｎ＝1 ×1019cm-3のｎ型Inx Ga1-x As（ｘ＝0 →
0.5 ）層１００６、コンタクト層として厚さ20nm、キャ
リア濃度ｎ＝2 ×1019cm-3のIn0.5 Ga0.5 As層１００７
を順次積層してある。
態に係る半導体装置の構造を示す断面図である。図９に
示した基板に対して、断面形状がT 型のゲート電極を形
成した例である。つまり、半絶縁性GaAs基板１００１上
に有機金属気相成長（MOCVD ）法によりバッファ層とし
て厚さ500nm のGaAs層１００２、電子走行層として厚さ
15nmのIn0.2 Ga0.8 As層１００３、電子供給層として厚
さ20nm、キャリア濃度ｎ＝3 ×1018cm-3のｎ型Al0.2 Ga
0.8 As層１００４、コンタクト層として厚さ30nm、キャ
リア濃度ｎ＝5 ×1018cm-3のｎ型GaAs層１００５、エッ
チングストッパ層として厚さ5nm 、キャリア濃度ｎ＝3
×1018cm-3のIn0.5 Ga0.5 P 層１００８、ｎ−ｇｒａｄ
ｅｄＩｎＧａＡｓコンタクト層として厚さ30nm、キャリ
ア濃度ｎ＝1 ×1019cm-3のｎ型Inx Ga1-x As（ｘ＝0 →
0.5 ）層１００６、コンタクト層として厚さ20nm、キャ
リア濃度ｎ＝2 ×1019cm-3のIn0.5 Ga0.5 As層１００７
を順次積層してある。
【００６４】また、素子分離のため高抵抗化イオン打ち
込み処理を施した後、ソース領域以外のInGaAs層１００
６、１００７をウエットエッチングにより除去する。こ
の際、InGaP 層１００８がエッチングストッパ層として
働くことは前述した通りである。その後、ドレイン電極
１００９を形成するため、AuGe/Ni/Au層を300nm 真空蒸
着法により積層し、ランプアニール炉により所定の温度
で熱処理を加え下地の半導体層と合金化する。
込み処理を施した後、ソース領域以外のInGaAs層１００
６、１００７をウエットエッチングにより除去する。こ
の際、InGaP 層１００８がエッチングストッパ層として
働くことは前述した通りである。その後、ドレイン電極
１００９を形成するため、AuGe/Ni/Au層を300nm 真空蒸
着法により積層し、ランプアニール炉により所定の温度
で熱処理を加え下地の半導体層と合金化する。
【００６５】次に、ゲート電極１０１３を設置する部分
に多層のレジストを用いることにより、断面形状がT 型
となる開口部を設け、ウエットエッチングにより開口部
に露出したInGaP 層１００８、GaAs層１００５を順次除
去してリセス構造を形成する。
に多層のレジストを用いることにより、断面形状がT 型
となる開口部を設け、ウエットエッチングにより開口部
に露出したInGaP 層１００８、GaAs層１００５を順次除
去してリセス構造を形成する。
【００６６】次に、真空蒸着法によりTi/Pt/Au層を500n
m 積層し、リフトオフ法によってT型ゲート電極１０１
０を形成する。その後、ソース電極領域以外をレジスト
で覆い（ゲート電極１０１３のソース電極領域側も露出
する場合がある。）、リフトオフ法により厚さ200nm の
Ti/Pt/Au層のソース電極１０１１を形成する。１０１３
は、この工程においてレジストで覆われていないゲート
電極１０１０表面上に形成されるTi/Pt/Au層である。こ
の際、ソース電極１０１１は、ゲート電極側の端部が図
１０に示したようにT 型ゲート電極１０１０の庇部分に
よって自己整合的に決まるように形成しているため、ソ
ース−ゲート電極間距離は極めて小さく設定されてお
り、寄生抵抗であるソース抵抗は極限まで低減された構
造となっている。また、T 型ゲート電極１０１０のドレ
イン電極側においてはInGaAs層１００７及び１００６が
除去されている分、T 型電極の庇部分とその下地の半導
体層との距離が大きくなっている。このため、ゲート電
極に対してソース、ドレイン両側が同一平面で構成され
ている通常のトランジスタよりも、T 型電極の庇部分に
おいて構成される帰還容量が軽減される構造が実現され
ている。
m 積層し、リフトオフ法によってT型ゲート電極１０１
０を形成する。その後、ソース電極領域以外をレジスト
で覆い（ゲート電極１０１３のソース電極領域側も露出
する場合がある。）、リフトオフ法により厚さ200nm の
Ti/Pt/Au層のソース電極１０１１を形成する。１０１３
は、この工程においてレジストで覆われていないゲート
電極１０１０表面上に形成されるTi/Pt/Au層である。こ
の際、ソース電極１０１１は、ゲート電極側の端部が図
１０に示したようにT 型ゲート電極１０１０の庇部分に
よって自己整合的に決まるように形成しているため、ソ
ース−ゲート電極間距離は極めて小さく設定されてお
り、寄生抵抗であるソース抵抗は極限まで低減された構
造となっている。また、T 型ゲート電極１０１０のドレ
イン電極側においてはInGaAs層１００７及び１００６が
除去されている分、T 型電極の庇部分とその下地の半導
体層との距離が大きくなっている。このため、ゲート電
極に対してソース、ドレイン両側が同一平面で構成され
ている通常のトランジスタよりも、T 型電極の庇部分に
おいて構成される帰還容量が軽減される構造が実現され
ている。
【００６７】なお、第７乃至第９の実施形態において、
第１乃至第４の実施形態で述べた拡散防止層（拡散スト
ッパー層）を用いることも可能である。アロイ電極は拡
散防止層を貫通して電子走行層と接触させることができ
る。この場合にも、第１乃至第４の実施形態と同様の効
果を得ることが可能であり、拡散防止の効果を確保しつ
つ、寄生抵抗の増大の防止、耐圧の向上、帰還容量の低
減を実現できる。その他、本発明の趣旨を逸脱しない範
囲で種々変形して実施することが可能である。
第１乃至第４の実施形態で述べた拡散防止層（拡散スト
ッパー層）を用いることも可能である。アロイ電極は拡
散防止層を貫通して電子走行層と接触させることができ
る。この場合にも、第１乃至第４の実施形態と同様の効
果を得ることが可能であり、拡散防止の効果を確保しつ
つ、寄生抵抗の増大の防止、耐圧の向上、帰還容量の低
減を実現できる。その他、本発明の趣旨を逸脱しない範
囲で種々変形して実施することが可能である。
【００６８】
【発明の効果】以上説明したように、本発明によれば、
電極からの金属元素の拡散を防止することが可能であ
り、素子特性の制御性、面内均一化、素子寿命に優れた
半導体装置を提供することが可能である。
電極からの金属元素の拡散を防止することが可能であ
り、素子特性の制御性、面内均一化、素子寿命に優れた
半導体装置を提供することが可能である。
【図１】 本発明の第１及び第２の実施形態に係る半導
体装置の構成を示す断面図。
体装置の構成を示す断面図。
【図２】 従来の半導体装置の構成を示す断面図。
【図３】 従来の拡散の問題を示す特性図。
【図４】 本発明の第３の実施形態に係る半導体装置の
構成を示す断面図。
構成を示す断面図。
【図５】 本発明の第４の実施形態に係る半導体装置の
構成を示す断面図。
構成を示す断面図。
【図６】 本発明の第５の実施形態に係る半導体装置の
構成を示す断面図。
構成を示す断面図。
【図７】 本発明の第６の実施形態に係る半導体装置の
構成を示す断面図。
構成を示す断面図。
【図８】 第７の実施形態に係る半導体装置の構成を示
す断面図。
す断面図。
【図９】 第８の実施形態に係る半導体装置の構成を示
す断面図。
す断面図。
【図１０】 第９の実施形態に係る半導体装置の構成を
示す断面図。
示す断面図。
【図１１】 従来の半導体装置の構成を示す断面図。
【図１２】 従来の半導体装置の構成を示す断面図。
１０１…半絶縁性基板 １０２…バッファ層 １０３…チャネル層 １０４…スペーサ層 １０５…電子供給層 １０６…ショットキーコンタクト層 １０７…拡散防止層 １０８…オーミックコンタクト層 １０９…ソース電極層 １１０…ドレイン電極層 １１１…ゲート電極
フロントページの続き (72)発明者 杉浦 政幸 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 野田 隆夫 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 佐々木 晶 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内 (72)発明者 芦沢 康夫 神奈川県川崎市幸区小向東芝町１番地 株 式会社東芝研究開発センター内
Claims (17)
- 【請求項１】 半絶縁性半導体基板上に形成されたチャ
ネル層と、このチャネル層上に形成され、ゲート電極と
ショットキーコンタクトを形成するショットキーコンタ
クト層と、ショットキーコンタクト層の一部に形成さ
れ、前記ゲート電極を構成する金属の前記チャネル層へ
の拡散を防止する拡散防止層とを含む電界効果トランジ
スタを具備したことを特徴とする半導体装置。 - 【請求項２】 半絶縁性半導体基板上に形成されたチャ
ネル層と、このチャネル層上に形成され、チャネルに電
子を供給する電子供給層と、この電子供給層上に形成さ
れ、ゲート電極とショットキーコンタクトを形成するシ
ョットキーコンタクト層と、ショットキーコンタクト層
の一部に形成され、前記ゲート電極を構成する金属の拡
散を防止する拡散防止層とを含む電界効果トランジスタ
を具備したことを特徴とする半導体装置。 - 【請求項３】 前記ショットキーコンタクト層上に前記
ゲート電極を挟むように形成され、ソース及びドレイン
電極とオーミックコンタクトを形成するオーミックコン
タクト層をさらに具備したことを特徴とする請求項１又
は２記載の半導体装置。 - 【請求項４】 前記チャネル層及び前記ショットキーコ
ンタクト層は、ノンドープ若しくはｎ型不純物が導入さ
れた層であり、前記オーミックコンタクト層はｎ型不純
物が導入された層であることを特徴とする請求項１乃至
３記載の半導体装置。 - 【請求項５】 ソース電極が高融点金属からなるノンア
ロイ電極で構成され、ドレイン電極が下地の前記基板の
半導体領域と合金化した電極で構成されていることを特
徴とする請求項１乃至４記載の半導体装置。 - 【請求項６】 前記合金化した電極の厚さは、該電極が
形成されている半導体領域の表面から前記前記チャネル
層までの厚さと同じかそれ以上であり、かつ、該電極は
前記ゲート電極のドレイン電極端からも同じ距離かそれ
以上離れて形成されていることを特徴とする請求項５記
載の半導体装置。 - 【請求項７】 前記ドレイン電極上のオーミックコンタ
クト層の少なくとも一部分が選択的に除去されているこ
とを特徴とする請求項５又は６記載の半導体装置。 - 【請求項８】 前記ゲート電極を構成する金属はＴｉで
あることを特徴とする請求項１乃至７記載の半導体装
置。 - 【請求項９】 前記拡散防止層はＡｌＡｓであることを
特徴とする請求項１乃至８記載の半導体装置。 - 【請求項１０】 前記ショットキーコンタクト層は三元
系以上の多元系化合物半導体層からなることを特徴とす
る請求項１乃至９記載の半導体装置。 - 【請求項１１】 前記ショットキーコンタクト層はＩｎ
ＧａＰ、ＩｎＧａＡｓ、あるいはＩｎＡｌＡｓ層からな
ることを特徴とする請求項１０記載の半導体装置。 - 【請求項１２】 基板上に形成された電流注入層と、こ
の電流注入層に挟まれて形成された活性層と、前記電流
注入層にコンタクトするコンタクト層と、このコンタク
ト層とオーミックコンタクトを形成するコンタクト電極
と、前記コンタクト層の一部に形成され、前記コンタク
ト電極を構成する金属の前記活性層への拡散を防止する
拡散防止層とを含む光半導体素子を具備したことを特徴
とする半導体装置。 - 【請求項１３】 基板上に形成された第１及び第２の電
流注入層と、これらの第１及び第２の電流注入層に挟ま
れて形成された活性層と、前記第１及び第２の電流注入
層にそれぞれコンタクトする第１及び第２のコンタクト
層と、これらの第１及び第２のコンタクト層とオーミッ
クコンタクトを形成する第１及び第２のコンタクト電極
と、前記第１及び第２のコンタクト層の一部に形成さ
れ、前記第１及び第２のコンタクト電極を構成する金属
の前記活性層への拡散を防止する拡散防止層とを含む光
半導体素子を具備したことを特徴とする半導体装置。 - 【請求項１４】 基板上に形成されたｎ型及びｐ型の電
流注入層と、これらのｎ型及びｐ型の電流注入層に挟ま
れて形成された活性層と、前記ｎ型及びｐ型の電流注入
層にそれぞれコンタクトするｎ型及びｐ型のコンタクト
層と、これらのコンタクト層とそれぞれオーミックコン
タクトを形成する第１及び第２のコンタクト電極と、前
記ｎ型のクラッド層及び前記ｐ型のコンタクト層の一部
に形成され、前記第１及び第２のコンタクト電極を構成
する金属の前記活性層への拡散を防止する拡散防止層と
を含む光半導体素子を具備したことを特徴とする半導体
装置。 - 【請求項１５】 前記ｎ型の電流注入層及び前記第１の
コンタクト電極は、前記ｎ型のコンタクト層上に並立し
て設けられていることを特徴とする請求項１２乃至１４
記載の半導体装置。 - 【請求項１６】 前記電極はＴｉ、Ｐｔの少なくとも一
つであることを特徴とする請求項１２乃至１５記載の半
導体装置。 - 【請求項１７】 前記拡散防止層はＡｌＮであることを
特徴とする請求項１２乃至１６記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07100197A JP3272259B2 (ja) | 1997-03-25 | 1997-03-25 | 半導体装置 |
| US09/046,791 US6072203A (en) | 1997-03-25 | 1998-03-24 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07100197A JP3272259B2 (ja) | 1997-03-25 | 1997-03-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10270467A true JPH10270467A (ja) | 1998-10-09 |
| JP3272259B2 JP3272259B2 (ja) | 2002-04-08 |
Family
ID=13447838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07100197A Expired - Fee Related JP3272259B2 (ja) | 1997-03-25 | 1997-03-25 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6072203A (ja) |
| JP (1) | JP3272259B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100707324B1 (ko) * | 1998-09-18 | 2007-04-13 | 소니 가부시끼 가이샤 | 반도체 장치 및 이의 제조 방법 |
| JP2010245550A (ja) * | 2010-06-23 | 2010-10-28 | Fujitsu Ltd | 化合物半導体装置 |
| JP2013211408A (ja) * | 2012-03-30 | 2013-10-10 | Sumitomo Electric Device Innovations Inc | 半導体装置 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6316793B1 (en) * | 1998-06-12 | 2001-11-13 | Cree, Inc. | Nitride based transistors on semi-insulating silicon carbide substrates |
| US6586781B2 (en) * | 2000-02-04 | 2003-07-01 | Cree Lighting Company | Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same |
| JP3716906B2 (ja) * | 2000-03-06 | 2005-11-16 | 日本電気株式会社 | 電界効果トランジスタ |
| US6459098B1 (en) * | 2000-07-26 | 2002-10-01 | Axt, Inc. | Window for light emitting diode |
| US20030201459A1 (en) * | 2001-03-29 | 2003-10-30 | Sheppard Scott Thomas | Nitride based transistors on semi-insulating silicon carbide substrates |
| JP2003209124A (ja) * | 2001-11-06 | 2003-07-25 | Sony Corp | 電界効果半導体素子の製造方法及び電界効果半導体素子 |
| JP2003163226A (ja) * | 2001-11-27 | 2003-06-06 | Fujitsu Quantum Devices Ltd | 電界効果型化合物半導体装置及びその製造方法 |
| US7112830B2 (en) * | 2002-11-25 | 2006-09-26 | Apa Enterprises, Inc. | Super lattice modification of overlying transistor |
| JP4869563B2 (ja) | 2004-04-21 | 2012-02-08 | 新日本無線株式会社 | 窒化物半導体装置及びその製造方法 |
| JP2005353993A (ja) | 2004-06-14 | 2005-12-22 | Sanyo Electric Co Ltd | 化合物半導体装置およびその製造方法 |
| JP2005353992A (ja) * | 2004-06-14 | 2005-12-22 | Sanyo Electric Co Ltd | 化合物半導体装置およびその製造方法 |
| US7368980B2 (en) * | 2005-04-25 | 2008-05-06 | Triquint Semiconductor, Inc. | Producing reference voltages using transistors |
| US8723226B2 (en) * | 2011-11-22 | 2014-05-13 | Texas Instruments Incorporated | Manufacturable enhancement-mode group III-N HEMT with a reverse polarization cap |
| WO2018042707A1 (ja) * | 2016-09-01 | 2018-03-08 | 国立研究開発法人科学技術振興機構 | 半導体装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0810763B2 (ja) * | 1983-12-28 | 1996-01-31 | 株式会社日立製作所 | 半導体装置 |
| US4586063A (en) * | 1984-04-02 | 1986-04-29 | Oki Electric Industry Co., Ltd. | Schottky barrier gate FET including tungsten-aluminum alloy |
| FR2679071B1 (fr) * | 1991-07-08 | 1997-04-11 | France Telecom | Transistor a effet de champ, a couches minces de bande d'energie controlee. |
| KR100254005B1 (ko) * | 1991-08-02 | 2000-04-15 | 가나이 쓰도무 | 반도체 장치 및 그 제조 방법 |
| DE69324630T2 (de) * | 1992-06-13 | 1999-10-21 | Sanyo Electric Co | Dotierungsverfahren, Halbleiterbauelement und Verfahren zu seiner Herstellung |
| US5783483A (en) * | 1993-02-24 | 1998-07-21 | Intel Corporation | Method of fabricating a barrier against metal diffusion |
| JP2550859B2 (ja) * | 1993-06-01 | 1996-11-06 | 日本電気株式会社 | 電界効果トランジスタ |
| JP2611735B2 (ja) * | 1993-12-22 | 1997-05-21 | 日本電気株式会社 | ヘテロ接合ｆｅｔ |
| US5777350A (en) * | 1994-12-02 | 1998-07-07 | Nichia Chemical Industries, Ltd. | Nitride semiconductor light-emitting device |
| JP2910831B2 (ja) * | 1995-09-28 | 1999-06-23 | 日本電気株式会社 | 電界効果トランジスタ |
| US5900647A (en) * | 1996-02-05 | 1999-05-04 | Sharp Kabushiki Kaisha | Semiconductor device with SiC and GaAlInN |
| JPH10125901A (ja) * | 1996-10-17 | 1998-05-15 | Mitsubishi Electric Corp | 電界効果トランジスタ，及びその製造方法 |
-
1997
- 1997-03-25 JP JP07100197A patent/JP3272259B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-24 US US09/046,791 patent/US6072203A/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100707324B1 (ko) * | 1998-09-18 | 2007-04-13 | 소니 가부시끼 가이샤 | 반도체 장치 및 이의 제조 방법 |
| JP2010245550A (ja) * | 2010-06-23 | 2010-10-28 | Fujitsu Ltd | 化合物半導体装置 |
| JP2013211408A (ja) * | 2012-03-30 | 2013-10-10 | Sumitomo Electric Device Innovations Inc | 半導体装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3272259B2 (ja) | 2002-04-08 |
| US6072203A (en) | 2000-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7244973B2 (en) | Field-effect semiconductor device and method for making the same | |
| JPH10270467A (ja) | 半導体装置 | |
| US20070194295A1 (en) | Semiconductor device of Group III nitride semiconductor having oxide protective insulating film formed on part of the active region | |
| US5811843A (en) | Field effect transistor | |
| JPH07263663A (ja) | 電界効果型化合物半導体装置 | |
| US8441037B2 (en) | Semiconductor device having a thin film stacked structure | |
| KR100548047B1 (ko) | 전계효과트랜지스터 | |
| JP2005251820A (ja) | ヘテロ接合型電界効果トランジスタ | |
| US20050124176A1 (en) | Semiconductor device and method for fabricating the same and semiconductor device application system | |
| US5828087A (en) | AlInAs semiconductor device contaning Si and P | |
| JP3758261B2 (ja) | 電界効果トランジスタ | |
| JP3154556B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| JP3127863B2 (ja) | 半導体装置及びその製造方法 | |
| JP3398613B2 (ja) | 電界効果トランジスタ | |
| JP3064559B2 (ja) | 高電子移動度トランジスタの製造方法 | |
| US20030042502A1 (en) | Heterojunction field effect transistor and manufacturing method therefor | |
| JP2004186465A (ja) | ヘテロ構造型電界効果トランジスタ | |
| JP2005064381A (ja) | 電界効果トランジスタ | |
| KR20230038366A (ko) | 금속 산화물 반도체 소자 및 그 제조방법 | |
| JPH09260643A (ja) | 高電子移動度トランジスタ | |
| JP2003282583A (ja) | ヘテロ接合バイポーラトランジスタ | |
| JPH09246529A (ja) | 電界効果トランジスタ及びその製造方法 | |
| JP2002141516A (ja) | 化合物半導体装置 | |
| JP2903875B2 (ja) | 化合物半導体トランジスタ用ウェハ及び化合物半導体トランジスタ | |
| EP0264932A1 (en) | Field effect transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080125 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090125 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100125 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |