JP3064559B2 - 高電子移動度トランジスタの製造方法 - Google Patents

高電子移動度トランジスタの製造方法

Info

Publication number
JP3064559B2
JP3064559B2 JP3251823A JP25182391A JP3064559B2 JP 3064559 B2 JP3064559 B2 JP 3064559B2 JP 3251823 A JP3251823 A JP 3251823A JP 25182391 A JP25182391 A JP 25182391A JP 3064559 B2 JP3064559 B2 JP 3064559B2
Authority
JP
Japan
Prior art keywords
layer
contact layer
source
schottky contact
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP3251823A
Other languages
English (en)
Other versions
JPH04330738A (ja
Inventor
忍 藤田
康夫 芦沢
隆夫 野田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP3251823A priority Critical patent/JP3064559B2/ja
Publication of JPH04330738A publication Critical patent/JPH04330738A/ja
Application granted granted Critical
Publication of JP3064559B2 publication Critical patent/JP3064559B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Junction Field-Effect Transistors (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、高電子移動度トランジ
スタ(HEMT)の製造方法に関する。
【0002】
【従来の技術】図5(a) 〜(d) は、従来のHEMTの製
造工程を示す。半絶縁性GaAs等の半導体基板51上
にまず、(a) に示すように、バッファ層52、チャネル
層53、スペーサ層54、電子供給層55、ショットキ
ーコンタクト層56、オーミックコンタクト層57を順
次エピタキシャル成長させる。チャネル層53は、アン
ドープ層であって、電子供給層55から電子が供給され
てここに二次元電子ガスが形成されることになる。この
様に結晶成長を行った基板の素子形成領域以外の部分を
エッチングして素子分離を行った後、(b) に示すように
ソース,ドレイン領域にオーミック電極材料膜58を蒸
着により形成し、アロイして拡散させる。59が拡散領
域である。
【0003】続いて、(c) に示すように、ゲート領域に
開口を持つフォトレジスト・パターン60を形成し、こ
のフォトレジスト・パターン60を用いてゲート領域の
オーミックコンタクト層57をエッチングし、ショット
キーコンタクト層56を露出させる。そしてゲート電極
材料を蒸着し、フォトレジスト・パターン60を除去す
ることによりリフトオフ加工して、(d) に示すようにゲ
ート電極61を形成する。
【0004】この様な従来のHEMTの製造方法では、
ゲート電極形成の際に、オーミックコンタクト層をエッ
チングしてショットキーコンタクト層を露出させること
が必要である。このエッチングに際しては、素子特性の
ばらつきを抑えるために、1nm以下のエッチング精度が
要求されるが、ウェットエッチングでは十分な制御性が
得られない。ドライエッチング法を用いて、オーミック
コンタクト層とショットキーコンタクト層に対するエッ
チング速度の差が大きい条件でエッチングすれば、ウエ
ットエッチングに比べて高い制御性が得られる。しか
し、ドライエッチングでは、表面にダメージを与え易
い。これは、ゲート・ソース間のリーク電流を増大させ
る等、ショットキー特性の劣化につながる。
【0005】また従来の方法では、(c) の工程でエッチ
ングされたオーミックコンタクト層57の端面と、この
エッチング部に形成されたゲート電極61との間の距離
は、大きくても0.3μm と接近している。これも、ゲ
ート・ソース間のリークの増大の原因となる。
【0006】
【発明が解決しようとする課題】以上のように従来のH
EMT製造法では、全面に形成したオーミックコンタク
ト層を選択エッチングしてショットキーコンタクト層を
露出させる工程を用いるために、素子特性のばらつきが
大きく、またゲート・ソース間リークが大きくなる、と
いった問題があった。本発明は、この様な問題を解決し
HEMTの製造方法を提供することにある。
【0007】
【課題を解決するための手段】
【0008】本発明にかかるHEMTの製造方法は、半
導体基板上に、直接またはバッファ層を介してチャネル
層を形成し、このチャネル層に2次元電子ガスを形成す
るための電子供給層、およびショットキーコンタクト層
を順次エピタキシャル成長させる工程と、前記ショット
キーコンタクト層のゲート領域を選択的に絶縁膜で覆う
工程と、前記ショットキーコンタクト層上にソース,ド
レインのオーミックコンタクト層を選択的にエピタキシ
ャル成長させる工程と、エピタキシャル成長させたオー
ミックコンタクト層にソース,ドレイン電極を形成する
工程と、前記絶縁膜に開口を開け、この開口を介して前
記ショットキーコンタクト層にコンタクトするゲート電
極を形成する工程と、を備えたことを特徴とする。
【0009】
【作用】本発明においては、ソース,ドレインのオーミ
ックコンタクト層が選択エピタキシャル成長により形成
される。したがってゲート電極を形成するために従来の
ようなオーミックコンタクト層のエッチング工程を要し
ない。このため、ショットキーコンタクト層の厚みのば
らつきがなくなる。またゲート電極コンタクト部にドラ
イエッチングを行うこともないから、ゲート電極とショ
ットキーコンタクト層の界面にダメージが入ることがな
い。更に、オーミックコンタクト層が選択エピタキシャ
ル成長により形成されるため、このオーミックコンタク
ト層とゲート電極の間の距離を十分大きくとることがで
きる。さらにソース,ドレイン電極とゲート電極間の基
板面は絶縁膜で覆われている。これらの理由で、ゲート
・ソース間のリーク電流も小さいものとなる。
【0010】ショットキーコンタクト層の表面に酸化膜
がついたり、汚染物が付着したりする場合があり、その
ショットキーゲートにはゲート形成前にショットキーコ
ンタクト層の表面を僅かにエッチングする必要が生じ
る。しかしこの場合でも、エッチング量は従来よりはる
かに少なくて済むので、ショットキーコンタクト層の厚
みのばらつきは小さい。
【0011】また、ショットキーコンタクト層の表面酸
化や表面汚染の防止のため、ショットキーコンタクト層
の表面に保護膜を形成することもある。この場合にも、
ゲート形成の前にその保護膜をエッチングする必要があ
る。しかしこの保護膜はオーミックコンタクト層より薄
いもので良いため、やはりショットキーコンタクト層の
厚みのばらつきは小さいものとなる。以上により、素子
特性のばらつきが小さく、リーク電流が小さい優れた特
性のHEMTが得られる。
【0012】
【実施例】以下、図面を参照しながら実施例を説明す
る。
【0013】図1は本発明の一実施例に係るHEMTの
断面構造を示す。半絶縁性GaAs基板11上に、アン
ドープのGaAsバッファ層12、同じくアンドープの
GaAsチャネル層13、アンドープのAlGaAsス
ペーサ層14、SiドープのAlGaAs電子供給層1
5、同じくシリコンドープのAlGaAsショットキー
コンタクト層16が順次エピタキシャル成長されてい
る。バッファ層12とチャネル層13は、境界がなく連
続的に形成されて、バッファ層兼チャネル層となってい
てもよい。同様に電子供給層15とショットキーコンタ
クト層16も兼用であってよい。
【0014】ショットキーコンタクト層16の上のソー
ス,ドレイン領域上に、SiドープのGaAsオーミッ
クコンタクト層18が選択エピタキシャル成長により形
成されている。これらソース,ドレイン領域のオーミッ
クコンタクト層18の間のショットキーコンタクト層1
6上は、シリコン酸化膜17で覆われている。オーミッ
クコンタクト層18上にはソース,ドレイン電極19が
形成され、アロイ処理がなされて拡散層20が形成され
ている。シリコン酸化膜17には開口が開けられて、露
出したショットキーコンタクト層16にコンタクトする
ゲート電極21が形成されている。
【0015】図2(a) 〜(e) は、この実施例のHEMT
の具体的な製造工程を示す断面図である。GaAs基板
11上にまず、(a) に示すように、MBE法を用いてア
ンドープのGaAsバッファ層兼チャネル層22を成長
させる。続いて、MBE法により、アンドープのAlG
aAsスペーサ層14を成長させる。さらに引き続いて
MBE法により、Siを1×1018/cm3 ドープしたA
lGaAs電子供給層兼ショットキーコンタクト層23
を成長させる。膜厚は例えば、GaAsバッファ層兼チ
ャネル層22が200nm、AlGaAsスペーサ層14
が2nm、AlGaAs電子供給層兼ショットキーコンタ
クト層23が20nmとする。
【0016】その後必要な素子分離を行った後、(b) に
示すように、ソース,ドレイン形成領域以外の領域をC
VD法によるシリコン酸化膜17で覆う。その後、ソー
ス,ドレイン形成領域を適当なエッチャント(例えば、
3PO4 ,H2 2 ,H2Oの混合液)で1nm程度エッ
チングする。そしてシリコン酸化膜17をマスクとし
て、MBE法により、Siを1×1018/cm3 ドープし
たGaAsオーミックコンタクト層18を選択成長させ
る。その後、(c) に示すように、ソース,ドレイン電極
19を形成し、アロイ処理を行って拡散層20を形成す
る。
【0017】次いで、(d) に示すように、ゲート電極形
成用のフォトレジスト24を塗布し、電子ビーム露光に
よる直接描画,現像を行い、ゲート領域に例えば0.2
μm幅の開口を形成する。開口に露出したシリコン酸化
膜17をフッ化アンモニウムでエッチングする。そし
て、露出したAlGaAsショットキーコンタクト層2
3の表面を、H3 PO4 とH2 2 とH2 Oの混合液を
用いて僅かに(0.5nm程度)エッチングする。次に、
ゲート電極金属として、Ti ,Pt ,Au を順次蒸着
し、これをリフトオフ加工して、(e) に示すようにゲー
ト電極21を形成する。
【0018】この実施例によるHEMTのドレイン飽和
電流,相互コンダクタンスおよびピンチオフ電圧のばら
つきを測定した結果、従来法によるHEMTと比べて3
0%減少していることが確認された。またゲート・ソー
ス間の逆方向リーク電流を測定した結果、これも従来法
によるものと比べて20%減少していることが確認され
た。
【0019】なお、ソースとドレインのオーミック抵抗
を測定したところ、従来法によるものとほとんど差がな
かった。これは、オーミックコンタクト層の前でエピタ
キシャル成長を中断したことによる影響がないことを意
味する。
【0020】図3(a) 〜(e) は、本発明の第2の実施例
のHEMTの製造工程を示す断面図である。InP基板
31上に先ず、MOCVD法によって、(a) に示すよう
に、アンドープのInAlAsバッファ層32、アンド
ープのInGaAsチャネル層33、InAlAsスペ
ーサ層34、SiドープのInAlAs電子供給層3
5、アンドープのInAlAsショットキーコンタクト
層36、およびアンドープのGaAsショットキーコン
タクト層保護膜62を順次エピタキシャル成長させる。
InAlAsバッファ層32は300nm、InGaAs
チャネル層33は80nm、InAlAsスペーサ層34
は2nmとし、InAlAs電子供給層35は15nmでS
i濃度3×1018/cm3 、InAlAsショットキーコ
ンタクト層36は15nm、GaAs保護膜62は1nmと
する。なお、GaAs保護膜62は表面汚染が問題にな
らない場合には省略することができる。
【0021】次に、必要な素子分離を行った後、(b) に
示すように、ゲート形成領域の1μm 幅の範囲をCVD
シリコン酸化膜37で覆い、再びMOCVD法で、アル
シンを流したまま成長温度より高く加熱して酸化膜37
で覆われていない領域の保護膜であるGaAsを昇華さ
せた後、SiドープのInGaAsオーミックコンタク
ト層38を酸化膜37で覆われていない領域に選択成長
させる。このInGaAsオーミックコンタクト層38
のSi濃度は3×1018/cm3 、膜厚は10nmとする。
GaAs保護膜62は、この選択成長の前にあらかじめ
適当にエッチャント(例えば、H3 PO4 とH2 2
2Oの混合液)でエッチングしても良い。
【0022】続いて先の実施例と同様にして、(c) に示
すように、ソース,ドレイン電極39を形成し、アロイ
処理により拡散層40を形成する。(c) に示すように、
オーミックコンタクト層38の端がオーミック電極形成
領域よりゲート電極形成領域側に突き出た構造になって
いるが、こうすることにより、ソース,ドレイン抵抗の
増大を抑えることができる。このオーミックコンタクト
層38のソース,ドレイン電極39端より突き出る幅は
任意の値に設定することが可能である。
【0023】次いで、(d) に示すように、ゲート電極形
成用のフォトレジスト41を塗布し、電子ビーム露光に
よる直接描画,現像を行い、ゲート領域に0.2μm 幅
の開口を形成する。開口に露出したシリコン酸化膜37
をフッ化アンモニウムでエッチングする。そして、露出
したInAlAsショットキーコンタクト層36の表面
のGaAs保護膜62を、H3 PO4 とH2 2 とH2
Oの混合液を用いてエッチングする。次に、ゲート電極
金属として、Ti ,Pt ,Au を順次蒸着し、これをリ
フトオフ加工して、(e) に示すようにゲート電極42を
形成する。なおソース,ドレイン電極とゲート電極の形
成工程は、逆であってもよい。
【0024】この実施例によるHEMTのドレイン飽和
電流,相互コンダクタンスおよびピンチオフ電圧のばら
つきを測定した結果、従来法によるHEMTと比べて約
50%減少していることが確認された。またゲート・ソ
ース間の逆方向リーク電流を測定した結果、これも従来
法によるものと比べて約50%減少していることが確認
された。ソースとドレインのオーミック抵抗の測定か
ら、オーミックコンタクト層の前でエピタキシャル成長
を中断したことによる影響のないことも確認された。
【0025】図4(a) 〜(e) は、本発明の第3の実施例
のHEMTの製造工程を示す断面図である。GaAs基
板11上にまず、(a) に示すように、MOCVD法を用
いてアンドープのGaAsバッファ層兼チャネル層22
を成長させる。続いて、MOCVD法により、アンドー
プのAlGaAsスペーサ層14を成長させる。さらに
引き続いてMOCVD法により、Siを1×1018/cm
3 ドープしたAlGaAs電子供給層兼ショットキーコ
ンタクト層23を成長させる。さらにMOCVD法によ
って、アンドープのInGaPショットキーコンタクト
層保護膜61を、臨界膜厚内で成長させる。具体的な膜
厚は例えば、GaAsバッファ層兼チャネル層22が2
00nm、AlGaAsスペーサ層14が2nm、AlGa
As電子供給層兼ショットキーコンタクト層23が20
nm、InGaP保護膜61が2nmとする。
【0026】その後必要な素子分離を行った後、(b) に
示すように、ソース,ドレイン形成領域以外の領域をC
VD法によるシリコン酸化膜17で覆う。その後、ソー
ス,ドレイン形成領域を適当なエッチャントエッチング
して、InGaP保護膜61を除去する。そしてシリコ
ン酸化膜17をマスクとして、MOCVD法により、S
iを1×1018/cm3 ドープしたGaAsオーミックコ
ンタクト層18を選択成長させる。
【0027】その後、(c) に示すように、ソース,ドレ
イン電極19を形成し、アロイ処理を行って拡散層20
を形成する。ここで、ソース側のオーミックコンタクト
層18の端が、ソース電極形成領域よりゲート電極形成
領域よりにずれた構造になっているが、これによりソー
ス抵抗の増大が抑制される。このずれは適当な大きさに
設定することができる。
【0028】次いで、(d) に示すように、ゲート電極形
成用のフォトレジスト24を塗布し、電子ビーム露光に
よる直接描画,現像を行い、ゲート領域に例えば0.2
μm幅の開口を形成する。開口に露出したシリコン酸化
膜17をフッ化アンモニウムでエッチングする。そして
露出したInGaP保護膜61をAlGaAsとの選択
比の大きい適当なエッチャント(例えばHCl)を用い
て選択エッチングし、AlGaAs層を露出させる。
【0029】次に、ゲート電極金属として、Ti ,Pt
,Au を順次蒸着し、これをリフトオフ加工して、(e)
に示すようにゲート電極21を形成する。ゲート電極
21をソース電極19寄りに形成しているのは、ソース
抵抗を減らすためである。
【0030】この実施例によるHEMTのドレイン飽和
電流,相互コンダクタンスおよびピンチオフ電圧のばら
つきを測定した結果、従来法によるHEMTと比べて6
0%減少していることが確認された。またゲート・ソー
ス間の逆方向リーク電流を測定した結果、これも従来法
によるものと比べて50%減少していることが確認され
た。
【0031】ソースとドレインのオーミック抵抗を測定
したところ、従来法によるものとほとんど差がなかっ
た。これは、オーミックコンタクト層の前でエピタキシ
ャル成長を中断したことによる影響がないことを意味す
る。
【0032】
【発明の効果】以上説明したように本発明によれば、ゲ
ート電極を形成するときにオーミックコンタクト層をエ
ッチングすることが不要であるから、特性のばらつきが
小さいHEMTが得られる。またゲート電極とソース,
ドレインのオーミックコンタクト層の間は十分な距離が
確保され、しかもこの部分は絶縁膜で不活性化されてい
るため、リーク電流等の少ない優れた特性が得られる。
【図面の簡単な説明】
【図1】本発明一実施例に係るHEMTを示す断面図。
【図2】同実施例の製造工程を示す断面図。
【図3】本発明の第2の実施例のHEMTの製造工程を
示す断面図。
【図4】本発明の第3の実施例のHEMTの製造工程を
示す断面図。
【図5】従来のHEMTの製造工程を示す断面図。
【符号の説明】
11…半絶縁性GaAs基板、 12…アンドープGaAsバッファ層、 13…アンドープGaAsチャネル層、 14…アンドープAlGaAsスペーサ層、 15…SiドープAlGaAs電子供給層、 16…SiドープAlGaAsショットキーコンタクト
層、 17…シリコン酸化膜、 18…SiドープGaAsオーミックコンタクト層、 19…ソース,ドレイン電極、 20…拡散層、 21…ゲート電極、 22…アンドープGaAsバッファ層兼チャネル層、 23…SiドープAlGaAs電子供給層兼ショットキ
ーコンタクト層、 24…フォトレジスト、 31…InP基板、 32…アンドープInAlAsバッファ層、 33…アンドープInGaAsチャネル層、 34…InAlAsスペーサ層、 35…SiドープInAlAs電子供給層、 36…アンドープInAlAsショットキーコンタクト
層、 37…シリコン酸化膜、 38…SiドープInGaAsオーミックコンタクト
層、 39…ソース,ドレイン電極、 40…拡散層、 41…フォトレジスト、 42…ゲート電極、 61…アンドープInGaP保護膜、 62…アンドープGaAs保護膜。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平2−250335(JP,A) 特開 昭62−190771(JP,A) 特開 平2−49441(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01L 29/778 H01L 21/338 H01L 29/812

Claims (1)

    (57)【特許請求の範囲】
  1. 【請求項1】半導体基板上に、直接またはバッファ層を
    介してチャネル層、このチャネル層に2次元電子ガスを
    形成するための電子供給層、およびショットキーコンタ
    クト層を順次エピタキシャル成長させる工程と、 前記ショットキーコンタクト層を選択的に絶縁膜で覆う
    工程と、 前記ショットキーコンタクト層上に前記絶縁膜をマスク
    としてソース,ドレインのオーミックコンタクト層を選
    択的にエピタキシャル成長させる工程と、前記 オーミックコンタクト層にソース,ドレイン電極を
    形成する工程と、 前記絶縁膜に開口を開け、この開口を介して前記ショッ
    トキーコンタクト層にコンタクトするゲート電極を形成
    する工程と、 を備えたことを特徴とする高電子移動度トランジスタの
    製造方法。
JP3251823A 1991-02-21 1991-09-30 高電子移動度トランジスタの製造方法 Expired - Fee Related JP3064559B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP3251823A JP3064559B2 (ja) 1991-02-21 1991-09-30 高電子移動度トランジスタの製造方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP3-27434 1991-02-21
JP2743491 1991-02-21
JP3251823A JP3064559B2 (ja) 1991-02-21 1991-09-30 高電子移動度トランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPH04330738A JPH04330738A (ja) 1992-11-18
JP3064559B2 true JP3064559B2 (ja) 2000-07-12

Family

ID=26365343

Family Applications (1)

Application Number Title Priority Date Filing Date
JP3251823A Expired - Fee Related JP3064559B2 (ja) 1991-02-21 1991-09-30 高電子移動度トランジスタの製造方法

Country Status (1)

Country Link
JP (1) JP3064559B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4895520B2 (ja) * 2005-03-28 2012-03-14 日本電信電話株式会社 ショットキーダイオードおよびその製造方法

Also Published As

Publication number Publication date
JPH04330738A (ja) 1992-11-18

Similar Documents

Publication Publication Date Title
US5610410A (en) III-V compound semiconductor device with Schottky electrode of increased barrier height
JP3233207B2 (ja) 電界効果トランジスタの製造方法
JPH10209434A (ja) ヘテロ接合型電界効果トランジスタとその製造方法
JP3986573B2 (ja) 半導体装置の製造方法
JP3064559B2 (ja) 高電子移動度トランジスタの製造方法
JP3128601B2 (ja) 高電子移動度トランジスタ
JP3084820B2 (ja) 化合物半導体装置
JP2003059944A (ja) 電界効果トランジスタおよびこの製造方法
JP3434623B2 (ja) 電界効果トランジスタ
JP2551427B2 (ja) 半導体装置及びその製造方法
JP3256941B2 (ja) 化合物半導体の表面処理方法
JP2708492B2 (ja) 半導体装置の製造方法
JP2668418B2 (ja) 半導体装置
JPH04343440A (ja) 半導体装置
JPH02191345A (ja) 電界効果トランジスタの製造方法
JPH03292743A (ja) 電界効果トランジスタの製造方法
JPH10270463A (ja) 電界効果トランジスタ
JP2697896B2 (ja) 高電子移動度トランジスタおよびその製造方法
JP2720847B2 (ja) 電界効果トランジスタ及びその製造方法
JPH02273942A (ja) 高電子移動度トランジスタおよびその製造方法
JPH05275464A (ja) 化合物半導体集積回路装置の製造方法
JPH01265573A (ja) 半導体装置の製造方法
JPS62113479A (ja) 電界効果半導体装置の製造方法
JPH0878666A (ja) 高電子移動度トランジスタとその製造方法
JPH04321236A (ja) 電界効果型トランジスタの製造方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090512

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100512

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees