JP3064559B2 - 高電子移動度トランジスタの製造方法 - Google Patents
高電子移動度トランジスタの製造方法Info
- Publication number
- JP3064559B2 JP3064559B2 JP3251823A JP25182391A JP3064559B2 JP 3064559 B2 JP3064559 B2 JP 3064559B2 JP 3251823 A JP3251823 A JP 3251823A JP 25182391 A JP25182391 A JP 25182391A JP 3064559 B2 JP3064559 B2 JP 3064559B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- contact layer
- source
- schottky contact
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、高電子移動度トランジ
スタ（ＨＥＭＴ）の製造方法に関する。
スタ（ＨＥＭＴ）の製造方法に関する。
【０００２】
【従来の技術】図５(a) 〜(d) は、従来のＨＥＭＴの製
造工程を示す。半絶縁性ＧａＡｓ等の半導体基板５１上
にまず、(a) に示すように、バッファ層５２、チャネル
層５３、スペーサ層５４、電子供給層５５、ショットキ
ーコンタクト層５６、オーミックコンタクト層５７を順
次エピタキシャル成長させる。チャネル層５３は、アン
ドープ層であって、電子供給層５５から電子が供給され
てここに二次元電子ガスが形成されることになる。この
様に結晶成長を行った基板の素子形成領域以外の部分を
エッチングして素子分離を行った後、(b) に示すように
ソース，ドレイン領域にオーミック電極材料膜５８を蒸
着により形成し、アロイして拡散させる。５９が拡散領
域である。
造工程を示す。半絶縁性ＧａＡｓ等の半導体基板５１上
にまず、(a) に示すように、バッファ層５２、チャネル
層５３、スペーサ層５４、電子供給層５５、ショットキ
ーコンタクト層５６、オーミックコンタクト層５７を順
次エピタキシャル成長させる。チャネル層５３は、アン
ドープ層であって、電子供給層５５から電子が供給され
てここに二次元電子ガスが形成されることになる。この
様に結晶成長を行った基板の素子形成領域以外の部分を
エッチングして素子分離を行った後、(b) に示すように
ソース，ドレイン領域にオーミック電極材料膜５８を蒸
着により形成し、アロイして拡散させる。５９が拡散領
域である。
【０００３】続いて、(c) に示すように、ゲート領域に
開口を持つフォトレジスト・パターン６０を形成し、こ
のフォトレジスト・パターン６０を用いてゲート領域の
オーミックコンタクト層５７をエッチングし、ショット
キーコンタクト層５６を露出させる。そしてゲート電極
材料を蒸着し、フォトレジスト・パターン６０を除去す
ることによりリフトオフ加工して、(d) に示すようにゲ
ート電極６１を形成する。
開口を持つフォトレジスト・パターン６０を形成し、こ
のフォトレジスト・パターン６０を用いてゲート領域の
オーミックコンタクト層５７をエッチングし、ショット
キーコンタクト層５６を露出させる。そしてゲート電極
材料を蒸着し、フォトレジスト・パターン６０を除去す
ることによりリフトオフ加工して、(d) に示すようにゲ
ート電極６１を形成する。
【０００４】この様な従来のＨＥＭＴの製造方法では、
ゲート電極形成の際に、オーミックコンタクト層をエッ
チングしてショットキーコンタクト層を露出させること
が必要である。このエッチングに際しては、素子特性の
ばらつきを抑えるために、１nm以下のエッチング精度が
要求されるが、ウェットエッチングでは十分な制御性が
得られない。ドライエッチング法を用いて、オーミック
コンタクト層とショットキーコンタクト層に対するエッ
チング速度の差が大きい条件でエッチングすれば、ウエ
ットエッチングに比べて高い制御性が得られる。しか
し、ドライエッチングでは、表面にダメージを与え易
い。これは、ゲート・ソース間のリーク電流を増大させ
る等、ショットキー特性の劣化につながる。
ゲート電極形成の際に、オーミックコンタクト層をエッ
チングしてショットキーコンタクト層を露出させること
が必要である。このエッチングに際しては、素子特性の
ばらつきを抑えるために、１nm以下のエッチング精度が
要求されるが、ウェットエッチングでは十分な制御性が
得られない。ドライエッチング法を用いて、オーミック
コンタクト層とショットキーコンタクト層に対するエッ
チング速度の差が大きい条件でエッチングすれば、ウエ
ットエッチングに比べて高い制御性が得られる。しか
し、ドライエッチングでは、表面にダメージを与え易
い。これは、ゲート・ソース間のリーク電流を増大させ
る等、ショットキー特性の劣化につながる。
【０００５】また従来の方法では、(c) の工程でエッチ
ングされたオーミックコンタクト層５７の端面と、この
エッチング部に形成されたゲート電極６１との間の距離
は、大きくても０．３μm と接近している。これも、ゲ
ート・ソース間のリークの増大の原因となる。
ングされたオーミックコンタクト層５７の端面と、この
エッチング部に形成されたゲート電極６１との間の距離
は、大きくても０．３μm と接近している。これも、ゲ
ート・ソース間のリークの増大の原因となる。
【０００６】
【発明が解決しようとする課題】以上のように従来のＨ
ＥＭＴ製造法では、全面に形成したオーミックコンタク
ト層を選択エッチングしてショットキーコンタクト層を
露出させる工程を用いるために、素子特性のばらつきが
大きく、またゲート・ソース間リークが大きくなる、と
いった問題があった。本発明は、この様な問題を解決し
たＨＥＭＴの製造方法を提供することにある。
ＥＭＴ製造法では、全面に形成したオーミックコンタク
ト層を選択エッチングしてショットキーコンタクト層を
露出させる工程を用いるために、素子特性のばらつきが
大きく、またゲート・ソース間リークが大きくなる、と
いった問題があった。本発明は、この様な問題を解決し
たＨＥＭＴの製造方法を提供することにある。
【０００７】
【０００８】本発明にかかるＨＥＭＴの製造方法は、半
導体基板上に、直接またはバッファ層を介してチャネル
層を形成し、このチャネル層に２次元電子ガスを形成す
るための電子供給層、およびショットキーコンタクト層
を順次エピタキシャル成長させる工程と、前記ショット
キーコンタクト層のゲート領域を選択的に絶縁膜で覆う
工程と、前記ショットキーコンタクト層上にソース，ド
レインのオーミックコンタクト層を選択的にエピタキシ
ャル成長させる工程と、エピタキシャル成長させたオー
ミックコンタクト層にソース，ドレイン電極を形成する
工程と、前記絶縁膜に開口を開け、この開口を介して前
記ショットキーコンタクト層にコンタクトするゲート電
極を形成する工程と、を備えたことを特徴とする。
導体基板上に、直接またはバッファ層を介してチャネル
層を形成し、このチャネル層に２次元電子ガスを形成す
るための電子供給層、およびショットキーコンタクト層
を順次エピタキシャル成長させる工程と、前記ショット
キーコンタクト層のゲート領域を選択的に絶縁膜で覆う
工程と、前記ショットキーコンタクト層上にソース，ド
レインのオーミックコンタクト層を選択的にエピタキシ
ャル成長させる工程と、エピタキシャル成長させたオー
ミックコンタクト層にソース，ドレイン電極を形成する
工程と、前記絶縁膜に開口を開け、この開口を介して前
記ショットキーコンタクト層にコンタクトするゲート電
極を形成する工程と、を備えたことを特徴とする。
【０００９】
【作用】本発明においては、ソース，ドレインのオーミ
ックコンタクト層が選択エピタキシャル成長により形成
される。したがってゲート電極を形成するために従来の
ようなオーミックコンタクト層のエッチング工程を要し
ない。このため、ショットキーコンタクト層の厚みのば
らつきがなくなる。またゲート電極コンタクト部にドラ
イエッチングを行うこともないから、ゲート電極とショ
ットキーコンタクト層の界面にダメージが入ることがな
い。更に、オーミックコンタクト層が選択エピタキシャ
ル成長により形成されるため、このオーミックコンタク
ト層とゲート電極の間の距離を十分大きくとることがで
きる。さらにソース，ドレイン電極とゲート電極間の基
板面は絶縁膜で覆われている。これらの理由で、ゲート
・ソース間のリーク電流も小さいものとなる。
ックコンタクト層が選択エピタキシャル成長により形成
される。したがってゲート電極を形成するために従来の
ようなオーミックコンタクト層のエッチング工程を要し
ない。このため、ショットキーコンタクト層の厚みのば
らつきがなくなる。またゲート電極コンタクト部にドラ
イエッチングを行うこともないから、ゲート電極とショ
ットキーコンタクト層の界面にダメージが入ることがな
い。更に、オーミックコンタクト層が選択エピタキシャ
ル成長により形成されるため、このオーミックコンタク
ト層とゲート電極の間の距離を十分大きくとることがで
きる。さらにソース，ドレイン電極とゲート電極間の基
板面は絶縁膜で覆われている。これらの理由で、ゲート
・ソース間のリーク電流も小さいものとなる。
【００１０】ショットキーコンタクト層の表面に酸化膜
がついたり、汚染物が付着したりする場合があり、その
ショットキーゲートにはゲート形成前にショットキーコ
ンタクト層の表面を僅かにエッチングする必要が生じ
る。しかしこの場合でも、エッチング量は従来よりはる
かに少なくて済むので、ショットキーコンタクト層の厚
みのばらつきは小さい。
がついたり、汚染物が付着したりする場合があり、その
ショットキーゲートにはゲート形成前にショットキーコ
ンタクト層の表面を僅かにエッチングする必要が生じ
る。しかしこの場合でも、エッチング量は従来よりはる
かに少なくて済むので、ショットキーコンタクト層の厚
みのばらつきは小さい。
【００１１】また、ショットキーコンタクト層の表面酸
化や表面汚染の防止のため、ショットキーコンタクト層
の表面に保護膜を形成することもある。この場合にも、
ゲート形成の前にその保護膜をエッチングする必要があ
る。しかしこの保護膜はオーミックコンタクト層より薄
いもので良いため、やはりショットキーコンタクト層の
厚みのばらつきは小さいものとなる。以上により、素子
特性のばらつきが小さく、リーク電流が小さい優れた特
性のＨＥＭＴが得られる。
化や表面汚染の防止のため、ショットキーコンタクト層
の表面に保護膜を形成することもある。この場合にも、
ゲート形成の前にその保護膜をエッチングする必要があ
る。しかしこの保護膜はオーミックコンタクト層より薄
いもので良いため、やはりショットキーコンタクト層の
厚みのばらつきは小さいものとなる。以上により、素子
特性のばらつきが小さく、リーク電流が小さい優れた特
性のＨＥＭＴが得られる。
【００１２】
【実施例】以下、図面を参照しながら実施例を説明す
る。
る。
【００１３】図１は本発明の一実施例に係るＨＥＭＴの
断面構造を示す。半絶縁性ＧａＡｓ基板１１上に、アン
ドープのＧａＡｓバッファ層１２、同じくアンドープの
ＧａＡｓチャネル層１３、アンドープのＡｌＧａＡｓス
ペーサ層１４、ＳｉドープのＡｌＧａＡｓ電子供給層１
５、同じくシリコンドープのＡｌＧａＡｓショットキー
コンタクト層１６が順次エピタキシャル成長されてい
る。バッファ層１２とチャネル層１３は、境界がなく連
続的に形成されて、バッファ層兼チャネル層となってい
てもよい。同様に電子供給層１５とショットキーコンタ
クト層１６も兼用であってよい。
断面構造を示す。半絶縁性ＧａＡｓ基板１１上に、アン
ドープのＧａＡｓバッファ層１２、同じくアンドープの
ＧａＡｓチャネル層１３、アンドープのＡｌＧａＡｓス
ペーサ層１４、ＳｉドープのＡｌＧａＡｓ電子供給層１
５、同じくシリコンドープのＡｌＧａＡｓショットキー
コンタクト層１６が順次エピタキシャル成長されてい
る。バッファ層１２とチャネル層１３は、境界がなく連
続的に形成されて、バッファ層兼チャネル層となってい
てもよい。同様に電子供給層１５とショットキーコンタ
クト層１６も兼用であってよい。
【００１４】ショットキーコンタクト層１６の上のソー
ス，ドレイン領域上に、ＳｉドープのＧａＡｓオーミッ
クコンタクト層１８が選択エピタキシャル成長により形
成されている。これらソース，ドレイン領域のオーミッ
クコンタクト層１８の間のショットキーコンタクト層１
６上は、シリコン酸化膜１７で覆われている。オーミッ
クコンタクト層１８上にはソース，ドレイン電極１９が
形成され、アロイ処理がなされて拡散層２０が形成され
ている。シリコン酸化膜１７には開口が開けられて、露
出したショットキーコンタクト層１６にコンタクトする
ゲート電極２１が形成されている。
ス，ドレイン領域上に、ＳｉドープのＧａＡｓオーミッ
クコンタクト層１８が選択エピタキシャル成長により形
成されている。これらソース，ドレイン領域のオーミッ
クコンタクト層１８の間のショットキーコンタクト層１
６上は、シリコン酸化膜１７で覆われている。オーミッ
クコンタクト層１８上にはソース，ドレイン電極１９が
形成され、アロイ処理がなされて拡散層２０が形成され
ている。シリコン酸化膜１７には開口が開けられて、露
出したショットキーコンタクト層１６にコンタクトする
ゲート電極２１が形成されている。
【００１５】図２(a) 〜(e) は、この実施例のＨＥＭＴ
の具体的な製造工程を示す断面図である。ＧａＡｓ基板
１１上にまず、(a) に示すように、ＭＢＥ法を用いてア
ンドープのＧａＡｓバッファ層兼チャネル層２２を成長
させる。続いて、ＭＢＥ法により、アンドープのＡｌＧ
ａＡｓスペーサ層１４を成長させる。さらに引き続いて
ＭＢＥ法により、Ｓｉを１×１０18／cm3 ドープしたＡ
ｌＧａＡｓ電子供給層兼ショットキーコンタクト層２３
を成長させる。膜厚は例えば、ＧａＡｓバッファ層兼チ
ャネル層２２が２００nm、ＡｌＧａＡｓスペーサ層１４
が２nm、ＡｌＧａＡｓ電子供給層兼ショットキーコンタ
クト層２３が２０nmとする。
の具体的な製造工程を示す断面図である。ＧａＡｓ基板
１１上にまず、(a) に示すように、ＭＢＥ法を用いてア
ンドープのＧａＡｓバッファ層兼チャネル層２２を成長
させる。続いて、ＭＢＥ法により、アンドープのＡｌＧ
ａＡｓスペーサ層１４を成長させる。さらに引き続いて
ＭＢＥ法により、Ｓｉを１×１０18／cm3 ドープしたＡ
ｌＧａＡｓ電子供給層兼ショットキーコンタクト層２３
を成長させる。膜厚は例えば、ＧａＡｓバッファ層兼チ
ャネル層２２が２００nm、ＡｌＧａＡｓスペーサ層１４
が２nm、ＡｌＧａＡｓ電子供給層兼ショットキーコンタ
クト層２３が２０nmとする。
【００１６】その後必要な素子分離を行った後、(b) に
示すように、ソース，ドレイン形成領域以外の領域をＣ
ＶＤ法によるシリコン酸化膜１７で覆う。その後、ソー
ス，ドレイン形成領域を適当なエッチャント（例えば、
Ｈ3ＰＯ4 ，Ｈ2 Ｏ2 ，Ｈ2Ｏの混合液）で１nm程度エッ
チングする。そしてシリコン酸化膜１７をマスクとし
て、ＭＢＥ法により、Ｓｉを１×１０18／cm3 ドープし
たＧａＡｓオーミックコンタクト層１８を選択成長させ
る。その後、(c) に示すように、ソース，ドレイン電極
１９を形成し、アロイ処理を行って拡散層２０を形成す
る。
示すように、ソース，ドレイン形成領域以外の領域をＣ
ＶＤ法によるシリコン酸化膜１７で覆う。その後、ソー
ス，ドレイン形成領域を適当なエッチャント（例えば、
Ｈ3ＰＯ4 ，Ｈ2 Ｏ2 ，Ｈ2Ｏの混合液）で１nm程度エッ
チングする。そしてシリコン酸化膜１７をマスクとし
て、ＭＢＥ法により、Ｓｉを１×１０18／cm3 ドープし
たＧａＡｓオーミックコンタクト層１８を選択成長させ
る。その後、(c) に示すように、ソース，ドレイン電極
１９を形成し、アロイ処理を行って拡散層２０を形成す
る。
【００１７】次いで、(d) に示すように、ゲート電極形
成用のフォトレジスト２４を塗布し、電子ビーム露光に
よる直接描画，現像を行い、ゲート領域に例えば０．２
μm幅の開口を形成する。開口に露出したシリコン酸化
膜１７をフッ化アンモニウムでエッチングする。そし
て、露出したＡｌＧａＡｓショットキーコンタクト層２
３の表面を、Ｈ3 ＰＯ4 とＨ2 Ｏ2 とＨ2 Ｏの混合液を
用いて僅かに（０．５nm程度）エッチングする。次に、
ゲート電極金属として、Ｔi ，Ｐt ，Ａu を順次蒸着
し、これをリフトオフ加工して、(e) に示すようにゲー
ト電極２１を形成する。
成用のフォトレジスト２４を塗布し、電子ビーム露光に
よる直接描画，現像を行い、ゲート領域に例えば０．２
μm幅の開口を形成する。開口に露出したシリコン酸化
膜１７をフッ化アンモニウムでエッチングする。そし
て、露出したＡｌＧａＡｓショットキーコンタクト層２
３の表面を、Ｈ3 ＰＯ4 とＨ2 Ｏ2 とＨ2 Ｏの混合液を
用いて僅かに（０．５nm程度）エッチングする。次に、
ゲート電極金属として、Ｔi ，Ｐt ，Ａu を順次蒸着
し、これをリフトオフ加工して、(e) に示すようにゲー
ト電極２１を形成する。
【００１８】この実施例によるＨＥＭＴのドレイン飽和
電流，相互コンダクタンスおよびピンチオフ電圧のばら
つきを測定した結果、従来法によるＨＥＭＴと比べて３
０％減少していることが確認された。またゲート・ソー
ス間の逆方向リーク電流を測定した結果、これも従来法
によるものと比べて２０％減少していることが確認され
た。
電流，相互コンダクタンスおよびピンチオフ電圧のばら
つきを測定した結果、従来法によるＨＥＭＴと比べて３
０％減少していることが確認された。またゲート・ソー
ス間の逆方向リーク電流を測定した結果、これも従来法
によるものと比べて２０％減少していることが確認され
た。
【００１９】なお、ソースとドレインのオーミック抵抗
を測定したところ、従来法によるものとほとんど差がな
かった。これは、オーミックコンタクト層の前でエピタ
キシャル成長を中断したことによる影響がないことを意
味する。
を測定したところ、従来法によるものとほとんど差がな
かった。これは、オーミックコンタクト層の前でエピタ
キシャル成長を中断したことによる影響がないことを意
味する。
【００２０】図３(a) 〜(e) は、本発明の第２の実施例
のＨＥＭＴの製造工程を示す断面図である。ＩｎＰ基板
３１上に先ず、ＭＯＣＶＤ法によって、(a) に示すよう
に、アンドープのＩｎＡｌＡｓバッファ層３２、アンド
ープのＩｎＧａＡｓチャネル層３３、ＩｎＡｌＡｓスペ
ーサ層３４、ＳｉドープのＩｎＡｌＡｓ電子供給層３
５、アンドープのＩｎＡｌＡｓショットキーコンタクト
層３６、およびアンドープのＧａＡｓショットキーコン
タクト層保護膜６２を順次エピタキシャル成長させる。
ＩｎＡｌＡｓバッファ層３２は３００nm、ＩｎＧａＡｓ
チャネル層３３は８０nm、ＩｎＡｌＡｓスペーサ層３４
は２nmとし、ＩｎＡｌＡｓ電子供給層３５は１５nmでＳ
ｉ濃度３×１０18／cm3 、ＩｎＡｌＡｓショットキーコ
ンタクト層３６は１５nm、ＧａＡｓ保護膜６２は１nmと
する。なお、ＧａＡｓ保護膜６２は表面汚染が問題にな
らない場合には省略することができる。
のＨＥＭＴの製造工程を示す断面図である。ＩｎＰ基板
３１上に先ず、ＭＯＣＶＤ法によって、(a) に示すよう
に、アンドープのＩｎＡｌＡｓバッファ層３２、アンド
ープのＩｎＧａＡｓチャネル層３３、ＩｎＡｌＡｓスペ
ーサ層３４、ＳｉドープのＩｎＡｌＡｓ電子供給層３
５、アンドープのＩｎＡｌＡｓショットキーコンタクト
層３６、およびアンドープのＧａＡｓショットキーコン
タクト層保護膜６２を順次エピタキシャル成長させる。
ＩｎＡｌＡｓバッファ層３２は３００nm、ＩｎＧａＡｓ
チャネル層３３は８０nm、ＩｎＡｌＡｓスペーサ層３４
は２nmとし、ＩｎＡｌＡｓ電子供給層３５は１５nmでＳ
ｉ濃度３×１０18／cm3 、ＩｎＡｌＡｓショットキーコ
ンタクト層３６は１５nm、ＧａＡｓ保護膜６２は１nmと
する。なお、ＧａＡｓ保護膜６２は表面汚染が問題にな
らない場合には省略することができる。
【００２１】次に、必要な素子分離を行った後、(b) に
示すように、ゲート形成領域の１μm 幅の範囲をＣＶＤ
シリコン酸化膜３７で覆い、再びＭＯＣＶＤ法で、アル
シンを流したまま成長温度より高く加熱して酸化膜３７
で覆われていない領域の保護膜であるＧａＡｓを昇華さ
せた後、ＳｉドープのＩｎＧａＡｓオーミックコンタク
ト層３８を酸化膜３７で覆われていない領域に選択成長
させる。このＩｎＧａＡｓオーミックコンタクト層３８
のＳｉ濃度は３×１０18／cm3 、膜厚は１０nmとする。
ＧａＡｓ保護膜６２は、この選択成長の前にあらかじめ
適当にエッチャント（例えば、Ｈ3 ＰＯ4 とＨ2 Ｏ2 と
Ｈ2Ｏの混合液）でエッチングしても良い。
示すように、ゲート形成領域の１μm 幅の範囲をＣＶＤ
シリコン酸化膜３７で覆い、再びＭＯＣＶＤ法で、アル
シンを流したまま成長温度より高く加熱して酸化膜３７
で覆われていない領域の保護膜であるＧａＡｓを昇華さ
せた後、ＳｉドープのＩｎＧａＡｓオーミックコンタク
ト層３８を酸化膜３７で覆われていない領域に選択成長
させる。このＩｎＧａＡｓオーミックコンタクト層３８
のＳｉ濃度は３×１０18／cm3 、膜厚は１０nmとする。
ＧａＡｓ保護膜６２は、この選択成長の前にあらかじめ
適当にエッチャント（例えば、Ｈ3 ＰＯ4 とＨ2 Ｏ2 と
Ｈ2Ｏの混合液）でエッチングしても良い。
【００２２】続いて先の実施例と同様にして、(c) に示
すように、ソース，ドレイン電極３９を形成し、アロイ
処理により拡散層４０を形成する。(c) に示すように、
オーミックコンタクト層３８の端がオーミック電極形成
領域よりゲート電極形成領域側に突き出た構造になって
いるが、こうすることにより、ソース，ドレイン抵抗の
増大を抑えることができる。このオーミックコンタクト
層３８のソース，ドレイン電極３９端より突き出る幅は
任意の値に設定することが可能である。
すように、ソース，ドレイン電極３９を形成し、アロイ
処理により拡散層４０を形成する。(c) に示すように、
オーミックコンタクト層３８の端がオーミック電極形成
領域よりゲート電極形成領域側に突き出た構造になって
いるが、こうすることにより、ソース，ドレイン抵抗の
増大を抑えることができる。このオーミックコンタクト
層３８のソース，ドレイン電極３９端より突き出る幅は
任意の値に設定することが可能である。
【００２３】次いで、(d) に示すように、ゲート電極形
成用のフォトレジスト４１を塗布し、電子ビーム露光に
よる直接描画，現像を行い、ゲート領域に０．２μm 幅
の開口を形成する。開口に露出したシリコン酸化膜３７
をフッ化アンモニウムでエッチングする。そして、露出
したＩｎＡｌＡｓショットキーコンタクト層３６の表面
のＧａＡｓ保護膜６２を、Ｈ3 ＰＯ4 とＨ2 Ｏ2 とＨ2
Ｏの混合液を用いてエッチングする。次に、ゲート電極
金属として、Ｔi ，Ｐt ，Ａu を順次蒸着し、これをリ
フトオフ加工して、(e) に示すようにゲート電極４２を
形成する。なおソース，ドレイン電極とゲート電極の形
成工程は、逆であってもよい。
成用のフォトレジスト４１を塗布し、電子ビーム露光に
よる直接描画，現像を行い、ゲート領域に０．２μm 幅
の開口を形成する。開口に露出したシリコン酸化膜３７
をフッ化アンモニウムでエッチングする。そして、露出
したＩｎＡｌＡｓショットキーコンタクト層３６の表面
のＧａＡｓ保護膜６２を、Ｈ3 ＰＯ4 とＨ2 Ｏ2 とＨ2
Ｏの混合液を用いてエッチングする。次に、ゲート電極
金属として、Ｔi ，Ｐt ，Ａu を順次蒸着し、これをリ
フトオフ加工して、(e) に示すようにゲート電極４２を
形成する。なおソース，ドレイン電極とゲート電極の形
成工程は、逆であってもよい。
【００２４】この実施例によるＨＥＭＴのドレイン飽和
電流，相互コンダクタンスおよびピンチオフ電圧のばら
つきを測定した結果、従来法によるＨＥＭＴと比べて約
５０％減少していることが確認された。またゲート・ソ
ース間の逆方向リーク電流を測定した結果、これも従来
法によるものと比べて約５０％減少していることが確認
された。ソースとドレインのオーミック抵抗の測定か
ら、オーミックコンタクト層の前でエピタキシャル成長
を中断したことによる影響のないことも確認された。
電流，相互コンダクタンスおよびピンチオフ電圧のばら
つきを測定した結果、従来法によるＨＥＭＴと比べて約
５０％減少していることが確認された。またゲート・ソ
ース間の逆方向リーク電流を測定した結果、これも従来
法によるものと比べて約５０％減少していることが確認
された。ソースとドレインのオーミック抵抗の測定か
ら、オーミックコンタクト層の前でエピタキシャル成長
を中断したことによる影響のないことも確認された。
【００２５】図４(a) 〜(e) は、本発明の第３の実施例
のＨＥＭＴの製造工程を示す断面図である。ＧａＡｓ基
板１１上にまず、(a) に示すように、ＭＯＣＶＤ法を用
いてアンドープのＧａＡｓバッファ層兼チャネル層２２
を成長させる。続いて、ＭＯＣＶＤ法により、アンドー
プのＡｌＧａＡｓスペーサ層１４を成長させる。さらに
引き続いてＭＯＣＶＤ法により、Ｓｉを１×１０18／cm
3 ドープしたＡｌＧａＡｓ電子供給層兼ショットキーコ
ンタクト層２３を成長させる。さらにＭＯＣＶＤ法によ
って、アンドープのＩｎＧａＰショットキーコンタクト
層保護膜６１を、臨界膜厚内で成長させる。具体的な膜
厚は例えば、ＧａＡｓバッファ層兼チャネル層２２が２
００nm、ＡｌＧａＡｓスペーサ層１４が２nm、ＡｌＧａ
Ａｓ電子供給層兼ショットキーコンタクト層２３が２０
nm、ＩｎＧａＰ保護膜６１が２nmとする。
のＨＥＭＴの製造工程を示す断面図である。ＧａＡｓ基
板１１上にまず、(a) に示すように、ＭＯＣＶＤ法を用
いてアンドープのＧａＡｓバッファ層兼チャネル層２２
を成長させる。続いて、ＭＯＣＶＤ法により、アンドー
プのＡｌＧａＡｓスペーサ層１４を成長させる。さらに
引き続いてＭＯＣＶＤ法により、Ｓｉを１×１０18／cm
3 ドープしたＡｌＧａＡｓ電子供給層兼ショットキーコ
ンタクト層２３を成長させる。さらにＭＯＣＶＤ法によ
って、アンドープのＩｎＧａＰショットキーコンタクト
層保護膜６１を、臨界膜厚内で成長させる。具体的な膜
厚は例えば、ＧａＡｓバッファ層兼チャネル層２２が２
００nm、ＡｌＧａＡｓスペーサ層１４が２nm、ＡｌＧａ
Ａｓ電子供給層兼ショットキーコンタクト層２３が２０
nm、ＩｎＧａＰ保護膜６１が２nmとする。
【００２６】その後必要な素子分離を行った後、(b) に
示すように、ソース，ドレイン形成領域以外の領域をＣ
ＶＤ法によるシリコン酸化膜１７で覆う。その後、ソー
ス，ドレイン形成領域を適当なエッチャントエッチング
して、ＩｎＧａＰ保護膜６１を除去する。そしてシリコ
ン酸化膜１７をマスクとして、ＭＯＣＶＤ法により、Ｓ
ｉを１×１０18／cm3 ドープしたＧａＡｓオーミックコ
ンタクト層１８を選択成長させる。
示すように、ソース，ドレイン形成領域以外の領域をＣ
ＶＤ法によるシリコン酸化膜１７で覆う。その後、ソー
ス，ドレイン形成領域を適当なエッチャントエッチング
して、ＩｎＧａＰ保護膜６１を除去する。そしてシリコ
ン酸化膜１７をマスクとして、ＭＯＣＶＤ法により、Ｓ
ｉを１×１０18／cm3 ドープしたＧａＡｓオーミックコ
ンタクト層１８を選択成長させる。
【００２７】その後、(c) に示すように、ソース，ドレ
イン電極１９を形成し、アロイ処理を行って拡散層２０
を形成する。ここで、ソース側のオーミックコンタクト
層１８の端が、ソース電極形成領域よりゲート電極形成
領域よりにずれた構造になっているが、これによりソー
ス抵抗の増大が抑制される。このずれは適当な大きさに
設定することができる。
イン電極１９を形成し、アロイ処理を行って拡散層２０
を形成する。ここで、ソース側のオーミックコンタクト
層１８の端が、ソース電極形成領域よりゲート電極形成
領域よりにずれた構造になっているが、これによりソー
ス抵抗の増大が抑制される。このずれは適当な大きさに
設定することができる。
【００２８】次いで、(d) に示すように、ゲート電極形
成用のフォトレジスト２４を塗布し、電子ビーム露光に
よる直接描画，現像を行い、ゲート領域に例えば０．２
μm幅の開口を形成する。開口に露出したシリコン酸化
膜１７をフッ化アンモニウムでエッチングする。そして
露出したＩｎＧａＰ保護膜６１をＡｌＧａＡｓとの選択
比の大きい適当なエッチャント（例えばＨＣｌ）を用い
て選択エッチングし、ＡｌＧａＡｓ層を露出させる。
成用のフォトレジスト２４を塗布し、電子ビーム露光に
よる直接描画，現像を行い、ゲート領域に例えば０．２
μm幅の開口を形成する。開口に露出したシリコン酸化
膜１７をフッ化アンモニウムでエッチングする。そして
露出したＩｎＧａＰ保護膜６１をＡｌＧａＡｓとの選択
比の大きい適当なエッチャント（例えばＨＣｌ）を用い
て選択エッチングし、ＡｌＧａＡｓ層を露出させる。
【００２９】次に、ゲート電極金属として、Ｔi ，Ｐt
，Ａu を順次蒸着し、これをリフトオフ加工して、(e)
に示すようにゲート電極２１を形成する。ゲート電極
２１をソース電極１９寄りに形成しているのは、ソース
抵抗を減らすためである。
，Ａu を順次蒸着し、これをリフトオフ加工して、(e)
に示すようにゲート電極２１を形成する。ゲート電極
２１をソース電極１９寄りに形成しているのは、ソース
抵抗を減らすためである。
【００３０】この実施例によるＨＥＭＴのドレイン飽和
電流，相互コンダクタンスおよびピンチオフ電圧のばら
つきを測定した結果、従来法によるＨＥＭＴと比べて６
０％減少していることが確認された。またゲート・ソー
ス間の逆方向リーク電流を測定した結果、これも従来法
によるものと比べて５０％減少していることが確認され
た。
電流，相互コンダクタンスおよびピンチオフ電圧のばら
つきを測定した結果、従来法によるＨＥＭＴと比べて６
０％減少していることが確認された。またゲート・ソー
ス間の逆方向リーク電流を測定した結果、これも従来法
によるものと比べて５０％減少していることが確認され
た。
【００３１】ソースとドレインのオーミック抵抗を測定
したところ、従来法によるものとほとんど差がなかっ
た。これは、オーミックコンタクト層の前でエピタキシ
ャル成長を中断したことによる影響がないことを意味す
る。
したところ、従来法によるものとほとんど差がなかっ
た。これは、オーミックコンタクト層の前でエピタキシ
ャル成長を中断したことによる影響がないことを意味す
る。
【００３２】
【発明の効果】以上説明したように本発明によれば、ゲ
ート電極を形成するときにオーミックコンタクト層をエ
ッチングすることが不要であるから、特性のばらつきが
小さいＨＥＭＴが得られる。またゲート電極とソース，
ドレインのオーミックコンタクト層の間は十分な距離が
確保され、しかもこの部分は絶縁膜で不活性化されてい
るため、リーク電流等の少ない優れた特性が得られる。
ート電極を形成するときにオーミックコンタクト層をエ
ッチングすることが不要であるから、特性のばらつきが
小さいＨＥＭＴが得られる。またゲート電極とソース，
ドレインのオーミックコンタクト層の間は十分な距離が
確保され、しかもこの部分は絶縁膜で不活性化されてい
るため、リーク電流等の少ない優れた特性が得られる。
【図１】本発明一実施例に係るＨＥＭＴを示す断面図。
【図２】同実施例の製造工程を示す断面図。
【図３】本発明の第２の実施例のＨＥＭＴの製造工程を
示す断面図。
示す断面図。
【図４】本発明の第３の実施例のＨＥＭＴの製造工程を
示す断面図。
示す断面図。
【図５】従来のＨＥＭＴの製造工程を示す断面図。
１１…半絶縁性ＧａＡｓ基板、 １２…アンドープＧａＡｓバッファ層、 １３…アンドープＧａＡｓチャネル層、 １４…アンドープＡｌＧａＡｓスペーサ層、 １５…ＳｉドープＡｌＧａＡｓ電子供給層、 １６…ＳｉドープＡｌＧａＡｓショットキーコンタクト
層、 １７…シリコン酸化膜、 １８…ＳｉドープＧａＡｓオーミックコンタクト層、 １９…ソース，ドレイン電極、 ２０…拡散層、 ２１…ゲート電極、 ２２…アンドープＧａＡｓバッファ層兼チャネル層、 ２３…ＳｉドープＡｌＧａＡｓ電子供給層兼ショットキ
ーコンタクト層、 ２４…フォトレジスト、 ３１…ＩｎＰ基板、 ３２…アンドープＩｎＡｌＡｓバッファ層、 ３３…アンドープＩｎＧａＡｓチャネル層、 ３４…ＩｎＡｌＡｓスペーサ層、 ３５…ＳｉドープＩｎＡｌＡｓ電子供給層、 ３６…アンドープＩｎＡｌＡｓショットキーコンタクト
層、 ３７…シリコン酸化膜、 ３８…ＳｉドープＩｎＧａＡｓオーミックコンタクト
層、 ３９…ソース，ドレイン電極、 ４０…拡散層、 ４１…フォトレジスト、 ４２…ゲート電極、 ６１…アンドープＩｎＧａＰ保護膜、 ６２…アンドープＧａＡｓ保護膜。
層、 １７…シリコン酸化膜、 １８…ＳｉドープＧａＡｓオーミックコンタクト層、 １９…ソース，ドレイン電極、 ２０…拡散層、 ２１…ゲート電極、 ２２…アンドープＧａＡｓバッファ層兼チャネル層、 ２３…ＳｉドープＡｌＧａＡｓ電子供給層兼ショットキ
ーコンタクト層、 ２４…フォトレジスト、 ３１…ＩｎＰ基板、 ３２…アンドープＩｎＡｌＡｓバッファ層、 ３３…アンドープＩｎＧａＡｓチャネル層、 ３４…ＩｎＡｌＡｓスペーサ層、 ３５…ＳｉドープＩｎＡｌＡｓ電子供給層、 ３６…アンドープＩｎＡｌＡｓショットキーコンタクト
層、 ３７…シリコン酸化膜、 ３８…ＳｉドープＩｎＧａＡｓオーミックコンタクト
層、 ３９…ソース，ドレイン電極、 ４０…拡散層、 ４１…フォトレジスト、 ４２…ゲート電極、 ６１…アンドープＩｎＧａＰ保護膜、 ６２…アンドープＧａＡｓ保護膜。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−250335（ＪＰ，Ａ) 特開 昭62−190771（ＪＰ，Ａ) 特開 平２−49441（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/778 H01L 21/338 H01L 29/812
Claims (1)
- 【請求項１】半導体基板上に、直接またはバッファ層を
介してチャネル層、このチャネル層に２次元電子ガスを
形成するための電子供給層、およびショットキーコンタ
クト層を順次エピタキシャル成長させる工程と、 前記ショットキーコンタクト層を選択的に絶縁膜で覆う
工程と、 前記ショットキーコンタクト層上に前記絶縁膜をマスク
としてソース，ドレインのオーミックコンタクト層を選
択的にエピタキシャル成長させる工程と、前記 オーミックコンタクト層にソース，ドレイン電極を
形成する工程と、 前記絶縁膜に開口を開け、この開口を介して前記ショッ
トキーコンタクト層にコンタクトするゲート電極を形成
する工程と、 を備えたことを特徴とする高電子移動度トランジスタの
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3251823A JP3064559B2 (ja) | 1991-02-21 | 1991-09-30 | 高電子移動度トランジスタの製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3-27434 | 1991-02-21 | ||
| JP2743491 | 1991-02-21 | ||
| JP3251823A JP3064559B2 (ja) | 1991-02-21 | 1991-09-30 | 高電子移動度トランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04330738A JPH04330738A (ja) | 1992-11-18 |
| JP3064559B2 true JP3064559B2 (ja) | 2000-07-12 |
Family
ID=26365343
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3251823A Expired - Fee Related JP3064559B2 (ja) | 1991-02-21 | 1991-09-30 | 高電子移動度トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3064559B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4895520B2 (ja) * | 2005-03-28 | 2012-03-14 | 日本電信電話株式会社 | ショットキーダイオードおよびその製造方法 |
-
1991
- 1991-09-30 JP JP3251823A patent/JP3064559B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04330738A (ja) | 1992-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5610410A (en) | III-V compound semiconductor device with Schottky electrode of increased barrier height | |
| JP3233207B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH10209434A (ja) | ヘテロ接合型電界効果トランジスタとその製造方法 | |
| JP3986573B2 (ja) | 半導体装置の製造方法 | |
| JP3064559B2 (ja) | 高電子移動度トランジスタの製造方法 | |
| JP3128601B2 (ja) | 高電子移動度トランジスタ | |
| JP3084820B2 (ja) | 化合物半導体装置 | |
| JP2003059944A (ja) | 電界効果トランジスタおよびこの製造方法 | |
| JP3434623B2 (ja) | 電界効果トランジスタ | |
| JP2551427B2 (ja) | 半導体装置及びその製造方法 | |
| JP3256941B2 (ja) | 化合物半導体の表面処理方法 | |
| JP2708492B2 (ja) | 半導体装置の製造方法 | |
| JP2668418B2 (ja) | 半導体装置 | |
| JPH04343440A (ja) | 半導体装置 | |
| JPH02191345A (ja) | 電界効果トランジスタの製造方法 | |
| JPH03292743A (ja) | 電界効果トランジスタの製造方法 | |
| JPH10270463A (ja) | 電界効果トランジスタ | |
| JP2697896B2 (ja) | 高電子移動度トランジスタおよびその製造方法 | |
| JP2720847B2 (ja) | 電界効果トランジスタ及びその製造方法 | |
| JPH02273942A (ja) | 高電子移動度トランジスタおよびその製造方法 | |
| JPH05275464A (ja) | 化合物半導体集積回路装置の製造方法 | |
| JPH01265573A (ja) | 半導体装置の製造方法 | |
| JPS62113479A (ja) | 電界効果半導体装置の製造方法 | |
| JPH0878666A (ja) | 高電子移動度トランジスタとその製造方法 | |
| JPH04321236A (ja) | 電界効果型トランジスタの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090512 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100512 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |