JPH02273942A - 高電子移動度トランジスタおよびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はりセスゲート構造を持つ高電子移動度トランジ
スタ（ＨＥＭＴ）およびその製造方法に関し、特にリセ
ス（ｒｅｃｅｓｓ　；堀込み）の深さの制御に関するも
のである。

〔従来の技術〕

従来、この種の構造を持つＨＥＭＴにおけるリセスは、
ウェットエツチングまたはドライ、エツチングのリセス
エッチングにより電子供給層を選択的に除去することに
より形成されていた。そして、このリセス深さの制御は
エツチング時間を測定することにより行われていた。

また、この種のリセス構造を持つ電界効果トランジスタ
（ＦＥＴ）におけるリセス深さの制御としては、特開昭
５９−１３０４７８号公報に開示されているものがある
。つまり、リセスゲート構造のＦＥＴとほぼ同様な構造
をし、た２端子のモニタ素子を同一基板に形成する。そ
して、このチャネル層を介して電気的に接続された２端
子間の電流−電圧特性を監視しつつ、ＦＥＴのチャネル
層をウェットエツチングにより選択的に除去し、リセス
深さを制御する技術が開示されている。

また、特開昭６３−１８４３６８号公報に開示されてい
るものもある。つまり、同一ウエノ１に形成された予１
ＦＥＴのしきい値電圧を基準にし、本来のＦＥＴのチャ
ネル層についてリセスエッチングを行い、リセス深さを
制御する技術が開示されている。

〔発明が解決しようとする課題〕

しかしながら、上記従来のエツチング時間を測定するこ
とによりリセス深さを制御するものにあっては次のよう
な課題が有った。つまり、ウェットエツチングによりリ
セスエッチングを行う場合には、各エッチャントの配合
比の微妙なずれやエッチャントの液忍、エッチャントの
リセス開口部への液のまわりこみ等の原因により、リセ
スの深さを常に同一の深さに保つことは困難であった。

また、リセス開口部にエッチャントが溜まるため、次の
洗浄工程に移るまでにチャネル層がエツチングされ、リ
セス深さが変化してしまうということもあった。また、
ドライ二゛ツチングによりリセスエッチングを行う場合
には、ウェットエツチングよりもリセス深さの制御性は
良いが、エツチング後にチャネル層の表層部にダメージ
層が形成される。このため、ダメージ層上に形成される
ゲート電極のショットキー特性が劣化するという課題が
有った。

また、上記従来のモニタ素子を用いてリセス深さを制御
するものにあっては、各ウェハ間でのリセス深さのばら
つきは少なくなるが、ウェットエツチングによりリセス
エッチングを行うため、同一ウニへ面内では上述のよう
にリセス深さを均一に保つことは困難である。しかも、
リセスエッチングをしながらモニタ素子の電流−電圧特
性を測定する必要がある。このため、歩留まりが悪くな
り、しかも、製造工程が複雑化するという課題が有った
。

また、上記従来の予６ＦＥＴを用いてリセス深さを制御
するものにあっても、各ウェハ間ではリセス深さの均一
性は向上するが、上述のようなリセスエッチングを行う
ために同一ウェバ面内でのリセス深さは均一に保てない
。しかも、本来のＦＥＴのリセスエッチングを行う前に
、予１ＦＥＴのしきい値電圧を測定する必要がある。こ
のため、モニタ素子を用いる場合と同様に、歩留まりが
悪くなり、しかも、製造工程が複雑化するという課題が
有った。

〔課題を解決するための手段、〕

本発明はこのような課題を解消するためになされたもの
で、電子供給層上に一部が選択的に除去されて形成され
不純物が添加された半導体からなるエッチストップ層と
、このエッチストップ層上に一部が選択的に除去されて
形成され不純物が添加された半導体からなるコンタクト
層と、このコンタクト層上に形成されたオーミック電極
と、コンタクト層およびエッチストップ層の一部が選択
的に除去されて露出した電子供給層上に形成されたゲー
ト電極とを備えたものである。

また、上記の高電子移動度トランジスタは、電子供給層
上にエッチストップ層を形成する工程と、このエッチス
トップ層上にコンタクト層を形成する工程と、このコン
タクト層上にオーミック電極を形成する工程と、コンタ
クト層の一部を選択的に除去しエッチストップ層の一部
をウェットエツチングにより選択的に除去することによ
り開口部を形成する工程と、この開口部にゲート電極を
形成する工程とを備えて製造されるものである。

〔作用〕

リセス深さはコンタクト層およびエッチストップ層の層
の厚さによって一義的に決定される構造になる。また、
コンタクト層の一部が選択的に除去され、エッチストッ
プ層の一部がウェットエツチングにより選択的に除去さ
れることによりリセスは製造され、ゲート電極下の電子
供給層の厚さは変化せず、かつ、電子供給層の表面には
悪影響が与えられない。

〔実施例〕

第１図は本発明の一実施例の構造を表す断面図である。

半絶縁性１ｎＰ半導体基板１上には不純物をほとんど含
まないＧａＩｎＡｓ半導体からなる電子チャネル層２が
エピタキシャル成長法によって形成されている。この電
子チャネル層２上には、ｎ　’Ｊｌの不純物が添加され
たＡｌｌＩｎＡｓ半導体からなる電子供給層３がエピタ
キシャル成長法によって形成されている。さらに、電子
供給層３上にはエッチストップ層４がエピタキシャル成
長法によって形成されている。このエッチストップ層４
は電子供給層３を形成するｎ型のＡＪ７１ｎＡｓ半導体
に対して選択エツチングされる半導体、つまり、Ｓｔが
ドープされたｎ型のＩｎＰ半導体からなる。

エッチストップ層４上にはコンタクト層５がエピタキシ
ャル成長法によって形成されている。このコンタクト層
５はエッチストップ層４を形成するｎ型のＩｎＰ半導体
に対して選択エツチングされる半導体、つまり、Ｓｉが
ドープされたｎ型のＧａ　Ｉ　ｎＡｓ半導体からなる。

さらに、コンタクト層５上にはオーミック電極６が形成
され、このオーミック電極６はＡｕＧｅ／　Ｔ　ｉ　／
　Ａ　ｕ金属からなり、ドレイン電極およびソース電極
を構成している。また、コンタクト層５およびエッチス
トップ層４は選択的に除去され、電子供給層３が露出し
た開口部（リセス）７にはＴ　ｉ　／　Ｐ　ｔ　／　Ａ
　ｕ金属からなるゲート電極８が形成されている。

このようなリセス構造のＨＥＭＴにおいて、電子チャネ
ル層２と電子供給層３とはヘテロ接合され、電子チャネ
ル層２の接合界面近傍には点線で示される２次元電子チ
ャネル９が形成されている。

この２次元電子チャネル９には電子供給層３のドナー不
純物から電子が供給される。また、２次元電子チャネル
９における電子は不純物によって散乱されないため、そ
の電子移動度は高まっている。

第２図は第１図に示された構造のＨＥＭＴを製造する際
の各製造工程における断面図であり、第１図と同一部分
については同符号を用いる。

半導体基板１上に、電子チャネル層２．電子供給３．エ
ッチストップ層４およびコンタクト層５が順次エピタキ
シャル成長される。このエピタキシャル成長は、有機金
属気相エピタキシャル成長法（ＭＯＶＰＥ）　や分子線
エピタキシー（ＭＢＥ）等の成長法により行われる（第
２図（ａ）参照）。

次に、コンタクト層５上にフォトレジストが塗布されて
オーミックパターンが形成され、オーミック金属が蒸着
される。この後、オーミックパターン部以外の金属がリ
フトオフされ、引き続いて合金化されることにより、オ
ーミック電極６が形成される（同図（ｂ）参照）。

次に、再びフォトレジストが塗布されてゲートパターン
が形成され、リン酸系のエッチャントを用いてコンタク
ト層５の一部がエッチストップ層４まで選択的にウェッ
トエツチングされる（同図（Ｃ）参照）。

引き続いて同一のレジストパターンをマスクにし、塩酸
系のエッチャントを用いてエッチストップ層４の一部が
電子供給層３まで選択的にウェットエツチングされるこ
とにより、リセス７が形成される（同図（ｄ）参照）。

次に、露出した電子供給層３上にゲート金属が蒸着され
てリフトオフされることにより、ゲート電極８が電子供
給層３にショットキー接触して形成され、第１図に示さ
れるリセス構造のＨＥＭＴが得られる。

以上説明したように本実施例によれば、エッチストップ
層４のウェットエツチングの際にエッチャントの配合比
が多少ずれても、また、リセス７にエッチャントが溜ま
っても、このエッチャントによって電子供給層３はエツ
チングされないのでリセス深さに影響を与えない。しか
も、エッチャントの液温および液のまわりこみが多少変
化しても同様に電子供給層３には影響がないので、リセ
ス深さは一定になる。さらに、ドライエツチングのよう
に電子供給層３の表面にダメージを与えることはなく、
ゲート電極８のショットキー特性は劣化しない。

従って、リセス７の深さはコンタクト層５およびエッチ
ストップ層４の厚さｔｌ、（第１図参照）によって一義
的に決定され、同一ウェバ面上に形成される各ＨＥＭＴ
のリセス深さは等しくなる。

また、ゲート電極８下の電子供給層３の厚さｔ２（第１
図参照）も同一ウニ凸面上に形成される各ＨＥＭＴごと
に等しくなる。このため、各ＨＥＭＴの電気的特性は均
一になり、歩留まりは顕著に向上する。また、従来のモ
ニタ素子や予ＧＦＥＴを用いて特別な７１１１定をする
必要はなく、製造工程は簡略なものになって安価で信頼
性の高いＨＥＭＴを提供することが出来る。

なお、上記実施例の説明において、半導体基板１の上に
電子チャネル層２を形成し、この電子チャネル層２の上
に電子供給層３を形成した構造のＨＥＭＴについて説明
したが、Ａｊ７１ｎＡｓやＩｎＰなどからなるアンドー
プバッファ層を半導体基板１と電子チャネル層２との間
に形成した構造のＨＭＥＴであっても良く、上記実施例
と同様な効果を奏する。また、ＡｊｌｌｎＡｓなどから
なるスペーサ層を電子チャネル層２と電子供給層３との
間に形成した構造のＨＥＭＴであっても良く、上記実施
例と同様な効果を奏する。また、同様なアンドープバッ
ファ層を半導体基板１と電子チャネル層２との間に形成
し、″かつ、同様なスペーサ層を電子チャネル層２と電
子供給層３との間に形成した構造のＭＥＭＴであっても
良く。上記実施例と同様な効果を奏する。

〔発明の効果〕

゛以上説明したように本発明によれば、リセス深さはコ
ンタクト層およびエッチストップ層の層の厚さによって
一義的に決定される構造になる。また、コンタクト層の
一部が選択的に除去され、エッチストップ層の一部がウ
ェットエツチングにより選択的に除去されることにより
リセスは製造され、ゲート電極下の電子供給層の厚さは
変化せず、かつ、電子供給層の表面には悪影響が与えら
れない。

このため、同一ウェバ面上に形成される各ＨＥＭＴのゲ
ート電極下の電子供給層の厚さは等しくなり、電気的特
性が均一でショットキー特性の良好なＨＥＭＴが得られ
るという効果を有する。しかも、歩留まりは顕著に向上
するという効果を有する。また、製造工程は簡略なもの
になり、安価で信頼性の高いＨＥＭＴが提供されるとい
う効果も有する。

【図面の簡単な説明】

第１図は本発明の一実施例の構造を表す断面図、第２図
は第１図に示されたＨＥＭＴの各製造工程における断面
図である。 １・・・半絶縁性半導体基板、２・・・電子チャネル層
、３・・・電子供給層、４・・・エッチストップ層、５
・・・コンタクト層、６・・・オーミック電極、７・・
・開口部（リセス）、８・・・ゲート電極、９・・・２
次元電子チャネル。

Claims (1)

1. 【特許請求の範囲】 １、不純物がほとんど含まれない半導体からなる電子チ
   ャネル層と不純物が添加された半導体からなる電子供給
   層とのヘテロ接合を用いて電子移動度を高めた高電子移
   動度トランジスタにおいて、 前記電子供給層を形成する前記半導体に対して選択エッ
   チングされる単結晶の半導体が不純物が添加されて前記
   電子供給層上に形成され一部が選択的に除去されたエッ
   チストップ層と、このエッチストップ層を形成する前記
   半導体に対して選択エッチングされる単結晶の半導体が
   、不純物が添加されて前記エッチストップ層上に形成さ
   れ一部が選択的に除去されたコンタクト層と、このコン
   タクト層上に形成されたオーミック電極と、前記コンタ
   クト層および前記エッチストップ層の一部が選択的に除
   去されて露出した前記電子供給層上に形成されたゲート
   電極とを備えたことを特徴とする高電子移動度トランジ
   スタ。 ２、半絶縁性半導体基板に電子チャネル層および電子供
   給層を形成する工程と、この電子供給層上にエッチスト
   ップ層を形成する工程と、このエッチストップ層上にコ
   ンタクト層を形成する工程と、このコンタクト層上にオ
   ーミック電極を形成する工程と、前記コンタクト層を前
   記エッチストップ層に対して選択的に除去し前記エッチ
   ストップ層を前記電子供給層に対してウェットエッチン
   グにより選択的に除去することにより開口部を形成する
   工程と、この開口部に露出した前記電子供給層上にゲー
   ト電極を形成する工程とを備えた請求項１記載の高電子
   移動度トランジスタの製造方法。