JP2697896B2 - 高電子移動度トランジスタおよびその製造方法 - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はリセスゲート構造を持つ高電子移動度トラン
ジスタ（HEMT）およびその製造方法に関し、特にリセス
（recess;堀込み）の深さの制御および寄生抵抗の低減
に関するものである。

〔従来の技術〕

従来、この種の構造を持つHEMTにおけるリセスは、ウ
ェットエッチングまたはドライエッチングのリセスエッ
チングにより電子供給層を選択的に除去することにより
形成されていた。そして、このリセス深さの制御はエッ
チング時間を測定することにより行われていた。

また、この種のリセス構造を持つ電界効果トランジス
タ（FET）におけるリセス深さの制御としては、特開昭5
9−130478号公報に開示されているものがある。つま
り、リセスゲート構造のFETとほぼ同様な構造をした２
端子のモニタ素子を同一基板に形成する。そして、この
チャネル層を介して電気的に接続された２端子間の電流
−電圧特性を監視しつつ、FETのチャネル層をウェット
エッチングにより選択的に除去し、リセス深さを制御す
る技術が開示されている。

また、特開昭63−184368号公報に開示されているもの
もある。つまり、同一ウェハに形成された予備FETのし
きい値電圧を基準にし、本来のFETのチャネル層につい
てリセスエッチングを行い、リセス深さを制御する技術
が開示されている。

〔発明が解決しようとする課題〕

しかしながら、上記従来のエッチング時間を測定する
ことによりリセス深さを制御するものにあっては次のよ
うな課題が有った。つまり、ウェットエッチングにより
リセスエッチングを行う場合には、各エッチャントの配
合比の微妙なずれやエッチャントの液温，エッチャント
のリセス開口部への液のまわりこみ等の原因により、リ
セスの深さを常に同一の深さに保つことは困難であっ
た。また、リセス開口部にエッチャントが溜まるため、
次の洗浄工程に移るまでにチャネル層がエッチングさ
れ、リセス深さが変化してしまうということもあった。
また、ドライエッチングによりリセスエッチングを行う
場合には、ウェットエッチングよりもリセス深さの制御
性は良いが、エッチング後にチャネル層の表層部にダメ
ージ層が形成される。このため、ダメージ層上に形成さ
れるゲート電極のショットキー特性が劣化するという課
題が有った。

また、上記従来のモニタ素子を用いてリセス深さを制
御するものにあっては、各ウェハ間でのリセス深さのば
らつきは少なくなるが、ウェットエッチングによりリセ
スエッチングを行うため、同一ウェハ面内では上述のよ
うにリセス深さを均一に保つことは困難である。しか
も、リセスエッチングをしながらモニタ素子の電流−電
圧特性を測定する必要がある。このため、歩留まりが悪
くなり、しかも、製造工程が複雑化するという課題が有
った。

また、上記従来の予備FETを用いてリセス深さを制御
するものにあっても、各ウェハ間ではリセス深さの均一
性は向上するが、上述のようなリセスエッチングを行う
ために同一ウェハ面内でのリセス深さは均一に保てな
い。しかも、本来のFETのリセスエッチングを行う前
に、予備FETのしきい値電圧を測定する必要がある。こ
のため、モニタ素子を用いる場合と同様に、歩留まりが
悪くなり、しかも、製造工程が複雑化するという課題が
有った。

〔課題を解決するための手段〕

本発明はこのような課題を解消するためになされたも
ので、電子供給層上のゲート形成予定領域に一部が選択
的に除去されて形成され不純物が添加された半導体から
なるエッチストップ層と、エッチストップ層および電子
供給層上に一部が選択的に除去されて形成され不純物が
添加された半導体からなるコンタクト層と、このコンタ
クト層上に形成されたオーミック電極と、コンタクト層
およびエッチストップ層の一部が選択的に除去されて露
出した電子供給層上に形成されたゲート電極とを備えた
ものである。

また、電子供給層上にエッチストップ層を形成する工
程と、ゲート形成予定領域以外のエッチストップ層を選
択的に除去する工程と、エッチストップ層および電子供
給層上にコンタクト層を形成する工程と、このコンタク
ト層上にオーミック電極を形成する工程と、コンタクト
層の一部を選択的に除去しエッチストップ層の一部をウ
ェットエッチングにより選択的に除去することにより開
口部を形成する工程と、この開口部にゲート電極を形成
する工程とを備えて高電子移動度トランジスタが製造さ
れるものである。

〔作用〕

リセス深さはコンタクト層およびエッチストップ層の
層の厚さによって一義的に決定される構造になる。ま
た、コンタクト層の一部が選択的に除去され、エッチス
トップ層の一部がウェットエッチングにより選択的に除
去されることによりリセスは製造され、ゲート電極下の
電子供給層の厚さは変化せず、かつ、電子供給層の表面
には悪影響が与えられない。さらに、オーミック電極間
を流れる電流はエッチストップ層を介さずに通電され
る。

〔実施例〕

第１図は本発明の一実施例の構造を表す断面図であ
る。

半絶縁性InP半導体基板１上には不純物をほとんど含
まないGaInAs半導体からなる電子チャネル層２がエピタ
キシャル成長法によって形成されている、この電子チャ
ネル層２上にはｎ型の不純物が添加されたAlInAs半導体
からなる電子供給層３がエピタキシャル成長法によって
形成されている。さらに、電子供給層３上のゲート形成
予定領域にはエッチストップ層４がエピタキシャル成長
法によって形成されている。このエッチストップ層４は
電子供給層３を形成するｎ型のAlInAs半導体に対して選
択エッチングされる半導体、つまり、Siがドープされた
ｎ型のInP半導体からなる。エッチストップ層４および
電子供給層３上にはコンタクト層５がエピタキシャル成
長法によって形成されている。このコンタクト層５はエ
ッチストップ層４を形成するｎ型のInP半導体に対して
選択エッチングされる半導体、つまり、Siがドープされ
たｎ型のGaInAs半導体からなる。

さらに、ゲート形成予定領域面と重ならないコンタク
ト層５上の面にはオーミック電極６が形成されている。
ここで、ゲート形成予定領域面とは、電子供給層３とエ
ッチストップ層４とが接触して得られる面のことを指し
ている。このオーミック電極６はAuGe/Ti/Au金属からな
り、ドレイン電極およびソース電極を構成している。ま
た、コンタクト層５およびエッチストップ層４の一部は
選択的に除去され、電子供給層３が露出した開口部（リ
セス）７にはTi/Pt/Au金属からなるゲート電極８が形成
されている。

このようなリセス構造のHEMTにおいて、電子チャネル
層２と電子供給層３とはヘテロ接合され、電子チャネル
層２の接合界面近傍には点線で示される２次元電子チャ
ネル９が形成されている。この２次元電子チャネル９に
は電子供給層３のドナー不純物から電子が供給される。
また、２次元電子チャネル９における電子は不純物によ
って散乱されないため、その電子移動度は高まってい
る。

また、オーミック電極６間を流れるドレイン・ソース
電流は、コンタクト層5,電子供給層３および２次元電子
チャネル９を経て通電される。このため、本実施例によ
れば、ドレイン・ソース電流はエッチストップ層４を介
さずに流れるため、電子供給層３およびコンタクト層５
とエッチストップ層４とのヘテロ接合に起因する特性の
劣化、すなわち、寄生抵抗分の増大を抑止することが出
来る。

第２図は第１図に示された構造のHEMTを製造する際の
各製造工程における断面図であり、第１図と同一部分に
ついては同符号を用いる。

半導体基板１上に、電子チャネル層2,電子供給３およ
びエッチストップ層４が順次エピタキシャル成長され
る。このエピタキシャル成長は、有機金属気相エピタキ
シャル成長法（MOVPE）や分子線エピタキシー（MBE）等
の成長法により行われる（第２図（ａ）参照）。

次に、ゲート形成予定領域以外にあるエッチストップ
層４の半導体が塩酸系のエッチャントを用いて選択的に
除去され、ゲート形成予定領域部分にのみエッチストッ
プ層４が残される（同図（ｂ）参照）。

次に、ゲート形成予定領域に形成されたエッチストッ
プ層４および電子供給層３上に、MOVPE,MBE等の成長法
によりコンタクト層５がエピタキシャル成長される（同
図（ｃ）参照）。

次に、コンタクト層５上にフォトレジストが塗布され
てオーミックパターンが形成され、ゲート形成予定領域
面と重ならないコンタクト層５上の面にオーミック金属
が蒸着される。この後、オーミックパターン部以外の金
属がリフトオフされ、引き続いて合金化されることによ
り、オーミック電極６が形成される（同図（ｄ）参
照）。

次に、再びフォトレジストが塗布されてゲートパター
ンが形成される。コンタクト層５は、InP半導体からな
るエッチストップ層４に対して選択エッチングされるGa
InAs半導体からなる。このため、コンタクト層５は、ゲ
ートパターンをマスクにしてリン酸系のエッチャントを
用い、その一部がエッチストップ層４まで選択的にウェ
ットエッチングされる（同図（ｅ）参照）。

また、エッチストップ層４は、AlInAs半導体からなる
電子供給層３に対して選択エッチングされるInP半導体
からなる。このため、引き続いて同一のゲートパターン
をマスクにし、塩酸系のエッチャントを用いてエッチス
トップ層４の一部が電子供給層３まで選択的にウェット
エッチングされ、リセス７が形成される（同図（ｆ）参
照）。

次に、露出した電子供給層３上にゲート金属が蒸着さ
れてリフトオフされることにより、ゲート電極８が電子
供給層３にショットキー接触して形成され、第１図に示
されるリセス構造のHEMTが得られる。

以上説明したように本実施例によれば、エッチストッ
プ層４のウェットエッチングの際にエッチャントの配合
比が多少ずれても、また、リセス７にエッチャントが溜
まっても、このエッチャントによって電子供給層３はエ
ッチングされないのでリセス深さに影響を与えない。し
かも、エッチャントの液温および液のまわりこみが多少
変化しても同様に電子供給層３には影響がないので、リ
セス深さは一定になる。さらに、ドライエッチングのよ
うに電子供給層３の表面にダメージを与えることはな
く、ゲート電極８のショットキー特性は劣化しない。

従って、リセス７の深さはコンタクト層５およびエッ
チストップ層４の厚さt1（第１図参照）によって一義的
に決定され、同一ウェハ面上に形成される各HEMTのリセ
ス深さは等しくなる。また、ゲート電極８下の電子供給
層３の厚さt2（第１図参照）も同一ウェハ面上に形成さ
れる各HEMTごとに等しくなる。このため、各HEMTの電気
的特性は均一になり、歩留まりは顕著に向上する。ま
た、従来のモニタ素子や予備FETを用いて特別な測定を
する必要はなく、製造工程は簡略なものになって安価で
信頼性の高いHEMTを提供することが出来る。

なお、上記実施例の説明において、半導体基板１の上
に電子チャネル層２を形成し、この電子チャネル層２の
上に電子供給層３を形成した構造のHEMTについて説明し
たが、AlInAsやInP等からなるアンドープバッファ層を
半導体基板１と電子チャネル層２との間に形成した構造
のHEMTであっても良く、上記実施例と同様な効果を奏す
る。また、AlInAs等からなるスペーサ層を電子チャネル
層２と電子供給層３との間に形成した構造のHEMTであっ
ても良く、上記実施例と同様な効果を奏する。また、同
様なアンドープバッファ層を半導体基板１と電子チャネ
ル層２との間に形成し、かつ、同様なスペーサ層を電子
チャネル層２と電子供給層３との間に形成した構造のHE
MTであっても良く、上記実施例と同様な効果を奏する。

〔発明の効果〕

以上説明したように本発明によれば、リセス深さはコ
ンタクト層およびエッチストップ層の層の厚さによって
一義的に決定される構造になる。また、コンタクト層の
一部が選択的に除去され、エッチストップ層の一部がウ
ェットエッチングにより選択的に除去されることにより
リセスは製造され、ゲート電極下の電子供給層の厚さは
変化せず、かつ、電子供給層の表面には悪影響が与えら
れない。

このため、同一ウェハ面上に形成される各HEMTのゲー
ト電極下の電子供給層の厚さは等しくなり、電気的特性
が均一でショットキー特性の良好なHEMTが得られるとい
う効果を有する。しかも、歩留まりは顕著に向上すると
いう効果を有する。また、製造工程は簡略なものにな
り、安価で信頼性の高いHEMTが提供されるという効果も
有する。

さらに、オーミック電極間を流れる電流はエッチスト
ップ層を介さずに通電されるため、ヘテロ接合に起因す
る寄生抵抗分は減少されるという効果をも有する。

【図面の簡単な説明】

第１図は本発明の一実施例の構造を表す断面図、第２図
は第１図に示されたHEMTの各製造工程における断面図で
ある。 １……半絶縁性半導体基板、２……電子チャネル層、３
……電子供給層、４……エッチストップ層、５……コン
タクト層、６……オーミック電極、７……開口部（リセ
ス）、８……ゲート電極、９……２次元電子チャネル。

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】不純物がほとんど含まれない半導体の単結
   晶からなる電子チャネル層と不純物が添加された半導体
   の単結晶からなる電子供給層とのヘテロ接合を用いて電
   子移動度を高めた高電子移動度トランジスタにおいて、 前記電子供給層を形成する前記半導体の単結晶に対して
   選択エッチングされる不純物が添加された半導体の単結
   晶が前記電子供給層上のゲート形成予定領域に形成され
   一部が選択的に除去されたエッチストップ層と、このエ
   ッチストップ層を形成する前記半導体の単結晶に対して
   選択エッチングされる不純物が添加された半導体の単結
   晶が前記エッチストップ層および前記電子供給層上に形
   成され一部が選択的に除去されたコンタクト層と、この
   コンタクト層上に形成されたオーミック電極と、前記コ
   ンタクト層および前記エッチストップ層の一部が選択的
   に除去されて露出した前記電子供給層上に形成されたゲ
   ート電極とを備えたことを特徴とする高電子移動度トラ
   ンジスタ。
2. 【請求項２】半絶縁性半導体基板に不純物がほとんど含
   まれない半導体の単結晶からなる電子チャネル層および
   不純物が添加された半導体の単結晶からなる電子供給層
   を形成する工程と、 この電子供給層を形成する前記半導体の単結晶に対して
   選択エッチングされる、不純物が添加された半導体の単
   結晶からなるエッチストップ層を前記電子供給層上に形
   成する工程と、 ゲート形成予定領域以外の前記エッチストップ層を前記
   電子供給層に対して選択的に除去する工程と、 前記ゲート形成予定領域に形成されたエッチストップ層
   および前記電子供給層上に、前記エッチストップ層を形
   成する前記半導体の単結晶に対して選択エッチングされ
   る、不純物が添加された半導体の単結晶からなるコンタ
   クト層を形成する工程と、 前記コンタクト層上にオーミック電極を形成する工程
   と、 前記コンタクト層の一部を前記エッチストップ層に対し
   て選択的に除去し、前記エッチストップ層の一部を前記
   電子供給層に対してウェットエッチングにより選択的に
   除去することにより開口部を形成する工程と、 この開口部に露出した前記電子供給層上にゲート電極を
   形成する工程と を備えた高電子移動度トランジスタの製造方法。