JP3272259B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3272259B2 JP3272259B2 JP07100197A JP7100197A JP3272259B2 JP 3272259 B2 JP3272259 B2 JP 3272259B2 JP 07100197 A JP07100197 A JP 07100197A JP 7100197 A JP7100197 A JP 7100197A JP 3272259 B2 JP3272259 B2 JP 3272259B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- doped
- ingap
- contact layer
- schottky contact
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000009792 diffusion process Methods 0.000 claims description 31
- 229910052751 metal Inorganic materials 0.000 claims description 11
- 239000002184 metal Substances 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 9
- 239000012535 impurity Substances 0.000 claims description 5
- 230000005669 field effect Effects 0.000 claims description 4
- 230000002265 prevention Effects 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 92
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 17
- 238000005530 etching Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 7
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 6
- 125000006850 spacer group Chemical group 0.000 description 5
- 150000001875 compounds Chemical class 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 239000007769 metal material Substances 0.000 description 3
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 2
- 238000005275 alloying Methods 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 238000001465 metallisation Methods 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000005001 rutherford backscattering spectroscopy Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 240000002329 Inga feuillei Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000011156 evaluation Methods 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910021478 group 5 element Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000027756 respiratory electron transport chain Effects 0.000 description 1
- 230000005533 two-dimensional electron gas Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66848—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET
- H01L29/66856—Unipolar field-effect transistors with a Schottky gate, i.e. MESFET with an active layer made of a group 13/15 material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
- H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
- H01L29/2003—Nitride compounds
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
- Electrodes Of Semiconductors (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に係わ
り、特に、III −Ｖ族化合物半導体等からなる電界効果
トランジスタに関するものである。
り、特に、III −Ｖ族化合物半導体等からなる電界効果
トランジスタに関するものである。
【０００２】
【従来の技術】従来から電界効果トランジスタ（ＦＥ
Ｔ）の一種として、半絶縁性ＧａＡｓ基板上に、ノンド
ープＩｎＧａＡｓチャネルと、ＩｎＧａＡｓより電子親
和力が小さくｎ型の不純物が高濃度にドーピングされた
半導体による電子供給層とのヘテロ接合を有する高電子
移動度トランジスタ（ＨＥＭＴ）が知られている。ＨＥ
ＭＴの特徴は、高純度なＩｎＧａＡｓチャネル層中に形
成された電子移動度が高い２次元電子ガス（２ＤＥＧ）
をキャリアとすることによって、高速性や雑音特性に優
れているという点である。電子供給層の材料としては、
ＡｌＧａＡｓ、ＩｎＧａＰ、あるいはＩｎＧａＡｌＰが
用いられることが多い。
Ｔ）の一種として、半絶縁性ＧａＡｓ基板上に、ノンド
ープＩｎＧａＡｓチャネルと、ＩｎＧａＡｓより電子親
和力が小さくｎ型の不純物が高濃度にドーピングされた
半導体による電子供給層とのヘテロ接合を有する高電子
移動度トランジスタ（ＨＥＭＴ）が知られている。ＨＥ
ＭＴの特徴は、高純度なＩｎＧａＡｓチャネル層中に形
成された電子移動度が高い２次元電子ガス（２ＤＥＧ）
をキャリアとすることによって、高速性や雑音特性に優
れているという点である。電子供給層の材料としては、
ＡｌＧａＡｓ、ＩｎＧａＰ、あるいはＩｎＧａＡｌＰが
用いられることが多い。
【０００３】図２に従来のＩｎＧａＰを電子供給層とす
るＨＥＭＴの断面構造の一例を示す。このＨＥＭＴの製
造方法を以下に述べる。まず、有機金属気相成長法（Ｍ
ＯＣＶＤ法）等によって、半絶縁性ＧａＡｓ基板２０１
上にノンドープＧａＡｓバッファ層２０２、ノンドープ
ＩｎＧａＡｓチャネル層２０３、ノンドープＩｎＧａＰ
スペーサー層２０４、Ｓｉドープｎ型ＩｎＧａＰ電子供
給層２０５、ノンドープＩｎＧａＰショットキーコンタ
クト層２０６、及びＳｉドープｎ型ＧａＡｓオーミック
コンタクト層２０８を順次形成する。
るＨＥＭＴの断面構造の一例を示す。このＨＥＭＴの製
造方法を以下に述べる。まず、有機金属気相成長法（Ｍ
ＯＣＶＤ法）等によって、半絶縁性ＧａＡｓ基板２０１
上にノンドープＧａＡｓバッファ層２０２、ノンドープ
ＩｎＧａＡｓチャネル層２０３、ノンドープＩｎＧａＰ
スペーサー層２０４、Ｓｉドープｎ型ＩｎＧａＰ電子供
給層２０５、ノンドープＩｎＧａＰショットキーコンタ
クト層２０６、及びＳｉドープｎ型ＧａＡｓオーミック
コンタクト層２０８を順次形成する。
【０００４】その後、ＧａＡｓオーミックコンタクト層
２０８上に図示しないレジストパターンを設け、電極金
属の蒸着工程、リフトオフ工程、合金化工程によりソー
ス電極２０９及びドレイン電極２１０を形成する。
２０８上に図示しないレジストパターンを設け、電極金
属の蒸着工程、リフトオフ工程、合金化工程によりソー
ス電極２０９及びドレイン電極２１０を形成する。
【０００５】さらに、電子ビーム露光により図示しない
レジストパターンを作製し、一部分だけ露出させたｎ型
ＧａＡｓオーミックコンタクト層２０８をエッチング除
去（リセスエッチング）して、ノンドープＩｎＧａＰシ
ョットキーコンタクト層２０６の表面を露出させて、そ
の上にゲート電極２１１を形成する。このゲート電極２
１１の材料としては、ＩｎＧａＰショットキーコンタク
ト層２０６との障壁高さやリーク電流、あるいは安定性
を考慮してＴｉを用いる場合が多い。
レジストパターンを作製し、一部分だけ露出させたｎ型
ＧａＡｓオーミックコンタクト層２０８をエッチング除
去（リセスエッチング）して、ノンドープＩｎＧａＰシ
ョットキーコンタクト層２０６の表面を露出させて、そ
の上にゲート電極２１１を形成する。このゲート電極２
１１の材料としては、ＩｎＧａＰショットキーコンタク
ト層２０６との障壁高さやリーク電流、あるいは安定性
を考慮してＴｉを用いる場合が多い。
【０００６】しかしながら、比較的融点が高いＴｉでは
あるが、ＩｎＧａＰに対する熱拡散は否めず、信頼性試
験の結果、しきい値電圧が変動し、しかも面内に不均一
に分布するようになった。これは、ＴｉがＩｎＧａＰ層
中に不均一に拡散した結果によるものであることが明ら
かになってきた。Ｔｉに代わる電極金属材料としては、
高融点であるＭｏをはじめとしてＰｔなどショットキー
特性を示す金属がある。本発明者等はこれらの金属を用
いてトランジスタを試作したが、障壁高さ、リーク電
流、安定性の問題があり、初期特性や信頼性特性におい
てＴｉを凌駕する金属を見つけられていない。一方、Ｔ
ｉ以外の金属元素の拡散も上記したＴｉについての問題
と同様に、素子特性において重大な問題を引き起こす。
あるが、ＩｎＧａＰに対する熱拡散は否めず、信頼性試
験の結果、しきい値電圧が変動し、しかも面内に不均一
に分布するようになった。これは、ＴｉがＩｎＧａＰ層
中に不均一に拡散した結果によるものであることが明ら
かになってきた。Ｔｉに代わる電極金属材料としては、
高融点であるＭｏをはじめとしてＰｔなどショットキー
特性を示す金属がある。本発明者等はこれらの金属を用
いてトランジスタを試作したが、障壁高さ、リーク電
流、安定性の問題があり、初期特性や信頼性特性におい
てＴｉを凌駕する金属を見つけられていない。一方、Ｔ
ｉ以外の金属元素の拡散も上記したＴｉについての問題
と同様に、素子特性において重大な問題を引き起こす。
【０００７】
【発明が解決しようとする課題】以上のように、従来の
ＨＥＭＴでは、ショットキーコンタクト層との障壁高さ
やリーク電流、あるいは安定性を考慮してＴｉ等を用い
る場合が多いが、かかる金属元素の半導体層に対する熱
拡散は否めず、信頼性試験等の結果、しきい値電圧の変
動等の素子特性の劣化が起こり、しかも面内不均一化が
生ずるという問題があった。本発明は、かかる問題を解
決し、従来よりも優れた素子特性や面内均一性を有する
半導体装置を提供することを目的とするものである。
ＨＥＭＴでは、ショットキーコンタクト層との障壁高さ
やリーク電流、あるいは安定性を考慮してＴｉ等を用い
る場合が多いが、かかる金属元素の半導体層に対する熱
拡散は否めず、信頼性試験等の結果、しきい値電圧の変
動等の素子特性の劣化が起こり、しかも面内不均一化が
生ずるという問題があった。本発明は、かかる問題を解
決し、従来よりも優れた素子特性や面内均一性を有する
半導体装置を提供することを目的とするものである。
【０００８】
【課題を解決するための手段】本発明は、半絶縁性半導
体基板上に形成されたチャネル層と、このチャネル層上
に形成され、チャネルに電子を供給する電子供給層と、
この電子供給層上に形成され、Tiからなるゲート電極と
ショットキーコンタクトを形成するＩｎＧａＰからなる
ショットキーコンタクト層と、ショットキーコンタクト
層の間に、前記ゲート電極を構成する金属の前記チャネ
ル層への拡散を防止するAlAsからなる拡散防止層と、前
記ショットキーコンタクト層上に前記ゲート電極を挟む
ように形成され、ソース及びドレイン電極とオーミック
コンタクトを形成するオーミックコンタクト層を具備し
たことを特徴とする電界効果トランジスタを具備したこ
とを特徴とする。
体基板上に形成されたチャネル層と、このチャネル層上
に形成され、チャネルに電子を供給する電子供給層と、
この電子供給層上に形成され、Tiからなるゲート電極と
ショットキーコンタクトを形成するＩｎＧａＰからなる
ショットキーコンタクト層と、ショットキーコンタクト
層の間に、前記ゲート電極を構成する金属の前記チャネ
ル層への拡散を防止するAlAsからなる拡散防止層と、前
記ショットキーコンタクト層上に前記ゲート電極を挟む
ように形成され、ソース及びドレイン電極とオーミック
コンタクトを形成するオーミックコンタクト層を具備し
たことを特徴とする電界効果トランジスタを具備したこ
とを特徴とする。
【０００９】前記チャネル層及び前記ショットキーコン
タクト層は、ノンドープ若しくはｎ型不純物が導入され
た層であり、前記オーミックコンタクト層はｎ型不純物
が導入された層であることを特徴とする。
タクト層は、ノンドープ若しくはｎ型不純物が導入され
た層であり、前記オーミックコンタクト層はｎ型不純物
が導入された層であることを特徴とする。
【００１０】
【００１１】
【００１２】
【００１３】
【００１４】
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。 （第１の実施形態）第１の実施形態では、ショットキー
コンタクト層にＩｎＧａＰ層を用いたＦＥＴを例にとっ
て説明する。ゲート電極材料としてはＴｉを用いてい
る。
て、図面を参照しながら説明する。 （第１の実施形態）第１の実施形態では、ショットキー
コンタクト層にＩｎＧａＰ層を用いたＦＥＴを例にとっ
て説明する。ゲート電極材料としてはＴｉを用いてい
る。
【００２０】まず、本発明者らは、ショットキーコンタ
クト層の材料であるＩｎＧａＰを含む様々なIII −Ｖ族
化合物半導体材料におけるＴｉの熱拡散を調べた。熱拡
散の評価は、ＲＢＳ（Rutherford back scattering）法
により金属の拡散プロファイルや半導体界面での格子の
乱れから解析した。
クト層の材料であるＩｎＧａＰを含む様々なIII −Ｖ族
化合物半導体材料におけるＴｉの熱拡散を調べた。熱拡
散の評価は、ＲＢＳ（Rutherford back scattering）法
により金属の拡散プロファイルや半導体界面での格子の
乱れから解析した。
【００２１】その結果、Ｔｉにおいては、接合相手であ
る半導体の種類によって拡散のメカニズムが異なり、拡
散が大きい材料にはその構成元素について幾つかの傾向
があることを把握することができた。
る半導体の種類によって拡散のメカニズムが異なり、拡
散が大きい材料にはその構成元素について幾つかの傾向
があることを把握することができた。
【００２２】一つは、二次元系よりも三元系、多元系に
なるほど拡散しやすいということである。例えば、Ｇａ
ＡｓやＩｎＰに比較してＩｎＧａＰ、ＩｎＧａＡｓ、あ
るいはＩｎＡｌＡｓとの接合でＴｉがより拡散しやすい
結果を得た。また、III 族元素ではＩｎやＧａで構成さ
れている方がＡｌで構成されているよりも、Ｖ族元素で
はＰで構成されている方がＡｓで構成されているより
も，Ｔｉに対して界面における格子の乱れが大きくな
り、移動度に悪影響を与える傾向にあることがわかっ
た。この結果を図３に示した。
なるほど拡散しやすいということである。例えば、Ｇａ
ＡｓやＩｎＰに比較してＩｎＧａＰ、ＩｎＧａＡｓ、あ
るいはＩｎＡｌＡｓとの接合でＴｉがより拡散しやすい
結果を得た。また、III 族元素ではＩｎやＧａで構成さ
れている方がＡｌで構成されているよりも、Ｖ族元素で
はＰで構成されている方がＡｓで構成されているより
も，Ｔｉに対して界面における格子の乱れが大きくな
り、移動度に悪影響を与える傾向にあることがわかっ
た。この結果を図３に示した。
【００２３】つまり、Ｔｉにとって、III −Ｖ族化合物
中でのIII 族とＶ族との組み合わせの中でＩｎＧａＰ層
は最も拡散しやすい層であったということになる。そこ
で、Ｔｉが最も安定に存在し得る組み合わせとして考え
られるＡｌＡｓ層を、ＩｎＧａＰ層中に拡散ストッパー
層として挿入することにより、その場所でのＴｉの拡散
を均一に止められることがわかった。
中でのIII 族とＶ族との組み合わせの中でＩｎＧａＰ層
は最も拡散しやすい層であったということになる。そこ
で、Ｔｉが最も安定に存在し得る組み合わせとして考え
られるＡｌＡｓ層を、ＩｎＧａＰ層中に拡散ストッパー
層として挿入することにより、その場所でのＴｉの拡散
を均一に止められることがわかった。
【００２４】ＩｎＧａＰショットキーコンタクト層とＡ
ｌＡｓ層とは格子整合をしており、ＡｌＡｓ層を挿入す
ることによる欠陥の生成などの新たな特性劣化の原因は
生ずることはない。ＩｎＧａＰとのショットキー接合に
支障がないことも確かめられている。
ｌＡｓ層とは格子整合をしており、ＡｌＡｓ層を挿入す
ることによる欠陥の生成などの新たな特性劣化の原因は
生ずることはない。ＩｎＧａＰとのショットキー接合に
支障がないことも確かめられている。
【００２５】次に、上記した拡散ストッパー層を用いた
本発明のＨＥＭＴの製造方法について説明する。図１は
本発明のＨＥＭＴの断面図である。まず、ＭＯＣＶＤ法
により、半絶縁性ＧａＡｓ基板１０１上に、ノンドープ
のＧａＡｓ若しくはＡｌＧａＡｓバッファ層１０２、ノ
ンドープ若しくはｎ型ＩｎＧａＡｓチャネル層１０３、
ノンドープＩｎＧａＰスペーサー層１０４、Ｓｉドープ
ｎ型ＩｎＧａＰ電子供給層１０５、ノンドープ若しくは
ｎ型ＩｎＧａＰショットキーコンタクト層１０６を成長
し、さらにノンドープＡｌＡｓ拡散ストッパー層１０
７、続けてさらにノンドープ若しくはｎ型ＩｎＧａＰシ
ョットキーコンタクト層１０６、Ｓｉドープｎ型ＧａＡ
ｓオーミックコンタクト層１０８を順次成長する。
本発明のＨＥＭＴの製造方法について説明する。図１は
本発明のＨＥＭＴの断面図である。まず、ＭＯＣＶＤ法
により、半絶縁性ＧａＡｓ基板１０１上に、ノンドープ
のＧａＡｓ若しくはＡｌＧａＡｓバッファ層１０２、ノ
ンドープ若しくはｎ型ＩｎＧａＡｓチャネル層１０３、
ノンドープＩｎＧａＰスペーサー層１０４、Ｓｉドープ
ｎ型ＩｎＧａＰ電子供給層１０５、ノンドープ若しくは
ｎ型ＩｎＧａＰショットキーコンタクト層１０６を成長
し、さらにノンドープＡｌＡｓ拡散ストッパー層１０
７、続けてさらにノンドープ若しくはｎ型ＩｎＧａＰシ
ョットキーコンタクト層１０６、Ｓｉドープｎ型ＧａＡ
ｓオーミックコンタクト層１０８を順次成長する。
【００２６】その後、ＧａＡｓオーミックコンタクト層
１０８上に図示しないレジストパターンを設け、電極金
属の蒸着工程、リフトオフ工程、合金化工程によりソー
ス電極１０９及びドレイン電極１１０を形成する。
１０８上に図示しないレジストパターンを設け、電極金
属の蒸着工程、リフトオフ工程、合金化工程によりソー
ス電極１０９及びドレイン電極１１０を形成する。
【００２７】さらに、電子ビーム露光により図示しない
レジストパターンを作製し、一部分だけ露出させたｎ型
ＧａＡｓオーミックコンタクト層１０８をエッチング除
去（リセスエッチング）して、ノンドープＩｎＧａＰシ
ョットキーコンタクト層１０６の表面を露出させて、そ
の上にゲート電極１１１を形成する。
レジストパターンを作製し、一部分だけ露出させたｎ型
ＧａＡｓオーミックコンタクト層１０８をエッチング除
去（リセスエッチング）して、ノンドープＩｎＧａＰシ
ョットキーコンタクト層１０６の表面を露出させて、そ
の上にゲート電極１１１を形成する。
【００２８】本実施形態において、ノンドープＡｌＡｓ
拡散ストッパー層１０７は、ゲート電極１１１の金属材
料の拡散を抑制する機能を果たし、かかる拡散ストッパ
ー層１０７を挿入することによって、ＩｎＧａＰとのシ
ョットキーコンタクトが劣化することはない。
拡散ストッパー層１０７は、ゲート電極１１１の金属材
料の拡散を抑制する機能を果たし、かかる拡散ストッパ
ー層１０７を挿入することによって、ＩｎＧａＰとのシ
ョットキーコンタクトが劣化することはない。
【００２９】（第２の実施形態）本実施形態において
は、ＩｎＧａＰ系ＨＥＭＴの断面構造について図１を用
いて説明する。このＨＥＭＴの各層の構造は、半絶縁性
ＧａＡｓ基板１０１、８００ｎｍのノンドープＧａＡｓ
バッファ層１０２、１２ｎｍのノンドープＩｎ0.2Ｇａ
0.8 Ａｓチャネル層１０３、３ｎｍのノンドープＩｎ
0.48Ｇａ0.52Ｐスペーサー層１０４、１０ｎｍでドナー
濃度Ｎd ＝５×１０18ｃｍ-3のＳｉドープｎ型Ｉｎ0.48
Ｇａ0.52Ｐ電子供給層１０５、１０ｎｍのノンドープＩ
ｎ0.48Ｇａ0.52Ｐショットキーコンタクト層（１０６に
相当。）、そのショットキーコンタクト層１０６内の最
上部から２ｎｍの位置の数モノレイヤーのノンドープＡ
ｌＡｓ拡散ストッパー層１０７、２０ｎｍでドナー濃度
Ｎd ＝５×１０18ｃｍ-3のＳｉドープｎ型ＧａＡｓオー
ミックコンタクト層１０８からなる。ソース、ドレイン
電極１０９、１１０はＡｕＧｅからなり、ゲート電極１
１１は下から順にＴｉ（２０ｎｍ）／Ｐｔ（３０ｎｍ）
／Ａｕ（１５０ｎｍ）の積層構造からなる。
は、ＩｎＧａＰ系ＨＥＭＴの断面構造について図１を用
いて説明する。このＨＥＭＴの各層の構造は、半絶縁性
ＧａＡｓ基板１０１、８００ｎｍのノンドープＧａＡｓ
バッファ層１０２、１２ｎｍのノンドープＩｎ0.2Ｇａ
0.8 Ａｓチャネル層１０３、３ｎｍのノンドープＩｎ
0.48Ｇａ0.52Ｐスペーサー層１０４、１０ｎｍでドナー
濃度Ｎd ＝５×１０18ｃｍ-3のＳｉドープｎ型Ｉｎ0.48
Ｇａ0.52Ｐ電子供給層１０５、１０ｎｍのノンドープＩ
ｎ0.48Ｇａ0.52Ｐショットキーコンタクト層（１０６に
相当。）、そのショットキーコンタクト層１０６内の最
上部から２ｎｍの位置の数モノレイヤーのノンドープＡ
ｌＡｓ拡散ストッパー層１０７、２０ｎｍでドナー濃度
Ｎd ＝５×１０18ｃｍ-3のＳｉドープｎ型ＧａＡｓオー
ミックコンタクト層１０８からなる。ソース、ドレイン
電極１０９、１１０はＡｕＧｅからなり、ゲート電極１
１１は下から順にＴｉ（２０ｎｍ）／Ｐｔ（３０ｎｍ）
／Ａｕ（１５０ｎｍ）の積層構造からなる。
【００３０】本実施形態において、ショットキーコンタ
クト層１０６であるノンドープのＩｎＧａＰは、Ｓｉド
ープｎ型ＧａＡｓオーミックコンタクト層１０８をエッ
チングする際のエッチングストッパーとしての作用があ
るため、ショットキーコンタクト層１０６の最上部２ｎ
ｍ以上はＩｎＧａＰである必要がある。
クト層１０６であるノンドープのＩｎＧａＰは、Ｓｉド
ープｎ型ＧａＡｓオーミックコンタクト層１０８をエッ
チングする際のエッチングストッパーとしての作用があ
るため、ショットキーコンタクト層１０６の最上部２ｎ
ｍ以上はＩｎＧａＰである必要がある。
【００３１】また、ノンドープＡｌＡｓ拡散ストッパー
層１０７は、数モノレイヤーあればＴｉの拡散をほぼ抑
制することが可能であり、ＴｉとＩｎＧａＰとの間で良
好なショットキー特性を得ることができる。この結果、
本実施形態のＨＥＭＴは従来のＨＥＭＴに比べてしきい
値の制御が容易になり、面内均一性も向上して、素子特
性の向上が図られることがわかった。
層１０７は、数モノレイヤーあればＴｉの拡散をほぼ抑
制することが可能であり、ＴｉとＩｎＧａＰとの間で良
好なショットキー特性を得ることができる。この結果、
本実施形態のＨＥＭＴは従来のＨＥＭＴに比べてしきい
値の制御が容易になり、面内均一性も向上して、素子特
性の向上が図られることがわかった。
【００３２】
【００３３】
【００３４】
【００３５】（第３の実施形態） 図４は本発明の第３の実施形態に係る歪みショットキー
コンタクトＩｎＧａＰ−ＩｎＰ系ＨＥＭＴの断面構造を
示す断面図である。このＨＥＭＴの各層の構造は、半絶
縁性ＩｎＰ基板５０１、８００ｎｍのノンドープＩｎＰ
バッファ層５０２、１２ｎｍのノンドープＩｎ48Ｇａ
0.52Ａｓチャネル層５０３、３ｎｍのノンドープＩｎ
0.48Ａｌ0.52Ａｓスペーサー層５０４、１０ｎｍでドナ
ー濃度Ｎd＝５×１０18ｃｍ-3のＳｉドープｎ型Ｉｎ
0.48Ａｌ0.52Ａｓ電子供給層５０５、１０ｎｍのノンド
ープＩｎ0.48Ｇａ0.52Ｐショットキーコンタクト層（５
０６に相当。）、そのショットキーコンタクト層内の中
間部に３モノレイヤーのノンドープＡｌＡｓ拡散ストッ
パー層５０７、２０ｎｍでドナー濃度Ｎd ＝５×１０
18ｃｍ-3のＳｉドープｎ型ＧａＡｓオーミックコンタク
ト層５０８からなる。ソース、ドレイン電極５０９、５
１０はＡｕＧｅからなり、ゲート電極５１１はＴｉから
なる。
コンタクトＩｎＧａＰ−ＩｎＰ系ＨＥＭＴの断面構造を
示す断面図である。このＨＥＭＴの各層の構造は、半絶
縁性ＩｎＰ基板５０１、８００ｎｍのノンドープＩｎＰ
バッファ層５０２、１２ｎｍのノンドープＩｎ48Ｇａ
0.52Ａｓチャネル層５０３、３ｎｍのノンドープＩｎ
0.48Ａｌ0.52Ａｓスペーサー層５０４、１０ｎｍでドナ
ー濃度Ｎd＝５×１０18ｃｍ-3のＳｉドープｎ型Ｉｎ
0.48Ａｌ0.52Ａｓ電子供給層５０５、１０ｎｍのノンド
ープＩｎ0.48Ｇａ0.52Ｐショットキーコンタクト層（５
０６に相当。）、そのショットキーコンタクト層内の中
間部に３モノレイヤーのノンドープＡｌＡｓ拡散ストッ
パー層５０７、２０ｎｍでドナー濃度Ｎd ＝５×１０
18ｃｍ-3のＳｉドープｎ型ＧａＡｓオーミックコンタク
ト層５０８からなる。ソース、ドレイン電極５０９、５
１０はＡｕＧｅからなり、ゲート電極５１１はＴｉから
なる。
【００３６】この歪みショットキーコンタクトＩｎＧａ
Ｐ構造のＨＥＭＴは、通常のＩｎＰと比較してゲート耐
圧が高くなるというメリットを持つが、ＩｎＧａＰ材料
がゲート電極と接触するために、ゲート電極金属（Ｔｉ
等）が拡散しやすく、特性劣化やばらつきの原因となっ
ていた。本実施形態に示すように中間部に３モノレイヤ
ーのＡｌＡｓ層５０７を拡散ストッパー層として挿入す
ることにより、劣化を防ぎバラツキを低減できた。
Ｐ構造のＨＥＭＴは、通常のＩｎＰと比較してゲート耐
圧が高くなるというメリットを持つが、ＩｎＧａＰ材料
がゲート電極と接触するために、ゲート電極金属（Ｔｉ
等）が拡散しやすく、特性劣化やばらつきの原因となっ
ていた。本実施形態に示すように中間部に３モノレイヤ
ーのＡｌＡｓ層５０７を拡散ストッパー層として挿入す
ることにより、劣化を防ぎバラツキを低減できた。
【００３７】本実施形態において、ショットキーコンタ
クト層５０６であるノンドープのＩｎＧａＰは、Ｓｉド
ープｎ型ＧａＡｓオーミックコンタクト層５０８をエッ
チングする際のエッチングストッパーとしての作用があ
るため、ショットキーコンタクト層５０６の最上部２ｎ
ｍ以上はＩｎＧａＰである必要がある。
クト層５０６であるノンドープのＩｎＧａＰは、Ｓｉド
ープｎ型ＧａＡｓオーミックコンタクト層５０８をエッ
チングする際のエッチングストッパーとしての作用があ
るため、ショットキーコンタクト層５０６の最上部２ｎ
ｍ以上はＩｎＧａＰである必要がある。
【００３８】また、ノンドープＡｌＡｓ拡散ストッパー
層５０７は、数モノレイヤーあればＴｉの拡散をほぼ抑
制することが可能であり、ＴｉとＩｎＧａＰとの間で良
好なショットキー特性を得ることができる。この結果、
本実施形態のＨＥＭＴは従来のＨＥＭＴに比べてしきい
値の制御が容易になり、面内均一性も向上して、素子特
性の向上が図られることがわかった。
層５０７は、数モノレイヤーあればＴｉの拡散をほぼ抑
制することが可能であり、ＴｉとＩｎＧａＰとの間で良
好なショットキー特性を得ることができる。この結果、
本実施形態のＨＥＭＴは従来のＨＥＭＴに比べてしきい
値の制御が容易になり、面内均一性も向上して、素子特
性の向上が図られることがわかった。
【００３９】以上述べた本発明は、第１乃至第３の実施
形態に限らず、その趣旨を逸脱しない範囲で種々変形し
て実施することが可能である。例えば、ゲート電極をＴ
ｉに代えて他の適当な金属あるいは合金材料を持つＦＥ
Ｔにおいては、その材料の拡散を抑える作用をする半導
体層を所望の位置（例えば、基板全面以外に、ゲート電
極下の限定された領域）に拡散ストッパ層として挿入し
て特性の制御やばらつきの低減ができる。また、ショッ
トキー電極を持つ様々な半導体装置に適用することがで
きる。
形態に限らず、その趣旨を逸脱しない範囲で種々変形し
て実施することが可能である。例えば、ゲート電極をＴ
ｉに代えて他の適当な金属あるいは合金材料を持つＦＥ
Ｔにおいては、その材料の拡散を抑える作用をする半導
体層を所望の位置（例えば、基板全面以外に、ゲート電
極下の限定された領域）に拡散ストッパ層として挿入し
て特性の制御やばらつきの低減ができる。また、ショッ
トキー電極を持つ様々な半導体装置に適用することがで
きる。
【００４０】
【００４１】
【００４２】
【００４３】
【００４４】
【００４５】
【００４６】
【００４７】
【００４８】
【００４９】
【００５０】
【００５１】
【００５２】
【００５３】
【００５４】
【００５５】
【００５６】
【００５７】
【００５８】
【００５９】
【００６０】
【００６１】
【００６２】
【００６３】
【００６４】
【００６５】
【００６６】
【００６７】
【００６８】
【発明の効果】以上説明したように、本発明によれば、
電極からの金属元素の拡散を防止することが可能であ
り、素子特性の制御性、面内均一化、素子寿命に優れた
半導体装置を提供することが可能である。
電極からの金属元素の拡散を防止することが可能であ
り、素子特性の制御性、面内均一化、素子寿命に優れた
半導体装置を提供することが可能である。
【図１】 本発明の第１及び第２の実施形態に係る半導
体装置の構成を示す断面図。
体装置の構成を示す断面図。
【図２】 従来の半導体装置の構成を示す断面図。
【図３】 従来の拡散の問題を示す特性図。
【図４】 本発明の第３の実施形態に係る半導体装置の
構成を示す断面図。
構成を示す断面図。
１０１…半絶縁性基板 １０２…バッファ層 １０３…チャネル層 １０４…スペーサ層 １０５…電子供給層 １０６…ショットキーコンタクト層 １０７…拡散防止層 １０８…オーミックコンタクト層 １０９…ソース電極層 １１０…ドレイン電極層 １１１…ゲート電極
───────────────────────────────────────────────────── フロントページの続き (72)発明者 杉浦 政幸 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝 研究開発センター内 (72)発明者 野田 隆夫 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝 研究開発センター内 (72)発明者 佐々木 晶 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝 研究開発センター内 (72)発明者 芦沢 康夫 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝 研究開発センター内 (56)参考文献 特開 昭64−74765（ＪＰ，Ａ) 特開 平６−244218（ＪＰ，Ａ) 特開 平９−45897（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/338 H01L 29/812
Claims (2)
- 【請求項１】 半絶縁性半導体基板上に形成されたチャ
ネル層と、 このチャネル層上に形成され、チャネルに電子を供給す
る電子供給層と、 この電子供給層上に形成され、Tiからなる ゲート電極と
ショットキーコンタクトを形成するＩｎＧａＰからなる
ショットキーコンタクト層と、 ショットキーコンタクト層の間に、前記ゲート電極を構
成する金属の前記チャネル層への拡散を防止するAlAsか
らなる拡散防止層と、前記ショットキーコンタクト層上に前記ゲート電極を挟
むように形成され、ソース及びドレイン電極とオーミッ
クコンタクトを形成するオーミックコンタクト層 を具備
したことを特徴とする電界効果トランジスタを具備した
ことを特徴とする半導体装置。 - 【請求項２】 前記チャネル層及び前記ショットキーコ
ンタクト層は、ノンドープ若しくはｎ型不純物が導入さ
れた層であり、前記オーミックコンタクト層はｎ型不純
物が導入された層であることを特徴とする請求項１記載
の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07100197A JP3272259B2 (ja) | 1997-03-25 | 1997-03-25 | 半導体装置 |
| US09/046,791 US6072203A (en) | 1997-03-25 | 1998-03-24 | Semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07100197A JP3272259B2 (ja) | 1997-03-25 | 1997-03-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10270467A JPH10270467A (ja) | 1998-10-09 |
| JP3272259B2 true JP3272259B2 (ja) | 2002-04-08 |
Family
ID=13447838
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07100197A Expired - Fee Related JP3272259B2 (ja) | 1997-03-25 | 1997-03-25 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6072203A (ja) |
| JP (1) | JP3272259B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6316793B1 (en) * | 1998-06-12 | 2001-11-13 | Cree, Inc. | Nitride based transistors on semi-insulating silicon carbide substrates |
| JP4507285B2 (ja) * | 1998-09-18 | 2010-07-21 | ソニー株式会社 | 半導体装置及びその製造方法 |
| US6586781B2 (en) * | 2000-02-04 | 2003-07-01 | Cree Lighting Company | Group III nitride based FETs and HEMTs with reduced trapping and method for producing the same |
| JP3716906B2 (ja) * | 2000-03-06 | 2005-11-16 | 日本電気株式会社 | 電界効果トランジスタ |
| US6459098B1 (en) * | 2000-07-26 | 2002-10-01 | Axt, Inc. | Window for light emitting diode |
| US20030201459A1 (en) * | 2001-03-29 | 2003-10-30 | Sheppard Scott Thomas | Nitride based transistors on semi-insulating silicon carbide substrates |
| JP2003209124A (ja) * | 2001-11-06 | 2003-07-25 | Sony Corp | 電界効果半導体素子の製造方法及び電界効果半導体素子 |
| JP2003163226A (ja) * | 2001-11-27 | 2003-06-06 | Fujitsu Quantum Devices Ltd | 電界効果型化合物半導体装置及びその製造方法 |
| US7112830B2 (en) * | 2002-11-25 | 2006-09-26 | Apa Enterprises, Inc. | Super lattice modification of overlying transistor |
| JP4869563B2 (ja) | 2004-04-21 | 2012-02-08 | 新日本無線株式会社 | 窒化物半導体装置及びその製造方法 |
| JP2005353993A (ja) | 2004-06-14 | 2005-12-22 | Sanyo Electric Co Ltd | 化合物半導体装置およびその製造方法 |
| JP2005353992A (ja) * | 2004-06-14 | 2005-12-22 | Sanyo Electric Co Ltd | 化合物半導体装置およびその製造方法 |
| US7368980B2 (en) * | 2005-04-25 | 2008-05-06 | Triquint Semiconductor, Inc. | Producing reference voltages using transistors |
| JP5730505B2 (ja) * | 2010-06-23 | 2015-06-10 | 富士通株式会社 | 化合物半導体装置 |
| US8723226B2 (en) * | 2011-11-22 | 2014-05-13 | Texas Instruments Incorporated | Manufacturable enhancement-mode group III-N HEMT with a reverse polarization cap |
| JP5857390B2 (ja) * | 2012-03-30 | 2016-02-10 | 住友電工デバイス・イノベーション株式会社 | 半導体装置 |
| JP6778957B2 (ja) * | 2016-09-01 | 2020-11-04 | 国立研究開発法人科学技術振興機構 | 半導体装置 |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0810763B2 (ja) * | 1983-12-28 | 1996-01-31 | 株式会社日立製作所 | 半導体装置 |
| US4586063A (en) * | 1984-04-02 | 1986-04-29 | Oki Electric Industry Co., Ltd. | Schottky barrier gate FET including tungsten-aluminum alloy |
| FR2679071B1 (fr) * | 1991-07-08 | 1997-04-11 | France Telecom | Transistor a effet de champ, a couches minces de bande d'energie controlee. |
| US5351128A (en) * | 1991-08-02 | 1994-09-27 | Hitachi, Ltd. | Semiconductor device having reduced contact resistance between a channel or base layer and a contact layer |
| US5350709A (en) * | 1992-06-13 | 1994-09-27 | Sanyo Electric Co., Ltd. | Method of doping a group III-V compound semiconductor |
| US5679982A (en) * | 1993-02-24 | 1997-10-21 | Intel Corporation | Barrier against metal diffusion |
| JP2550859B2 (ja) * | 1993-06-01 | 1996-11-06 | 日本電気株式会社 | 電界効果トランジスタ |
| JP2611735B2 (ja) * | 1993-12-22 | 1997-05-21 | 日本電気株式会社 | ヘテロ接合ｆｅｔ |
| US5777350A (en) * | 1994-12-02 | 1998-07-07 | Nichia Chemical Industries, Ltd. | Nitride semiconductor light-emitting device |
| JP2910831B2 (ja) * | 1995-09-28 | 1999-06-23 | 日本電気株式会社 | 電界効果トランジスタ |
| US5900647A (en) * | 1996-02-05 | 1999-05-04 | Sharp Kabushiki Kaisha | Semiconductor device with SiC and GaAlInN |
| JPH10125901A (ja) * | 1996-10-17 | 1998-05-15 | Mitsubishi Electric Corp | 電界効果トランジスタ，及びその製造方法 |
-
1997
- 1997-03-25 JP JP07100197A patent/JP3272259B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-24 US US09/046,791 patent/US6072203A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10270467A (ja) | 1998-10-09 |
| US6072203A (en) | 2000-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3272259B2 (ja) | 半導体装置 | |
| US20020187623A1 (en) | Compound semiconductor device with delta doped layer under etching stopper layer for decreasing resistance between active layer and ohmic electrode and process of fabrication thereof | |
| US5677553A (en) | Semiconductor device strucutre having a two-dimensional electron gas and contact thereto | |
| US6448119B1 (en) | Field effect transistor and method of fabricating the same | |
| US5610410A (en) | III-V compound semiconductor device with Schottky electrode of increased barrier height | |
| US5811843A (en) | Field effect transistor | |
| US5949096A (en) | Field effect transistor with stabilized threshold voltage | |
| EP2416353A1 (en) | Semiconductor device | |
| US6479896B1 (en) | Semiconductor device having protective layer | |
| JPS6242569A (ja) | 電界効果型トランジスタ | |
| JP3758261B2 (ja) | 電界効果トランジスタ | |
| JP3154556B2 (ja) | 電界効果トランジスタおよびその製造方法 | |
| US7705377B2 (en) | Field effect transistor comprising compound semiconductor | |
| US20030080348A1 (en) | Heterojunction field-effect transistor | |
| JPH0797636B2 (ja) | ヘテロ接合電界効果トランジスタ | |
| JPH1197669A (ja) | 半導体装置 | |
| JP3064559B2 (ja) | 高電子移動度トランジスタの製造方法 | |
| JPH06267994A (ja) | 化合物半導体装置 | |
| JP3156252B2 (ja) | 電界効果トランジスタ | |
| Akazaki et al. | InAs-inserted-channel InAlAs/InGaAs inverted HEMTs with direct ohmic contacts | |
| JP3233167B2 (ja) | 半導体装置 | |
| JP2903875B2 (ja) | 化合物半導体トランジスタ用ウェハ及び化合物半導体トランジスタ | |
| JP3032915B2 (ja) | 高電子移動度トランジスタ | |
| JPH04233241A (ja) | 高耐圧電界効果トランジスタ | |
| JPH04129231A (ja) | ヘテロ接合電界効果トランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080125 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090125 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100125 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |