JPH0818034A

JPH0818034A - 半導体装置及びその製造方法

Info

Publication number: JPH0818034A
Application number: JP14434194A
Authority: JP
Inventors: Naoki Hara; 直紀原
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 1994-06-27
Filing date: 1994-06-27
Publication date: 1996-01-19
Anticipated expiration: 2017-09-30
Also published as: JP3330731B2

Abstract

(57)【要約】【目的】半導体装置及びその製造方法に関し、オーミ
ックコンタクト層の膜厚を薄くすることによって製造プ
ロセス中に電子供給層または電子走行層に加わる損傷を
少なくし、またオーミックコンタクト層の表面凹凸を小
さくする化合物半導体装置の製造方法を提供することを
目的とする。【構成】有機金属化学気相堆積法を使用してキャップ
層５とオーミックコンタクト層６とを順次積層形成する
ときに、キャップ層５の形成工程とオーミックコンタク
ト層６の形成工程との間においてＶ族原料の供給を一時
的に３０〜９０秒間程度停止するようにする。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体装置及びその製
造方法、特に高電子移動度トランジスタ（以下、ＨＥＭ
Ｔと言う。）や金属・半導体電界効果トランジスタ（以
下、ＭＥＳＦＥＴと言う。）に代表される化合物半導体
トランジスタ及びその製造方法に関する。

【０００２】

【従来の技術】図１（ａ）にＨＥＭＴの断面図を示す。
ＧａＡｓまたはＩｎＰを主成分とする半導体基板１上に
ＡｌＧａＡｓまたはＩｎＡｌＡｓよりなるバッファ層２
とＩｎＧａＡｓよりなる電子走行層３とｎ型ＩｎＧａＰ
またはｎ型ＡｌＧａＡｓまたはｎ型ＩｎＡｌＡｓよりな
る電子供給層４とｎ型ＧａＡｓまたはｎ型ＩｎＧａＡｓ
よりなるキャップ層５とｎ型ＩｎＧａＡｓよりなるオー
ミックコンタクト層６とが順次積層形成され、キャップ
層５とオーミックコンタクト層６とが一部領域から除去
されて凹部９が形成され、凹部９に露出する電子供給層
４上にゲート電極７が形成され、オーミックコンタクト
層６上にオーミック電極８が形成されている。

【０００３】図１（ｂ）にＭＥＳＦＥＴの断面図を示
す。ＧａＡｓを主成分とする半導体基板１上にＡｌＧａ
Ａｓからなるバッファ層２とｎ型ＧａＡｓよりなる電子
走行層３とｎ型ＧａＡｓよりなるキャップ層５とｎ型Ｉ
ｎＧａＡｓよりなるオーミックコンタクト層６とが順次
積層形成され、キャップ層５とオーミックコンタクト層
６とが一部領域から除去されて凹部９が形成され、凹部
９に露出する電子走行層３上にゲート電極７が形成さ
れ、オーミックコンタクト層６上にオーミック電極８が
形成されている。

【０００４】化合物半導体トランジスタの高集積化・高
性能化のためには、高信頼性・高耐熱・低抵抗という特
徴を有するノンアロイオーミック電極の採用が必要であ
る。ノンアロイオーミック電極を形成するためには、キ
ャップ層５からオーミック電極８までの間で電子に対す
る障壁を小さくするために、キャップ層５の上にオーミ
ックコンタクト層６を積層しなければならない。通常、
このオーミックコンタクト層６はキャップ層５に接する
側のグレーディッドＩｎＧａＡｓ層とオーミック電極８
に接する側のＩｎ_ZＧａ_1-ZＡｓ層（但し、Ｚ≧０．
５）の２層からなり、グレーディッドＩｎＧａＡｓ層の
Ｉｎ成分はキャップ層５のＩｎ組成からＩｎ_ZＧａ_1-Z
Ａｓ層のＩｎ組成Ｚまでなだらかに変化している。

【０００５】

【発明が解決しようとする課題】グレーディッドＩｎＧ
ａＡｓ層とＩｎ_ZＧａ_1-ZＡｓ層とからなるオーミック
コンタクト層６とＧａＡｓまたはＩｎＰからなる半導体
基板との格子定数差が大きいため、オーミックコンタク
ト層６の表面の凹凸が大きくなる。

【０００６】オーミックコンタクト層６の成長温度を低
くすれば表面凹凸が小さくなることが知られている。し
かし、ノンアロイオーミック電極の長所の一つである高
耐熱性を保つためには、トランジスタ製造プロセスにお
いてオーミックコンタクト層６の成長後に実施される最
高熱処理温度よりもオーミックコンタクト層６の成長温
度は高くなければならない。なぜならば、成長温度より
高い温度の熱処理が成長後に施されると、オーミックコ
ンタクト層のＩｎ組成及びキャリア濃度が変化し、オー
ミック特性が劣化するためである。例えば、オーミック
コンタクト層形成後にアルミニウム配線を形成する工程
がある場合には、アルミニウム配線形成工程の熱処理温
度は４００〜４５０℃であるから、オーミックコンタク
ト層６の成長温度を４５０℃以下にすることはできない
ことになる。このような制約から、成長温度を低くして
オーミックコンタクト層６の表面凹凸を小さくすること
には限界がある。オーミックコンタクト層６はキャップ
層５からオーミック電極８までの間で電子に対する障壁
をなくすために設けられているが、表面凹凸が大きい
と、オーミック電極の下のすべての領域においてオーミ
ックコンタクト層の組成が一様になだらかに変化しなく
なるため、電子に対する障壁をなくすことができなくな
り、良好なオーミック特性が得られなくなる。

【０００７】一方、ＩｎＧａＡｓオーミックコンタクト
層６のうち、グレーディッドＩｎＧａＡｓ層の膜厚を増
加させれば、表面凹凸が小さくなることが報告されてい
る（N. Hara 他、20th International Symposium on Ga
As and Related Compounds,1993）。このことから、現
状においてはＩｎＧａＡｓオーミックコンタクト層６全
体の膜厚を１００ｎｍ程度にすることが多い。

【０００８】しかし、ＩｎＧａＡｓオーミックコンタク
ト層６全体の膜厚を厚くすると、以下に示すように新た
な問題が発生する。すなわち、ゲート電極７を形成する
ためにオーミックコンタクト層６とキャップ層５とをエ
ッチングして凹部９を形成するが、その時の被エッチン
グ膜厚が厚くなることである。凹部形成領域の被エッチ
ング膜を完全にエッチング除去するためには、被エッチ
ング膜の膜厚に対応したオーバーエッチングが必要とな
るので、被エッチング膜の膜厚が厚くなるとオーバーエ
ッチング量は比例して増加する。オーバーエッチング量
が多くなれば、電子供給層４または電子走行層３に加わ
る損傷も当然大きくなる。これを避けるには、オーミッ
クコンタクト層６とキャップ層５との合計膜厚を薄くし
て被エッチング膜厚を薄くする必要がある。前記二つの
層のうちキャップ層５の膜厚を薄くすると、電極金属と
の間でエネルギー障壁の小さいオーミックコンタクト層
６とゲート電極７とがゲート電極７の下部領域において
接触する可能性が生じる。万一接触が生じるとゲートリ
ーク電流が増大し、正常なトランジスタ動作をしなくな
る。したがって、電子供給層４または電子走行層３に加
わる損傷を小さくするためには、キャップ層５ではなく
オーミックコンタクト層６の膜厚を薄くすることが必要
になる。

【０００９】このように、トランジスタ製造プロセスに
おいて電子供給層４または電子走行層３に加わる損傷を
小さくするためには、オーミックコンタクト層６の膜厚
を薄くすることが必要であり、他方オーミックコンタク
ト層６の表面凹凸を小さくするためにはオーミックコン
タクト層６の膜厚を厚くすることが必要であるというよ
うに二律背反の要求が発生する。

【００１０】本発明の目的は、この問題を解消すること
にあり、オーミックコンタクト層の膜厚を薄くすること
によって製造プロセス中に電子供給層または電子走行層
に加わる損傷が少なくなって良好な動作特性を有し、ま
たオーミックコンタクト層の表面凹凸が小さくて良好な
オーミック特性を有する化合物半導体トランジスタとそ
の製造方法とを提供することにある。

【００１１】

【課題を解決するための手段】上記の目的のうち半導体
装置は、下記いずれの手段によっても達成される。

【００１２】第１の手段は、半導体基板（１）上に少な
くとも電子走行層（３）と電子供給層（４）とキャップ
層（５）とオーミックコンタクト層（６）とが順次積層
形成され、前記のキャップ層（５）と前記のオーミック
コンタクト層（６）とが一部領域から除去されて凹部
（９）が形成され、この凹部（９）に露出する前記の電
子供給層（４）上にゲート電極（７）が形成され、前記
のオーミックコンタクト層（６）上にオーミック電極
（８）が形成されている半導体装置において、前記のオ
ーミックコンタクト層（６）の膜厚は、前記のオーミッ
クコンタクト層（６）と前記のキャップ層（５）とに前
記のゲート電極（７）形成用の凹部（９）を形成すると
きに、この凹部（９）内に前記のオーミックコンタクト
層（６）と前記のキャップ層（５）とが全く残留しない
ように十分な時間をかけてエッチングを施しても、引き
続き実施される配線工程の熱処理温度より低い温度の熱
処理では回復することが不可能な損傷が前記の電子供給
層（４）に発生しないように薄く形成されており、前記
のキャップ層（５）から前記のオーミック電極（８）に
至るすべての領域において、電子に対する障壁が存在し
ないようにエネルギーギャップがなだらかに変化してい
る半導体装置である。

【００１３】第２の手段は、半導体基板（１）上に少な
くとも電子走行層（３）とキャップ層（５）とオーミッ
クコンタクト層（６）とが順次積層形成され、前記のキ
ャップ層（５）と前記のオーミックコンタクト層（６）
とが一部領域から除去されて凹部（９）が形成され、こ
の凹部（９）に露出する前記の電子走行層（３）上にゲ
ート電極（７）が形成され、前記のオーミックコンタク
ト層（６）上にオーミック電極（８）が形成されている
半導体装置において、前記のオーミックコンタクト層
（６）の膜厚は、前記のオーミックコンタクト層（６）
と前記のキャップ層（５）とに前記のゲート電極（７）
形成用の凹部（９）を形成するときに、この凹部（９）
内に前記のオーミックコンタクト層（６）と前記のキャ
ップ層（５）とが全く残留しないように十分な時間をか
けてエッチングを施しても、引き続き実施される配線工
程の熱処理温度より低い温度の熱処理では回復すること
が不可能な損傷が前記の電子走行層（３）に発生しない
ように薄く形成されており、前記のキャップ層（５）か
ら前記のオーミック電極（８）に至るすべての領域にお
いて、電子に対する障壁が存在しないようにエネルギー
ギャップがなだらかに変化している半導体装置である。
なお、前記のオーミック電極（８）は、配線形成工程に
おける熱処理が実施された後においても、この熱処理実
施前と同一のオーミック特性を有している。

【００１４】なお、前記の半導体基板（１）はＧａＡｓ
を主成分とする基板であり、前記の電子走行層（３）は
ＩｎＧａＡｓよりなり、前記の電子供給層（４）はｎ型
ＩｎＧａＰまたはｎ型ＡｌＧａＡｓよりなり、前記のキ
ャップ層（５）はｎ型ＧａＡｓよりなり、前記のオーミ
ックコンタクト層（６）はｎ型ＩｎＧａＡｓよりなって
いるとよく、また、前記の半導体基板（１）はＩｎＰを
主成分とする基板であり、前記の電子走行層（３）はＩ
ｎＧａＡｓよりなり、前記の電子供給層（４）はｎ型Ｉ
ｎＡｌＡｓよりなり、前記のキャップ層（５）はｎ型Ｉ
ｎＧａＡｓよりなり、前記のオーミックコンタクト層
（６）はｎ型ＩｎＧａＡｓよりなっているとよく、ま
た、前記の半導体基板（１）はＧａＡｓを主成分とする
基板であり、前記の電子走行層（３）はｎ型ＧａＡｓよ
りなり、前記のキャップ層（５）はｎ型ＧａＡｓよりな
り、前記のオーミックコンタクト層（６）はｎ型ＩｎＧ
ａＡｓよりなっているとよい。

【００１５】そして、前記のオーミックコンタクト層
（６）の膜厚は１５〜３０ｎｍであることが好ましく、
また、前記のオーミックコンタクト層（６）は２層より
なり、前記のキャップ層（５）に接する層はグレーディ
ッドＩｎＧａＡｓ層であり、前記のオーミック電極
（８）に接する層はＩｎ_ZＧａ_1-ZＡｓ層（但し、Ｚ≧
０．５）であり、前記のグレーディッドＩｎＧａＡｓ層
のＩｎ組成は前記のキャップ層（５）のＩｎ組成から前
記のＩｎ_ZＧａ_1-ZＡｓ層のＩｎ組成Ｚまでなだらかに
変化し、膜厚は１０〜２５ｎｍであることが好ましい。

【００１６】上記の目的のうち、半導体装置の製造方法
は、有機金属化学気相堆積法を使用してキャップ層
（５）とオーミックコンタクト層（６）とを順次積層形
成するときに、前記のキャップ層（５）の形成工程と前
記のオーミックコンタクト層（６）の形成工程との間に
おいてＶ族原料の供給を一時的に停止して前記の半導体
装置を製造する方法である。なお、前記のＶ族原料の供
給を停止する時間は３０〜９０秒であることが好まし
い。

【００１７】

【作用】オーミックコンタクト層６を構成するグレーデ
ィッドＩｎＧａＡｓ層の膜厚を薄くすると、グレーディ
ッドＩｎＧａＡｓ層中のＩｎ組成の変化が急峻になる。
そのため、図５（ａ）に示すように、キャップ層４４上
にグレーディッドＩｎＧａＡｓ層４２を成長するときに
３次元成長が増進される。その上、３次元成長となる核
４１の発生が少ないため図に示すように大きな島に成長
する。したがってグレーディッドＩｎＧａＡｓ層４２上
にＩｎ_ZＧａ_1-ZＡｓ層４３を形成した場合の表面凹凸
は大きくなる。これに対し、キャップ層５の成長とオー
ミックコンタクト層６の成長との間でＶ族原料の供給を
一時停止すると、図５（ｂ）に示すように、キャップ層
５４の表面にＩｎＧａＡｓ層の成長の核となる欠陥５１
が数多く形成される。その結果、最初は記号５２で示す
ように３次元成長はするものの、成長核の密度が高いた
め隣接する島５２が早めに合体し、その上に形成される
Ｉｎ_ZＧａ_1-ZＡｓ層５３の表面凹凸は大きくならな
い。表面凹凸の大きさは核５１相互間の距離とほゞ同じ
になる。

【００１８】こゝでオーミックコンタクト層６の膜厚の
具体的な数値について検討すると以下のようになる。キ
ャップ層５に接する側のグレーディッドＩｎＧａＡｓ層
の膜厚が薄すぎると、Ｉｎ組成の変化が急激になるた
め、たとえ表面凹凸が小さくなっても電子に対するエネ
ルギー障壁が発生してしまう。この観点から、グレーデ
ィッドＩｎＧａＡｓ層の膜厚は１０ｎｍ以上必要とな
る。また、オーミック電極８に接する側のＩｎ_ZＧａ
_1-ZＡｓ層の膜厚を変化させてオーミック特性を評価し
た結果、Ｉｎ_ZＧａ_1-ZＡｓ層の膜厚は５ｎｍ以上ない
と良好なオーミック特性が得られないことが判明した。
一方、オーミックコンタクト層６とキャップ層５との合
計膜厚は、従来のアロイオーミックコンタクト構造のト
ランジスタのキャップ層の膜厚の３０％増しまでの厚さ
であれば、ドライエッチング時に電子供給層４または電
子走行層３に発生した損傷が４５０℃、５分間の熱処理
によって回復することを確認した。したがって、キャッ
プ層５の膜厚は通常１００ｎｍであるから、オーミック
コンタクト層６全体の膜厚の上限は３０ｎｍとなる。以
上の関係から、ＩｎＧａＡｓオーミックコンタクト層６
全体の膜厚は１５〜３０ｎｍとなり、その中のグレーデ
ィッドＩｎＧａＡｓ層の膜厚は１０〜２５ｎｍとなる。

【００１９】次に、Ｖ族原料供給停止時間について検討
すると以下のようになる。供給停止時間が短いとＩｎＧ
ａＡｓ層成長の核となる欠陥の発生数が少なくなり、表
面凹凸を小さくすることができない。逆に供給停止時間
が長すぎると欠陥が大きくなりすぎて表面荒れが発生
し、却って表面凹凸が増大する。最適供給停止時間は成
長温度によって当然異なるが、供給停止直前の基板温度
が６００〜７００℃のときには、３０〜９０秒の停止に
よって前記のＩｎＧａＡｓオーミックコンタクト層６の
膜厚範囲（１５〜３０ｎｍ）内で表面凹凸を十分小さく
保つことが可能であることを実験的に確認した。

【００２０】

【実施例】以下、図面を参照して、本発明の三つの実施
例に係る化合物半導体トランジスタの製造方法について
説明する。

【００２１】第１例（ＨＥＭＴの場合）図２参照６５０℃の温度に加熱した半絶縁性ＧａＡｓ基板１１上
に、有機金属化学気相堆積法（以下、ＭＯＣＶＤ法と言
う。）を使用して３００ｎｍ厚のＡｌＧａＡｓバッファ
層１２ａと２００ｎｍ厚のＧａＡｓバッファ層１２ｂと
１５ｎｍ厚のＩｎ_0.2Ｇａ_0.8Ａｓ電子走行層１３と４
０ｎｍ厚のｎ型Ｉｎ_0.5Ｇａ_0.5Ｐ電子供給層（不純物
濃度１．５×１０¹⁸ｃｍ^-3）１４と５０ｎｍ厚のｎ型Ｇ
ａＡｓキャップ層（不純物濃度１．０×１０¹⁸ｃｍ^-3）
１５ａと５０ｎｍ厚のｎ⁺型ＧａＡｓキャップ層（不純
物濃度５．０×１０¹⁸ｃｍ^-3）１５ｂとを順次積層成長
する。

【００２２】次に、Ｖ族原料であるアルシンの供給を停
止するとゝもに、基板温度を下げ始める。アルシンの供
給を停止し始めてから１分後に再びアルシンの供給を開
始し、基板温度が５００℃の温度に安定した後に、１５
ｎｍ厚のｎ⁺グレーディッドＩｎＧａＡｓ層（Ｉｎ組成
は０から０．５まで連続的に変化し、不純物濃度は１．
０×１０¹⁹ｃｍ^-3である。）１６ａと５ｎｍ厚のＩｎ
_0.5Ｇａ_0.5Ａｓ層（不純物濃度１．０×１０¹⁹ｃ
ｍ^-3）１６ｂとを積層成長する。

【００２３】次に、フォトリソグラフィー技術とドライ
エッチング技術とを使用してキャップ層１５ａ・１５ｂ
とオーミックコンタクト層１６ａ・１６ｂとを一部領域
から除去してゲート電極形成用の凹部１９を形成する。
なお、エッチングガスとしてはメタンガス１５％と水素
ガス８５％の混合ガスを使用した。

【００２４】次に、ゲート電極形成領域とオーミック電
極形成領域とに開口を有するレジストマスクを形成し、
スパッタ法を使用してタングステンシリサイド（ＷＳ
ｉ）層を３００ｎｍ厚に堆積してリフトオフし、ＷＳｉ
からなるゲート電極１７とオーミック電極１８とを形成
する。この状態で素子動作を確認したところ、電子供給
層１４にドライエッチングによる損傷が加わらない状態
のときの値からしきい値電圧が約１５０ｍＶシフトして
いた。このシフトはドライエッチング時に電子供給層１
４に損傷が加わったためである。

【００２５】次に、図示しないが、ゲート電極１７上と
オーミック電極１８上とに開口を有するレジストマスク
を形成し、スパッタ法を使用してアルミニウム膜を形成
してリフトオフし、アルミニウム配線を形成する。な
お、この工程中に約４５０℃の熱が加わった。配線形成
後に素子動作を確認したところ、先に発生した１５０ｍ
Ｖのしきい値電圧のシフトは元に戻った。このことは、
配線工程における熱処理によってドライエッチング時に
電子供給層１４に発生した損傷が回復したことを示して
いる。また、配線工程における熱処理によるオーミック
特性の劣化は観測されなかった。

【００２６】第２例（ＨＥＭＴの場合）図３参照６５０℃の温度に加熱した半絶縁性ＩｎＰ基板２１上
に、ＭＯＣＶＤ法を使用して３００ｎｍ厚のＩｎＡｌＡ
ｓバッファ層２２と２５ｎｍ厚のＩｎ_0.5Ｇａ_0. ₅Ａｓ
電子走行層２３と３０ｎｍ厚のｎ型Ｉｎ_0.5Ａｌ_0.5Ａ
ｓ電子供給層（不純物濃度２．０×１０¹⁸ｃｍ^-3）２４
と５０ｎｍ厚のｎ型Ｉｎ_0.5Ｇａ_0.5Ａｓキャップ層
（不純物濃度１．０×１０¹⁸ｃｍ^-3）２５ａと５０ｎｍ
厚のｎ⁺Ｉｎ _0.5Ｇａ_0.5Ａｓキャップ層（不純物濃度
５．０×１０¹⁸ｃｍ^-3）２５ｂとを順次積層成長する。

【００２７】次に、Ｖ族原料であるアルシンの供給を停
止するとゝもに、基板温度を下げ始める。アルシンの供
給を停止してから１分後に再びアルシンの供給を開始
し、基板温度が５００℃の温度に安定した後に、１５ｎ
ｍ厚のｎ⁺グレーディッドＩｎＧａＡｓ層（Ｉｎ組成は
０．５から１．０まで連続的に変化し、不純物濃度は
１．０×１０¹⁹ｃｍ^-3である。）２６ａと５ｎｍ厚のＩ
ｎＡｓ層（不純物濃度は１．０×１０¹⁹ｃｍ^-3であ
る。）２６ｂとを積層成長する。

【００２８】次に、フォトリソグラフィー技術とドライ
エッチング技術とを使用してキャップ層２５ａ・２５ｂ
とオーミックコンタクト層２６ａ・２６ｂとを一部領域
から除去してゲート電極形成用の凹部２９を形成する。
なお、エッチングガスとしてはメタンガス１５％と水素
ガス８５％の混合ガスを使用した。

【００２９】次に、ゲート電極形成領域とオーミック電
極形成領域とに開口を有するレジストマスクを形成し、
スパッタ法を使用してチタン／白金（Ｔｉ／Ｐｔ）層を
３００ｎｍ厚に堆積してリフトオフし、Ｔｉ／Ｐｔから
なるゲート電極２７とオーミック電極２８とを形成す
る。この状態で素子動作を確認したところ、電子供給層
２４にドライエッチングによる損傷が加わらない状態の
ときの値からしきい値電圧が約２００ｍＶシフトしてい
た。このシフトはドライエッチング時に電子供給層２４
に損傷が加わったためである。

【００３０】次に、図示しないが、ゲート電極２７上と
オーミック電極２８上とに開口を有するレジストマスク
を形成し、スパッタ法を使用してアルミニウム膜を形成
してリフトオフし、アルミニウム配線を形成する。な
お、この工程中に約４５０℃の熱が加わった。配線形成
後に素子動作を確認したところ、先に発生した２００ｍ
Ｖのしきい値電圧のシフトは元に戻った。このことは、
配線工程における熱処理によってドライエッチング時に
電子供給層２４に発生した損傷が回復したことを示して
いる。また、配線工程における熱処理によるオーミック
特性の劣化は観測されなかった。

【００３１】第３例（ＭＥＳＦＥＴの場合）図４参照６５０℃の温度に加熱した半絶縁性ＧａＡｓ基板３１上
に、ＭＯＣＶＤ法を使用して３００ｎｍ厚のＡｌＧａＡ
ｓバッファ層３２と３００ｎｍ厚のｎ型ＧａＡｓ電子走
行層（不純物濃度１．５×１０¹⁷ｃｍ^-3）３３と５０ｎ
ｍ厚のｎ型ＧａＡｓキャップ層（不純物濃度１．０×１
０¹⁸ｃｍ^-3）３５ａと５０ｎｍ厚のｎ⁺ＧａＡｓキャッ
プ層（不純物濃度５．０×１０¹⁸ｃｍ^-3）３５ｂとを順
次積層成長する。

【００３２】次に、Ｖ族原料であるアルシンの供給を停
止するとゝもに、基板温度を下げ始める。アルシンの供
給を停止してから１分後に再びアルシンの供給を開始
し、基板温度が５００℃の温度に安定した後に、１５ｎ
ｍ厚のｎ⁺グレーディッドＩｎＧａＡｓ層（Ｉｎ組成が
０から０．５まで連続的に変化し、不純物濃度は１．０
×１０¹⁹ｃｍ^-3である。）３６ａと５ｎｍ厚のｎ⁺Ｉｎ
_0.5Ｇａ_0.5Ａｓ層（不純物濃度１．０×１０¹⁹ｃ
ｍ^-3）３６ｂとを積層成長する。

【００３３】次に、フォトリソグラフィー技術とドライ
エッチング技術とを使用してキャップ層３５ａ・３５ｂ
とオーミックコンタクト層３６ａ・３６ｂとを一部領域
から除去してゲート電極形成用の凹部３９を形成する。
なお、エッチングガスとしてはメタンガス１５％と水素
ガス８５％の混合ガスを使用した。

【００３４】次に、ゲート電極形成領域とオーミック電
極形成領域とに開口を有するレジストマスクを形成し、
スパッタ法を使用してＷＳｉ層を３００ｎｍ厚に堆積し
てリフトオフし、ＷＳｉからなるゲート電極３７とオー
ミック電極３８とを形成する。この状態で素子動作を確
認したところ、電子走行層３３にドライエッチングによ
る損傷が加わらない状態のときの値からしきい値電圧が
約５０ｍＶシフトしていた。このシフトはドライエッチ
ング時に電子走行層３３に損傷が加わったためである。

【００３５】次に、図示しないが、ゲート電極３７上と
オーミック電極３８上とに開口を有するレジストマスク
を形成し、スパッタ法を使用してアルミニウム膜を形成
してリフトオフし、アルミニウム配線を形成する。な
お、この工程中に約４５０℃の熱が加わった。配線形成
後に素子動作を確認したところ、先に発生した５０ｍＶ
のしきい値電圧のシフトは元に戻った。このことは、配
線工程における熱処理によってドライエッチング時に電
子走行層３３に発生した損傷が回復したことを示してい
る。また、配線工程における熱処理によるオーミック特
性の劣化は観測されなかった。

【００３６】

【発明の効果】以上説明したとおり、本発明に係る半導
体装置及びその製造方法においては、化合物半導体トラ
ンジスタの製造プロセス中において電子供給層または電
子走行層に加わる損傷を十分小さくするためにオーミッ
クコンタクト層の膜厚を薄く形成しても、キャップ層形
成工程とオーミックコンタクト層形成工程との間でＶ族
原料の供給を一時停止することによってオーミックコン
タクト層成長の核となる欠陥を多数発生させ、これによ
ってオーミックコンタクト層の表面凹凸を小さくするこ
とを可能にしたので、動作特性が良好であり、また、オ
ーミック特性が良好である半導体装置の製造が可能にな
った。

【図面の簡単な説明】

【図１】化合物半導体トランジスタの断面図であり、
（ａ）はＨＥＭＴ、（ｂ）はＭＥＳＦＥＴの断面図であ
る。

【図２】ＨＥＭＴの断面図である（第１実施例に対
応）。

【図３】ＨＥＭＴの断面図である（第２実施例に対
応）。

【図４】ＭＥＳＦＥＴの断面図である（第３実施例に対
応）。

【図５】本発明の原理説明図である。

【符号の説明】

１半導体基板２バッファ層３電子走行層４電子供給層５キャップ層６オーミックコンタクト層７ゲート電極８オーミック電極９凹部１１ＧａＡｓ基板１２ａＡｌＧａＡｓバッファ層１２ｂＧａＡｓバッファ層１３ＩｎＧａＡｓ電子走行層１４ｎ−ＩｎＧａＰ電子供給層１５ａｎ−ＧａＡｓキャップ層１５ｂｎ⁺−ＧａＡｓキャップ層１６ａｎ⁺−グレーディッドＩｎＧａＡｓオーミッ
クコンタクト層１６ｂｎ⁺−ＩｎＧａＡｓオーミックコンタクト層１７ゲート電極１８オーミック電極１９凹部２１ＩｎＰ基板２２ＩｎＡｌＡｓバッファ層２３ＩｎＧａＡｓ電子走行層２４ｎ−ＩｎＡｌＡｓ電子供給層２５ａｎ−ＩｎＧａＡｓキャップ層２５ｂｎ⁺−ＩｎＧａＡｓキャップ層２６ａｎ⁺−グレーディッドＩｎＧａＡｓオーミッ
クコンタクト層２６ｂｎ⁺−ＩｎＡｓオーミックコンタクト層２７ゲート電極２８オーミック電極２９凹部３１ＧａＡｓ基板３２ＡｌＧａＡｓバッファ層３３ｎ−ＧａＡｓ電子走行層３５ａｎ−ＧａＡｓキャップ層３５ｂｎ⁺−ＧａＡｓキャップ層３６ａｎ⁺−グレーディッドＩｎＧａＡｓオーミッ
クコンタクト層３６ｂｎ⁺−ＩｎＧａＡｓオーミックコンタクト層３７ゲート電極３８オーミック電極３９凹部４１・５１核４２・５２グレーディッドＩｎＧａＡｓの３次元成
長層４３・５３Ｉｎ_ZＧａ_1-ZＡｓ層４４・５４キャップ層

Claims

【特許請求の範囲】

【請求項１】半導体基板（１）上に少なくとも電子走
行層（３）と電子供給層（４）とキャップ層（５）とオ
ーミックコンタクト層（６）とが順次積層形成され、前
記キャップ層（５）と前記オーミックコンタクト層
（６）とが一部領域から除去されて凹部（９）が形成さ
れ、該凹部（９）に露出する前記電子供給層（４）上に
ゲート電極（７）が形成され、前記オーミックコンタク
ト層（６）上にオーミック電極（８）が形成されてなる
半導体装置において、前記オーミックコンタクト層（６）の膜厚は、前記オー
ミックコンタクト層（６）と前記キャップ層（５）とに
前記ゲート電極（７）形成用の凹部（９）を形成すると
きに、該凹部（９）内に前記オーミックコンタクト層
（６）と前記キャップ層（５）とが全く残留しないよう
に十分な時間をかけてエッチングを施しても、引き続き
実施される配線工程の熱処理温度より低い温度の熱処理
では回復することが不可能な損傷が前記電子供給層
（４）に発生しないように薄く形成されてなり、前記キャップ層（５）から前記オーミック電極（８）に
至るすべての領域において、電子に対する障壁が存在し
ないようにエネルギーギャップがなだらかに変化してな
ることを特徴とする半導体装置。
【請求項２】半導体基板（１）上に少なくとも電子走
行層（３）とキャップ層（５）とオーミックコンタクト
層（６）とが順次積層形成され、前記キャップ層（５）
と前記オーミックコンタクト層（６）とが一部領域から
除去されて凹部（９）が形成され、該凹部（９）に露出
する前記電子走行層（３）上にゲート電極（７）が形成
され、前記オーミックコンタクト層（６）上にオーミッ
ク電極（８）が形成されてなる半導体装置において、前記オーミックコンタクト層（６）の膜厚は、前記オー
ミックコンタクト層（６）と前記キャップ層（５）とに
前記ゲート電極（７）形成用の凹部（９）を形成すると
きに、該凹部（９）内に前記オーミックコンタクト層
（６）と前記キャップ層（５）とが全く残留しないよう
に十分な時間をかけてエッチングを施しても、引き続き
実施される配線工程の熱処理温度より低い温度の熱処理
では回復することが不可能な損傷が前記電子走行層
（３）に発生しないように薄く形成されてなり、前記キャップ層（５）から前記オーミック電極（８）に
至るすべての領域において、電子に対する障壁が存在し
ないようにエネルギーギャップがなだらかに変化してな
ることを特徴とする半導体装置。
【請求項３】前記オーミック電極（８）は、配線形成
工程における熱処理が実施された後においても、該熱処
理実施前と同一のオーミック特性を有することを特徴と
する請求項１または２記載の半導体装置。
【請求項４】前記半導体基板（１）はＧａＡｓを主成
分とする基板であり、前記電子走行層（３）はＩｎＧａ
Ａｓよりなり、前記電子供給層（４）はｎ型ＩｎＧａＰ
またはｎ型ＡｌＧａＡｓよりなり、前記キャップ層
（５）はｎ型ＧａＡｓよりなり、前記オーミックコンタ
クト層（６）はｎ型ＩｎＧａＡｓよりなることを特徴と
する請求項１または３記載の半導体装置。
【請求項５】前記半導体基板（１）はＩｎＰを主成分
とする基板であり、前記電子走行層（３）はＩｎＧａＡ
ｓよりなり、前記電子供給層（４）はｎ型ＩｎＡｌＡｓ
よりなり、前記キャップ層（５）はｎ型ＩｎＧａＡｓよ
りなり、前記オーミックコンタクト層（６）はｎ型Ｉｎ
ＧａＡｓよりなることを特徴とする請求項１または３記
載の半導体装置。
【請求項６】前記半導体基板（１）はＧａＡｓを主成
分とする基板であり、前記電子走行層（３）はｎ型Ｇａ
Ａｓよりなり、前記キャップ層（５）はｎ型ＧａＡｓよ
りなり、前記オーミックコンタクト層（６）はｎ型Ｉｎ
ＧａＡｓよりなることを特徴とする請求項２または３記
載の半導体装置。
【請求項７】前記オーミックコンタクト層（６）の膜
厚は１５〜３０ｎｍであることを特徴とする請求項１、
２、３、４、５、または、６記載の半導体装置。
【請求項８】前記オーミックコンタクト層（６）は２
層よりなり、前記キャップ層（５）に接する層はグレー
ディッドＩｎＧａＡｓ層であり、前記オーミック電極
（８）に接する層はＩｎ_ZＧａ_1-ZＡｓ層（但し、Ｚ≧
０．５）であり、前記グレーディッドＩｎＧａＡｓ層の
Ｉｎ組成は前記キャップ層（５）のＩｎ組成から前記Ｉ
ｎ_ZＧａ_1-ZＡｓ層のＩｎ組成Ｚまでなだらかに変化
し、膜厚は１０〜２５ｎｍであることを特徴とする請求
項１、２、３、４、５、６、または、７記載の半導体装
置。
【請求項９】有機金属化学気相堆積法を使用してキャ
ップ層（５）とオーミックコンタクト層（６）とを順次
積層形成するときに、前記キャップ層（５）の形成工程
と前記オーミックコンタクト層（６）の形成工程との間
においてＶ族原料の供給を一時的に停止することを特徴
とする請求項１乃至８記載の半導体装置の製造方法。
【請求項１０】前記Ｖ族原料の供給を停止する時間は
３０〜９０秒であることを特徴とする請求項９記載の半
導体装置の製造方法。